JP4438187B2 - キャリア同期方法及び回路、並びに信号処理装置 - Google Patents
キャリア同期方法及び回路、並びに信号処理装置 Download PDFInfo
- Publication number
- JP4438187B2 JP4438187B2 JP2000190059A JP2000190059A JP4438187B2 JP 4438187 B2 JP4438187 B2 JP 4438187B2 JP 2000190059 A JP2000190059 A JP 2000190059A JP 2000190059 A JP2000190059 A JP 2000190059A JP 4438187 B2 JP4438187 B2 JP 4438187B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- carrier
- dft
- frequency
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、キャリア同期方法及び回路、並びに信号処理装置に関し、特にBS(放送衛星)を介して伝送された信号を受信する受信装置におけるキャリア同期方法及び回路、並びに信号処理装置に関するものである。
【0002】
【従来の技術】
近年において、ビデオ信号及びオーディオ信号等を符号化し、通信衛星(CS:Communication Satelite)や放送衛星(BS:Broadcasting Satelite) 等を介して伝送し、受信側においてこれを復調するようにしたシステム、いわゆるディジタル放送システムが開発され普及しつつある。
【0003】
上記BSやCSのディジタル放送システムにおいては、変調方式として、BPSK(Binary Phase Shift Keying) 方式やQPSK(Quadrature Phase Shift Keying) 方式が用いられ、さらにBSディジタル放送では、QPSK変調方式よりも伝送効率の高いTC8PSK(Trellis-Coded 8 Phase Shift Keying) 方式等も用いられるようになっている。すなわち、例えばBS信号には、BPSK変調信号、QPSK変調信号、及びTC8PSK変調信号が時分割多重化されて混在している。
【0004】
ここで、BSディジタル放送において伝送するビットストリームとしては、CS、地上波、ケーブル等の他のメディアとの整合性を図る観点から、MPEG(Moving Picture Image Coding Experts Group) 2で規定された、いわゆるトランスポートストリーム(TS:Transport Stream)を基本としている。このTSは、1バイトの同期バイトを含んだ188バイトのパケットで構成されているが、CSディジタル多チャンネル放送、地上波ディジタル放送、ケーブルディジタル放送等では、これに誤り訂正用の16バイトのパリティを付加したリードソロモン符号(RS符号)が用いられていることから、BSディジタル放送でも、TSにRS符号化、具体的にはRS(204,188)符号化を行うようにしている。
【0005】
図10は、このような現在提案されているBSディジタル放送の送信装置の構成例を表している。188バイトのTSパケットには、RS(204,188)符号化により、16バイトのパリティが付加される。このパケットが48個集められて1フレームとされる。
【0006】
各フレームの48個のパケットの先頭の1バイトの同期バイトは、順次、連続して読み出され、フレーム同期およびTMCC発生回路201に入力される。フレーム同期およびTMCC発生回路201は、最初の2つのTSパケットの同期バイトをフレーム同期信号にすげ替える。また、フレーム同期およびTMCC発生回路201は、第3番目以降のTSパケットの同期バイトをTMCC(Transmission Multiplexing Configuration Control) 信号にすげ替える。このTMCC信号には、後述する主信号の変調方式や符号化率などの伝送制御情報が含まれる。これにより、1フレームを構成する48個のパケットのうちの最初の2つのパケットの2個の同期バイトが、フレーム同期信号にすげ替えられ、第3番目以降のパケットの同期バイトが、TMCC信号にすげ替えられることになる。フレーム同期およびTMCC発生回路201で発生されたフレーム同期信号とTMCC信号は、BPSKマッピング回路202に入力され、所定の信号点にマッピングされる。
【0007】
1フレームのうちの最初の2個のTSパケットの主信号は、低階層用の画像信号LQとされ、この信号は、この2個のTSパケットの範囲内でインタリーブ回路203によりインタリーブされ、さらに、畳み込み符号化回路204に入力され、1/2の符号化率で畳み込み符号化される。そして畳み込み符号化された信号はパンクチャリング処理されて符号化率3/4とされてQPSKマッピング回路205に供給される。QPSKマッピング回路205において、QPSK方式で、所定の信号点にマッピングされる。
【0008】
一方、1フレームを構成する48個のパケットのうち、残りの46個のTSパケットの主信号は、高階層用の画像信号HQとされ、この信号は、インタリーブ回路206に入力され、インタリーブされた後、2/3トレリス符号化回路207において符号化され、さらに8PSKマッピング回路208において、信号点にマッピングされる。この2/3トレリス符号化回路207において、いわゆるプラグマティックトレリス符号化を行うようにすると、畳み込み符号化回路204と2/3トレリス符号化回路207は、共通の回路とすることができる。
【0009】
位相基準バースト発生回路209は、受信側での安定したキャリア再生を可能とするために、放送信号の予め定められた位置に挿入するBPSK変調信号を発生するものであり、具体的には、主信号の203シンボル毎に4シンボルの基準バーストを間欠的に多重するためのものである。
【0010】
多重化回路210は、BPSKマッピング回路202、QPSKマッピング回路205、8PSKマッピング回路208、及び位相基準バースト発生回路209からの出力を、フレーム単位で多重化し、出力する。従って、多重化回路210より出力される各フレームの信号は、最初に、BPSK変調されたフレーム同期信号とTMCC信号が配置され、その次に、QPSK変調された低階層用の主信号LQが配置され、最後に8PSK変調された高階層用の主信号HQが配置されたフォーマットとなる。また、主信号には所定周期で位相基準バースト発生回路209からの基準バーストが間欠的に多重される。
【0011】
図11は、BSの伝送信号中のキャリア同期用のBPSK変調信号の部分(図中の斜線部)の具体例を示すものであり、フレームの先頭から順に、32シンボルのBPSK変調されたフレーム同期信号、128シンボルのTMCC信号、32シンボルのBPSK変調されたフレーム同期信号が配置され、これらの192シンボルは全てBPSK変調信号である。これに続く主信号は、上述したように、BPSK変調信号、QPSK変調信号、TC8PSK変調信号のいずれかであるが、主信号の203シンボル毎に、位相基準バースト発生回路209からの4シンボルのBPSK変調信号が配置され、これらの主信号と位相基準信号とが207シンボル周期で繰り返される。なお、TMCC信号近傍部分の192シンボルは、前フレームの位相基準バースト信号部分の4シンボルから連続して配置されるから、これらの合計196シンボルがバースト状のBPSK信号部分として現れることになる。
【0012】
このようなBS信号を受信する受信側では、キャリアの同期を確立し、受信信号系列を監視することでBPSK変調されたフレーム同期信号を検出し、上述したTMCC信号の内容を解釈することにより、TMCC信号に続いて伝送されてくるペイロード情報を伝送する主信号部のシンボルの変調方式や符号化率等の伝送制御情報を知って、適切な復調、復号動作を行うようにしている。
【0013】
【発明が解決しようとする課題】
ところで、上述したように、例えばBS信号には、BPSK変調信号、QPSK変調信号、及びTC8PSK変調信号が時分割多重化されて混在している。このようなBS信号を受信してディジタル信号を復号するためには、キャリア同期回路によるキャリア再生が必要であるが、各変調信号については、BPSK>QPSK>TC8PSKの変調波の順に安定したキャリア再生が行える。このため、キャリア同期をとる場合には、一般的に上記BPSK変調信号の部分が用いられるが、このBPSK変調信号の部分は連続しておらず、間欠的に、いわゆるバースト的に現れることになる。また、上記BS信号のBPSK変調信号の部分は、上記図11と共に説明したように、TMCC信号及びフレーム同期信号の近傍の196シンボルと、207シンボル周期で現れる4シンボルの位相基準バースト信号の部分とがあり、バースト長及びバースト周期が互いに異なっている。
【0014】
このようなバースト状に現れるキャリア信号のバースト長及びバースト周期が異なる場合には、キャリア再生用PLL又はコスタスループ等のループゲインが変化してキャリア同期が不安定になって同期捕捉に時間がかかってしまう問題があった。また、C/N(キャリア/ノイズ比)が低い場合や、受信機のフロントエンド部での雑音が多い場合等に、同期外れを起こしやすい問題があった。
【0015】
本発明は、このような実情に鑑みてなされたものであって、バースト長及びバースト周期が互いに異なるようなキャリア信号に対して安定にかつ高速にキャリア同期が行えるようなキャリア同期方法及び回路、並びに信号処理装置を提供することを目的とする。
【0016】
【課題を解決するための手段】
上述のような課題を解決するために、本発明に係るキャリア同期方法及び回路は、キャリア同期のためのキャリア同期用信号部分を含む入力信号が供給され、上記入力信号のキャリア信号成分の周波数検出をDFT(離散フーリエ変換)により行い、上記入力信号のキャリア信号成分の位相同期をPLL(位相ロックループ)により行い、上記DFTは、複数段のDFT処理から成り、各段のDFT処理により上記入力信号の周波数補償を行い、周波数補償されたDFT出力信号をダウンサンプルして次段のDFT処理に送る。
【0017】
また、本発明に係る信号処理装置は、情報信号が複数の変調方式のいずれかで変調されて送信された信号を受信し、得られた受信信号中の所定の変調方式の部分に対応するキャリア同期信号部分に基づきキャリア信号を再生するキャリア同期手段と、上記キャリア同期手段からのキャリア信号に基づいて上記受信信号を復号処理して上記情報信号を得る復号手段とを有し、上記キャリア同期手段は、上記受信信号のキャリア信号成分の周波数検出を行うためのDFT(離散フーリエ変換)処理手段と、上記入力信号のキャリア信号成分の位相同期を行うためのPLL(位相ロックループ)手段とを有して成り、上記DFT処理手段は、複数段のDFT処理部から成り、各段のDFT処理部により上記入力信号の周波数補償を行い、周波数補償されたDFT出力信号をダウンサンプルして次段のDFT処理部に送る。
【0018】
本発明によれば、キャリア同期をとるための周波数検出をDFTで行い、位相合わせを1次PLLで行うことにより、低C/Nにおいてもキャリア同期外れを起こさない安泰な同期検波が行える。
【0019】
【発明の実施の形態】
以下、本発明に係るキャリア同期方法及び回路の好ましい実施の形態について、図面を参照しながら詳細に説明する。
【0020】
図1は本発明を適用したキャリア同期回路の基本構成の一例を示すブロック図である。
【0021】
この図1において、入力端子61には、上述したようなBSディジタル放送の受信信号(BS信号)が複素信号の形態で入力され、この複素入力信号は、周波数検出部63に、また、複素乗算器62を介して位相検出部64にそれぞれ送られる。周波数検出部63では、DFT(離散フーリエ変換)処理により入力信号のキャリア信号成分の周波数を検出し、位相検出部64では、1次のPLL(位相ロックループ)により入力信号のキャリア信号成分の位相同期を行うようにしている。これらの周波数検出部63及び位相検出部64からの出力信号は、加算器65で加算され、単位遅延素子66を介して、再び複素信号に変換するための変換部67に送られる。変換部67は、入力された信号の複素エクスポネンシャル(exponential) をとる、すなわち、入力位相xを単位円上の複素数 exp(jx)に変換するものである。変換部67からの複素信号は、複素共役(conjugate) 部68に送られて位相が反転され、上記入力側の複素乗算器62に送られることによって、PLLのループが形成される。なお、複素共役部68からの複素信号は、端子69を介して取り出されるようになっている。
【0022】
次に、図2は、上記周波数検出部63の具体例を示すブロック図であり、図1の複素乗算器62からの複素信号が、入力端子71を介してDFT(離散フーリエ変換)回路72に送られる。
【0023】
DFT回路72は、上述したBS放送信号のTCMM信号近傍部分の196シンボルの内の160シンボルをDFT処理し、0から1/(8tsym) までの周波数を検出する。ここでtsym は1シンボルの周期を表す。DFT回路72の端子73からは周波数出力が、端子74からは周波数ずれが補償された補償出力がそれぞれ取り出され、端子73からの周波数出力は加算器75に送られ、端子74からの補償出力は、1/3ダウンサンプル回路77で1/3にダウンサンプルされDFT回路78に送られる。この1/3ダウンサンプルは、上記BS放送信号の位相基準バースト信号部分の4シンボルの内の2シンボルがサンプルされるように設定したものである。DFT回路78では、上記位相基準バースト信号部分を集めてDFT処理し、周波数出力が端子79から、周波数補償された補償出力が端子80からそれぞれ取り出される。端子79からの周波数出力は加算器75に送られ、端子80からの補償出力は、1/69ダウンサンプル回路81で1/69にダウンサンプルされDFT回路82に送られる。DFT回路82では、データ周期毎に1サンプルとしてDFT処理しており、端子83から周波数出力を取り出して加算器75に送り、端子84から周波数補償された補償出力を取り出している。加算器75からの出力は端子76より取り出される。
【0024】
この図2のDFT回路72,78,82はいずれも同様な構成を有し、例えば図3に示すような構成とすることができる。この図3の入力端子301は、DFT回路72,78,82の各入力端子に相当するものであり、端子336が周波数補償された補償出力の出力端子に、端子337が周波数出力の出力端子にそれぞれ相当する。
【0025】
図3において、信号発生回路302は、一種の掃引発振器であり、例えば後述する図4に示すような構成を有している。図1の例えばDFT72の回路構成に用いられる信号発生回路302の場合では、0(直流)から1/(8tsym) まで(tsym は1シンボル周期を示す。)の周波数の正弦波信号を発生する。周波数発生器302の端子304からは正弦波信号が、端子305からは周波数番号がそれぞれ出力され、端子304からの正弦波信号は相関回路(correlator)303に送られて、入力端子301からの入力信号との相関がとられる。相関回路303の具体例については、図5を参照しながら後述する。相関回路303からの出力は、単位遅延素子307と比較回路308とに送られ、比較回路308では、相関回路303からの出力と単位遅延素子307からの出力との大小を比較して、単位遅延素子307からの出力の方が大きいときに“1”を出力し、切換スイッチ310に切換制御信号として送っている。信号発生回路302の端子305からの周波数値の出力は、切換スイッチ310の被選択端子aに送られ、切換スイッチ310からの出力は単位遅延素子311を介して信号発生回路312に送られる。単位遅延素子311からの出力は切換スイッチ310の被選択端子bにも送られている。切換スイッチ310は、比較回路308からの切換制御信号が“1”のとき被選択端子aの側に切換接続され、端子305からの周波数情報が単位遅延素子311に送られて記憶される。信号発生回路312は、正又は負の複素正弦波及び余弦波を発生し、例えば後述する図6に示すような構成を有している。信号発生回路312の端子313からは正の複素周波数信号が出力されて複素乗算器321に送られ、端子314からは負の複素周波数信号が出力されて複素乗算器322に送られる。これらの複素乗算器321,322では、上記入力端子301からの入力信号と複素乗算され、各乗算出力が相関回路323,324にそれぞれ送られている。各相関回路323,324は、例えば後述する図7に示すような構成を有し、入力信号の直流の相関をとっている。各相関回路323,324からの出力は、比較回路325に送られて大小判定され、相関回路323からの出力の方が相関回路324からの出力よりも大きいとき“1”を切換スイッチ326の被選択端子aに送る。切換スイッチ326は離散パルス発生器から端子327を介して供給される切換制御信号に応じて切換制御されており、切換スイッチ326からの出力は、単位遅延素子328に送られている。単位遅延回路328からの出力は、切換スイッチ326の被選択端子bに供給されると共に、切換制御信号として切換スイッチ329及び332に送られている。切換スイッチ329の被選択端子aには複素乗算器321からの出力が、被選択端子bには複素乗算器322からの出力がそれぞれ送られており、切換スイッチ329からの出力は周波数補償された補償出力として端子336を介して取り出される。信号発生回路312の端子315からは周波数値が出力され、切換スイッチ332の被選択端子bに送られるとともに、反転回路331を介して切換スイッチ332の被選択端子aに送られる。切換スイッチ332からの出力は、周波数出力として端子337を介して取り出される。
【0026】
次に、図3の信号発生回路302、相関回路303、信号発生回路312、及び相関回路323,324の具体例について、図4、図5、図6及び図7を参照しながら説明する。なお、これらの回路はそれぞれ一例を示しているに過ぎず、同様な入出力が得られるような種々の構成がとり得ることは勿論である。また、以下の説明では、図3に示すDFT回路の全体構成を、図2のDFT回路72に用いた例を主として説明するが、図3のDFT回路の構成は、図2のDFT回路78、82にも用いられるものである。
【0027】
先ず、上記信号発生回路302は、例えば0(直流)から1/(8tsym) までの周波数(tsym は1シンボル周期を示す。)の正弦波信号を発生するものであり、図4はその一具体例を示す。
【0028】
この図4において、インクリメント回路341からは、掃引する周波数に対応する数値(周波数番号)が係数乗算器342及び端子343に送られる。係数乗算器342では、2π/160の係数が乗算され、その出力が端子344及び加算器345に送られる。加算器345からの出力は、モジュロ部346に送られ、このモジュロ部346からの出力が単位遅延素子347で遅延されて加算器345に戻されている。モジュロ部347は、入力uを2πで割った余り(剰余)である rem(u,2π)を出力する。すなわち、モジュロ部346は、入力位相を0〜2πの範囲の値に変換して出力している。モジュロ部347からの出力は、三角関数テーブル、例えばサイン(sin:正弦)テーブル348にアドレスとして送られて、入力位相に対応するサイン値が読み出され、正弦波信号として出力端子349より取り出される。これによって、インクリメント回路341からの掃引する周波数に対応する数値(周波数番号)に応じた単位時間毎の増加分の位相が係数乗算器342から取り出され、この単位増加分の位相が加算器345及び単位遅延素子347で積算され、モジュロ部346で2π周期の位相に変換され、サインテーブル348でサイン値に変換されることで、例えば0(直流)から1/(8tsym) まで掃引される各周波数の正弦波信号が順次出力端子349より取り出され、これが図3の端子304を介して相関回路303に送られる。また、端子343からの周波数番号は、図3の端子305を介して切換スイッチ310の被選択端子aに送られる。
【0029】
次に、図3の相関回路303は、入力端子301から入力される複素信号と端子304からの信号との相関をとるものであり、その一具体例を図5に示す。
【0030】
図5の入力端子371には、図3の入力端子301からの複素信号が供給される。この入力された複素信号は、分離回路372に送られて実部(リアルパート:Re)と虚部(イマジナリパート:Im)とに分離され、実部の信号は乗算器373Rに、虚部の信号は乗算器373Iにそれぞれ送られて、端子374からの信号とそれぞれ乗算される。端子374は図3の端子304に対応する。乗算器373R、373Iからの出力は、量子化器375R、375Iでそれぞれ量子化され、移動平均部376R、376Iでそれぞれ移動平均がとられる。各移動平均部376R、376Iには、上記掃引周波数の各周波数毎にリセットするためのリセットパルスが端子377を介して供給されている。移動平均部376R、376Iからの出力は、それぞれ切換スイッチ378R、378Iの各被選択端子aに送られ、これらの切換スイッチ378R、378Iからの出力は、合成回路381に送られて合成されることによって複素信号に変換される。なお、切換スイッチ378R、378Iは、各被選択端子bにそれぞれ“0”が供給されており、端子379からの切換制御信号により、切換スイッチ378R、378Iの各被選択端子aの信号と各被選択端子bの信号とが切換選択されて出力される。合成回路381から出力された複素信号は、振幅/位相分離回路382に送られて振幅成分と位相成分とに分離され、振幅成分は端子383を介して移動最大回路385に送られ、位相成分は端子384に送られる。移動最大回路385では、端子386にリセットパルスが送られるまでの間の上記掃引周波数の各周波数毎の移動平均の内の最大のものが検出され、その出力が端子387を介して取り出される。なお、端子387からの出力は、相関回路出力として、図3の単位遅延素子307及び比較回路308に送られる。
【0031】
次に、図3の信号発生回路312は、単位遅延素子311からの信号が入力されて、正又は負の複素正弦波及び余弦波を発生するものであり、その一具体例を図6に示す。図6の入力端子351に供給される入力信号は、上述した図3の信号発生回路302からの周波数番号が、比較回路308からの制御信号によって単位遅延素子311に取り込まれて保持されたものである。
【0032】
図6において、入力端子351からの入力信号は、切換スイッチ352の被選択端子aに送られ、切換スイッチ352からの出力は単位遅延素子354を介して切換スイッチ352の被選択端子bに送られている。切換スイッチ352は、端子353からの切換制御信号により、上記掃引周波数の各周波数毎に切換制御され、単位遅延素子354に取り込まれる。単位遅延素子354からの出力は、係数乗算器355に送られて、2π/160の係数が乗算され、その出力が端子356及び加算器357に送られる。加算器357からの出力は、モジュロ部358に送られ、このモジュロ部358からの出力が単位遅延素子359で遅延されて加算器357に戻されている。モジュロ部358は、入力uを2πで割った余り(剰余)である rem(u,2π)を、すなわち入力位相を0〜2πの範囲の値に変換して出力している。モジュロ部347からの出力は、変換部360に送られて、複素エクスポネンシャル、すなわち入力xに対する exp(jx) の複素信号に変換され、そのまま正の複素周波数信号として出力端子361から取り出され、また、複素共役回路362で複素共役がとられて負の複素周波数信号として出力端子363から取り出される。出力端子361からの正の複素周波数信号は、図3の端子313を介して複素乗算器321に送られ、出力端子363からの負の複素周波数信号は、図3の端子314を介して複素乗算器322に送られる。また、端子356から出力される周波数情報は、図3の端子315を介して取り出される。
【0033】
次に、図3の相関回路323,324は、入力信号に対して直流の相関をとるものであり、一具体例を図7に示す。図7の入力端子391には、図3の複素乗算器321あるいは322からの複素信号が供給される。この図7に示す構成の相関回路は、図5の相関回路構成の端子347からの入力が0であるような、直流のみの相関をとるものである。
【0034】
この図7において、入力端子391に入力された複素信号は、分離回路392で実部(リアルパート:Re)と虚部(イマジナリパート:Im)とに分離され、実部の信号は移動平均部393Rに送られ、虚部の信号は移動平均部393Iに送られて、それぞれ移動平均がとられる。各移動平均部393R、393Iには、上記掃引周波数の各周波数毎にリセットするためのリセットパルスが端子394を介して供給されている。移動平均部393R、393Iからの出力は、それぞれ切換スイッチ395R、395Iの各被選択端子aに送られ、これらの切換スイッチ395R、395Iからの出力は、合成回路397に送られて合成されることによって複素信号に変換される。なお、切換スイッチ395R、395Iは、各被選択端子bにそれぞれ“0”が供給されており、端子396からの切換制御信号により、切換スイッチ395R、395Iの各被選択端子aの信号と各被選択端子bの信号とが切換選択されて出力される。合成回路397から出力された複素信号は、振幅/位相分離回路398に送られて振幅成分と位相成分とに分離され、振幅成分は端子399を介して取り出されて、上記図3の比較回路325に送られる。
【0035】
次に、上述したような図3の構成のDFT回路を、図2の各DFT回路72,78,82に用いる場合の具体的な動作について説明する。
【0036】
先ず、図2のDFT回路72は、前記図11と共に説明したBS放送信号のTCMM信号近傍部分の196シンボルの内の160シンボルをDFT処理し、0から1/(8tsym) までの周波数(tsym は1シンボル周期)を検出する。具体的には、図3の信号発生回路302により0から1/(8tsym) までの周波数の正弦波を図4の回路により発生させ、図3の相関回路303に出力する。相関回路303は例えば図5の構成を有し、この相関回路303により、入力160シンボルと相関をとり、比較回路308で最大値を検出する。この最大値検出時に切換スイッチ310が被選択端子a側に切換接続され、信号発生回路302からの周波数番号が単位遅延素子311に記憶される。これがオフセット周波数の絶対値に対応する周波数番号である。このときの周波数分解能は1/(160tsym)となり、周波数を掃引しながら21回まわすようにする。最大クロックで相関をとるようにしてもよいが、ここではシンボルクロックで相関をとるようにしている。従って、周波数検出に要する時間は、21×160tsym となる。
【0037】
次に、周波数の正負を判定する。これは、正の周波数の複素演算を160シンボルについて行い、0周波数のDFTを求め、次に、負の周波数についても同様に、負の周波数の複素演算を160シンボルについて行い、0周波数のDFTを求める。この正と負の周波数についてDFTを行って、レベルの大きい方を推定周波数と判定し、その逆の符号の周波数を設定し、周波数ずれを補償する。
【0038】
これを図3と共に説明すると、正負の周波数の信号発生回路312は、例えば図6のような構成を有し、正又は負の複素正弦波及び余弦波を発生する。正の複素周波数の信号を端子313を介して複素乗算器321に入力し、相関回路323により、直流の相関をとる。同様に、負の複素周波数の信号を端子314を介して複素乗算器322に入力し、相関回路324により、直流の相関をとる。相関回路323,324は、例えば図7に示すような構成を有し、これは図5の相関回路構成の端子347からの入力が0であるような、直流のみの相関をとるようになっている。これらの正負の周波数の相関値を比較回路325に入力し、大小判定し、切換スイッチ326により、端子327からの切換制御パルスが入力されるタイミングで単位遅延回路328に記憶する。この単位遅延回路328からの出力で切換スイッチ329を切換制御することにより、複素乗算器321又は322からの出力を選択して、周波数ずれが補償された信号を出力端子336より取り出している。この図3の出力端子336は、図2のDFT回路72の端子74に相当する。
【0039】
ここで、正の周波数の複素演算を上記160シンボルについて行うのに160tsym を要し、0周波数のDFTを求めるのに160tsym を要し、次に、負の周波数の複素演算を上記160シンボルについて行うのに160tsym を要し、0周波数のDFTを求めるのに160tsym を要するから、4×160tsym の時間を要することになる。
【0040】
次に、図2のDFT回路72からの周波数補償された出力をさらにDFT処理することについて説明する。これは、DFT回路72により、キャリア同期用信号のバースト長が一番長い部分、すなわち上記TCMM信号近傍部分の196シンボル(実際にはこの内の160シンボル)をDFT処理しており、図2の端子74からは、高い周波数のキャリアずれが補償された信号が出力される。このキャリアずれ補償の分解能以下の補償を、図2のDFT回路78以降で行うようにしている。
【0041】
具体的には、上述した図11の位相基準バースト部分(バースト長4シンボル、バースト周期207シンボル)について、図8の(A)〜(D)に示すように、バースト周期207シンボルよりも長い410シンボルの範囲内に、上記キャリア同期用信号部分を該範囲(410シンボル)内に折り畳まれる形態で重ねて配置し、該範囲(410シンボル)内に、上記キャリア同期用信号部分が配置され充填されたものに対して離散フーリエ変換(DFT)を施して、端子74からの信号のキャリア周波数を検出するようにしている。
【0042】
すなわち、図8の(A)の410シンボルの期間Tc をDFT区間(DFT周期)とする際に、この期間Tc 内の中央位置に上記バースト長Ta (=4シンボル)の位相基準バースト信号のパケットP1 が配置される。次に、図8の(B)に示すように、次の位相基準バースト信号のパケットP2 を、期間Tc を周期としてDFT区間(DFT周期)内に折り畳まれる形態で重ねて配置されるようにすると、このパケットP2 はDFT区間の先頭位置に配置されることになる。次に、図8の(C)は、その次の位相基準バースト信号のパケットP3 を、DFT区間内に折り畳まれる形態で重ねて配置した状態を示し、このパケットP3 は、上記パケットP1 の次に連続して配置されることになる。このように、位相基準バースト信号の各パケットを、期間Tc を周期としてDFT区間(DFT周期)内に折り畳まれる形態で重ねて配置してゆくことにより、図8の(D)に示す最後のパケットP103 までを用いて、DFT区間Tc 内に位相基準バースト信号のパケットが隙間無く充填される。なお、DFT区間Tc を充填するための最後の2つのパケットP102 とP103 とは、位相基準バースト信号の各4シンボルの内のそれぞれ3シンボルずつを使用することになる。これにより、キャリア同期用信号が連続している場合と等価なDFTサンプルが得られることになり、DFT処理の分解能を高めることができる。
【0043】
ところで、図2の具体例においては、DFT回路72の端子74からの出力を、1/3ダウンサンプル回路77で1/3にダウンサンプルしたものをDFT回路78に送るようにしている。この図2のDFT回路78として、図3の回路構成を用いる場合の動作の具体例を説明する。
【0044】
図3のDFT回路の入力端子301には、上述したような図2のDFT回路72の端子74からの出力を、1/3ダウンサンプル回路77で1/3にダウンサンプルした信号が入力される。これは、前記図11に示したBS信号の207シンボル周期で現れる4シンボルの位相基準バースト信号を考慮したものであり、1周期207シンボルを1/3にダウンサンプルすることで、1周期は207/3=69(シンボル)となるが、サンプルタイミングを適切にとることで、上記4シンボルの位相基準バースト部分から2シンボルを取り出すことができる。
【0045】
次に、周波数の正負を判定する。これは、正の周波数の複素演算を136シンボルについて行い、0周波数のDFTを求め、次に、負の周波数についても同様に、負の周波数の複素演算を136シンボルについて行い、0周波数のDFTを求める。この正と負の周波数についてDFTを行って、レベルの大きい方を推定周波数と判定し、その逆の符号の周波数を設定し、周波数ずれを補償する。
【0046】
ここで、正の周波数の複素演算を上記136シンボルについて行うのに136tsym を要し、0周波数のDFTを求めるのに136tsym を要し、次に、負の周波数の複素演算を上記136シンボルについて行うのに136tsym を要し、0周波数のDFTを求めるのに136tsym を要するから、4×136tsym の時間を要することになる。
【0047】
次に、図3の回路を図2のDFT回路82に用いる場合の動作の具体例を説明する。この図2のDFT回路82には、上述したようなDFT回路78の端子80からの出力を、1/69ダウンサンプル回路91で1/69にダウンサンプルした信号が入力される。これは、前記図11に示したBS信号の207シンボル周期部分が既に1/3の69シンボルにダウンサンプルされていることから、これを1/69にダウンサンプルすることで、上記位相基準バースト信号の1周期である207シンボルを1サンプルとすることになる。すなわち、原信号を1/207にダウンサンプルすることになり、本実施の形態では、100サンプルをDFT処理するようにしている。
【0048】
この場合、検出される(補償される)最大周波数が1/(2×207tsym) となり、シンボル周期分解能にほぼ等しくなり、全体として不感周波数帯域のない連続的な周波数検出(周波数補償)が行える。
【0049】
ところで、PLLを1次ループ(位相のみ補償)で構成しようとすると、原信号のキャリア信号誤差がπ/8以下でなければ8相QPSK信号を復調することができない。この実施の形態では、キャリア同期用のBPSK信号のデータ成分を消すために二乗しているため、周波数検出の周期が2×207シンボルの場合では、原信号のキャリア信号誤差はπ/2となる。同様に、4×207シンボル周期の場合には、原信号のキャリア信号誤差はπ/4となり、6×207シンボル周期の場合には、原信号のキャリア信号誤差はπ/6となり、8×207シンボル周期の場合には、原信号のキャリア信号誤差はπ/8となり、一般に、n×207シンボル周期の場合には、原信号のキャリア信号誤差はπ/nとなる。この実施の形態では、位相基準バースト周期毎に1サンプル(1/207にダウンサンプル)として100サンプルを周波数検出の周期としているため、100×207シンボル周期の場合に相当し、原信号のキャリア信号誤差はπ/100、すなわち1.8度となる。
【0050】
周波数の正負の判定について説明すると、先ず、正の周波数の複素演算を100シンボルについて行い、0周波数のDFTを求め、次に、負の周波数についても同様に、負の周波数の複素演算を100シンボルについて行い、0周波数のDFTを求める。ここで、正と負の周波数についてDFTを行い、レベルの大きい方を推定周波数と判定し、その逆の符号の周波数を掃引周波数に設定し、周波数ずれを補償する。
【0051】
ここで、正の周波数の複素演算を上記100シンボルについて行うのに100tsym を要し、0周波数のDFTを求めるのに100tsym を要し、次に、負の周波数の複素演算を上記136シンボルについて行うのに100tsym を要し、0周波数のDFTを求めるのに100tsym を要するから、4×100tsym の時間を要することになる。
【0052】
次に、図9は、上述したような本発明の実施の形態となるキャリア同期回路を用いて、BS信号を受信する受信装置を構成する場合のいわゆるフロントエンド部を概略的に示すブロック図である。
【0053】
この図9において、入力端子221を介して入力された受信信号は、分離部222に送られ、同相成分I信号と直交成分Q信号とに分離される。これは、複素入力信号を実部(リアルパート:I信号)と虚部(イマジナリパート:Q信号)とに分離することに相当する。これらのI信号及びQ信号は、それぞれナイキストフィルタ(Raised Cosine Filter)223及び224に送られた後、合成部225に送られて、再び複素信号に戻される。フィルタ223及び224は、ルートロールオフフィルタであり、入力されたI信号及びQ信号を帯域制限して出力する。合成部225からの出力信号は乗算部226に送られ、この乗算部226は供給された信号を2乗して出力する。乗算部226からの出力信号は、端子241を介してキャリア同期部240に送られる。また、乗算部226からの出力信号は、複素乗算器244を介してデマッピング部227に送られる。
【0054】
キャリア同期部240では、上記BS信号中のキャリア再生が行われ、再生されたキャリア信号が端子242を介して複素乗算器240に送られ、複素乗算器244からの出力がデマッピング部227に送られる。このキャリア同期部240は、具体的には上記図1と共に説明したような構成となっており、DFT(離散フーリエ変換)処理によりキャリア信号成分の周波数検出(あるいは入力信号の周波数補償)を行い、1次のPLLによりキャリア信号成分の位相同期を行うようにしている。
【0055】
デマッピング部227では、上記送信側におけるBPSK、QPSK、TC8PSKの変調の際にマッピングされた信号点を検出するようなデマッピング処理を行い、その信号点に対応するメトリックを発生して、ビタビ復号部228に送る。ビタビ復号部228では、デマッピング部227からの信号を畳み込み復号処理し、デインターリーブ部229に送る。デインターリーブ部229は、上記送信側でのインターリーブに対応するデインターリーブ処理を行い、その出力をリードソロモン復号部230に送る。リードソロモン復号部230では、上述したRS(204,188)符号の復号処理を行う。このリードソロモン復号部230からの出力信号は、端子231を介して図示しないMPEG復号部に送られる。
【0056】
受信側では搬送波やクロックの同期を確立した後、受信信号系列を監視することでBPSK変調されたフレーム同期信号を検出し、フレーム同期を確立する。このフレーム同期信号の後には、BPSK変調されたTMCCが続いているので、フレーム同期が確立すれば、フレーム同期信号の次の信号をBPSK信号として受信、復調し、TMCC信号を得ることができる。このTMCC信号の内容を解釈することにより、TMCC信号の後に引き続き伝送されてくるペイロード情報を伝送する主信号部のシンボルの変調方式や符号化率等の伝送制御情報を知ることができるので、これに基づいて、主信号の受信および内符号の復号を行うことができる。
【0057】
その後、復調信号中のフレーム同期信号とTMCC信号は、元のように、TSの同期信号に置き換えられ、1バイトの同期信号と203バイトの主信号とからなるRS(204,188)符号化されたTSに戻され、さらにこのRS符号を復号することにより、送信されたTSを得ることができる。
【0058】
以上説明したような本発明の実施の形態によれば、BSディジタル放送信号の変調信号のように、複数の変調方式(BPSK、QPSK、TC8PSK)が混在した信号において、低C/N(キャリア/ノイズ比)時の誤り率が良い変調信号、例えばBPSK変調信号を選んで、それをバースト信号とみなしてキャリア同期回路が構成できる。このとき、キャリア信号成分の周波数検出をDFTにより行い、位相同期をPLLにより行うことにより、高速で安定なキャリア同期が実現でき、低C/Nで受信機のフロントエンド部での雑音が多い場合でも同期外れのない安定した同期検波が行える。また、実施の形態のような回路構成を用いることにより、図4に示すような基本回路構成を他の回路にも流用でき、構成の簡略化が図れる。
【0059】
なお、本発明は上述した実施の形態のみに限定されるものではなく、例えば上述した実施の形態では入力信号と掃引周波数との相関をとるようなDFTの例を説明したが、数値演算によるDFT等の種々のDFTを用いることができることは勿論である。
【0060】
【発明の効果】
本発明によれば、キャリア同期のためのキャリア同期用信号部分を含む入力信号が供給され、上記入力信号のキャリア信号成分の周波数検出をDFT(離散フーリエ変換)により行い、上記入力信号のキャリア信号成分の位相同期をPLL(位相ロックループ)により行うことにより、高速で安定なキャリア同期が実現でき、C/N(キャリア/ノイズ比)が低い場合や、受信機のフロントエンド部での雑音が多い場合でも同期外れの生じない安定した同期検波が行える。
【図面の簡単な説明】
【図1】本発明の実施の形態となるキャリア同期回路の構成を示すブロック図である。
【図2】周波数検出部の一例を示すブロック図である。
【図3】図2のDFT(離散フーリエ変換)回路72,78,82の一例を示すブロック図である。
【図4】図3の信号発生回路302の一例を示すブロック図である。
【図5】図3の相関回路303の一例を示すブロック図である。
【図6】図3の信号発生回路312の一例を示すブロック図である。
【図7】図3の相関回路323,324の一例を示すブロック図である。
【図8】一定周期のキャリア同期用バースト信号を集めてDFTするときの動作を説明するための図である。
【図9】本発明の実施の形態のキャリア同期回路を用いて構成される受信装置の一例を示すブロック図である。
【図10】BSディジタル放送の送信装置の一例を示す図である。
【図11】BSディジタル放送信号中のキャリア同期用のBPSK変調信号の部分の一例を示す図である。
【符号の説明】
63 周波数検出部、 64 位相検出部、 72,78,82 DFT回路、 77 1/3ダウンサンプル回路、 81 1/69ダウンサンプル回路、302 信号発生回路、 303 相関回路、 312 信号発生回路、 321,322 複素乗算器、 323,324 相関回路、 325 比較回路
Claims (9)
- キャリア同期のためのキャリア同期用信号部分を含む入力信号が供給され、
上記入力信号のキャリア信号成分の周波数検出をDFT(離散フーリエ変換)により行い、
上記入力信号のキャリア信号成分の位相同期をPLL(位相ロックループ)により行い、
上記DFTは、複数段のDFT処理から成り、各段のDFT処理により上記入力信号の周波数補償を行い、周波数補償されたDFT出力信号をダウンサンプルして次段のDFT処理に送る
キャリア同期方法。 - 上記入力信号にはキャリア同期用信号部分がバースト的に含まれており、このバースト的なキャリア同期用信号部分を取り出して上記DFTによる周波数検出を行わせる請求項1記載のキャリア同期方法。
- 上記DFTは、上記ダウンサンプルにより、上記バースト的なキャリア同期用信号部分の1周期シンボル分を1サンプルとするまでダウンサンプルする請求項2記載のキャリア同期方法。
- キャリア同期のためのキャリア同期用信号部分を含む入力信号が供給され、
上記入力信号のキャリア信号成分の周波数検出を行うためのDFT(離散フーリエ変換)処理手段と、
上記入力信号のキャリア信号成分の位相同期を行うためのPLL(位相ロックループ)手段とを有し、
上記DFT処理手段は、複数段のDFT処理部から成り、各段のDFT処理部により上記入力信号の周波数補償を行い、周波数補償されたDFT出力信号をダウンサンプルして次段のDFT処理部に送る
キャリア同期回路。 - 上記入力信号にはキャリア同期用信号部分がバースト的に含まれており、上記DFT処理手段は、このバースト的なキャリア同期信号部分を取り出して上記DFT処理による周波数検出を行わせる請求項4記載のキャリア同期回路。
- 上記DFT処理手段は、上記ダウンサンプルにより、上記バースト的なキャリア同期用信号部分の1周期シンボル分を1サンプルとするまでダウンサンプルする請求項5記載のキャリア同期回路。
- 情報信号が複数の変調方式のいずれかで変調されて送信された信号を受信し、得られた受信信号中の所定の変調方式の部分に対応するキャリア同期信号部分に基づきキャリア信号を再生するキャリア同期手段と、
上記キャリア同期手段からのキャリア信号に基づいて上記受信信号を復号処理して上記情報信号を得る復号手段とを有し、
上記キャリア同期手段は、
上記受信信号のキャリア信号成分の周波数検出を行うためのDFT(離散フーリエ変換)処理手段と、
上記入力信号のキャリア信号成分の位相同期を行うためのPLL(位相ロックループ)手段とを有して成り、
上記DFT処理手段は、複数段のDFT処理部から成り、各段のDFT処理部により上記入力信号の周波数補償を行い、周波数補償されたDFT出力信号をダウンサンプルして次段のDFT処理部に送る
信号処理装置。 - 上記受信信号にはキャリア同期用信号部分がバースト的に含まれており、上記キャリア同期手段内のDFT処理手段は、このバースト的なキャリア同期信号部分を取り出して上記DFT処理による周波数検出を行わせる請求項7記載の信号処理装置。
- 上記キャリア同期手段内のDFT処理手段は、上記ダウンサンプルにより、上記バースト的なキャリア同期用信号部分の1周期シンボル分を1サンプルとするまでダウンサンプルする請求項8記載の信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000190059A JP4438187B2 (ja) | 2000-06-23 | 2000-06-23 | キャリア同期方法及び回路、並びに信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000190059A JP4438187B2 (ja) | 2000-06-23 | 2000-06-23 | キャリア同期方法及び回路、並びに信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002009859A JP2002009859A (ja) | 2002-01-11 |
JP4438187B2 true JP4438187B2 (ja) | 2010-03-24 |
Family
ID=18689591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000190059A Expired - Fee Related JP4438187B2 (ja) | 2000-06-23 | 2000-06-23 | キャリア同期方法及び回路、並びに信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4438187B2 (ja) |
-
2000
- 2000-06-23 JP JP2000190059A patent/JP4438187B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002009859A (ja) | 2002-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
D'Amico et al. | Efficient non-data-aided carrier and clock recovery for satellite DVB at very low signal-to-noise ratios | |
JP2643792B2 (ja) | 復調装置 | |
JPH09130444A (ja) | 信号処理装置 | |
JPH09130362A (ja) | 受信装置および受信方法 | |
TW200920043A (en) | Data aided detection of spectrum inversion | |
JP4122525B2 (ja) | デジタルデータ伝送装置および方法、デジタルデータ復調装置および方法、並びに伝送媒体 | |
CN1972391A (zh) | 兼容数字音频广播的地面移动多媒体广播接收机 | |
JP5020578B2 (ja) | 階層的変調信号の独立的ストリーム抽出及び軟判定装置並びにその方法 | |
US6519296B1 (en) | Variable-interval pilot symbol aided modulation and demodulation | |
CN101103604B (zh) | 用于使用带有辅助的相位内插进行载波恢复的方法和装置 | |
JP4438187B2 (ja) | キャリア同期方法及び回路、並びに信号処理装置 | |
JP2002111768A (ja) | デジタル衛星放送復調装置及び方法 | |
JP4378851B2 (ja) | キャリア同期方法及び回路、並びに信号処理装置 | |
JP4310906B2 (ja) | 周波数検出方法及び回路、並びに信号処理装置 | |
JP4067012B2 (ja) | デジタル放送信号送信装置及び送信方法 | |
JP4483063B2 (ja) | キャリア同期方法及び回路、並びに信号処理装置 | |
JP3438700B2 (ja) | Bsディジタル放送受信装置及びbsディジタル放送受信方法 | |
CN112823500B (zh) | 对遥测信号进行日期标记的方法 | |
JP3849896B2 (ja) | 受信装置および受信方法、並びに伝送媒体 | |
JP2002101142A (ja) | デジタル放送復調装置 | |
JP3278669B2 (ja) | 受信機の復調装置 | |
JP4396736B2 (ja) | デジタル放送信号送信装置及び受信方法 | |
JP4396735B2 (ja) | デジタル放送信号送信装置及び受信方法 | |
JP2007259505A (ja) | デジタル放送信号送信装置及び受信方法 | |
Ebert et al. | An efficient receiver architecture for burst reception at very low SNR |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |