JP2002009859A - キャリア同期方法及び回路、並びに信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＢＰＳＫ変調信号を含むＢＳディジタル放送
信号のように、キャリア同期のためのバースト信号部分
を含む信号に対して、低Ｃ／Ｎにおいてもキャリア同期
外れの無い安定なキャリア同期を実現する。 【解決手段】 入力端子６１には、ＢＳディジタル放送
の受信信号（ＢＳ信号）が複素信号の形態で入力され、
複素乗算器６２を介して、周波数検出部６３及び位相検
出部６４にそれぞれ送られる。周波数検出部６３では、
ＤＦＴ（離散フーリエ変換）処理により入力信号のキャ
リア信号成分の周波数を検出し、位相検出部６４では、
１次のＰＬＬ（位相ロックループ）により入力信号のキ
ャリア信号成分の位相同期を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、キャリア同期方法
及び回路、並びに信号処理装置に関し、特にＢＳ（放送
衛星）を介して伝送された信号を受信する受信装置にお
けるキャリア同期方法及び回路、並びに信号処理装置に
関するものである。

【０００２】

【従来の技術】近年において、ビデオ信号及びオーディ
オ信号等を符号化し、通信衛星（ＣＳ：Communication
Satelite）や放送衛星（ＢＳ：Broadcasting Satelit
e） 等を介して伝送し、受信側においてこれを復調する
ようにしたシステム、いわゆるディジタル放送システム
が開発され普及しつつある。

【０００３】上記ＢＳやＣＳのディジタル放送システム
においては、変調方式として、ＢＰＳＫ（Binary Phase
Shift Keying） 方式やＱＰＳＫ（Quadrature Phase S
hiftKeying） 方式が用いられ、さらにＢＳディジタル
放送では、ＱＰＳＫ変調方式よりも伝送効率の高いＴＣ
８ＰＳＫ（Trellis-Coded ８ Phase Shift Keying）方
式等も用いられるようになっている。すなわち、例えば
ＢＳ信号には、ＢＰＳＫ変調信号、ＱＰＳＫ変調信号、
及びＴＣ８ＰＳＫ変調信号が時分割多重化されて混在し
ている。

【０００４】ここで、ＢＳディジタル放送において伝送
するビットストリームとしては、ＣＳ、地上波、ケーブ
ル等の他のメディアとの整合性を図る観点から、ＭＰＥ
Ｇ（Moving Picture Image Coding Experts Group） ２
で規定された、いわゆるトランスポートストリーム（Ｔ
Ｓ：Transport Stream）を基本としている。このＴＳ
は、１バイトの同期バイトを含んだ１８８バイトのパケ
ットで構成されているが、ＣＳディジタル多チャンネル
放送、地上波ディジタル放送、ケーブルディジタル放送
等では、これに誤り訂正用の１６バイトのパリティを付
加したリードソロモン符号（ＲＳ符号）が用いられてい
ることから、ＢＳディジタル放送でも、ＴＳにＲＳ符号
化、具体的にはＲＳ（２０４，１８８）符号化を行うよ
うにしている。

【０００５】図１０は、このような現在提案されている
ＢＳディジタル放送の送信装置の構成例を表している。
１８８バイトのＴＳパケットには、ＲＳ（２０４，１８
８）符号化により、１６バイトのパリティが付加され
る。このパケットが４８個集められて１フレームとされ
る。

【０００６】各フレームの４８個のパケットの先頭の１
バイトの同期バイトは、順次、連続して読み出され、フ
レーム同期およびＴＭＣＣ発生回路２０１に入力され
る。フレーム同期およびＴＭＣＣ発生回路２０１は、最
初の２つのＴＳパケットの同期バイトをフレーム同期信
号にすげ替える。また、フレーム同期およびＴＭＣＣ発
生回路２０１は、第３番目以降のＴＳパケットの同期バ
イトをＴＭＣＣ（Transmission Multiplexing Configur
ation Control） 信号にすげ替える。このＴＭＣＣ信号
には、後述する主信号の変調方式や符号化率などの伝送
制御情報が含まれる。これにより、１フレームを構成す
る４８個のパケットのうちの最初の２つのパケットの２
個の同期バイトが、フレーム同期信号にすげ替えられ、
第３番目以降のパケットの同期バイトが、ＴＭＣＣ信号
にすげ替えられることになる。フレーム同期およびＴＭ
ＣＣ発生回路２０１で発生されたフレーム同期信号とＴ
ＭＣＣ信号は、ＢＰＳＫマッピング回路２０２に入力さ
れ、所定の信号点にマッピングされる。

【０００７】１フレームのうちの最初の２個のＴＳパケ
ットの主信号は、低階層用の画像信号ＬＱとされ、この
信号は、この２個のＴＳパケットの範囲内でインタリー
ブ回路２０３によりインタリーブされ、さらに、畳み込
み符号化回路２０４に入力され、１／２の符号化率で畳
み込み符号化される。そして畳み込み符号化された信号
はパンクチャリング処理されて符号化率３／４とされて
ＱＰＳＫマッピング回路２０５に供給される。ＱＰＳＫ
マッピング回路２０５において、ＱＰＳＫ方式で、所定
の信号点にマッピングされる。

【０００８】一方、１フレームを構成する４８個のパケ
ットのうち、残りの４６個のＴＳパケットの主信号は、
高階層用の画像信号ＨＱとされ、この信号は、インタリ
ーブ回路２０６に入力され、インタリーブされた後、２
／３トレリス符号化回路２０７において符号化され、さ
らに８ＰＳＫマッピング回路２０８において、信号点に
マッピングされる。この２／３トレリス符号化回路２０
７において、いわゆるプラグマティックトレリス符号化
を行うようにすると、畳み込み符号化回路２０４と２／
３トレリス符号化回路２０７は、共通の回路とすること
ができる。

【０００９】位相基準バースト発生回路２０９は、受信
側での安定したキャリア再生を可能とするために、放送
信号の予め定められた位置に挿入するＢＰＳＫ変調信号
を発生するものであり、具体的には、主信号の２０３シ
ンボル毎に４シンボルの基準バーストを間欠的に多重す
るためのものである。

【００１０】多重化回路２１０は、ＢＰＳＫマッピング
回路２０２、ＱＰＳＫマッピング回路２０５、８ＰＳＫ
マッピング回路２０８、及び位相基準バースト発生回路
２０９からの出力を、フレーム単位で多重化し、出力す
る。従って、多重化回路２１０より出力される各フレー
ムの信号は、最初に、ＢＰＳＫ変調されたフレーム同期
信号とＴＭＣＣ信号が配置され、その次に、ＱＰＳＫ変
調された低階層用の主信号ＬＱが配置され、最後に８Ｐ
ＳＫ変調された高階層用の主信号ＨＱが配置されたフォ
ーマットとなる。また、主信号には所定周期で位相基準
バースト発生回路２０９からの基準バーストが間欠的に
多重される。

【００１１】図１１は、ＢＳの伝送信号中のキャリア同
期用のＢＰＳＫ変調信号の部分（図中の斜線部）の具体
例を示すものであり、フレームの先頭から順に、３２シ
ンボルのＢＰＳＫ変調されたフレーム同期信号、１２８
シンボルのＴＭＣＣ信号、３２シンボルのＢＰＳＫ変調
されたフレーム同期信号が配置され、これらの１９２シ
ンボルは全てＢＰＳＫ変調信号である。これに続く主信
号は、上述したように、ＢＰＳＫ変調信号、ＱＰＳＫ変
調信号、ＴＣ８ＰＳＫ変調信号のいずれかであるが、主
信号の２０３シンボル毎に、位相基準バースト発生回路
２０９からの４シンボルのＢＰＳＫ変調信号が配置さ
れ、これらの主信号と位相基準信号とが２０７シンボル
周期で繰り返される。なお、ＴＭＣＣ信号近傍部分の１
９２シンボルは、前フレームの位相基準バースト信号部
分の４シンボルから連続して配置されるから、これらの
合計１９６シンボルがバースト状のＢＰＳＫ信号部分と
して現れることになる。

【００１２】このようなＢＳ信号を受信する受信側で
は、キャリアの同期を確立し、受信信号系列を監視する
ことでＢＰＳＫ変調されたフレーム同期信号を検出し、
上述したＴＭＣＣ信号の内容を解釈することにより、Ｔ
ＭＣＣ信号に続いて伝送されてくるペイロード情報を伝
送する主信号部のシンボルの変調方式や符号化率等の伝
送制御情報を知って、適切な復調、復号動作を行うよう
にしている。

【００１３】

【発明が解決しようとする課題】ところで、上述したよ
うに、例えばＢＳ信号には、ＢＰＳＫ変調信号、ＱＰＳ
Ｋ変調信号、及びＴＣ８ＰＳＫ変調信号が時分割多重化
されて混在している。このようなＢＳ信号を受信してデ
ィジタル信号を復号するためには、キャリア同期回路に
よるキャリア再生が必要であるが、各変調信号について
は、ＢＰＳＫ＞ＱＰＳＫ＞ＴＣ８ＰＳＫの変調波の順に
安定したキャリア再生が行える。このため、キャリア同
期をとる場合には、一般的に上記ＢＰＳＫ変調信号の部
分が用いられるが、このＢＰＳＫ変調信号の部分は連続
しておらず、間欠的に、いわゆるバースト的に現れるこ
とになる。また、上記ＢＳ信号のＢＰＳＫ変調信号の部
分は、上記図１１と共に説明したように、ＴＭＣＣ信号
及びフレーム同期信号の近傍の１９６シンボルと、２０
７シンボル周期で現れる４シンボルの位相基準バースト
信号の部分とがあり、バースト長及びバースト周期が互
いに異なっている。

【００１４】このようなバースト状に現れるキャリア信
号のバースト長及びバースト周期が異なる場合には、キ
ャリア再生用ＰＬＬ又はコスタスループ等のループゲイ
ンが変化してキャリア同期が不安定になって同期捕捉に
時間がかかってしまう問題があった。また、Ｃ／Ｎ（キ
ャリア／ノイズ比）が低い場合や、受信機のフロントエ
ンド部での雑音が多い場合等に、同期外れを起こしやす
い問題があった。

【００１５】本発明は、このような実情に鑑みてなされ
たものであって、バースト長及びバースト周期が互いに
異なるようなキャリア信号に対して安定にかつ高速にキ
ャリア同期が行えるようなキャリア同期方法及び回路、
並びに信号処理装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】上述のような課題を解決
するために、本発明に係るキャリア同期方法及び回路
は、キャリア同期のためのキャリア同期用信号部分を含
む入力信号が供給され、上記入力信号のキャリア信号成
分の周波数検出をＤＦＴ（離散フーリエ変換）により行
い、上記入力信号のキャリア信号成分の位相同期をＰＬ
Ｌ（位相ロックループ）により行うことを特徴とするも
のである。

【００１７】また、本発明に係る信号処理装置は、情報
信号が複数の変調方式のいずれかで変調されて送信され
た信号を受信し、得られた受信信号中の所定の変調方式
の部分に対応するキャリア同期信号部分に基づきキャリ
ア信号を再生するキャリア同期手段と、上記キャリア同
期手段からのキャリア信号に基づいて上記受信信号を復
号処理して上記情報信号を得る復号手段とを有し、上記
キャリア同期手段は、上記受信信号のキャリア信号成分
の周波数検出を行うためのＤＦＴ（離散フーリエ変換）
処理手段と、上記入力信号のキャリア信号成分の位相同
期を行うためのＰＬＬ（位相ロックループ）手段とを有
してなることを特徴とするものである。

【００１８】本発明によれば、キャリア同期をとるため
の周波数検出をＤＦＴで行い、位相合わせを１次ＰＬＬ
で行うことにより、低Ｃ／Ｎにおいてもキャリア同期外
れを起こさない安泰な同期検波が行える。

【００１９】

【発明の実施の形態】以下、本発明に係るキャリア同期
方法及び回路の好ましい実施の形態について、図面を参
照しながら詳細に説明する。

【００２０】図１は本発明を適用したキャリア同期回路
の基本構成の一例を示すブロック図である。

【００２１】この図１において、入力端子６１には、上
述したようなＢＳディジタル放送の受信信号（ＢＳ信
号）が複素信号の形態で入力され、この複素入力信号
は、周波数検出部６３に、また、複素乗算器６２を介し
て位相検出部６４にそれぞれ送られる。周波数検出部６
３では、ＤＦＴ（離散フーリエ変換）処理により入力信
号のキャリア信号成分の周波数を検出し、位相検出部６
４では、１次のＰＬＬ（位相ロックループ）により入力
信号のキャリア信号成分の位相同期を行うようにしてい
る。これらの周波数検出部６３及び位相検出部６４から
の出力信号は、加算器６５で加算され、単位遅延素子６
６を介して、再び複素信号に変換するための変換部６７
に送られる。変換部６７は、入力された信号の複素エク
スポネンシャル（exponential） をとる、すなわち、入
力位相ｘを単位円上の複素数 exp（ｊｘ）に変換するも
のである。変換部６７からの複素信号は、複素共役（co
njugate） 部６８に送られて位相が反転され、上記入力
側の複素乗算器６２に送られることによって、ＰＬＬの
ループが形成される。なお、複素共役部６８からの複素
信号は、端子６９を介して取り出されるようになってい
る。

【００２２】次に、図２は、上記周波数検出部６３の具
体例を示すブロック図であり、図１の複素乗算器６２か
らの複素信号が、入力端子７１を介してＤＦＴ（離散フ
ーリエ変換）回路７２に送られる。

【００２３】ＤＦＴ回路７２は、上述したＢＳ放送信号
のＴＣＭＭ信号近傍部分の１９６シンボルの内の１６０
シンボルをＤＦＴ処理し、０から１／(８ｔ_sym) までの
周波数を検出する。ここでｔ_sym は１シンボルの周期を
表す。ＤＦＴ回路７２の端子７３からは周波数出力が、
端子７４からは周波数ずれが補償された補償出力がそれ
ぞれ取り出され、端子７３からの周波数出力は加算器７
５に送られ、端子７４からの補償出力は、１／３ダウン
サンプル回路７７で１／３にダウンサンプルされＤＦＴ
回路７８に送られる。この１／３ダウンサンプルは、上
記ＢＳ放送信号の位相基準バースト信号部分の４シンボ
ルの内の２シンボルがサンプルされるように設定したも
のである。ＤＦＴ回路７８では、上記位相基準バースト
信号部分を集めてＤＦＴ処理し、周波数出力が端子７９
から、周波数補償された補償出力が端子８０からそれぞ
れ取り出される。端子７９からの周波数出力は加算器７
５に送られ、端子８０からの補償出力は、１／６９ダウ
ンサンプル回路８１で１／６９にダウンサンプルされＤ
ＦＴ回路８２に送られる。ＤＦＴ回路８２では、データ
周期毎に１サンプルとしてＤＦＴ処理しており、端子８
３から周波数出力を取り出して加算器７５に送り、端子
８４から周波数補償された補償出力を取り出している。
加算器７５からの出力は端子７６より取り出される。

【００２４】この図２のＤＦＴ回路７２，７８，８２は
いずれも同様な構成を有し、例えば図３に示すような構
成とすることができる。この図３の入力端子３０１は、
ＤＦＴ回路７２，７８，８２の各入力端子に相当するも
のであり、端子３３６が周波数補償された補償出力の出
力端子に、端子３３７が周波数出力の出力端子にそれぞ
れ相当する。

【００２５】図３において、信号発生回路３０２は、一
種の掃引発振器であり、例えば後述する図４に示すよう
な構成を有している。図１の例えばＤＦＴ７２の回路構
成に用いられる信号発生回路３０２の場合では、０（直
流）から１／(８ｔ_sym) まで（ｔ_sym は１シンボル周期
を示す。）の周波数の正弦波信号を発生する。周波数発
生器３０２の端子３０４からは正弦波信号が、端子３０
５からは周波数番号がそれぞれ出力され、端子３０４か
らの正弦波信号は相関回路（correlator）３０３に送ら
れて、入力端子３０１からの入力信号との相関がとられ
る。相関回路３０３の具体例については、図５を参照し
ながら後述する。相関回路３０３からの出力は、単位遅
延素子３０７と比較回路３０８とに送られ、比較回路３
０８では、相関回路３０３からの出力と単位遅延素子３
０７からの出力との大小を比較して、単位遅延素子３０
７からの出力の方が大きいときに“１”を出力し、切換
スイッチ３１０に切換制御信号として送っている。信号
発生回路３０２の端子３０５からの周波数値の出力は、
切換スイッチ３１０の被選択端子ａに送られ、切換スイ
ッチ３１０からの出力は単位遅延素子３１１を介して信
号発生回路３１２に送られる。単位遅延素子３１１から
の出力は切換スイッチ３１０の被選択端子ｂにも送られ
ている。切換スイッチ３１０は、比較回路３０８からの
切換制御信号が“１”のとき被選択端子ａの側に切換接
続され、端子３０５からの周波数情報が単位遅延素子３
１１に送られて記憶される。信号発生回路３１２は、正
又は負の複素正弦波及び余弦波を発生し、例えば後述す
る図６に示すような構成を有している。信号発生回路３
１２の端子３１３からは正の複素周波数信号が出力され
て複素乗算器３２１に送られ、端子３１４からは負の複
素周波数信号が出力されて複素乗算器３２２に送られ
る。これらの複素乗算器３２１，３２２では、上記入力
端子３０１からの入力信号と複素乗算され、各乗算出力
が相関回路３２３，３２４にそれぞれ送られている。各
相関回路３２３，３２４は、例えば後述する図７に示す
ような構成を有し、入力信号の直流の相関をとってい
る。各相関回路３２３，３２４からの出力は、比較回路
３２５に送られて大小判定され、相関回路３２３からの
出力の方が相関回路３２４からの出力よりも大きいとき
“１”を切換スイッチ３２６の被選択端子ａに送る。切
換スイッチ３２６は離散パルス発生器から端子３２７を
介して供給される切換制御信号に応じて切換制御されて
おり、切換スイッチ３２６からの出力は、単位遅延素子
３２８に送られている。単位遅延回路３２８からの出力
は、切換スイッチ３２６の被選択端子ｂに供給されると
共に、切換制御信号として切換スイッチ３２９及び３３
２に送られている。切換スイッチ３２９の被選択端子ａ
には複素乗算器３２１からの出力が、被選択端子ｂには
複素乗算器３２２からの出力がそれぞれ送られており、
切換スイッチ３２９からの出力は周波数補償された補償
出力として端子３３６を介して取り出される。信号発生
回路３１２の端子３１５からは周波数値が出力され、切
換スイッチ３３２の被選択端子ｂに送られるとともに、
反転回路３３１を介して切換スイッチ３３２の被選択端
子ａに送られる。切換スイッチ３３２からの出力は、周
波数出力として端子３３７を介して取り出される。

【００２６】次に、図３の信号発生回路３０２、相関回
路３０３、信号発生回路３１２、及び相関回路３２３，
３２４の具体例について、図４、図５、図６及び図７を
参照しながら説明する。なお、これらの回路はそれぞれ
一例を示しているに過ぎず、同様な入出力が得られるよ
うな種々の構成がとり得ることは勿論である。また、以
下の説明では、図３に示すＤＦＴ回路の全体構成を、図
２のＤＦＴ回路７２に用いた例を主として説明するが、
図３のＤＦＴ回路の構成は、図２のＤＦＴ回路７８、８
２にも用いられるものである。

【００２７】先ず、上記信号発生回路３０２は、例えば
０（直流）から１／(８ｔ_sym) までの周波数（ｔ_sym は
１シンボル周期を示す。）の正弦波信号を発生するもの
であり、図４はその一具体例を示す。

【００２８】この図４において、インクリメント回路３
４１からは、掃引する周波数に対応する数値（周波数番
号）が係数乗算器３４２及び端子３４３に送られる。係
数乗算器３４２では、２π／１６０の係数が乗算され、
その出力が端子３４４及び加算器３４５に送られる。加
算器３４５からの出力は、モジュロ部３４６に送られ、
このモジュロ部３４６からの出力が単位遅延素子３４７
で遅延されて加算器３４５に戻されている。モジュロ部
３４７は、入力ｕを２πで割った余り（剰余）である r
em（ｕ，２π）を出力する。すなわち、モジュロ部３４
６は、入力位相を０〜２πの範囲の値に変換して出力し
ている。モジュロ部３４７からの出力は、三角関数テー
ブル、例えばサイン（sin:正弦）テーブル３４８にアド
レスとして送られて、入力位相に対応するサイン値が読
み出され、正弦波信号として出力端子３４９より取り出
される。これによって、インクリメント回路３４１から
の掃引する周波数に対応する数値（周波数番号）に応じ
た単位時間毎の増加分の位相が係数乗算器３４２から取
り出され、この単位増加分の位相が加算器３４５及び単
位遅延素子３４７で積算され、モジュロ部３４６で２π
周期の位相に変換され、サインテーブル３４８でサイン
値に変換されることで、例えば０（直流）から１／(８
ｔ_sym) まで掃引される各周波数の正弦波信号が順次出
力端子３４９より取り出され、これが図３の端子３０４
を介して相関回路３０３に送られる。また、端子３４３
からの周波数番号は、図３の端子３０５を介して切換ス
イッチ３１０の被選択端子ａに送られる。

【００２９】次に、図３の相関回路３０３は、入力端子
３０１から入力される複素信号と端子３０４からの信号
との相関をとるものであり、その一具体例を図５に示
す。

【００３０】図５の入力端子３７１には、図３の入力端
子３０１からの複素信号が供給される。この入力された
複素信号は、分離回路３７２に送られて実部（リアルパ
ート：Re）と虚部（イマジナリパート：Im）とに分離さ
れ、実部の信号は乗算器３７３Ｒに、虚部の信号は乗算
器３７３Ｉにそれぞれ送られて、端子３７４からの信号
とそれぞれ乗算される。端子３７４は図３の端子３０４
に対応する。乗算器３７３Ｒ、３７３Ｉからの出力は、
量子化器３７５Ｒ、３７５Ｉでそれぞれ量子化され、移
動平均部３７６Ｒ、３７６Ｉでそれぞれ移動平均がとら
れる。各移動平均部３７６Ｒ、３７６Ｉには、上記掃引
周波数の各周波数毎にリセットするためのリセットパル
スが端子３７７を介して供給されている。移動平均部３
７６Ｒ、３７６Ｉからの出力は、それぞれ切換スイッチ
３７８Ｒ、３７８Ｉの各被選択端子ａに送られ、これら
の切換スイッチ３７８Ｒ、３７８Ｉからの出力は、合成
回路３８１に送られて合成されることによって複素信号
に変換される。なお、切換スイッチ３７８Ｒ、３７８Ｉ
は、各被選択端子ｂにそれぞれ“０”が供給されてお
り、端子３７９からの切換制御信号により、切換スイッ
チ３７８Ｒ、３７８Ｉの各被選択端子ａの信号と各被選
択端子ｂの信号とが切換選択されて出力される。合成回
路３８１から出力された複素信号は、振幅／位相分離回
路３８２に送られて振幅成分と位相成分とに分離され、
振幅成分は端子３８３を介して移動最大回路３８５に送
られ、位相成分は端子３８４に送られる。移動最大回路
３８５では、端子３８６にリセットパルスが送られるま
での間の上記掃引周波数の各周波数毎の移動平均の内の
最大のものが検出され、その出力が端子３８７を介して
取り出される。なお、端子３８７からの出力は、相関回
路出力として、図３の単位遅延素子３０７及び比較回路
３０８に送られる。

【００３１】次に、図３の信号発生回路３１２は、単位
遅延素子３１１からの信号が入力されて、正又は負の複
素正弦波及び余弦波を発生するものであり、その一具体
例を図６に示す。図６の入力端子３５１に供給される入
力信号は、上述した図３の信号発生回路３０２からの周
波数番号が、比較回路３０８からの制御信号によって単
位遅延素子３１１に取り込まれて保持されたものであ
る。

【００３２】図６において、入力端子３５１からの入力
信号は、切換スイッチ３５２の被選択端子ａに送られ、
切換スイッチ３５２からの出力は単位遅延素子３５４を
介して切換スイッチ３５２の被選択端子ｂに送られてい
る。切換スイッチ３５２は、端子３５３からの切換制御
信号により、上記掃引周波数の各周波数毎に切換制御さ
れ、単位遅延素子３５４に取り込まれる。単位遅延素子
３５４からの出力は、係数乗算器３５５に送られて、２
π／１６０の係数が乗算され、その出力が端子３５６及
び加算器３５７に送られる。加算器３５７からの出力
は、モジュロ部３５８に送られ、このモジュロ部３５８
からの出力が単位遅延素子３５９で遅延されて加算器３
５７に戻されている。モジュロ部３５８は、入力ｕを２
πで割った余り（剰余）である rem（ｕ，２π）を、す
なわち入力位相を０〜２πの範囲の値に変換して出力し
ている。モジュロ部３４７からの出力は、変換部３６０
に送られて、複素エクスポネンシャル、すなわち入力ｘ
に対する exp(jｘ) の複素信号に変換され、そのまま正
の複素周波数信号として出力端子３６１から取り出さ
れ、また、複素共役回路３６２で複素共役がとられて負
の複素周波数信号として出力端子３６３から取り出され
る。出力端子３６１からの正の複素周波数信号は、図３
の端子３１３を介して複素乗算器３２１に送られ、出力
端子３６３からの負の複素周波数信号は、図３の端子３
１４を介して複素乗算器３２２に送られる。また、端子
３５６から出力される周波数情報は、図３の端子３１５
を介して取り出される。

【００３３】次に、図３の相関回路３２３，３２４は、
入力信号に対して直流の相関をとるものであり、一具体
例を図７に示す。図７の入力端子３９１には、図３の複
素乗算器３２１あるいは３２２からの複素信号が供給さ
れる。この図７に示す構成の相関回路は、図５の相関回
路構成の端子３４７からの入力が０であるような、直流
のみの相関をとるものである。

【００３４】この図７において、入力端子３９１に入力
された複素信号は、分離回路３９２で実部（リアルパー
ト：Re）と虚部（イマジナリパート：Im）とに分離さ
れ、実部の信号は移動平均部３９３Ｒに送られ、虚部の
信号は移動平均部３９３Ｉに送られて、それぞれ移動平
均がとられる。各移動平均部３９３Ｒ、３９３Ｉには、
上記掃引周波数の各周波数毎にリセットするためのリセ
ットパルスが端子３９４を介して供給されている。移動
平均部３９３Ｒ、３９３Ｉからの出力は、それぞれ切換
スイッチ３９５Ｒ、３９５Ｉの各被選択端子ａに送ら
れ、これらの切換スイッチ３９５Ｒ、３９５Ｉからの出
力は、合成回路３９７に送られて合成されることによっ
て複素信号に変換される。なお、切換スイッチ３９５
Ｒ、３９５Ｉは、各被選択端子ｂにそれぞれ“０”が供
給されており、端子３９６からの切換制御信号により、
切換スイッチ３９５Ｒ、３９５Ｉの各被選択端子ａの信
号と各被選択端子ｂの信号とが切換選択されて出力され
る。合成回路３９７から出力された複素信号は、振幅／
位相分離回路３９８に送られて振幅成分と位相成分とに
分離され、振幅成分は端子３９９を介して取り出され
て、上記図３の比較回路３２５に送られる。

【００３５】次に、上述したような図３の構成のＤＦＴ
回路を、図２の各ＤＦＴ回路７２，７８，８２に用いる
場合の具体的な動作について説明する。

【００３６】先ず、図２のＤＦＴ回路７２は、前記図１
１と共に説明したＢＳ放送信号のＴＣＭＭ信号近傍部分
の１９６シンボルの内の１６０シンボルをＤＦＴ処理
し、０から１／(８ｔ_sym) までの周波数（ｔ_sym は１シ
ンボル周期）を検出する。具体的には、図３の信号発生
回路３０２により０から１／(８ｔ_sym) までの周波数の
正弦波を図４の回路により発生させ、図３の相関回路３
０３に出力する。相関回路３０３は例えば図５の構成を
有し、この相関回路３０３により、入力１６０シンボル
と相関をとり、比較回路３０８で最大値を検出する。こ
の最大値検出時に切換スイッチ３１０が被選択端子ａ側
に切換接続され、信号発生回路３０２からの周波数番号
が単位遅延素子３１１に記憶される。これがオフセット
周波数の絶対値に対応する周波数番号である。このとき
の周波数分解能は１／（160ｔ_sym）となり、周波数を掃
引しながら２１回まわすようにする。最大クロックで相
関をとるようにしてもよいが、ここではシンボルクロッ
クで相関をとるようにしている。従って、周波数検出に
要する時間は、２１×１６０ｔ_sym となる。

【００３７】次に、周波数の正負を判定する。これは、
正の周波数の複素演算を１６０シンボルについて行い、
０周波数のＤＦＴを求め、次に、負の周波数についても
同様に、負の周波数の複素演算を１６０シンボルについ
て行い、０周波数のＤＦＴを求める。この正と負の周波
数についてＤＦＴを行って、レベルの大きい方を推定周
波数と判定し、その逆の符号の周波数を設定し、周波数
ずれを補償する。

【００３８】これを図３と共に説明すると、正負の周波
数の信号発生回路３１２は、例えば図６のような構成を
有し、正又は負の複素正弦波及び余弦波を発生する。正
の複素周波数の信号を端子３１３を介して複素乗算器３
２１に入力し、相関回路３２３により、直流の相関をと
る。同様に、負の複素周波数の信号を端子３１４を介し
て複素乗算器３２２に入力し、相関回路３２４により、
直流の相関をとる。相関回路３２３，３２４は、例えば
図７に示すような構成を有し、これは図５の相関回路構
成の端子３４７からの入力が０であるような、直流のみ
の相関をとるようになっている。これらの正負の周波数
の相関値を比較回路３２５に入力し、大小判定し、切換
スイッチ３２６により、端子３２７からの切換制御パル
スが入力されるタイミングで単位遅延回路３２８に記憶
する。この単位遅延回路３２８からの出力で切換スイッ
チ３２９を切換制御することにより、複素乗算器３２１
又は３２２からの出力を選択して、周波数ずれが補償さ
れた信号を出力端子３３６より取り出している。この図
３の出力端子３３６は、図２のＤＦＴ回路７２の端子７
４に相当する。

【００３９】ここで、正の周波数の複素演算を上記１６
０シンボルについて行うのに１６０ｔ_sym を要し、０周
波数のＤＦＴを求めるのに１６０ｔ_sym を要し、次に、
負の周波数の複素演算を上記１６０シンボルについて行
うのに１６０ｔ_sym を要し、０周波数のＤＦＴを求める
のに１６０ｔ_sym を要するから、４×１６０ｔ_sym の時
間を要することになる。

【００４０】次に、図２のＤＦＴ回路７２からの周波数
補償された出力をさらにＤＦＴ処理することについて説
明する。これは、ＤＦＴ回路７２により、キャリア同期
用信号のバースト長が一番長い部分、すなわち上記ＴＣ
ＭＭ信号近傍部分の１９６シンボル（実際にはこの内の
１６０シンボル）をＤＦＴ処理しており、図２の端子７
４からは、高い周波数のキャリアずれが補償された信号
が出力される。このキャリアずれ補償の分解能以下の補
償を、図２のＤＦＴ回路７８以降で行うようにしてい
る。

【００４１】具体的には、上述した図１１の位相基準バ
ースト部分（バースト長４シンボル、バースト周期２０
７シンボル）について、図８の（Ａ）〜（Ｄ）に示すよ
うに、バースト周期２０７シンボルよりも長い４１０シ
ンボルの範囲内に、上記キャリア同期用信号部分を該範
囲（４１０シンボル）内に折り畳まれる形態で重ねて配
置し、該範囲（４１０シンボル）内に、上記キャリア同
期用信号部分が配置され充填されたものに対して離散フ
ーリエ変換（ＤＦＴ）を施して、端子７４からの信号の
キャリア周波数を検出するようにしている。

【００４２】すなわち、図８の（Ａ）の４１０シンボル
の期間Ｔc をＤＦＴ区間（ＤＦＴ周期）とする際に、こ
の期間Ｔc 内の中央位置に上記バースト長Ｔa （＝４シ
ンボル）の位相基準バースト信号のパケットＰ1 が配置
される。次に、図８の（Ｂ）に示すように、次の位相基
準バースト信号のパケットＰ2 を、期間Ｔc を周期とし
てＤＦＴ区間（ＤＦＴ周期）内に折り畳まれる形態で重
ねて配置されるようにすると、このパケットＰ2 はＤＦ
Ｔ区間の先頭位置に配置されることになる。次に、図８
の（Ｃ）は、その次の位相基準バースト信号のパケット
Ｐ3 を、ＤＦＴ区間内に折り畳まれる形態で重ねて配置
した状態を示し、このパケットＰ3 は、上記パケットＰ
1 の次に連続して配置されることになる。このように、
位相基準バースト信号の各パケットを、期間Ｔc を周期
としてＤＦＴ区間（ＤＦＴ周期）内に折り畳まれる形態
で重ねて配置してゆくことにより、図８の（Ｄ）に示す
最後のパケットＰ103 までを用いて、ＤＦＴ区間Ｔc 内
に位相基準バースト信号のパケットが隙間無く充填され
る。なお、ＤＦＴ区間Ｔc を充填するための最後の２つ
のパケットＰ102 とＰ103 とは、位相基準バースト信号
の各４シンボルの内のそれぞれ３シンボルずつを使用す
ることになる。これにより、キャリア同期用信号が連続
している場合と等価なＤＦＴサンプルが得られることに
なり、ＤＦＴ処理の分解能を高めることができる。

【００４３】ところで、図２の具体例においては、ＤＦ
Ｔ回路７２の端子７４からの出力を、１／３ダウンサン
プル回路７７で１／３にダウンサンプルしたものをＤＦ
Ｔ回路７８に送るようにしている。この図２のＤＦＴ回
路７８として、図３の回路構成を用いる場合の動作の具
体例を説明する。

【００４４】図３のＤＦＴ回路の入力端子３０１には、
上述したような図２のＤＦＴ回路７２の端子７４からの
出力を、１／３ダウンサンプル回路７７で１／３にダウ
ンサンプルした信号が入力される。これは、前記図１１
に示したＢＳ信号の２０７シンボル周期で現れる４シン
ボルの位相基準バースト信号を考慮したものであり、１
周期２０７シンボルを１／３にダウンサンプルすること
で、１周期は２０７／３＝６９（シンボル）となるが、
サンプルタイミングを適切にとることで、上記４シンボ
ルの位相基準バースト部分から２シンボルを取り出すこ
とができる。

【００４５】次に、周波数の正負を判定する。これは、
正の周波数の複素演算を１３６シンボルについて行い、
０周波数のＤＦＴを求め、次に、負の周波数についても
同様に、負の周波数の複素演算を１３６シンボルについ
て行い、０周波数のＤＦＴを求める。この正と負の周波
数についてＤＦＴを行って、レベルの大きい方を推定周
波数と判定し、その逆の符号の周波数を設定し、周波数
ずれを補償する。

【００４６】ここで、正の周波数の複素演算を上記１３
６シンボルについて行うのに１３６ｔ_sym を要し、０周
波数のＤＦＴを求めるのに１３６ｔ_sym を要し、次に、
負の周波数の複素演算を上記１３６シンボルについて行
うのに１３６ｔ_sym を要し、０周波数のＤＦＴを求める
のに１３６ｔ_sym を要するから、４×１３６ｔ_sym の時
間を要することになる。

【００４７】次に、図３の回路を図２のＤＦＴ回路８２
に用いる場合の動作の具体例を説明する。この図２のＤ
ＦＴ回路８２には、上述したようなＤＦＴ回路７８の端
子８０からの出力を、１／６９ダウンサンプル回路９１
で１／６９にダウンサンプルした信号が入力される。こ
れは、前記図１１に示したＢＳ信号の２０７シンボル周
期部分が既に１／３の６９シンボルにダウンサンプルさ
れていることから、これを１／６９にダウンサンプルす
ることで、上記位相基準バースト信号の１周期である２
０７シンボルを１サンプルとすることになる。すなわ
ち、原信号を１／２０７にダウンサンプルすることにな
り、本実施の形態では、１００サンプルをＤＦＴ処理す
るようにしている。

【００４８】この場合、検出される（補償される）最大
周波数が１／（２×２０７ｔ_sym）となり、シンボル周
期分解能にほぼ等しくなり、全体として不感周波数帯域
のない連続的な周波数検出（周波数補償）が行える。

【００４９】ところで、ＰＬＬを１次ループ（位相のみ
補償）で構成しようとすると、原信号のキャリア信号誤
差がπ／８以下でなければ８相ＱＰＳＫ信号を復調する
ことができない。この実施の形態では、キャリア同期用
のＢＰＳＫ信号のデータ成分を消すために二乗している
ため、周波数検出の周期が２×２０７シンボルの場合で
は、原信号のキャリア信号誤差はπ／２となる。同様
に、４×２０７シンボル周期の場合には、原信号のキャ
リア信号誤差はπ／４となり、６×２０７シンボル周期
の場合には、原信号のキャリア信号誤差はπ／６とな
り、８×２０７シンボル周期の場合には、原信号のキャ
リア信号誤差はπ／８となり、一般に、ｎ×２０７シン
ボル周期の場合には、原信号のキャリア信号誤差はπ／
ｎとなる。この実施の形態では、位相基準バースト周期
毎に１サンプル（１／２０７にダウンサンプル）として
１００サンプルを周波数検出の周期としているため、１
００×２０７シンボル周期の場合に相当し、原信号のキ
ャリア信号誤差はπ／１００、すなわち１．８度とな
る。

【００５０】周波数の正負の判定について説明すると、
先ず、正の周波数の複素演算を１００シンボルについて
行い、０周波数のＤＦＴを求め、次に、負の周波数につ
いても同様に、負の周波数の複素演算を１００シンボル
について行い、０周波数のＤＦＴを求める。ここで、正
と負の周波数についてＤＦＴを行い、レベルの大きい方
を推定周波数と判定し、その逆の符号の周波数を掃引周
波数に設定し、周波数ずれを補償する。

【００５１】ここで、正の周波数の複素演算を上記１０
０シンボルについて行うのに１００ｔ_sym を要し、０周
波数のＤＦＴを求めるのに１００ｔ_sym を要し、次に、
負の周波数の複素演算を上記１３６シンボルについて行
うのに１００ｔ_sym を要し、０周波数のＤＦＴを求める
のに１００ｔ_sym を要するから、４×１００ｔ_sym の時
間を要することになる。

【００５２】次に、図９は、上述したような本発明の実
施の形態となるキャリア同期回路を用いて、ＢＳ信号を
受信する受信装置を構成する場合のいわゆるフロントエ
ンド部を概略的に示すブロック図である。

【００５３】この図９において、入力端子２２１を介し
て入力された受信信号は、分離部２２２に送られ、同相
成分Ｉ信号と直交成分Ｑ信号とに分離される。これは、
複素入力信号を実部（リアルパート：Ｉ信号）と虚部
（イマジナリパート：Ｑ信号）とに分離することに相当
する。これらのＩ信号及びＱ信号は、それぞれナイキス
トフィルタ（Raised Cosine Filter）２２３及び２２４
に送られた後、合成部２２５に送られて、再び複素信号
に戻される。フィルタ２２３及び２２４は、ルートロー
ルオフフィルタであり、入力されたＩ信号及びＱ信号を
帯域制限して出力する。合成部２２５からの出力信号は
乗算部２２６に送られ、この乗算部２２６は供給された
信号を２乗して出力する。乗算部２２６からの出力信号
は、端子２４１を介してキャリア同期部２４０に送られ
る。また、乗算部２２６からの出力信号は、複素乗算器
２４４を介してデマッピング部２２７に送られる。

【００５４】キャリア同期部２４０では、上記ＢＳ信号
中のキャリア再生が行われ、再生されたキャリア信号が
端子２４２を介して複素乗算器２４０に送られ、複素乗
算器２４４からの出力がデマッピング部２２７に送られ
る。このキャリア同期部２４０は、具体的には上記図１
と共に説明したような構成となっており、ＤＦＴ（離散
フーリエ変換）処理によりキャリア信号成分の周波数検
出（あるいは入力信号の周波数補償）を行い、１次のＰ
ＬＬによりキャリア信号成分の位相同期を行うようにし
ている。

【００５５】デマッピング部２２７では、上記送信側に
おけるＢＰＳＫ、ＱＰＳＫ、ＴＣ８ＰＳＫの変調の際に
マッピングされた信号点を検出するようなデマッピング
処理を行い、その信号点に対応するメトリックを発生し
て、ビタビ復号部２２８に送る。ビタビ復号部２２８で
は、デマッピング部２２７からの信号を畳み込み復号処
理し、デインターリーブ部２２９に送る。デインターリ
ーブ部２２９は、上記送信側でのインターリーブに対応
するデインターリーブ処理を行い、その出力をリードソ
ロモン復号部２３０に送る。リードソロモン復号部２３
０では、上述したＲＳ（２０４，１８８）符号の復号処
理を行う。このリードソロモン復号部２３０からの出力
信号は、端子２３１を介して図示しないＭＰＥＧ復号部
に送られる。

【００５６】受信側では搬送波やクロックの同期を確立
した後、受信信号系列を監視することでＢＰＳＫ変調さ
れたフレーム同期信号を検出し、フレーム同期を確立す
る。このフレーム同期信号の後には、ＢＰＳＫ変調され
たＴＭＣＣが続いているので、フレーム同期が確立すれ
ば、フレーム同期信号の次の信号をＢＰＳＫ信号として
受信、復調し、ＴＭＣＣ信号を得ることができる。この
ＴＭＣＣ信号の内容を解釈することにより、ＴＭＣＣ信
号の後に引き続き伝送されてくるペイロード情報を伝送
する主信号部のシンボルの変調方式や符号化率等の伝送
制御情報を知ることができるので、これに基づいて、主
信号の受信および内符号の復号を行うことができる。

【００５７】その後、復調信号中のフレーム同期信号と
ＴＭＣＣ信号は、元のように、ＴＳの同期信号に置き換
えられ、１バイトの同期信号と２０３バイトの主信号と
からなるＲＳ（２０４，１８８）符号化されたＴＳに戻
され、さらにこのＲＳ符号を復号することにより、送信
されたＴＳを得ることができる。

【００５８】以上説明したような本発明の実施の形態に
よれば、ＢＳディジタル放送信号の変調信号のように、
複数の変調方式（ＢＰＳＫ、ＱＰＳＫ、ＴＣ８ＰＳＫ）
が混在した信号において、低Ｃ／Ｎ（キャリア／ノイズ
比）時の誤り率が良い変調信号、例えばＢＰＳＫ変調信
号を選んで、それをバースト信号とみなしてキャリア同
期回路が構成できる。このとき、キャリア信号成分の周
波数検出をＤＦＴにより行い、位相同期をＰＬＬにより
行うことにより、高速で安定なキャリア同期が実現で
き、低Ｃ／Ｎで受信機のフロントエンド部での雑音が多
い場合でも同期外れのない安定した同期検波が行える。
また、実施の形態のような回路構成を用いることによ
り、図４に示すような基本回路構成を他の回路にも流用
でき、構成の簡略化が図れる。

【００５９】なお、本発明は上述した実施の形態のみに
限定されるものではなく、例えば上述した実施の形態で
は入力信号と掃引周波数との相関をとるようなＤＦＴの
例を説明したが、数値演算によるＤＦＴ等の種々のＤＦ
Ｔを用いることができることは勿論である。

【００６０】

【発明の効果】本発明によれば、キャリア同期のための
キャリア同期用信号部分を含む入力信号が供給され、上
記入力信号のキャリア信号成分の周波数検出をＤＦＴ
（離散フーリエ変換）により行い、上記入力信号のキャ
リア信号成分の位相同期をＰＬＬ（位相ロックループ）
により行うことにより、高速で安定なキャリア同期が実
現でき、Ｃ／Ｎ（キャリア／ノイズ比）が低い場合や、
受信機のフロントエンド部での雑音が多い場合でも同期
外れの生じない安定した同期検波が行える。

【図面の簡単な説明】

【図１】本発明の実施の形態となるキャリア同期回路の
構成を示すブロック図である。

【図２】周波数検出部の一例を示すブロック図である。

【図３】図２のＤＦＴ（離散フーリエ変換）回路７２，
７８，８２の一例を示すブロック図である。

【図４】図３の信号発生回路３０２の一例を示すブロッ
ク図である。

【図５】図３の相関回路３０３の一例を示すブロック図
である。

【図６】図３の信号発生回路３１２の一例を示すブロッ
ク図である。

【図７】図３の相関回路３２３，３２４の一例を示すブ
ロック図である。

【図８】一定周期のキャリア同期用バースト信号を集め
てＤＦＴするときの動作を説明するための図である。

【図９】本発明の実施の形態のキャリア同期回路を用い
て構成される受信装置の一例を示すブロック図である。

【図１０】ＢＳディジタル放送の送信装置の一例を示す
図である。

【図１１】ＢＳディジタル放送信号中のキャリア同期用
のＢＰＳＫ変調信号の部分の一例を示す図である。

【符号の説明】

６３ 周波数検出部、 ６４ 位相検出部、 ７２，７
８，８２ ＤＦＴ回路、 ７７ １／３ダウンサンプル
回路、 ８１ １／６９ダウンサンプル回路、３０２
信号発生回路、 ３０３ 相関回路、 ３１２ 信号発
生回路、 ３２１，３２２ 複素乗算器、 ３２３，３
２４ 相関回路、 ３２５ 比較回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C064 DA02 5K004 AA05 FA03 FA05 FA06 FA09 FB04 FK01 FK14 5K028 AA04 BB05 EE03 FF13 KK32 MM17 NN32 NN41 5K047 AA13 CC02 CC08 EE02 GG11 GG13 JJ02 MM13 MM46

Claims (10)

【特許請求の範囲】
1. 【請求項１】 キャリア同期のためのキャリア同期用信
   号部分を含む入力信号が供給され、 上記入力信号のキャリア信号成分の周波数検出をＤＦＴ
   （離散フーリエ変換）により行い、 上記入力信号のキャリア信号成分の位相同期をＰＬＬ
   （位相ロックループ）により行うことを特徴とするキャ
   リア同期方法。
2. 【請求項２】 上記入力信号にはキャリア同期用信号部
   分がバースト的に含まれており、このバースト的なキャ
   リア同期用信号部分を取り出して上記ＤＦＴによる周波
   数検出を行わせることを特徴とする請求項１記載のキャ
   リア同期方法。
3. 【請求項３】 上記ＤＦＴは、複数段のＤＦＴ処理から
   成り、各段のＤＦＴ処理により上記入力信号の周波数補
   償を行い、周波数補償されたＤＦＴ出力を次段のＤＦＴ
   処理に送ることを特徴とする請求項１記載のキャリア同
   期方法。
4. 【請求項４】 上記複数段のＤＦＴ処理において、前段
   のＤＦＴ処理で周波数補償された出力信号をダウンサン
   プルして次段のＤＦＴ処理に送ることを特徴とする請求
   項３記載のキャリア同期方法。
5. 【請求項５】 キャリア同期のためのキャリア同期用信
   号部分を含む入力信号が供給され、 上記入力信号のキャリア信号成分の周波数検出を行うた
   めのＤＦＴ（離散フーリエ変換）処理手段と、 上記入力信号のキャリア信号成分の位相同期を行うため
   のＰＬＬ（位相ロックループ）手段とを有することを特
   徴とするキャリア同期回路。
6. 【請求項６】 上記入力信号にはキャリア同期用信号部
   分がバースト的に含まれており、上記ＤＦＴ処理手段
   は、このバースト的なキャリア同期信号部分を取り出し
   て上記ＤＦＴ処理による周波数検出を行わせることを特
   徴とする請求項５記載のキャリア同期回路。
7. 【請求項７】 上記ＤＦＴ処理手段は、複数段のＤＦＴ
   処理部から成り、各段のＤＦＴ処理部により上記入力信
   号の周波数補償を行い、周波数補償されたＤＦＴ出力信
   号をダウンサンプルして次段のＤＦＴ処理部に送ること
   を特徴とする請求項５記載のキャリア同期回路。
8. 【請求項８】 情報信号が複数の変調方式のいずれかで
   変調されて送信された信号を受信し、得られた受信信号
   中の所定の変調方式の部分に対応するキャリア同期信号
   部分に基づきキャリア信号を再生するキャリア同期手段
   と、 上記キャリア同期手段からのキャリア信号に基づいて上
   記受信信号を復号処理して上記情報信号を得る復号手段
   とを有し、 上記キャリア同期手段は、 上記受信信号のキャリア信号成分の周波数検出を行うた
   めのＤＦＴ（離散フーリエ変換）処理手段と、 上記入力信号のキャリア信号成分の位相同期を行うため
   のＰＬＬ（位相ロックループ）手段とを有して成ること
   を特徴とする信号処理装置。
9. 【請求項９】 上記受信信号にはキャリア同期用信号部
   分がバースト的に含まれており、上記キャリア同期手段
   内のＤＦＴ処理手段は、このバースト的なキャリア同期
   信号部分を取り出して上記ＤＦＴ処理による周波数検出
   を行わせることを特徴とする請求項８記載の信号処理装
   置。
10. 【請求項１０】 上記キャリア同期手段内のＤＦＴ処理
    手段は、複数段のＤＦＴ処理部から成り、各段のＤＦＴ
    処理部により上記入力信号の周波数補償を行い、周波数
    補償されたＤＦＴ出力信号をダウンサンプルして次段の
    ＤＦＴ処理部に送ることを特徴とする請求項８記載の信
    号処理装置。