JP2001501404A - 複数ディジタル変調フォーマットを復調できる受信機 - Google Patents

Abstract

(57)【要約】 残留側波帯（ＶＳＢ）と、直交振幅変調（ＱＡＭ）と、オフセットＱＡＭ（ＯＱＡＭ）を含む複数ディジタル変調フォーマットを復調する受信機（１００）。この受信機は、各変調フォーマットのための正確なタイミング信号を発生するタイミングリカバリ回路（１２６）と、各変調フォーマットの適応等化及び量子化のための信号プロセッサ（５４）とを含んでいる。この信号プロセッサは、フィードフォワード等価器（９０２）及び決定フィードバック等価器（９１０）を使用してブラインド等化を実行するパスバンド等価器である適応等価器（９００）を含んでいる。

Description

【発明の詳細な説明】 複数ディジタル変調フォーマットを復調できる受信機 本発明は、残留側波帯（ＶＳＢ）、直交振幅変調（ＱＡＭ）、オフセットＱＡ Ｍ、或いは他の同様なディジタル変調フォーマットの何れかで変調されたディジ タル信号を受信するために使用されることができる受信機に関するものである。 開示の背景 ディジタルデータ伝送は、電子通信産業にとって益々重要になっている。ディ ジタルデータ伝送システムでは、伝送ディジタル信号は、それの各々がディジタ ル信号で所定のデータビット数を示す一連の符号化記号を含んでいる。このよう な記号を符号化する１つの公知の方法は、連続ビット群（例えば、６ビット成い は７ビット）が対応する記号に符号化するＱＡＭである。各々のこのような記号 は、同相（即ち実）成分Ｉ及び直角位相（即ち虚）成分Ｑを含む複素信号によっ て表わされる。この複素信号の値は、コンステレーション（constellation）と 呼ばれる複素平面上の対応する所定の位置数（例えば、それぞれ６４或いは１２ ８）の中の１つである。従って、この複素信号はＲＦキャリア上に変調される。 ディジタル残留側波帯（ＶＳＢ）変調、スタガＱＡＭ変調、４直角位相変移（Ｑ ＰＳＫ）変調を含む他の符号化方法は公知である。ディジタル信号受信機は、デ ィジタル信号を前述のように受信し、この信号を処理し、この信号によって示さ れた情報を再生し、この信号を後の時間に再生するために例えば磁気テープ上に 記憶することができなければならない。例えば、ディジタル信号として伝送され るテレビジョン信号は、今日伝送されたアナログテレビジョン信号を、すぐ補充 し、最後にはこのアナログテレビジョン信号を取り換える。テレビジョン受信機 は、前述の可能なフォーマットの中の何れかのディジタル伝送信号を受信できな ければならない。 各信号フォーマットは、タイミング及びキャリアリカバリ、信号取得及び等化 、及びベースバンド復調に対する特別の要求を有する。従って、従来技術は、単 一受信機内のいろいろな信号フォーマットの中の１つ或いは多くて２つを復調す る 技術を教示している。しかしながら、これらの受信機は、一般的には、各復調器 が信号フォーマットの中の１つを別々に復調する２つの復調器を１つのハウジン グに含んでいる。このように分岐された復調はあまりにも高価な回路総数を必要 とする。 従って、共通の回路を使用して複数の信号フォーマットを復調する受信機に対 する技術上の要求がある。 発明の概要 これまで従来技術に関連した欠点は、本発明の複数ディジタル変調フォーマッ ト受信機によって解決される。この受信機は、ＲＦ／ＩＦフロントエンドと、復 調器と、ＱＡＭ、ＯＱＡＭ、ＶＳＢ等を含む複数ディジタル変調フォーマットを 処理できる信号プロプロセッサを含んでいる。より詳細には、受信機は、アンテ ナ、衛星ディッシュアンテナ及びダウンコンバータ、ケーブルネットワーク或い は他のディジタル信号供給源に結合されているＲＦ／ＩＦフロントエンドを含ん でいる。このフロントエンドは、復調のための複数の使用可能なチャンネルから 特定のチャンネルを選択し、変調信号をダウン変換し、近ベースバンドＩＦ信号 を形成する。復調器は、ＲＦ／ＩＦフロントエンドに結合され、更にサンプルク ロック信号に応答する。このサンプルクロック信号は、正確なクロック信号をい ろいろな変調フォーマットから得る、復調器内のタイミングリカバリ回路を使用 して得られる。汎用タイミングリカバリ回路は、整合フィルタコンプリメントを 使用し、タイミングリカバリ信号を供給するだけでなく直角位相データを整合フ ィルタリングする。タイミングリカバリ信号は、整合フィルタのコンプリメント であるパスバンドを有するバンドエッジフィルタによって発生される。このタイ ミングリカバリ信号は、近ベースバンドＩＦ信号がアナログ／ディジタル変換器 によって同期サンプルされるようにＶＣＸＯをロックするために使用される。復 調器は、最終的に記号情報を整合フィルタの出力に発生する。 サンプルクロック信号を発生するタイミングリカバリ回路の代わりに、ディジ タル化は、フリーランニング発振器を使用して行うことができ、ディジタル信号 はその後補間できる。 記号情報は、パスバンド適応等価器及び量子化器を含んでいる信号プロセッサ で処理される。適応等価器は、フィードフォワード等価器並びにともにディジタ ル変調の複数フォーマットから記号を適応等化する機能を果たす決定フィードバ ック等価器を含んでいる。量子化器の出力は、任意のディジタルテレビジョン信 号、例えば、ＱＡＭ、ＶＳＢ或いはＯＱＡＭによって伝達される情報を示す一連 の量子化記号値である。 図面の簡単な説明 本発明の教示は、添付図面とともに下記の詳細な説明を考察することによって 容易に理解できる。 図１は、本発明の原理によるディジタルテレビジョン信号受信機のブロック図 である。 図２は、受信機サンプリングクロックを送信クロックに同期化する、図１に示 されたディジタルテレビジョン信号受信機の詳細ブロック図である。 図３は、受信機サンプリングクロックを送信クロックに同期化する、図１に示 されたディジタルテレビジョン信号受信機の他の実施形態の詳細ブロック図であ る。 図４は、図１及び図２に示されたディジタルテレビジョン信号受信機で使用す るためのフィルタ装置の詳細ブロック図である。 図５は、図３に示された受信機で使用されるヒルベルトフィルタの詳細ブロッ ク図である。 図６は、図４に示された受信機で使用される位相検出器の詳細ブロック図であ る。 図７は、適応等価器及び関連コントローラの詳細ブロック図である。 図８は、キャリアリカバリ回路の詳細ブロック図である。 図９及び図１０は、図１１に示されたディジタルテレビジョン信号受信機の動 作を理解する際に役に立つ複素平面図である。 図１１は、改良された初期化技術を使用する量子化器の詳細ブロック図である 。 図１２は、図７の記号再タイミング回路の詳細ブロック図を示している。 図１３は、図１のキャリアトラッキング回路の詳細ブロック図を示している。 理解を容易にするために、できるだけ、同一参照番号が、図に共通する同一エ レメントを示すために使用されている。 詳細な説明 本発明は、複数ディジタル変調フォーマットを復調できる受信機である。従っ て、本発明は、直交振幅変調（ＱＡＭ）、残留側波帯（ＶＳＢ）、オフセットＱ ＡＭ変調（ＯＱＡＭ）等のようなディジタルフォーマットの変調データを伝送す るディジタル伝送システムのいかなる受信機にも適用可能である。このような受 信機のための１つの実用的な使用法は、テレビジョン受信機がテレビジョン情報 を家庭に伝達する複数ディジタル変調フォーマットにさらされてもよいディジタ ルテレビジョン伝送システムの内部にある。図面において、細いラインは、実信 号のような実データ信号経路信号或いは制御信号の何れかを示している。太いラ インは、複素信号（即ち、同相信号及び直角位相信号）を伝達するデータ信号経 路を示している。データ信号はアナログ信号或いはマルチビットディジタル信号 であってもよい。図面に示された回路要素に加えて、ディジタル変調受信機には 回路要素があるが、これらの付加要素は、一般に応用指向であり、本発明を理解 するのに必要ない。それ自体、これらの要素は、簡単にするために、図面から省 かれた。ディジタル変調受信機設計の技術の当業者は、どんな付加要素が必要で あるか理解し、設計法を実行し、これらの付加要素と図面に示された要素とを相 互接続する。 図１は、本発明の原理により実現されたディジタル変調受信機１００のブロッ ク図である。図１に示された受信機の一部は、ＲＦ／ＩＦフロントエンド５０と 、復調器５２と、キャリアトラッキング回路５３と、信号プロセッサ５４と、利 用回路５６とを含んでいる。本発明の重要な特徴は、復調器５２のＡ／Ｄクロッ ク回路１２６及び信号プロセッサ５４で使用される等化技術に見いだされる。特 に、クロック回路１２６は正確なタイミング信号を複数ディジタル変調信号フォ ーマットから発生するが、等化技術は、パスバンド信号及びフォワード等化及び 複数ディジタル変調信号で作動する選択フィードバック等化の両方の機能によっ て実行される。 ＲＦ／ＩＦフロントエンドは、ＲＦキャリア上に変調されたディジタル変調信 号（例えば、ＱＡＭ、ＯＱＡＭ或いはＶＳＢ信号）の供給源（図示せず）に結合 されている無線周波数／中間周波数（ＲＦ／ＩＦ）チューナ１０２を含んでいる 。ＲＦ変調ディジタル信号は、例えば、アンテナ或いはケーブルシステムであっ てもよい。ＲＦ／ＩＦチューナ１０２の出力端子はミキサ１０４の第１の入力端 子に結合されている。局部発振器１２４はミキサ１０４の第２の入力端子に結合 されている。ミキサ１０４の出力端子は、ローパスフィルタ（ＬＰＦ）の入力端 子に結合されている近ベースバンド信号を発生する。従来のチャンネル選択及び ダウン変換技術を使用して、ＲＦ／ＩＦフロントエンド５０は、チューナ１０２ で１つのチャンネルを選択し、ミキサ１０４を使用して選択チャンネルをダウン 変換し、ダウン変換信号をローパスフィルタリングし、近ベースバンドＩＦ信号 を発生する。 ＬＰＦ１０６の出力端子は、復調器５２内のアナログ／ディジタル変換器（Ａ ／Ｄ）１０８の信号入力端子に結合されている。Ａ／Ｄ変換器１０８の出力端子 は、直交復調器１０９の入力端子に結合されている。Ａ／Ｄ変換器１０８は、ア ナログ近ベースバンド信号を変調信号を示す一連のマルチビットディジタルサン プルに変換する。Ａ／Ｄ変換器１０８に供給されたサンプリング信号の周波数お よび位相は、後述されるように送信機のサンプルクロックに同期されるように（ 後述される）Ａ／Ｄ変換器クロック回路１２６によって調整される。 その代わりに、Ａ／Ｄ変換器は、非同期サンプリング信号（フリーランニング 発振器）によって駆動され、ディジタル補間器（補間フィルタ）が後に続く可能 性がある。 Ａ／Ｄ変換器１０８からのディジタル信号は、直交復調器１０９で復調され、 複素ディジタル近ベースバンド信号の実（同相）成分及び虚（直角位相）成分を 示すそれぞれの信号を発生する。直交復調器１０９の出力端子は、複素パスバン ド（近ベースバンド）ディジタル信号を示す一連のマルチビットディジタル信号 を発生し、整合フィルタコンプリメント１１０の入力端子に結合されている。次 に、この複素ディジタル信号は、送信パルス形状に合致される特性を有する整合 フィルタコンプリメント１１０にフィルタリングされる。 整合フィルタコンプリメント１１０の第１の出力端子はＡ／Ｄ変換器のサンプ ルクロック回路１２６に結合されている。下記に更に述べられるように、このク ロック回路（タイミングリカバリ回路）は、いろいろなディジタル変調信号から 正確なタイミング信号を発生する。Ａ／Ｄ変換器のサンプルクロック回路１２６ の出力端子は、Ａ／Ｄ変換器１０８のサンプルクロック入力端子に結合されてい る。整合フィルタコンプリメント１１０の第２の出力端子は、キャリアトラッキ ング回路５３の信号入力端子に結合されている。この回路は、受信機をＶＳＢ信 号のキャリアに同期させるように作動する。ＱＡＭ信号に関して、回路５３はバ イパスされる。回路５３の出力は信号プロセッサ５４に結合されている。この信 号プロセッサは、パスバンド信号を等化し、量子化し、出力経路１５上に一連の 量子化記号を発生する。出力経路１５は、量子化記号を利用回路５６に伝える。 利用回路は、例えば、記号をディジタルデータに変換する回路であってもよい。 次に、このデータは、ビデオ信号によって表される画像を表示するディスプレイ 装置、ビデオカヤットレコーダのような記憶装置、或いはディスクドライブに結 合される。 図２は、受信機サンプリングクロックをディジタル変調信号のための送信クロ ックに同期させる図１に示された復調器５２の詳細ブロック図である。図２にお いて、（図１の）ＬＰＦ１０６からのアナログ信号は、Ａ／Ｄ変換器１０８によ って一連の連続マルチビットディジタル信号に変換されている。直交復調器１０ ９は、ディジタル信号シーケンスによって示されたディジタル信号を、公知のよ うに図２に別々に示された同相Ｉ（実）成分信号及び直角位相Ｑ（虚）成分信号 に復調する。 Ｉ成分信号は第１のルート乗コサインフィルタコンプリメント２０２の入力端 子に結合され、且つＱ成分信号は第２のルート乗コサインフィルタコンプリメン ト２０４の入力端子に結合されている。第１及び第２の整合フィルタコンプリメ ント２０２及び２０４は、それぞれ組み合わせて整合フィルタコンプリメント１ １０を形成する。第１の整合フィルタコンプリメント２０２の第１の出力端子は 、整合フィルタ１１０のＩ出力端子に結合され、第１の整合フィルタコンプリメ ント２０２の第２の出力端子は公知の複素信号生成回路２０６の第１の入力端子 に結合されている。第２の整合フィルタコンプリメント２０４の第１の出力端子 は、整合フィルタ１１０のＱ出力端子に結合され、第２の整合フィルタコンプリ メン ト２０４の第１の出力端子は、整合フィルタ１１０のＱ出力端子に結合され、第 ２の整合フィルタコンプリメント２０４の第２の出力端子は、複素信号生成回路 ２０６の第２の入力端子に結合されている。この複素信号生成回路２０６の出力 端子は、正負のバンドエッジ成分信号を得る第１及び第２のバンドエッジ成分信 号をそれぞれ得る第１及び第２の３タップヒルベルトフィルタ２０８及び２１０ のそれぞれの入力端子に結合されている。このヒルベルトフィルタ構造は図５に 関して下記に詳細に開示されている。第１のヒルベルトフィルタ２０８の出力端 子は複素乗算器２１４の第１の入力端子に結合されている。第２のヒルベルトフ ィルタ２１０の出力端子は、その入力端子に信号の複素共役を計算する複素共役 回路２１２を通して複素乗算器２１４の第２の入力端子に結合されている。この 複素乗算器２１４の出力端子は位相検出器２１６の入力端子に結合されている。 この位相検出器２１６の出力端子は、ループフィルタ２１８と電圧制御水晶発振 器（ＶＣＸＯ）２２０との直列接続を通してＡ／Ｄ変換器１０８のサンプルクロ ック入力端子に結合されている。 動作において、第１及び第２の整合フィルタコンプリメント、２０２及び２０ ４のそれぞれは、送信パルス形状に合致されたローパスフィルタリング出力信号 をそのそれぞれの第１の出力端子に発生する。これらの出力信号は、（図１の） キャリアトラッキング回路５３に供給される。第１及び第２の整合フィルタコン プリメント２０２及び２０４のそれぞれは、バンドエッジタイミングリカバリの ために使用され、且つ複素信号生成回路２０６に供給される相補ハイパスフィル タリング出力信号をそのそれぞれの第２の出力端子にも発生する。複素信号生成 回路２０６、第１及び第２のヒルベルトフィルタ２０８及び２１０、複素共役回 路２１２及び複素乗算器２１４の組み合わせによることによって、Ａ／Ｄ変換器 １０８に供給されたサンプリング信号のタイミングエラーを示す信号が生する。 単一回路を使用する図示された実施形態は、ＯＱＡＭ信号、ＱＡＭ信号、或い はＶＳＢ信号を処理するために配置されている。整合フィルタコンプリメント２ ０２及び２０４のそれぞれからのハイパスフィルタリング信号は、ディジタル変 調信号のバンドエッジを示す正負の高周波成分を含んでいる。タイミング信号を 発生するために、第１及び第２のヒルベルトフィルタ２０８及び２１０のそれぞ れは正負の高周波成分を抽出する。一方の高周波成分と他方の高周波数成分の複 素共役との複素積は、複素乗算器２１４及び共役回路２１２との組み合わせによ って発生される。位相検出器２１６は、信号の一方の複素成分、例えば、虚成分 を検出する。位相検出器２１６、ループフィルタ２１８及びＶＣＸＯ２２０の組 み合わせによってこの複素成分をゼロにするように作動し、従っていかなるタイ ミングオフセットも除去する。 図示した実施形態は、ＶＳＢ変調データを含む信号に対して正しいタイミング を発生する。しかしながら、ＱＡＭ変調データを含む信号に関して、図示した実 施形態は、ＱＡＭシンボル速度の２倍のサンプリングクロックを発生する。これ は、記号が他のクロックパルス毎に生じることを意味する。特に、１つのクロッ クパルスは記号時間に発生し、次のクロックパルスは記号間の交差時間に発生し 、次のクロックパルスが次の記号時間等に生じる。ＱＡＭデータ信号を受信して いる場合、これはサンプリングクロック信号の位相あいまいさを生じる。このあ いまいさを除去するために、タイミングリカバリ回路は、図３に関して後述する ようにＱＡＭ式変調及びＶＳＢ式変調の両方に合致するように修正される。しか しながら、量子化記号から得られた位相あいまいさ分解能のより伝統的な技術も 応用可能である。通信受信機設計の当業者は、いかに信号プロセッサに関する等 価器及び量子化器から得られた情報を使用するかを理解し、このあいまいさを伝 統的に解決し、どのクロックパルスがシンボル時間に発生し、交差時間に発生す るかを決定する。 従来の装置では、２つの別個のフィルタ、即ち適応等価器のための一方の整合 フィルタ、タイミングリカバリ回路のための高周波バンドエッジ成分を生じる１ つの別個のフィルタが必要である。本出願では、単一フィルタは、低周波整合フ ィルタリング信号及び相補ハイパスフィルタリング信号を生じる。これは、サン プルタイミング回路のこの回路を簡単にし、この回路を実現するコストを減少さ せる。更に、この整合フィルタコンプリメントは、実成分を処理する１つのフィ ルタ部及び虚成分を処理する第２のフィルタ部を有する実専用フィルタである。 整合フィルタコンプリメント１１０の詳細の説明は図４に関して下記に記載され ている。 更に、従来の装置は、その各々の実現が、実成分に対して１つのフィルタ及び 虚成分に対して１つのフィルタの２つのフィルタを必要とした正負の高周波バン ドエッジ成分を得るために２つの複素フィルタを必要とした。従って、従来の装 置は、本発明による２つの代わりに４つのフィルタを必要とした。更に、本出願 では、少しも乗算器を必要としない２つの比較的簡単なヒルベルトフィルタは、 正負の高周波成分を得る。 図３は、受信機サンプリングクロックを送信クロックに同期させる、図２に示 した受信機の一部の他の実施形態の詳細ブロック図である。図３に示した他の実 施形態は、ＱＡＭ変調フォーマット、ＯＱＡＭ変調フォーマット或いはＶＳＢ変 調フォーマットを含む信号に対するサンプリングクロックを同期化できる。しか しながら、この実施形態は、前述されたＱＡＭ変調データを含む信号に対する位 相あいまいさが除去されるように修正された。図２に示した要素と同様である図 ３の要素は、同じ参照番号によって示され、下記に詳述されない。 図３では、一対の入力端子Ｉ及びＱは、（図２の）それぞれの整合フィルタコ ンプリメント２０２及び２０４からの複素信号の実成分信号及び虚成分信号を受 信する。実成分信号入力端子Ｉは、第１のヒルベルトフィルタ２０８の実入力端 子及び公知の可制御Ｉ／Ｑスワッパ回路２６２の実入力端子に結合されている。 虚成分信号Ｑは、第１のマルチプレクサ２６０の第１のデータ入力端子及び可制 御Ｉ／Ｑスワッパ回路２６２の虚入力端子に結合されている。ゼロ値信号は、第 １のマルチプレクサの第２のデータ入力端子に結合され、第１のマルチプレクサ ２６０の出力端子は第１のヒルベルトフィルタ２０８の虚入力端子に結合されて いる。 第１のヒルベルトフィルタ２０８のそれぞれの実出力端子及び虚出力端子は、 複素マルチプレクサ２６４及び複素乗算器２１４の対応する対のデータ入力端子 に結合されている。複素乗算器２１４の一対の実出力端子及び虚出力端子は、複 素マルチプレクサ２６４の第２の対の入力端子に結合されている。複素マルチプ レクサ２６４の一対の出力端子は、第１の位相検出器（ＰＤ）２１６’の対応す る対の入力端子に結合され、ＰＤ２１６’の出力端子は減算器２６６の非反転入 力端子に結合されている。減算器２６６の出力端子は、（図２の）ループフィル タ２１８の入力端子に結合されている。 可制御Ｉ／Ｑスワッパ回路２６２の実出力端子は第２のヒルベルトフィルタ２ １０の実入力端子に結合されている。可制御Ｉ／Ｑスワッパ回路２６２の虚出力 端子は第２のマルチプレクサ２６８の第１のデータ入力端子に結合されている。 ゼロ値信号が第２のマルチプレクサ２６８の第２のデータ入力端子に結合され、 第２のマルチプレクサ２６８の出力端子は第２のヒルベルトフィルタ２１０の虚 入力端子に結合されている。第２のヒルベルトフィルタ２１０のそれぞれの実出 力端子及び虚出力端子は、複素共役回路２１２のそれぞれの入力端子及び第２の 位相検出器ＰＤ２１６”に結合されている。複素共役回路２１２の一対の実出力 端子及び虚出力端子は、複素乗算器２１４の対応する第２の対の入力端子に結合 されている。 第２のＰＤ２１６”の出力端子は、第３のマルチプレクサ２７０の第１のデー タ入力端子に結合され、ゼロ値信号は第３のマルチプレクサ２７０の第２のデー タ入力端子に結合されている。第３のマルチプレクサ２７０の出力端子は、減算 器２６６の反転入力端子に結合されている。制御信号入力端子ＣＳは、第１、第 ２及び第３のマルチプレクサ２６０、２６８及び２７０のそれぞれの制御入力端 子、複素マルチプレクサ２６４の制御入力端子、及び可制御Ｉ／Ｑスワッパ回路 ２６２の制御入力端子に結合されている。 動作において、制御信号入力端子ＣＳからの制御信号は、図３のタイミングリ カバリ回路がＶＳＢ信号或いはＯＱＡＭ信号を受信するようにセットされるべき である場合、第１の状態を有し、タイミングリカバリ回路がＱＡＭ変調信号を受 信するようにセットされるべきである場合、第２の状態を有する。 ＶＳＢ／ＯＱＡＭ信号が受信されている場合、制御信号は、マルチプレクサ及 び可制御Ｉ／Ｑスワッパ回路２６２を条件付け、図３に示す回路を図２に示す装 置に配置する。特に、可制御Ｉ／Ｑスワッパ回路は、その入力端子の信号を変え ないでその出力端子に送るように条件付けられる。第１のマルチプレクサ２６０ は、Ｑ入力端子からの信号を第１のヒルベルトフィルタ２０８に送るように条件 付けられ、第２のマルチプレクサ２６８は、可制御Ｉ／Ｑスワッパ回路２６２か らの信号を第２のヒルベルトフィルタ２１０に送るように条件付けられる。複素 マルチプレクサ２６４は、複素乗算器２１４からの信号を第１の位相検出器２１ ６’に結合するように条件付けられ、第３のマルチプレクサ２７０は、ゼロ値信 号を減算器２６６に送るように条件付けられる。結果として生じる装置は図２に 示された装置と同じである。 しかしながら、ＱＡＭ信号が受信されるべきである場合、制御信号ＣＳは第２ の状態に置かれる。この場合、入力信号の実成分及び虚成分が交換される可制御 Ｉ／Ｑスワッパ回路２６２は、出力信号を発生する様に条件付けられる。即ち、 可制御Ｉ／Ｑスワッパ回路２６２の実出力端子の信号はその虚入力端子からの信 号であり、虚出力端子の信号はその実端子からの信号である。第１及び第２のマ ルチプレクサ２６０及び２６８は、それぞれゼロ値信号をその対応するヒルベル トフィルタ２０８及び２１０の虚入力端子にそれぞれ送るように条件付けられる 。複素マルチプレクサ２６４は、第１のヒルベルトフィルタ２０８の出力を第１ の位相検出器２１６’に結合するように条件付けられ、第３のマルチプレクサ２ ７０は、第２の位相検出器２１６”の出力を減算器２６６に結合するように条件 付けられる。この構成では、第１及び第２の位相検出器２１６’及び２１６”、 及び減算器２６６の組み合わせによって、図２に示した位相検出器２１６として 作動する。 何れの配置においても、ヒルベルトフィルタ２０８及び２１０は、テレビジョ ン信号の正負の高周波バンドエッジ成分を引き出し、位相検出器２１６’及び２ １６”は、前述のように、補正信号を発生し、（図２の）Ａ／Ｄ変換器１０８の タイミングを制御する。 図４は、図１及び図２或いは図３に示したディジタル変調受信機で使用するた めの整合フィルタコンプリメントのより詳細なブロック図である。図４は、整合 フィルタコンプリメント２０２及び／又は２０４の配置を示している。図４で、 タップ付遅延線３０２の入力端子は、（図２の）直交復調器１０９の出力端子に 結合されている。タップ付遅延線３０２は、偶数タップ及び奇数タップ並びに中 心タップ（ＣＴ）を含み、各々が、公知のように、それぞれに異なる時限によっ て遅延される信号のコピーを入力端子に発生する複数の出力端子を含んでいる。 複数の係数乗算器３０４のそれぞれの入力端子は、タップ付遅延線３０２の対応 する出力端子に結合されている。中心タップＣＴを含むタップ付遅延線３０２の 奇数タップに結合されている係数乗算器３０４のそれぞれの出力端子は、第１の 信号結合器３０６の対応する入力端子に結合されている。タップ付遅延線３０２ の偶数タップに結合されている係数乗算器のそれぞれの出力端子は第２の信号結 合器３１０の対応する入力端子に結合されている。第１の信号結合器３０６の出 力端子は、加算器３０８の第１の入力端子及び減算器３０９の非反転入力端子に 結合されている。第２の信号結合器３１０の出力端子は、加算器３０８の第２の 入力端子及び減算器３０９の反転入力端子に結合されている。加算器３０８の出 力端子は、ローパスフィルタリング整合フィルタ出力信号を供給し、（図１の） 信号プロセッサ５４に結合されている。減算器３０９の出力端子は、相補ハイパ スフィルタリングバンドエッジ信号を供給し、（図２の）複素形成回路２０６に 供給される。 動作において、図４のフィルタ装置は、入力信号の相補ローパスフィルタリン グバージョン及びハイパスフィルタリングバージョンを供給する。ローパスフィ ルタリングバージョンは、送信パルス、例えば、記号毎に２つのサンプルを有す るルート乗コサイン形状に合致される周波数特性を有する。相補ハイパスフィル タリングバージョンは、バンドエッジタイミングリカバリを生じるために使用す ることができる。このように、単一フィルタ＋単一付加減算器は両方の機能を生 じるために使用することができる。これは、このように構成されたテレビジョン 受信機の製造コストを減少する。 図５は、図１に示した受信機に使用するヒルベルトフィルタ２０８を示すより 詳細なブロック図である。図５において、実入力端子Ｒ_in及び虚入力端子Ｉ_inは 、（図２の）第１及び第２の整合フィルタコンプリメント２０２及び２０４のそ れぞれに対応した出力端子に結合されている。Ｒ_in入力端子は、第１の遅延回路 ２３０の入力端子及び第１の減算器２３６の非反転入力端子に結合されている。 第１の遅延回路２３０の出力端子は、第２の遅延回路２３２の入力端子及び信号 を２と乗算する乗算器２３１に結合されている。乗算器の出力は、非反転入力端 子に結合されている。乗算器の出力は第２の減算器２３４に結合されている。第 ２の遅延回路２３２の出力端子は第１の減算器２３６の反転入力端子に結合さ れている。 Ｉ_in入力端子は、第３の遅延回路２４０の入力端子及び信号を２倍する乗算器 ２４１に結合されている。この乗算器の出力は、第３の減算器２４４の非反転入 力端子に結合されている。第３の遅延回路２４０の出力端子は、第４の遅延回路 ２４２の入力端子及び信号を２倍する乗算器２４１に結合されている。乗算器の 出力は加算器２３８の第１の入力端子に結合されている。第４の遅延回路２４２ の出力端子は、第３の減算器２４４の反転入力端子に結合されている。第１の減 算器２３６の出力端子は、加算器２３８の第２の入力端子に結合され、第３の減 算器２４４の出力端子は、第２の減算器２３４の反転入力端子に結合されている 。第２の減算器２３４の出力端子は、実出力信号Ｒ_outを発生し、加算器２３８ の出力端子は虚出力信号Ｉ_outを発生する。それぞれの実出力端子及び虚出力端 子、Ｒ_out及びＩ_outは、図２の複素形成回路２０６の対応する入力端子に結合さ れている。 図５に示すヒルベルトフィルタは、前述のように、整合フィルタコンプリメン トフィルタ１１０からのバンドエッジ信号の正の高周波成分を得るように公知の ように作動する。しかしながら、このヒルベルトフィルタは乗算器を必要とせず に、その代わりにその全てが乗算器回路に比べて比較的安価である遅延回路、加 算器及び減算器だけを必要とする。負の高周波成分を得るためのヒルベルトフィ ルタ２１０は、減算器２３６及び２４４の入力端子の符号を反転することによっ て図５に示されるのと同様に構成される。 図６は、図３に示した受信機の一部に使用されている位相検出器のより詳細な ブロック図である。図６において、実信号入力端子Ｒは乗算器２５０の第１の入 力端子Ｒに結合されている。虚信号入力端子Ｉは公知のＳＧＮ回路の入力端子に 結合されている。ＳＧＮ回路の出力端子は、乗算器２５０の第２の入力端子に結 合されている。乗算器２５０の出力端子は、位相検出器の出力信号ＯＵＴを発生 する。図６に示した位相検出器は、複素信号の位相を示す信号をその入力端子に 発生する。図１３は、図１のキャリアトラッキングループ５３のブロック図を示 している。このループはＶＳＢ及びＯＱＡＭの受信中だけ使用される。ＱＡＭに 関して、このループを通過し、例えば、乗算器１３１４をゼロを出力するように セットされる。このトラッキングループ５３は、１記号期間遅延部１３００と、 一対の乗算器１３０４及び１３０６と、負のヒルベルトフィルタ１３０２と、キ ャリアトラッキングループ１３０８とを含んでいる。この回路は、図１の整合バ ンドエッジフィルタ１１０の相補ローパス出力及びハイパス出力に結合されてい る。ローパス入力は遅延部１３００に結合されている。遅延部の出力は、乗算器 １３０４の一方の入力に結合されている。遅延時間は、１シンボル期間或いはそ れ以上であってもよい、ヒルベルトフィルタ１３０２を通過するのに信号に対し て必要な時間に等しい。このハイパスフィルタリング出力は負のヒルベルトフィ ルタ１３０２に結合されている。このヒルベルトフィルタはＶＳＢ信号に対する パイロットトーンを中心とされる。このヒルベルトフィルタの出力は、第２の乗 算器１３０６の入力に結合されている。第１の乗算器１３０４の出力は、（図１ の）信号プロセッサに結合されているキャリアトラッキングループ１３０８の出 力である。ローパスフィルタリング信号が単一等価器がＱＡＭ信号、ＶＳＢ信号 及びＯＱＡＭ信号をフィルタリングするために使用することができるような位相 ロック信号を使用してローパスフィルタリング信号の周波数をオフセットできる ように乗算器１３０４のためのタイミング信号を生成するために使用される。オ フセット信号の位相ロックを容易にするために、キャリアループ１３０８は、乗 算器１３０６の出力に結合されている位相検出器１３１０と、ループフィルタ１ ３１２、マルチプレクサ１３１４と、数値制御発振器１３１６とを含んでいる。 この位相検出器は、ＮＣＯ１３１６の複素信号出力と負ヒルベルトフィルタ１３ ０２の出力とを乗算する乗算器１３０６によって発生されるタイミング信号の位 相エラーを検出する。ループフィルタ１３１２は、低周波成分を位相検出器の出 力信号から得る。マルチプレクサ１３１４は、キャリアループ１３０８を使用可 能／使用禁止する。例えば、ＱＡＭに関して、全然ローパスフィルタリング入力 のオフセットである必要がない。従って、キャリアループは使用禁止され、マル チプレクサ１３０４は、ＱＡＭ信号を変えないで等価器に送る。しかしながら、 ＶＳＢ受信モード及びＯＱＡＭ受信モードでは、タイミングループ１３０８は、 使用可能にされ、ローパス信号をオフセットさせる。それ自体、ＱＡＭが受信さ れている場合、マルチプレクサ１３１４は、ゼロ値入力端子に結合されているそ の出力端子を有している。全ての他の信号に関して、ループフィルタの出力は、 マルチプレクサ１３１４を通ってＮＣＯ１３１６に結合され、数値制御発振器１ ３１６のための制御電圧を形成する。この発振器の出力は、乗算器１３０４及び １３０６の両方に結合されている。名目上は、ＶＳＢ信号に関して、この発振器 の出力は記号周波数の０．２５倍にセットされ、アナログ信号に関して、この出 力は記号周波数の０．２５倍に対してセットされる。このように、ハイパスフィ ルタ及び負ヒルベルトフィルタは、タイミングループ１３０８がｅパイロットト ーンにロックされるようにパイロットトーンをＶＳＢ信号から得る。 図７は、図１に示した信号プロセッサ５４の詳細ブロック図である。この信号 プロセッサは、適応等価器９００と、コントローラ９０１と、デローテータ９０ ３と、等価器９０５とを含んでいる。このコントローラ９０１は、初期信号取得 時に係数を適応等価器９００にセットし、信号の受信中、チャンネルの変化に応 じて係数を調整する。本発明の等価器は、“トレーニングシーケンス”を使用し ないで、フィルタ係数を初期設定する点で“ブラインド”等価器である。それ自 体、この係数は等価器の出力信号を考慮して調整される。他のアルゴリズムはブ ラインド等化を行うのに役立つけれども、ＱＡＭ信号を受信する場合、本発明は 、ゴダールアルゴリズムとしても知られている周知の定係数アルゴリズム（cons tant modulus algorithm）（ＣＭＡ）を使用する。ＶＳＢ信号を受信する場合 、本発明は周知のサトウのブラインドアルゴリズムを使用する。 適応等価器９００は、フィードフォワード等価器（ＦＦＥ）９０２と、選択決 定フィードバック等価器（ＤＦＥ）９１０とを含んでいる。更に、コントローラ ９０１は、マルチプレクサ９０６と、第１及び第２の信号変換器９２４及び９２ ６と、複素共役回路９２０と、第１のリローテータ９１６と、第２のリローテー タ９１８と、エラー発生器９１４と、キャリアリカバリ回路９１２とを含んでい る。これらの要素は下記のように相互接続されている。入力端子９０５は、（図 １の）キャリアトラッキング回路５３の出力端子に結合されている。入力端子９ ０５は、フィードフォワード等価器（ＦＦＥ）９０２の入力端子に結合されてい る。ＦＦＥ９０２の出力端子は信号結合器９０４の第１の入力端子に結合されて いる。信号結合器９０４の出力端子は、コントローラ９０１のマルチプレクサ９ ０６の第１のデータ入力端子及びデローテータ９０３に結合されている。マルチ プレクサ９０６の入力端子は第２の信号変換器９２６のデータ入力端子に結合さ れている。第２の信号変換器は、１記号遅延部９２８と、“複素−実／虚”信号 変換器９３０と、マルチプレクサ９３２と、“複素形成”回路９３４とを含んで いる。遅延複素信号は、複素信号変換器９３０に結合され、実信号及び虚信号を 複素信号から得る。この実信号は、複素形成回路９３４の実入力に直接に結合さ れている。この虚信号はマルチプレクサ９３２の第１の入力に結合されている。 第２の入力はゼロに結合されている。ＱＡＭ受信中、虚信号は、選択され、マル チプレクサ出力端子に結合されている。しかしながら、ＶＳＢ／ＯＱＡＭ受信中 、マルチプレクサは、複素形成回路９３４の虚端子に信号を全然供給しない。こ の複素形成回路９３４は、実信号及び虚信号をＤＦＥ９１０によって使用するた めの複素信号に変換する。ＤＦＥ９１０の出力端子は、信号結合器９０４の第２ の入力端子に結合されている。 デローテータ９０３の出力端子は、量子化器９０５の入力端子に結合されてい る。量子化器は、符号スライサ９３６と、ＱＡＭスライサ９３８と、マルチプレ クサ９４０とを含んでいる。このマルチプレクサは、符号値或いは記号値の何れ かを量子化器の出力として選択する。ＶＳＢ／ＯＱＡＭモードでは、量子化器は 、サトウのアルゴリズムが等化を実行するまで、符号値だけを開始し、それから 、量子化器は、ＱＡＭスライサに切り替えられ、記号サンプルを供給する。ＱＡ Ｍモードでは、量子化器はＱＡＭスライシングを実行するように常にセットされ る。ＱＡＭスライサは、最大予測コンステレーションサイズ、例えば２５６‐Ｑ ＡＭスライサを量子化するように選択される。マルチプレクサの出力は、記号再 タイミング回路９２２に結合されている。 記号再タイミング回路９２２は、ＶＳＢ／ＯＱＡＭモード中だけ使用される。 ＱＡＭモード中、この回路は破線矢印９４２によって示されるようにバイパスさ れる。記号再タイミング回路は、下記に図１２に関して詳述される。回路９２２ の出力端子は、キャリアリカバリ回路９１２の第１の入力、エラー発生器９１４ の第１の入力端子及び第１のリローテータ９１６の入力端子に結合されている。 量子化器９０５の出力端子は、キャリアリカバリ回路９１２の第２の入力端子、 エラー発生器９１４の第２の入力端子、及びリローテータ９１６のデータ入力端 子に結合されている。第１のリローテータ９１６の出力端子はマルチプレクサ９ ０６の第２のデータ入力端子に結合されている。エラー発生器９１４の出力端子 は、エラー信号ｅを発生し、第２のリローテータ９１８のデータ入力端子に結合 されている。第２のリローテータ９１８の出力端子は第１の信号変換器９２４に 結合されている。第１の信号変換器は、複素−実／虚変換器９４４と、マルチプ レクサ９４６と、複素形成回路９４８とを含んでいる。第２の信号変換器９２６ のように、この変換器は、複素入力信号を実信号及び虚信号に変換し、実信号を 複素形成回路９４８に結合し、虚信号を複素形成回路９４８に選択的に結合し、 複素信号を発生する。マルチプレクサは、ＱＡＭモード中、虚成分を選択し、Ｖ ＳＢ／ＯＱＡＭモード中、全然信号を選択しない。変換器９２４からの複素出力 は、ＤＦＥ９１０及びＦＦＥ９０２のそれぞれの制御入力端子に結合されている 。 キャリアリカバリ回路９１２の出力端子は、デローテータ９０３の制御入力端 子及び複素共役回路９２０の入力端子に結合されている。複素共役回路９２０の 出力端子は第１及び第２のリローテータ９１６及び９１８のそれぞれの制御入力 端子に結合されている。 動作において、ＦＦＥ９０２と、ＤＦＥ９１０と信号結合器９０４とを含む適 応等価器９００は、キャリア信号が取り出される前に、パスバンドの経路９０５ 上の入力信号を作動させる。量子化器９０７と、エラー発生器９１４と、キャリ アリカバリ回路９１２とを含む回路の残りはベースバンドで作動する。デローテ ータ９０３は、キャリアリカバリ回路９１２の制御の下でパスバンドからベース バンドへの変換を実行する。 ＱＡＭに関して、適応等価器９００は、その係数を新しく受信された信号に適 合させるための公知の定係数アルゴリズム（ＣＭＡ）を使用する。ＶＳＢに関し て、等価器は、サトウのブラインド等化アルゴリズムを使用し、記号データを等 化するようにＣＭＡアルゴリズムに切り替える前に符号ビットを等化する。この アルゴリズムは、等価器の出力の記号間干渉の量によって決まる等化基準を使用 するが、記号コンステレーションサイズ及びキャリア位相とは無関係である。初 期信号取得中、ＦＦＥ９０２及びＤＦＥ９１０の両方の係数を同時に適合させる ために、マルチプレクサ９０６は、信号取得期間中、信号結合器９０４の出力を ＤＦＥ９１０の入力端子に結合するように条件付けられる。従って、信号取得期 間中、ＦＦＥ９０２及びＤＦＥ９１０は、有限インパルス応答フィルタ（ＦＩＲ ）及び無限インパルス応答（ＩＩＲ）フィルタのそれぞれとして作動する。 この装置は２つの長所を提供する。まず第一に、ＩＩＲとして作動されるＤＦ Ｅ９１０は、信号取得中、ＦＦＥ９０２のみが提供するよりも優れたＩＳＩ相殺 を提供する。従って、適応量子化器の係数が（下記により詳細に述べられている ように）収束された後に量子化器９０５によって行われた決定は、従来技術の装 置の決定よりもより正確である可能性があり、従って、後のデータリカバリが適 切に続行する可能性が多い。これは、従来技術で使用可能であるより簡単な制御 回路を有するより簡単な回路構造を生じる。第二に、信号獲得期間後に、ＦＦＥ ９０２からＤＦＥ９１０への係数の移動がない。これによって、従来技術より利 用できる単純な制御回路を有する単純な回路構造となる。 適応等価器９００からの等化信号はパスバンド信号である。通常の動作中、こ の信号は、（下記により詳細に述べられている）キャリアリカバリ回路９１２の 制御の下にデローテータ９０３の動作によってベースバンドに変換される。デロ ーテータ９０３からのベース信号は、次に記号再タイミング回路９２２及び量子 化器９０７によって処理され、送信記号に対応する推定受信記号を発生する。 しかしながら、信号取得期間中、適応等価器９００の係数が（前述のように） 収束された後、キャリア信号は、下記により詳細に述べられているように、取得 されねばならない。このキャリアリカバリ期間中、ＦＦＥ９０２及びＤＦＥ９１ ０はＦＩＲ／ＩＩＲ装置に残る。いろいろのディジタル変調フォーマットに対す るキャリアリカバリを実行するために、記号再タイミング技術は使用されねばな らなく、特に量子化は、受信機が処理することを目的としている変調フォーマッ トの幾つかに対する記号位置間に生じ得る。それ自体、本発明は、ベースバンド でこの記号を訂正する記号再タイミング回路９２２を含み、ベースバンドシーケ ンスがどちらのディジタル変調フォーマットが受信されているとしても量子化及 びキャリアリカバリに適切であることを確実にする。 特に、図１２は、図７の記号再タイミング回路９２２の詳細ブロック図を示し ている。再タイミング回路９２２は、一対の複素−実／虚変換器１２００及び１ ２０２と、複素形成回路１２０４と、一対の１記号遅延部１２０６及び１２０８ と、一対の複素形成回路１２１０及び１２１２とを含んでいる。量子化器（図７ の９４０）からの複素信号は、変換器１２００に結合され、量子化信号の実成分 及び虚成分を発生する。この実成分は、複素形成回路１２１０及び１２０４の実 入力端子に結合されている。この実成分は、遅延部１２０８（１記号期間）にも 結合されている。遅延部の出力は、複素形成回路１２１０の虚入力に結合されて いる。回路１２１０からの複素信号は、キャリアリカバリ回路（図７の９１２） の一方の入力を形成する。 ローテータ９０３からの複素信号は、複素−実／虚変換器１２０２に結合され ている。変換器１２０２の虚出力は回路１２０４に結合されている。この回路は 記号サンプルを発生する。変換器１２０２の実出力は、複素形成回路１２１２の 実入力及び遅延部１２０６の入力に結合されている。遅延部１２０６の出力は、 回路１２１２の虚入力を形成する。回路１２１２によって発生された複素信号は 、キャリアリカバリ回路（図７の９１２）の入力Ｂに結合されている。 図８は、図７に示されたキャリアリカバリ回路９１２の詳細ブロック図を示し ている。キャリアリカバリ回路は、量子化器９０５によって行われた決定に基づ いてキャリア信号の位相を追跡する。この回路は、ＱＡＭ信号を受信することに 対して一方の速度（例えば、速度Ｆ_S）及びＶＳＢ信号及びＯＱＡＭ信号を受信 することに対してＱＡＭクロッキング速度の２倍（例えば、速度２Ｆ_S）でクロ ックされる。キャリアリカバリ回路は、位相検出器８００と、ループフィルタ８ １６とＶＣＯ８１８とを含んでいる。第１の入力端子（入力Ａ）は、記号再タイ ミング回路（図１２の９２２）から複素共役回路８０２に結合されている。回路 ８０２の出力はリローテータ８０６の一方の入力に結合されている。第２の入力 端子（入力Ｂ）は、記号再タイミング回路から複素絶対値回路８０４及びリロー テータ８０６の第２の入力に結合されている。リローテータの出力は、複素−実 ／虚変換器８０８に結合されている。実成分は無視され、虚成分は、ｘ／ｙ割算 器８１４のｘ端子に結合されている。入力Ｂの信号の絶対値を発生する複素絶対 値回路８０４の出力は、加算器８１０を使用して定数（例えば、１．０×１０^{- 6} ）に加算される。加算器の出力は、ｘ／ｙ割算器８１４のｙ入力である。前述 の回路は、ＱＡＭ信号及びＶＳＢ／ＯＱＡＭ信号の両方に対する位相エラー信号 を発生する位相検出器である。 位相検出器８００の出力は、ＶＣＯ８１８を制御する低周波（例えば、ＤＣ） 信号を発生するループフィルタ８１６に接続されている。この出力は、信号プロ セッサ（図１の５４）内部で信号をデローテイト或いはリローテイトするために 使用される位相ロック周波である。 図７に戻ると、通常の動作中、デローテータ９０３からの非回転の受信信号は 、ＱＡＭ量子化器或いはスライサ９０５によって処理され、この受信信号が最も 近接している複素平面上のコンステレーション点を決定する。スライサ９３８の 出力は、この最も近接しているコンステレーション点の値を有する複素信号であ る。しかしながら、受信機が新しい信号を最初に受信する場合、キャリア周波数 及び位相はまだ得られていない。従って、スライサ９３８によって行われる決定 はしばしば不正確である。キャリアを得ようとする試みにおいて不正確な決定を 用いることは、このような取得をそこない、取得を阻止さえもするであろう。 キャリアを最初に得るために、スライサ９３８によって行われる決定は最初に 雑な方法で行われる。例えば、図９に示す複素平面を参照すると、４つの点、即 ち１，２，３，及び４からなる代用コンステレーションをとる動作を開始する場 合、各々は、原点から、４５度、１３５度、２２５度及び３１５度の角度のそれ ぞれに沿って半径ｒにある。このコンステレーションにより作動する量子化器は 、入力端子の入力複素信号が第１の象限にあるときは常に点１に対応する信号を 発生する。この量子化器は、入力複素信号が第２の象限にあるときは常に点２に 対応する信号を発生する。以下同様である。従来の装置では、このような量子化 器は、行われた決定が十分に正確であるまでこのコンステレーションを使用して 作動する。例えば、決定の９０％が正確であるとすれば、量子化器は、象限モー ドから全コンステレーションを必要とする決定が行われる全決定指向モードに切 り替えられる。 しかしながら、ある場合には、象限モードのＱＡＭスライサ９３８を作動する ことによって実行される部分キャリア取得は、全決定指向モードに切り替えられ る場合、量子化器がロックを実行できるのには十分でない。本発明によれば、象 限モードで作動するスライサが所望の精度を達成した後、スライサは、精モード 動作を開始するが、まだ全決定指向モード動作を開始しない。図１０を参照する に、複素平面はオクタントに分割され、代用コンステレーションは、８つの点、 即ち１、２、３、４、５、６、７及び８からなる量子化で使用され、各々は、原 点から、２２．５度、６７．５度、１１２．５度、１５７．５度、２０２．５度 、２４７．５度、２９２．５度、及び３３７．５度の角度に沿って半径ｒにある 。量子化がこのモードで作動する場合、点１を含むオクタントにあるいかなる入 力信号も、量子化器を条件付けし、点１の値を有する信号を発生する。点２を含 むオクタントにあるいかなる入力信号も、量子化器を条件付けし、点２の値を有 する信号を発生する。以下同様である。オクタントモードで作動する量子化器が 所望の精度を達成した場合、結果として生じるエラーは、象限モードで作動する 量子化器によって発生されたものよりも非常に少ない。量子化器が全決定指向モ ードに切り替えられた場合、キャリアリカバリが達成されることは、象限モード よりも非常に可能性がある。 図１１は、前述のように、量子化をオクタントモードで実行する量子化器９０ ５の一部（ＱＡＭスライサ９３８）の詳細ブロック図である。図１１では、（図 ８の）記号再タイミング回路９２２の出力端子から複素信号のＩ成分及びＱ成分 を受信するように結合されている別個のＩ入力端子及びＱ入力端子が示されてい る。Ｉ入力端子は、第１の絶対値回路７０２及び第１の符号決定回路７０４のそ れぞれの入力端子に結合されている。第１の符号決定回路７０４の出力端子は、 角度計算回路７０６のＹ０入力端子に結合されている。Ｑ入力端子は、第２の絶 対値回路７０８及び第２の符号決定回路７１０のそれぞれの入力端子に結合され ている。第２の符号決定回路７１０の出力端子は、角度計算回路７０６のＹ１入 力端子に結合されている。第１の絶対値回路７０２の出力端子は、減算器７１２ の非反転入力端子に結合され、第２の絶対値回路７０８の出力端子は、減算器７ １２の反転入力端子に結合されている。減算器７１２の出力端子は、第３の符号 決定回路７１４の入力端子に結合されている。第３の符号決定回路７１４の出力 端子は、角度計算回路７０６のＹ２入力端子に結合されている。角度計算回路７ ０６の出力端子は、極−直交変換器７１６の第１の入力端子に結合されている。 極−直交変換器７１６の第２の入力端子は値ｒを有する信号源に結合されている 極−直交変換器７１６のそれぞれのＩ出力端子及びＱ出力端子は、出力端子１５ 、デローテータ制御回路１２２及び（図１の）適応等価器制御回路１２０に結合 されている。 動作において、各符号決定回路（７０４、７１０及び７１４）は、その入力信 号の値が正である場合、ロジック‘０’信号を発生し、その入力信号の値が負で ある場合、ロジック‘１’信号を発生する。図１０を再び参照すると、第１の符 号決定回路７０４からの出力信号の値がロジック‘０’である場合、入力複素信 号の値は、図示された複素平面の右半分にあり、この出力信号の値がロジック‘ １’である場合、入力複素信号の値は、複素平面の左半分にある。同様に、第２ の符号決定回路７１０からの出力信号の値がロジック‘０’である場合、入力複 素信号の値は、図示された複素平面の上半分にあり、この出力信号の値がロジッ ク‘１’である場合、入力複素信号の値は、複素平面の下半分にある。第３の符 号決定回路７１４からの出力信号の値がロジック‘０’である場合、入力複素信 号の値が水平Ｉ軸に隣接するオクタント、即ちオクタント１、４、５或いは８に あり、この出力信号の値がロジック‘１’である場合、この入力複素信号の値が 垂直Ｑ軸に隣接するオクタント、即ちオクタント２、３、６、成いは７にある。 角度計算回路７０６は、Ｙ０、Ｙ１及びＹ２入力端子に信号を発生し、どのオク タントに入力複素信号があるかを決定し、このオクタントを二分する角度を生成 する。例えば、Ｙ０がロジック‘０’である場合、複素信号が複素平面の右半分 にあることを示し、Ｙ２がロジック‘０’である場合、複素信号が複素平面の上 半分にあることを示し、Ｙ１がロジック‘０’である場合、複素信号が水平Ｉ軸 に隣接するオクタントにあることを示している。これはオクタント１である。オ クタント１の二等分線面の角度は２２．５度である。角度決定回路は図１０に示 されるように配置された８つのエントリルックアップテーブルを備えてもよい。 極−直交変換器７１６は、角度計算回路７０６によって生成された角度及び半 径入力信号ｒを利用し、この角度及び半径に対応する直交複素座標（同相（実） Ｉ成分及び直角位相（虚）Ｑ成分）を公知のように生成する。固定半径入力ｒは 、 選択サイズＱＡＭコンステレーションに対するコンステレーション点のサイズ及 び配置から公知のように予め決定されてもよいＱＡＭコンステレーションの平均 半径であるように選択されてもよい。この変換から生じるＩ成分及びＱ成分は、 量子化器がオクタントモードで作動している間、選択コンステレーション点とし て量子化器９０７の出力に供給される。極−直交変換器７１６はルックアップテ ーブルも備えてもよい。当業者は、信号ｒが一定のままであるならば、信号ｒに 対する入力端子を有することは必要ないことであることをなお一層理解し、実際 の実現において、角度決定回路７０６及び極一直交変換器７１６は、ＹＯ入力信 号、Ｙ１入力信号及びＹ２入力信号に直接対応する直交Ｉ座標及びＱ座標を生成 する単一の８つのエントリルックアップテーブルを備えてもよい。 図７を再び参照すると、量子化器９０５の入力信号及び量子化器９０５からの 出力信号は、記号再タイミング回路９２２を通ってキャリアリカバリ回路９１２ に供給される。（前述の）量子化器の各作動モードでは、キャリアリカバリ回路 ９１２はキャリア信号を発生する。このキャリア信号は、デローテータ９０３に 供給され、推定受信記号を示す等化信号の位相及び振幅を変え、この記号を理想 的コンステレーションと整列させる。 量子化器が、前述のように、象限モードの動作からオクタントモードの動作へ 、次に全決定指向モードになった後、マルチプレクサ９０６は、次に、量子化器 からの決定をＩＩＲとしてよりもむしろ決定フィードバック等価器としての動作 を開始するＤＦＥ９１０に結合するように条件付けられる。この作動モードでは 、ＦＦＥ９０２及びＤＦＥ９１０の係数はチャンネル状態の変化を追跡する。エ ラー発生器９１４からのエラー信号は、受信記号を示す、量子化器入力端子の複 素値の信号と推定受信記号を示す、量子化器の出力端子の信号との差を示してい る。このエラー信号は、ＦＦＥ９０２及びＤＦＥ９１０の制御入力端子に結合さ れている。ＦＦＥ９０２及びＤＦＥ９１０は、エラー信号に応じて、エラー信号 を最少にしようとして、公知のようにその係数を調整する。 しかしながら、図７から、適応等価器９００はパスバンド（デローテイトされ ない）信号で作動しているのに対して、量子化器９０５及びキャリアリカバリ回 路９１２はベースバンド（非回転される）信号で作動していることが分かる。パ スバンドの信号で作動している間、適応等価器９００がその係数を適切に調整す ることができるために、その両方がベースバンド信号である、量子化器９０５か らの決定及びエラー発生器９１４からのエラー信号は、第１及び第２のリローテ ータ９１６及び９１８のそれぞれによってパスバンドへ後方へリローテイトされ る。第１及び第２のリローテータ９１６及び９１８のそれぞれに対する制御信号 は、デローテータ９０３に対するキャリアリカバリ回路９１２によって発生され る制御信号から得られる。キャリアリカバリ回路９１２からの制御信号は、複素 共役回路９２０によって共役される。共役制御信号は、この共役制御信号に応じ て、デローテータ９０３の逆の動作を実行し、量子化器９０５からの決定及びエ ラー発生器９１４からのエラー信号のそれぞれをパスバンドへ後方へリローテイ トするリローテータ９１６及び９１８に供給される。従って、適応等価器９００ はパスバンドで作動し続けることができるのに対して、キャリアリカバリ回路９ １２及びエラー発生器９１４はベースバンドで作動し続けることができる。 一般に、信号取得期間中にパスバンドで作動することから通常の作動モード中 ベースバンドで作動することへ適応等価器を切り替えることは困難である。しか し、従来の装置では、通常の作動モード中適応等価器のＤＦＥ部にフィードバッ クされるべきである決定がベースバンドにあるために、これが必要である。本出 願の装置は、適応等価器係数がパスバンドで最初に収束でき、次に、ＱＡＭキャ リアが取得された後、適応等価器係数が決定フィードバックモードでパスバンド で作動し続けるという長所を提供する。この装置は、適応等価器の動作をキャリ アリカバリ回路及び量子化器の動作からも分離する。 ＱＡＭ、ＯＱＡＭ及びＶＳＢに対して同様に作動する有効適応等価器を有する ために、信号プロセッサ５４の３つの信号は変更されねばならない。まず第一に 、ＱＡＭモードでは、記号再タイミング回路９２２はバイパスされ、ＶＳＢ／Ｏ ＱＡＭモードでは、記号は回路９２２によって再タイミングされる。第二に、Ｑ ＡＭモードでは、信号プロセッサのクロック速度は記号速度（Ｆｓ）と等しい。 しかしながら、ＶＳＢ／ＯＱＡＭモードでは、クロック速度が２倍にされる。そ れ自体、信号プロセッサ５４は、ＣＳ信号に応じてクロック速度を切り替えるデ ュアル速度切り替え可能なクロック９２４を含んでいる。 最後に、信号変換器９２４及び９２６は、ＶＳＢ／ＯＱＡＭでは、適応等価器 は実信号によって制御されるのに対して、ＱＡＭモードでは、制御は複素信号で 行われる。 本発明の教示を組み込むいろいろな実施形態がここに図示され、詳述されてい るけれども、当業者はさらにこれらの教示を組み込む多数の他のいろいろの実施 形態を容易に発明できる。

Claims (1)

1. 【特許請求の範囲】 １． パスバンド信号を処理し、等化信号を発生する信号処理装置であって、 パスバンドフィードフォワード等価器（ＦＦＥ）（９０２）及びパスバン ド決定フィードバック等価器（ＤＦＥ）（９０１）を含み、前記パスバンド信号 を処理し、前記等化信号を発生するパスバンド適応等価器（９００）と、 前記パスバンド適応等価器に結合され、前記パスバンド適応等価器のパラ メータを初期化し、且つ更新する等価器制御回路（９０１）と、 前記パスバンド適応等価器（９００）及び前記等価器制御回路に結合され 、前記等化信号をデローテイトさせ、ベースバンド信号を形成するデローテータ (９０３)と、 前記デローテータ及び前記等価器制御回路に結合され、前記ベースバンド 信号を量子化し、量子化記号（記号サンプル）を発生する量子化器（９０５）と を備えている信号処理装置。 ２． 前記フィードフォワード等価器が、前記等価器制御回路を結合され、且つ 信号結合器（９０４）に結合されている出力端子を有し、 前記決定フィードバック等価器が、前記等価器制御回路に結合され、且つ 前記信号結合器に接続された出力端子を有し、前記信号結合器の出力信号が前記 等化信号であり、 前記決定フィードバック等価器が、決定フィードバックモード及びフィー ドバックモードの中の１つで選択的に作動する請求項１に記載の信号処理装置。 ３． 前記パスバンド適応等価器が、定係数アルゴリズムによるブラインド等化 を使用して調整される係数を有する請求項２に記載の信号処理装置。 ４． 前記フィードフォワード等価器が有限インパルス応答フィルタであり、且 つ前記決定フィードバック等価器が無限インパルス応答フィルタである請求項２ に記載の信号処理装置。 ５． 前記パスバンド信号が、直交振幅変調（ＱＡＭ）信号、残留側波帯（ＶＳ Ｂ）信号、又はオフセットＱＡＭ（ＯＱＡＭ）信号である請求項１に記載の信号 処理装置。 ６． ディジタル変調フォーマットを有する信号を受信する受信機であって、 受信信号をディジタル化するアナログ／ディジタル（Ａ／Ｄ）変換器（１ ０８）と、 前記Ａ／Ｄ変換器に結合され、前記ディジタル化受信信号に応じて中心周 波数を有する複素信号を発生する直交復調器（１０９）と、 前記直交復調器に結合され、前記複素信号をフィルタリングする整合フィ ルタ（１１０）と、 前記整合フィルタに結合され、前記複素信号が前記キャリア信号を含む場 合は常に発振器を前記複素信号内のキャリア信号にロックし前記複素信号が前記 キャリア信号を含む場合には常に前記複素信号の中心周波数を調製するキャリア トラッキング回路（５３）と、 前記キャリアトラッキング回路に結合され、且つパスバンドフィードフォ ワード等価器（ＦＦＥ）及びパスバンド決定フィードバック等価器（ＤＦＥ）を 含む、前記複素信号を等化するパスバンド適応等価器（９００）と、 前記パスバンド適応等価器に結合され、前記パスバンド適応等価器のパラ メータを初期設定し、且つ更新する等価器制御回路（９０１）と、 前記パスバンド適応等価器に結合され、前記等化信号をベースバンド信号 に変換するデローテータ（９０３）と、 前記デローテータ及び前記等価器制御回路に結合され、前記ベースバンド 信号を量子化し、記号サンプルを発生する量子化器（９０５）とを備えている受 信機。 ７． 前記パスバンド適応等価器が、 前記フィードフォワード等価器（ＦＦＥ）及び前記決定フィードバック等 価器（ＤＦＥ）に結合された、前記ＤＦＥ及びＦＦＥからの出力信号を結合して 、等化信号を形成する信号結合器（９０４）を備え、 前記決定フィードバック等価器が、決定フィードバックモード及びフィー ドバックモードの中の１つで選択的に作動する請求項６に記載の受信機。 ８． 更に、 前記デローテータ及び前記量子化器に結合された、エラー信号を発生する エラー発生器（９１４）と、 前記エラー発生器に結合された、前記エラー信号をローテイトするローテ ータ（９１８）と、 前記ローテータ及び前記パスバンド適応等価器に結合された、前記ローテ イトエラー信号を前記等価器のための制御信号に変換する信号変換器（９２４） とを備え、前記信号変換器が、 前記ローテイトエラー信号を実成分及び虚成分に変換する複素−実／虚変 換器（９４４）と、 前記複素−実／虚変換器に結合され、ＱＡＭ信号が受信される場合、虚成 分を選択し、且つＶＳＢ信号或いはＯＱＡＭ信号が受信される場合、全然信号を 選択しないマルチプレクサ（９４６）と、 前記複素−実／虚変換器及び前記マルチプレクサに結合され、前記実成分 及び選択信号を前記パスバンド適応等価器のための前記制御信号に変換する複素 形成変換器（９４８）とを備えている請求項６に記載の受信機。 ９． パスバンド信号を処理し、等化信号を発生する信号処理装置であって、 パスバンドフィードフォワード等価器（ＦＦＥ）（９０２）及びパスバン ド決定フィードバック等価器（ＤＦＥ）（９１０）を含み、前記パスバンド信号 を処理し、前記等化信号を発生するパスバンド適応等価器（９００）と、 前記適応等価器に結合され、前記パスバンド適応等価器のパラメータを初 期設定し、且つ更新する等価器制御回路（９０１）と、 前記パスバンド適応等価器及び前記等価器制御回路に結合され、前記等化 信号をデローテイトし、ベースバンド信号を形成するデローテータ（９０３）と を備え、 前記等価器制御回路が、前記ベースバンド信号に応じて、前記フィードフ ォワード等価器（ＦＦＥ）及び前記決定フィードバック等価器（ＤＦＥ）を制御 するための第１の等価器制御信号を発生し、かつ 前記等価器制御回路が、前記等化信号に応じて、前記決定フィードバック 等価器（ＤＦＥ）だけを制御するための第２の等価器制御信号を発生する信号処 理装置。 １０．前記決定フィードバック等価器（ＤＦＥ）が、前記第１の等価器制御信号 に応じて決定フィードバックモードで作動し、且つ前記第２の等価器制御信号に 応じてフィードバックモードで作動する請求項９に記載の信号処理装置。