JP4435180B2 - メモリ診断方法 - Google Patents
メモリ診断方法 Download PDFInfo
- Publication number
- JP4435180B2 JP4435180B2 JP2006550519A JP2006550519A JP4435180B2 JP 4435180 B2 JP4435180 B2 JP 4435180B2 JP 2006550519 A JP2006550519 A JP 2006550519A JP 2006550519 A JP2006550519 A JP 2006550519A JP 4435180 B2 JP4435180 B2 JP 4435180B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- storage memory
- cyclic redundancy
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Strobe)を待たなければならないため、長い時間が必要となる。ハードディスク装置が使用可能となるまでの時間に対する制約上、全メモリ領域を診断することはできず、全メモリ領域を分割し、全メモリ領域の一部の領域しか診断することができなかった。
2 SDRAM
3 マイクロプロセッサ
4 第一の格納メモリ(FIFO)
5 第二の格納メモリ(FIFO)
6 ホストコンピュータ
7 記憶媒体
Claims (10)
- 上位システムからのデータの書き込み、及び読み出し可能の記憶媒体に対する書き込みデータ又は/及び読み出しデータの一時的な蓄積を行うメモリと、
前記一時記憶メモリに対する書き込み又は/及び読み出しを管理するメモリマネージャーと、
前記上位システムと前記メモリとの間の書き込み又は/及び読み出しの処理速度差を補完する第一の格納メモリと、
前記記憶媒体と前記一時記憶メモリとの間の書き込み及び読み出しの処理速度差を補完する第二の格納メモリとを備え、
前記メモリマネージャーは、比較部を有し、前記第一の格納メモリに保持された診断用データを前記一時記憶メモリに対して書き込み、書き込まれたデータを前記一時記憶メモリから読み出し、前記第二の格納メモリ内に格納し、
前記比較部は、前記第一の格納メモリ内の前記診断用データと前記第二の格納メモリ内の読出データとを比較し、比較結果が不一致ならば異常と判断することを特徴とするメモリ診断機能を有する記憶装置。 - 請求項1において、
前記第一の格納メモリと前記第二の格納メモリがFIFOメモリで構成されていることを特徴とするメモリ診断機能を有する記憶装置。 - 上位システムからのデータの書き込み、及び読み出し可能の記憶媒体と、前記記憶媒体に対する書き込みデータ又は/及び読み出しデータの一時的な蓄積を行う一時記憶メモリと、前記一時記憶メモリに対する書き込み及び読み出しを管理するメモリマネージャーと、前記上位システムと前記一時記憶メモリとの間の書き込み又は/及び読み出しの処理速度差を補完する第一の格納メモリと、前記記憶媒体と前記一時記憶メモリとの間の書き込み又は/及び読み出しの処理速度差を補完する第二の格納メモリとを備える記憶装置における前記一時記憶メモリの診断方法であって、
前記第一の格納メモリ内の診断用データを、前記一時記憶メモリに対して書き込み、
書込データを前記一時記憶メモリから読み出し、前記第二の格納メモリ内に格納し、
前記メモリマネージャー内の比較部により、前記第一の格納メモリ内の前記診断用データと前記第二の格納メモリ内の読出データとを比較し、
比較結果が不一致ならば異常と判断することを特徴とするメモリ診断方法。 - 上位システムからのデータの書き込み又は/及び読み出し可能の記憶媒体に対するデータの書き込み、又は/及び読み出しの際に、一時的な蓄積を行う一時記憶メモリと、
前記一時記憶メモリに対する前記データの書き込み又は/及び読み出しを管理するメモリマネージャーと、
前記上位システムと前記メモリとの間の書き込み又は/及び読み出しの処理速度差を補完する第一の格納メモリと、
前記憶媒体と前記メモリとの間の書き込み又は/及び読み出しの処理速度差を補完する第二の格納メモリとを備え、
前記メモリマネージャーは、巡回冗長符号を算出する巡回冗長符号算出部と、巡回冗長符号を比較する比較部とを有し、前記第一の格納メモリに予め設定された所定の診断用データに基づいて生成される書込データを前記一時記憶メモリに書き込み、前記書込データを前記一時記憶メモリから読み出し、
前記巡回冗長符号算出部は、前記一時記憶メモリに対する前記書込データの書き込みの際に、前記書込データに基づいた巡回冗長符号を算出し、前記一時記憶メモリに前記書込データとともに前記算出された巡回冗長符号を書き込み、読み出された読出データに基づいた巡回冗長符号を算出し、
前記比較部は、前記書込データに基づいた巡回冗長符号と、前記読出データに基づいた巡回冗長符号を比較し、比較結果が不一致ならば異常と判断することを特徴とするメモリ診断機能を有する記憶装置。 - 請求項4において、
前記第一の格納メモリと前記第二の格納メモリとがFIFOメモリで構成されていることを特徴とするメモリ診断機能を有する記憶装置。 - 請求項4において、
前記メモリマネージャーは、前記書込データの書き込み、もしくは、前記読出データの読み出し毎に所定の数が加減算されるシードを算出し、
前記巡回冗長符号算出部は、前記書込データ、もしくは、前記読出データに対して前記算出されたシードを付加することにより、同一の前記書込データ、もしくは、前記読出データから異なる巡回冗長符号を得ることを特徴とするメモリ診断機能を有する記憶装置。 - 請求項4において、
前記書込データは、複数の前記診断用データで構成されることを特徴とするメモリ診断機能を有する記憶装置。 - 上位システムからのデータの書き込み又は/及び読み出し可能の記憶媒体に対するデータの書き込み、又は、読み出しの際に、一時的な蓄積を行う一時記憶メモリと、前記一時記憶メモリに対する前記データの書き込み、又は、読み出しを管理するメモリマネージャーと、前記上位システムと前記一時記憶メモリとの間の書き込み、及び、読み出しの処理速度差を補完する第一の格納メモリと、前記憶媒体と前記一時記憶メモリとの間の書き込み及び読み出しの処理速度差を補完する第二の格納メモリとを備える記憶装置における前記一時記憶メモリの診断方法であって、
前記メモリマネージャーにより、前記第一の格納メモリ内の予め設定された所定の診断用データに基づいて生成される書込データを前記一時記憶メモリに対して書き込み、
前記メモリマネージャー内の巡回冗長符号算出部により、前記書込データに基づいた巡回冗長符号を算出し、前記一時記憶メモリに対して前記書込データとともに前記算出された巡回冗長符号を書き込み、
前記メモリマネージャーにより、書き込まれた巡回冗長符号を前記一時記憶メモリから読み出し、
前記メモリマネージャーにより、前記書込データを前記一時記憶メモリから読み出し、
前記メモリマネージャー内の巡回冗長符号算出部により、読み出された読出データに基づいた巡回冗長符号を算出し、
前記メモリマネージャー内の比較部により、前記書込データに基づいた巡回冗長符号と、前記読出データに基づいた巡回冗長符号を比較し、比較結果が不一致ならば異常と判断することを特徴とするメモリ診断方法。 - 請求項8において、
前記メモリマネージャーは、前記書込データの書き込み、もしくは、前記読出データの読み出し毎に所定の数が加減算されるシードを算出し、
前記巡回冗長符号算出部は、前記書込データ、もしくは、前記読出データに対して前記算出されたシードを付加することにより、同一の前記書込データ、もしくは、前記読出データから異なる巡回冗長符号を得ることを特徴とするメモリ診断方法。 - 請求項8において、
前期書込データは、複数の前記診断用データで構成されることを特徴とするメモリ診断方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2004/019600 WO2006070451A1 (ja) | 2004-12-28 | 2004-12-28 | メモリ診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006070451A1 JPWO2006070451A1 (ja) | 2008-06-12 |
JP4435180B2 true JP4435180B2 (ja) | 2010-03-17 |
Family
ID=36614578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006550519A Expired - Fee Related JP4435180B2 (ja) | 2004-12-28 | 2004-12-28 | メモリ診断方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070266277A1 (ja) |
JP (1) | JP4435180B2 (ja) |
WO (1) | WO2006070451A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7996731B2 (en) * | 2005-11-02 | 2011-08-09 | Advanced Micro Devices, Inc. | Error detection in high-speed asymmetric interfaces |
JP5406689B2 (ja) * | 2009-12-10 | 2014-02-05 | 富士通テン株式会社 | 制御装置、及び、制御方法 |
JP6717059B2 (ja) | 2016-06-06 | 2020-07-01 | オムロン株式会社 | 制御システム |
US11615297B2 (en) | 2017-04-04 | 2023-03-28 | Hailo Technologies Ltd. | Structured weight based sparsity in an artificial neural network compiler |
US11551028B2 (en) | 2017-04-04 | 2023-01-10 | Hailo Technologies Ltd. | Structured weight based sparsity in an artificial neural network |
US11544545B2 (en) | 2017-04-04 | 2023-01-03 | Hailo Technologies Ltd. | Structured activation based sparsity in an artificial neural network |
US10387298B2 (en) | 2017-04-04 | 2019-08-20 | Hailo Technologies Ltd | Artificial neural network incorporating emphasis and focus techniques |
US11238334B2 (en) | 2017-04-04 | 2022-02-01 | Hailo Technologies Ltd. | System and method of input alignment for efficient vector operations in an artificial neural network |
US11221929B1 (en) * | 2020-09-29 | 2022-01-11 | Hailo Technologies Ltd. | Data stream fault detection mechanism in an artificial neural network processor |
US11263077B1 (en) | 2020-09-29 | 2022-03-01 | Hailo Technologies Ltd. | Neural network intermediate results safety mechanism in an artificial neural network processor |
US11874900B2 (en) | 2020-09-29 | 2024-01-16 | Hailo Technologies Ltd. | Cluster interlayer safety mechanism in an artificial neural network processor |
US11811421B2 (en) | 2020-09-29 | 2023-11-07 | Hailo Technologies Ltd. | Weights safety mechanism in an artificial neural network processor |
US11237894B1 (en) | 2020-09-29 | 2022-02-01 | Hailo Technologies Ltd. | Layer control unit instruction addressing safety mechanism in an artificial neural network processor |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5077656A (en) * | 1986-03-20 | 1991-12-31 | Channelnet Corporation | CPU channel to control unit extender |
JP2855019B2 (ja) * | 1992-02-10 | 1999-02-10 | 富士通株式会社 | 外部記憶装置のデータ保証方法及び外部記憶装置 |
US7269841B1 (en) * | 1992-12-09 | 2007-09-11 | Sedna Patent Services, Llc | Digital cable headend for cable television delivery system |
JPH08115268A (ja) * | 1994-10-13 | 1996-05-07 | Toshiba Corp | メモリ回路装置 |
US5953418A (en) * | 1995-06-14 | 1999-09-14 | David Hall | Providing selective data broadcast receiver addressability |
US5948119A (en) * | 1995-06-15 | 1999-09-07 | Bock; James M. | Packet-based fifo |
US5673279A (en) * | 1995-11-06 | 1997-09-30 | Sun Microsystems, Inc. | Verification of network transporter in networking environments |
JPH1050056A (ja) * | 1996-07-31 | 1998-02-20 | Sharp Corp | 半導体記憶装置 |
US5829047A (en) * | 1996-08-29 | 1998-10-27 | Lucent Technologies Inc. | Backup memory for reliable operation |
KR100474985B1 (ko) * | 1997-06-23 | 2005-07-01 | 삼성전자주식회사 | 메모리로직복합반도체장치 |
US6085285A (en) * | 1997-11-13 | 2000-07-04 | International Business Machines Corporation | Intermixing different devices along a single data communication link by placing a strobe signal in a parity bit slot |
JPH11306798A (ja) * | 1998-04-22 | 1999-11-05 | Oki Electric Ind Co Ltd | メモリ装置のテスト容易化回路 |
US6467060B1 (en) * | 1998-06-26 | 2002-10-15 | Seagate Technology Llc | Mass storage error correction and detection system, method and article of manufacture |
-
2004
- 2004-12-28 WO PCT/JP2004/019600 patent/WO2006070451A1/ja not_active Application Discontinuation
- 2004-12-28 JP JP2006550519A patent/JP4435180B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-20 US US11/820,618 patent/US20070266277A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2006070451A1 (ja) | 2006-07-06 |
US20070266277A1 (en) | 2007-11-15 |
JPWO2006070451A1 (ja) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4435180B2 (ja) | メモリ診断方法 | |
JP5032027B2 (ja) | 半導体ディスク制御装置 | |
US5430742A (en) | Memory controller with ECC and data streaming control | |
US9766979B2 (en) | Error correction in solid state drives (SSD) | |
CN117369729A (zh) | 一种zns ssd的附加写入实现方法 | |
CN107577614B (zh) | 数据写入方法及内存系统 | |
US7609468B2 (en) | Method and system for read gate timing control for storage controllers | |
JPS5848288A (ja) | デ−タ記憶レジスタのアドレス方法及び装置 | |
US9299387B2 (en) | Magnetic disk apparatus, controller and data processing method | |
US20110205654A1 (en) | Control apparatus, nonvolatile storage apparatus and data initialization method | |
JPH1011348A (ja) | Dramの制御装置およびそのdram | |
JP2009223355A (ja) | ハードディスクとシリコンディスクのミラーリングを行うディスク制御システム | |
JP4872089B2 (ja) | ディスクアレイ装置及びその制御装置並びに制御方法 | |
JP4205364B2 (ja) | 外部記憶装置におけるデータの整合性保証チェック方式 | |
JPWO2012029114A1 (ja) | 記憶媒体診断装置、記憶媒体診断方法及び記憶媒体診断プログラム | |
JP3022688B2 (ja) | 補助記憶装置 | |
JP2011232962A (ja) | ディスクアレイ装置およびミラードキャッシュ制御方法 | |
US7721161B2 (en) | Method for controlling memory access | |
JP2868003B1 (ja) | 磁気ディスク装置 | |
JPH0223572A (ja) | 外部記憶制御装置 | |
US9710197B2 (en) | Storage device, controller, and method | |
JP2001144628A (ja) | データ転送装置 | |
JPS59221810A (ja) | 磁気記憶装置における交代セクタ−装置 | |
US20040205317A1 (en) | Method, apparatus and program storage device for providing data integrity using check data and other metadata on a formatted storage medium | |
JP2019145193A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |