JP4422337B2 - 高速・高感度ｇｐｓ受信器 - Google Patents

Description

【０００１】
（技術分野）
本発明は一般的にはグローバルポジショニングシステムの分野に関し、より特定的には、内蔵された高速・高感度受信器における受信信号と追跡信号に関する。
【０００２】
（背景技術）
従来型のほとんどのグローバルポジショニングシステム（ＧＰＳ）受信器は、Ｎａｖｓｔａｒ衛星から送信された信号を獲得し、追跡し、復調するために直列相関器を利用している。送信された各ＧＰＳ信号は直接シーケンスのスペクトル拡散信号である。この商業利用可能な信号は標準位置決めサービス（ＳＰＳ）と関連した信号であり、１５７５．４２ＭＨｚのキャリヤに載せられた毎秒１．０２３Ｍチップの速度の直接シーケンスの二相拡散信号を利用している。疑似ランダム雑音（ＰＮ）シーケンス長は１０２３チップであり、これは１ミリ秒の期間に相当する。衛星は各々が互いに異なったＰＮコード（ゴールドコード）を送信するが、このコードによって、複数の衛星から同時に信号を送信し、また、受信器で同時に受信でき、しかも互いの干渉はほとんどない。加えて、各信号に重畳されたデータは、ＰＮフレームの開始と整合したビット境界を持つ二相ＰＳＫ（ＢＰＳＫ）データであり；１データビット周期（２０ミリ秒）に２０個のＰＮフレームが発生する。
【０００３】
ＧＰＳ受信器の主要な目的はＰＮコードの到達時間を決定することである。これは（各受信信号毎に）、ローカルで発生されたＰＮ基準を受信信号と比較して、ローカル基準を、それが受信信号と時間整合するまで時間的に「滑らせる」ことによって遂行される。この２つの信号は、相関プロセスとして知られる乗算と積分から成るプロセスによって互いに比較される。この２つの信号を時間整合させると、大きな出力が結果として得られる。標準のＧＰＳ受信器で使用される一般的な直列相関器は、ローカル受信信号と、所与の時間に１回オフセットされた受信信号と、を比較する。このような比較が半チップ時間間隔毎に実行されると、１つのＰＮエポックを完全に探索するには２０４６回の比較（又は試験）が必要である。このような探索を実行するには複数個の衛星が視野に存在しなければならない。加えて、受信信号周波数の誤差のためしばしば、様々な仮説の信号周波数に対して追加の探索を実行する必要がある。この探索に必要な時間は、特に入力信号対雑音比が低い状況では非常に長くなる。従来のＧＰＳ受信器は並列に動作する相関器を複数個利用して、獲得プロセスをスピードアップしている。それでもなお、探索・獲得プロセスは、特に受信信号対雑音比が低い場合には非常に時間がかかる。
【０００４】
したがって、現行の従来型ＧＰＳ受信器の獲得速度と感度を改善するハードウエアアーキテクチャを提供するのが望ましい。このようなアーキテクチャによって受信器は、入力信号対雑音比が非常に低い場合でも動作することが可能である。さらに、獲得手順の後でこのような信号を追跡する、受信されたＧＰＳ信号の獲得と追跡の双方にハードウエア全体を用いる方法を内蔵するのが望ましい。
【０００５】
（発明の開示）
関連出願へのクロスリファレンス
本出願は、同じ発明者であるクラスナー（Ｎｏｒｍａｎ Ｆ． Ｋｒａｓｎｅｒ）によって１９９７年２月１１日に提出され本発明の譲受人に譲受された「高速・高感度ＧＰＳ受信器」という題名の、暫定米国特許出願第０６／０３７，９０４号の部分継続出願である。
【０００６】
本発明は、高獲得速度と高感度でグローバルポジショニングシステム信号を獲得して追跡する方法と装置を開示する。本発明による方法では、第１の疑似ランダム雑音整合フィルタ動作がグローバルポジショニングシステム信号の現行のサンプルに対して実行されて現行の整合したフィルタの結果を提供する。この現行整合フィルタ結果は次に、グローバルポジショニングシステム信号の先行サンプルから得られた先行の整合したフィルタ結果と共に蓄積されて、蓄積された整合フィルタ結果となる。
【０００７】
本発明の１つの実施形態では、整合フィルタと検出回路は事前検出ループ積分器と事後検出ループ積分器と合成される。これらのループ積分器によって、受信されたグローバルポジショニングシステム信号を含んだ複数フレームのデータを獲得して追跡することが可能となる。この結果、高速獲得という性能と高感度が組み合わされる。整合したフィルタを実現する効率的な手段を開示する。
【０００８】
本発明の他の特徴は添付図面を以下の詳細な説明から明らかであろう。
【０００９】
（詳細な説明）
高速捕捉高感度受信機を通るグローバルポジショニングシステム信号を受信する方法および装置が記載されている。下記の説明において、説明のために、多数の特定の詳細は、本発明の完全な理解を行うために詳述される。しかしながら、本発明が、これらの特定の詳記なしで実施されてもよいことは当業者に明らかである。他の例では、周知の構造および装置は説明を容易にするためにブロック図形式で示されている。
【００１０】
グローバルポジショニングシステム（ＧＰＳ）受信機は、軌道飛行しているＧＰＳ衛星から送信されるＧＰＳ信号を受信し、受信信号と内部発生信号との間の時間ずれを比較することによって適切なコードの到達時間を決定する。信号比較は、受信信号および発生信号を乗算し、積分することを必要する相関処理で実行される。共通ＧＰＳ受信機で使用される典型的な従来技術の直列相関器回路が図１に示されている。相関器１００は、入力ＧＰＳ信号１０２を受信し、乗算器１０４で、受信信号１０２をＰＮ発生器１１０によって発生された内部発生ＰＮコードと結合する。次に、絶対値を２乗する（あるいは他の検出）演算１０６は、累積された結合信号のサンプルセットで実行される。マイクロコントローラ１０８は、ＰＮ発生器１１０によって発生されたＰＮチップの順序づけを制御する。相関器１００のシステムによれば、受信信号１０２は、一度に１時間オフセット長いシーケンスのＰＮチップに比較されるので、１ＰＮフレームに対応する全てのオフセットにわたって検索するのに非常に長い時間を必要とする。
【００１１】
（捕捉回路）
本発明の一実施形態によるＧＰＳ受信機で使用するための改良された捕捉回路は、ＧＰＳ信号の敏捷な捕捉および高感度を得るように前処理機能および後処理機能とともに１つあるいはそれ以上の整合フィルタを使用する。特に、受信機が低信号対雑音比環境で作動できる後整合フィルタループ積分器（「くし形フィルタ」とも呼ばれる）は、非常に高い感度を得るのに必要な積分を行う。図２は、複数の入力チャネルのための別個の捕捉回路を備えているＧＰＳ入力信号捕捉回路２００を示している。ＧＰＳ捕捉回路の単一チャネル２０１のための捕捉回路のブロック図が本発明の１つの態様により示されている。
【００１２】
入力ベースバンド信号２０２は、捕捉回路２００内のいくつかの整合フィルタ２０４に並列に供給される。入力ベースバンド信号２０２は、別個の同相（Ｉ）分および直角（Ｑ）分で構成されている。各チャネル内のフィルタの各々のタップは、時間がひっくり返される同じあるいは異なるＰＮ送信波形表示をサンプリングされるように配置されている。通常、入力サンプルレートはチップレートの倍数であるので、一般的には整合フィルタの１０２３Ｍタップがある。ここでは、Ｍは小さい整数であり、一般的には２である。入力信号が所与の整合フィルタに整合された送信波形を含む場合、その出力はほぼ１チップ持続時間の狭いスパイクを含む。１スパイクは、各フレーム期間に対して生じ、到達時間情報、すなわちモジュロ１ＰＮフレーム期間を生じる。この信号は示された直角位相であるので、スパイクは実際複素数である。その極性は、送信データストリームに従ってデータボー境界で同相で反転する。さらに、位相角は、受信信号搬送波周波数と局部的に発生された周波数との間の小さい周波数差のために時間をゆっくりと進めてもよいしあるいは遅らしてもよい。
【００１３】
信号が例えば、木あるいは建物のような物体による妨害のために非常に弱い場合、これらのスパイクの各々は、雑音によっておおい隠されるかもしれないので、到達時間測定のために直接使えない。スパイクのエネルギーを増大するために、整合フィルタの出力は、今述べた変動する位相角を取り除くために２乗検波動作あるいは他の検波動作２０６を介して検出されてもよい。次に、１ＰＮフレームからのエネルギーは、遅延線積分器２１０を通して前のフレームのエネルギーに加えられる。１ＰＮフレームの遅延に関しては、前のフレームからのスパイクは、正確に１ＰＮフレームだけ遅延されるので、このエネルギーは、次のフレームのスパイクがまさに遅延線２１１に丁度入るときに遅延線２１１を出る。次に、２つのスパイクは、より強いスパイクを生じるように加算回路２０８によって一緒
に加えられる。雑音のランダム部は、ばらばらに加えられる（ＤＣレベルは増加される）ので、加算されたフレーム数の平方根としてのみ増大する。雑音に関連したＤＣレベルは、積分器出力で平均化処理によって決定され、この最終出力から減算されてもよい。これは適切な検出閾値の決定を容易にする。
【００１４】
図２に示されるように、ループ積分器２１０からのフィードバックは１でなく、その代わりに１−ｅであり、ここでｅは１に比べて小さい数である。ループ積分器２１０は、実際は、実行する意味で、およそ１／ｅに等しい多数のフレームを平均化する「漏れやすい」加算回路の役目をこのように効果的に果たす。本発明の他の実施形態では、遅延・減算回路が後に続く１のフィードバックを有するループ積分器２１０が使用されてもよい。この場合、遅延はＭＴｆに等しくセットされる。これは、最後のＭフレームを一緒に直接加える「ボックスカー」式フィルタを実施する。Ｍ個のフレームのデータを収納するのに必要な記憶装置は簡素である。
【００１５】
捕捉回路２００のさらにもう一つの実施形態では、ループ積分器２１０は、１のフィードバックを使用し、あらゆるＭ個のフレームの後、ゲート２１２を通るフィードバックをゲート出力することによってＭ個のフレームのデータを繰り返して加算する。このように、ループ積分器の出力は、第Ｍ番目のフレーム毎にだけ有効出力（すなわちＭ個のフレームのデータを示す有効出力）を有する。多数の例では、この更新周波数は捕捉のために許容し得る。
【００１６】
捕捉回路２００のループ積分器２１０内の遅延線回路２１１は、回路を通る信号の伝搬を遅延するためにシフトレジスタを使用して実行されてもよい。一方、シフトレジスタの代わりにランダムアクセスメモリ（単一ポートあるいはデュアルポートのいずれか）が使用されてもよい。この場合、メモリは、ロードされ、ループ積分機能でシフトレジスタの動作をエミュレートする方法でアクセスされる。
【００１７】
図３は、捕捉回路２００の単一捕捉回路２０１内のいろいろの処理点の信号波形を示している。図示する目的のために、図３は、通常のＧＰＳ信号におけるように１０２３の代わりにＰＮフレーム当たり７個のチップだけを有する簡略ＰＮ信号を示している。図３の波形の範囲は、ビット当たり４つのＰＮフレーム３０２を有する３つのデータビット３０４、３０６、３０８に対して拡張する。簡単にするために、雑音は全然示されていなくて、同相チャネル範囲だけが示されている。ループフィルタ２１０が１のフィードバックを使用することも考えられる。ベースバンドＰＦ信号３１０波形は、捕捉回路２００に入力される代表的なＩ／Ｑ入力信号２０２を示している。整合フィルタ波形３１２後の出力は、Ｉ／Ｑ入力信号２０２が整合フィルタ２０４によって処理された後の信号波形を示している。整合フィルタ２０４から、この信号は、２乗波形３１４後の出力を発生する絶対値２乗回路２０６に伝搬される。絶対値２乗回路２０６から、この信号は、ループ積分波形３１６後の出力を発生するループ積分器２１０に伝搬される。ループ積分波形３１６後の出力は、２乗検波器の動作およびループ積分器２１０を通る反復伝搬により時間とともに増加する信号ピーク振幅を示している。図３は、ループ積分波形３１６後の出力に重ね合わされた検出閾値レベルも示している。検出閾値レベルは、捕捉回路２００の閾値比較器２１４によって設定された閾値信号レベルを示している。
【００１８】
信号のベースラインも時間とともに増大するけれども、そのＤＣ成分は出力を平均化することによって容易に取り除かれる。ピークの幅は全フレーム期間に対して小さいので、平均値のこのピークの影響は実際のＧＰＳ信号に対して小さい。ピークの位置は受信ＧＰＳ信号モジュロ１フレーム期間の到達時間を与えることに注目すべきである。図３の波形に対する振幅スケールは必ずしも互いに対してスケールされないことも注目すべきである。
【００１９】
本発明による単一チャネルＧＰＳの捕捉の他の実施形態は図４に示されている。図４の捕捉回路４００は、図２の単一チャネル捕捉と同様な単一チャネル捕捉であるが、付加処理素子を含む単一チャネル捕捉である。これらの付加素子は、ドップラーおよびＬＯ周波数オフセットを補償するディジタル変換回路４０４と、ドップラーおよびＬＯサンプリングレートオフセットを補償するディジタルリサンプラ４０６と、事前検出ループフィルタ４１０とを含んでいる。
【００２０】
図４に関しては、本発明の一態様による信号トラッキングの処理およびデータ復調が記載されている。ディジタル周波数変換４０４回路は、単にＩ／Ｑ入力信号４０２を式ｅｘｐ（−ｊ２πｎｆ_ｄＴ_ｓ）の指数関数と乗算する。ここで、ｆ_ｄは、結合ドップラーおよびＬＯ周波数オフセット、Ｔｓはサンプル期間であり、ｎは実行時間インディックスである。この補償は、残留信号周波数誤差がＰＮフレームレート（１ｋＨｚ）よりも非常に小さい。特に、周波数オフセットの効果は、｜ｓｉｎ（πｆｄＴｆ）／πｆ_ｄＴ_ｓ｜に等しい量だけ整合フィルタ４０８出力信号の振幅を減らすことにある。例えば、ｆ_ｄ＝１／Ｔ_ｓである場合、整合フィルタからの信号の振幅はゼロである。
【００２１】
ドップラーシフトの結果として時間を「伸ばすか」あるいは「収縮する」受信Ｉ／Ｑ入力信号４０２から生じる小さい誤差を補正するドップラーサンプルレート補正信号４３０は、ディジタルリサンプラ４０６に入力される。例えば、２μｓｅｃ／ｓｅｃのドップラー誤差（ＧＰＳ衛星の観測されたドップラーの範囲内で十分である）は１秒間にわたって２つのチップの時間ずれを示している。後の時間での検出スパイクは初期の時間での検出スパイクと整列しないので、このような時間ずれは、ループ積分数を制限し、したがって、処理利得は、増加された積分時間に関して一様にする（あるいは実際には減少される）。さらに、ループ積分器からの相関ピークは広くなり、測定された到達時間の誤差（すなわち「擬似範囲」）の一因となる。
【００２２】
ディジタルリサンプラ回路４０６は、特定サンプルレート補正によって与えられるサンプリング例に従ってサンプリング例で元のサンプル点間にある新しいデータサンプルを計算するために捕捉回路４００に供給されたデータを利用する。例えば、回路４００に供給されたサンプルレートがチップ当たり２個のサンプルであり、所望のサンプルレートはチップ当たり（２−ｄ）個のサンプルである場合、新しいサンプル間隔は、Ｔ_ｃ／（２−ｄ）に等しいので、新しいサンプルは元のデータの対応する時間後多数の位置でとられる。結局は、ずれはＴ_ｃ／２、すなわち１つの全サンプル期間に等しい。これは、回路４００から１サンプルクロックを減らすことによって迅速に処理される。ディジタルリサンプリングは、ディジタル端数補間と呼ばれる処理によって行われる。その最も簡単な形態では、関心のある新しいサンプル時間の位置についてのいくつかのサンプルは、適切な時間に信号値を計算する多項式適合度あるいはスプライン適合度のような適切な補間に供給される。
【００２３】
回路４００の他の実施形態では、ディジタルリサンプラ４０６は省略され、時間にわたる小さい追加遅延を効果的に含む新しい係数を有する整合フィルタを絶えず再ロードする処理と交換される。したがって、ディジタルリサンプラ４０６は、これらのフィルタ重みで遅延動作を行うように整合フィルタのフィルタ重みの更新と置き換えられてもよい。この方法は、正確に実行するために各々１ビット以上のサイズのフィルタ係数を必要とするので、複雑さを回路に加える。しかしながら、整合フィルタの係数を左右に１桁移動させることはサンプルを減らすあるいは加えるための代替である。
【００２４】
捕捉回路４００は２つのループ積分器回路を含んでいる。事前検出積分器回路４１０は検出動作よりも前に使用され、事後検出ループ積分器回路４２０は検出動作４１６後に使用される。双対ループ積分器回路は、データ期間が２０ＰＮフレームに等しいという事実を利用する。したがって、ＰＮ信号は、存在するデータが信号の極性を反転する前に数回繰り返す。したがって、ドップラー補正が適切である場合、整合フィルタ動作を実行する前後いずれかに一緒にＰＮフレームを連続して付加できる。データ極性反転が悪化する性能を生じる前に、はっきりと最大２０のこのようなフレームだけを付加できる。連続した積分は、２乗動作４１６を実行する前にスパイクの位置で信号対雑音比を増大するので、このような連続した加算は連続しない（擬似検出）積分の代わりに改良された感度をもたらす。
【００２５】
図５は、回路４００内のいろいろの処理点の信号波形を示している。図示する目的のために、図４は、通常のＧＰＳ信号におけるように１０２３の代わりにＰＮフレーム当たり７つのチップだけを有する簡略ＰＮ信号を示している。図４の波形の範囲は、ビット当たり４つのＰＮフレーム５０２を有する３つのデータビット５０４、５０６、５０８に対して拡張する。簡単にするために、雑音は全然示されなくて、同相チャネルに対する信号だけが示される。事前ループフィルタ４１０および事後検出ループフィルタ４２０の両方が１のフィードバックを使用することも考えられる。事前ループフィルタ４１０は実行する意味で最後の４つのフレームを累積すると思われる。
【００２６】
ベースバンドＰＮ信号５１０は、捕捉回路４００に入力される代表的なＩ／Ｑ入力信号４０２を示している。整合フィルタ波形５１２後の出力は、Ｉ／Ｑ入力信号４０２が整合フィルタ４０８によって処理された後の信号波形を示している。整合フィルタ４０８から、この信号は事前検出ループフィルタ波形５１４後の出力を発生する事前検出ループフィルタ４１０を通して伝搬される。この信号は、次に２乗動作波形５１６後の出力を発生する２乗回路４１６に入力される。２乗回路４１６から、この信号はループ積分波形５１８後の出力を発生する事後検出ループ積分器４２０に伝搬される。ループ積分波形５１８後の出力は、２乗検波器の動作およびループ積分器４２０を通る反復伝搬により時間とともに増加する信号ピーク振幅を示している。図５は、ループ積分波形５１８後の出力に重ね合わされた検出閾値レベルも示している。検出閾値レベルは、捕捉回路４００の閾値比較器４２６によってセットされる閾値信号レベルを示している。ループ積分波形５１８後の出力のピークは、図３に示されるように単一ループ積分回路２００に対して増加するので、直線的に増加しないことに注目すべきである。しかしながら、事前検出フィルタメモリに対応する第４のピーク毎の振幅はほぼ直線的に増加する。図３のように、図５の波形に対する振幅スケールは必ずしも互いに対してスケールされないことにさらに注目すべきである。
【００２７】
捕捉回路４００の動作に関連したいろいろのパラメータに対する入力対出力信号雑音比の解析は下記の式にもたらす。
【００２８】
(S/N)out=L(S/N)i² ×F×npostd×npred/(1/(F npred)＋2(S/N)i)
上記の式では、変数は下記の値を有する。
【００２９】
Ｌ＝Ｌｄｏｐｐ×Ｌｄａｔａ
Ｌｄｏｐｐ＝ｓｉｎｃ^２（ｆｒｅｑ ｏｆｆｓｅｔ×ｎｐｒｅｄ×０．００１）Ｌｄａｔａ＝（１−０．３１５×ｎｐｒｅｄ／２０）^２
上記の式では、変数は下記の意味を有する。
【００３０】
ｎｐｒｅｄ：加算されるる事前検出フレーム数
ｎｐｏｓｔｄ：加算された独立した事後検出フレームの数＝全数フレーム／ｎｐｒｅｄ
Ｆ：１０２３であるようにとられるＰＮフレーム当たりの独立したサンプル数
Ｌｄｏｐｐ：ドップラーの誤差による損失
Ｌｄａｔａ：連続した積分を低下させるデータ遷移による損失
ｆｒｅｑ ｏｆｆｓｅｔ：受信信号と受信機の推定値との間のキャリア周波数誤差（局部発振器およびドップラー誤差を含む）
上記の式では、（Ｓ／Ｎ）ｏｕｔは、平均二乗背景雑音パワーで割られたピーク出力信号パワーであり、（Ｓ／Ｎ）_ｉｎは、チップレート（およそ１ＭＨｚ）に等しいバンド幅で測定された平均雑音パワーで割られた平均信号パワーである。（ｎｐｒｅｄ×ｎｐｏｓｔｄ）は積分されるＰＮフレームの全数に等しいことに注目。したがって、上記の式は、最大出力ＳＮＲ（通常、十分な検出可能性および低い誤った検出レートに対して約１５ｄＢ、すなわち約３０倍を越えるべきである）最大出力ＳＮＲを得るためにパラメータｎｐｏｓｔｄおよびｎｐｒｅｄ（図４のＭおよびＮ）を選択するために使用できる。いくつかの場合、ドップラー誤差が大きいかもしれないとき、検出が生じるまで、マイクロコントローラ４２８から出力であるドップラー制御線をゆっくりと進むかあるいは同調できる。
【００３１】
図４の捕捉回路４００はレジスタバンク４１８も含む。レジスタバンク４１８は、事後検出ループ積分器４２０あるいは事前検出ループ積分器４１０のいずれかからデータを受信できる。事後ループ積分器４２０からの事後データは捕捉ノードに対応する。信号トラッキングおよび復調中、ＧＰＳ受信機は、キャリア周波数および位相、ならびにＰＮコード位相を追跡し、５０ボーデータメッセージを復調する。これは、信号ピークでおよび信号ピークの近くの整合フィルタからのＩサンプルおよびＱサンプルを使用することによって行われる。この場合、事前検出ループ積分器４１０は、およそ１０フレームのデータ（すなわち、１／２ビット期間）を有効的に連続して付加し、ピークでおよびピークの近くにこの結果をレジスタバンクに送信する。すなわち、典型的な更新レートは１００個の更新／秒である。マイクロプロセッサは、これらの結果を読み出し、キャリア、コードおよびビットのトラッキングループをソフトウェアで実行し、制御信号（例えば、マイクロコントローラ４２８から）を送信し、適切なトラッキングを保持する。このようなトラッキングループの設計は当業者に周知である。図４に示された２つの代わりに１つのループ積分器だけを使用できることに注目。単一ループ積分器は捕捉あるいはトラッキングのいずれかの目的に役立つ。しかしながら、この状況では、捕捉中事前積分が全然ないし、トラッキング中事後積分が全然ない。しかしながら、マイクロプロセッサはトラッキング中事後検出積分を実行できた。
【００３２】
整合フィルタ
図６は、本発明の一実施形態による捕捉回路４００の整合フィルタ４０８の詳細図を示している。整合フィルタ４０８は、重み付けタップ付遅延線構造を利用する。フィルタ４０８は２つの別個のセクションに分割される。一方のセクションは個別チップの時間波形に整合されるチップ整合フィルタ６０４を含む。チップ整合フィルタ６０４は、擬似ランダム信号パターンの実際のパターンに整合されるタップ付フィルタ６０８が後に続く。フィルタをこのようにばらばらにすることによって、タップ付フィルタは±１の値だけとるタップを含み、さらに、あらゆる他のタップはゼロに設定されてもよい。図６に例証された整合フィルタでは、タップ付フィルタ６０８に供給されたサンプルレートは、ダウンサンプラ６０６によって発生されるようにチップ当たり２個のサンプルである。
【００３３】
タップ付フィルタ６０８は加算器ツリー６１０および乗算器６１２も含んでいる。図６のシステムでは、加算器ツリー６１０は、加算を完了するために約５１２の加算器を必要とする。この例では、加算器のサイズは、ｑからｑ＋１０ビットまでの範囲に及び、ｑは入力量子化（一般的には２〜４ビットのＩおよびＱ）である。生じる複雑さは、乗算器６１２からの出力の連続セットを加算する高速アキュムレータのセットを使用することによって大いに減少することができる。例えば、１つのアキュムレータは、乗算器ｗ１〜ｗ１６の出力を加算でき、第２のアキュムレータは、乗算器ｗ１７〜３２等からの出力を加算できる。これは図８および図９に示されている。アキュムレータを使用する簡単な方式は、その入力がレジスタＧ１〜Ｇ１６（図９に示されている）の各々に接続されている１６：１のマルチプレクサを使用し、これらのレジスタの出力を順に選択し、これらを累算する。いくつかの場合、これは大きなゲートカウントを生じる。
【００３４】
図８は、１６タップの連続グループに対して重み付けおよび加算を行う一連の１６タップフィルタ／アキュムレータ７１０を示している。同じ構造７０６および７１２はこれらの要素７１０の出力の加算を実行する。
【００３５】
図９はフィルタ／アキュムレータ７１０の詳細をさらに示している。図９の回路は、各々がデータを重み乗算器およびアキュムレータに供給するように２つのループに配置されている２つのシフトレジスタ８０２、８０４を含む一連のサブブロックを使用する。サブブロック８０２はマルチプレクサ８０６を含み、サブブロック８０４はマルチプレクサ８０８を含む。いくつかの実行で真のゲート集中システムを生じるこの配置は、データを選択するために１６：１マルチプレクサのセットを有する要件を避ける。２０４６ＭＨｚクロックサイクル中、シフトレジスタは１回右シフトされ、データの価値がある１６のレジスタに対応するフィルタリング動作はこのマスタクロックの１６倍の速度のクロックを使用して完了されるように１５回循環シフトされる。サブブロック８０２およびサブブロック８０４を含むシフトレジスタは、偶数番号および奇数番号のデータサンプルに対応する。上部半分のサブブロック８０２は、１つの２．０４６ＭＨｚサイクル中処理され、下部、サブブロック８０４は次の２．０４６ＭＨｚサイクル中に処理される。この双対ブロック構造は、タップレジスタ６０８のレジスタ半分だけがどんな時にも加算器ツリー６１０に接続されるという事実を利用する。
【００３６】
回路８００内の２つのシフトレジスタの動作は下記のとおりである。偶数の２ＭＨｚのｆ_０クロック境界で、マルチプレクサ８０６は「Ａ」位置にあり、マルチプレクサ８１０は「Ａ」位置にあり、レジスタＧ１６はタップ重み８１４と乗算され、アキュムレータ８１２に記憶され、全「Ｇ」レジスタは右シフトする。レジスタＧ１６からのデータは次のブロックのレジスタＧ１に供給される。マルチプレクサ８０６は、そのとき「Ｂ」位置にあり、レジスタＧ２〜Ｇ１６の上部セット８０２のデータは、循環シフトされ、タップ重み８１４と乗算され、アキュムレータ８１２に累算される。奇数の２ＭＨｚのｆ０クロック境界で、乗算器８０８は「Ａ」位置にあり、乗算器８１０は「Ｂ」位置にあり、レジスタＨ１６はタップ重み８１４と乗算され、アキュムレータ８１２に記憶され、全「Ｈ」レジスタは右シフトする。レジスタＨ１６からのデータは次のブロックのレジスタＨ１（図示せず）に供給される。マルチプレクサ８０８はそのとき「Ｂ」位置にあり、レジスタＨ２〜Ｈ１６の下部セット８０４のデータは、循環シフトされ、タップ重み８１４と乗算され、アキュムレータ８１２に累算される。それからこの処理は繰り返す。
【００３７】
タップに対する重み値はシフトレジスタ８１４を通してシフト入力される。重み値がシフト入力されるので、重み値は、乗算器８１６で、アキュムレータ８１２への入力より前にマルチプレクサ８１０からの出力と結合される。重み値は＋／−１であるので、マルチプレクサ８１６は選択可能なインバータの役目を果たす。このシフトレジスタは長い３２段である。それはｆ０クロックサイクル当たり１６回シフトする。
【００３８】
図８に関して、フィルタの入力レートはおよそ２．０４６ＭＨｚであると仮定される。この入力レートに関しては、累算レートは、低コストの集積回路技術の能力の範囲内で適切であるおよそ３２．７３６ＭＨｚである。したがって、図８のブロック７０２の上部列（「１６タップフィルタ／アキュムレータ」と示される）として示されるタップフィルタ６０８の主処理は、各々がサイズｑ＋４ビットの６４のこのようなアキュムレータによって実行される。ｑ＝４の場合、これは、複雑さで２つの１６×１６の乗算器（アキュムレータの一部であるレジスタを含まない）に等しいおよそ５１２の全加算器に対応する。したがって、１つのＩおよび１つのＱの整合フィルタチャネルは、およそ４つの１６×１６の乗算器のゲートの複雑さ＋およそ１７５００の多数の記憶ビットのサイズ（４ビットのＩおよびＱ量子化）を有する。次に、この数は使用される整合フィルタチャネル数によって乗算される。もちろん、アキュムレータは高速レートで実行される場合、必要とされるゲート数はさらに減少することができる。
【００３９】
上記の例のための図８の６４のアキュムレータ７０２の出力は２．０４６ＭＨｚのレートでダンプされる。これらの信号は６４のレジスタのセットに入ることができ、再び４つのセットの１６のレジスタとして編成される。これらの動作はブロック７１２によって実行される。ダンプレートは３２．７３６ＭＨｚであるので、１６のレジスタの各グループの出力は、図９と同様な構造（１にセットされるタップ重みを有する）によって累算できる。４つのこのようなアキュムレータが必要とされる。これに続くことは、１６のタップアキュムレータと同様である４つのタップアキュムレータ７０６であり得るが、この装置の１／４のクロックレートを使用し、１６の代わりに長さ４のシフトレジスタを有する。したがって、加算を完了するのに必要なハードウェアが最初の６４のフィルタ／累算動作のセットを実行するのに必要なハードウェアよりも約１０％だけ大きいことに注目すべきである。１つのチップレベル整合フィルタ６０４だけが全てのこのようなＰＮレベル整合フィルタに役立つために使用される必要があることに注目。
【００４０】
本発明の他の実施形態では、整合フィルタは、高速フーリエ変換（ＦＦＴ）アルゴリズムを実行する回路によって実現されてもよい。この場合、捕捉回路４００のタップ付遅延線フィルタ４０８は高速畳み込みのためのＦＦＴ動作を実行する。ＦＦＴ回路がタップ付遅延線フィルタ６０８に取って代わると理解すべきである図６に関して、ＦＦＴ動作は、信号データ６０２および重みベクトル６１２で実行される。次に、２つは一緒に乗算され、この結果は、当業者にもまた理解されるように循環畳み込みを計算するために逆変換される。この一連の動作は各ＰＮフレームに対して実行されてもよく、生じるデータは、累算され、素子４１０、４１６、および４２０によって検出されてもよい。
【００４１】
循環畳み込みの代わりに、他の方式は「重なり加算」あるいは「重なりセーブ」動作を実行することにある。これらの動作は当業者に公知であり、より複雑な処理という犠牲を払って循環畳み込みを避ける。しかしながら、この他の方式は、改良された機能を生じ得る。他の高速畳み込み方法は当該技術にも存在する。例えば、１９８２年、ニューヨーク市のＳｐｒｉｎｇｅｒ‐Ｖｅｒｌａｇ社発行のＨ．Ｊ．Ｎｕｓｂａｕｍｅｒ著の「高速フーリエ変換および畳み込みアルゴリズム」で論議されているこれらの方法は本発明のフィルタ実装の代用でも利用されてもよい。
【００４２】
本発明のさらに他の実施形態では、捕捉回路４００の整合フィルタ４０８はループ４００の連続積分動作と交換されてもよい。整合フィルタ動作および連続積分動作の両方は線形時間不変フィルタリング機能であり、このような交換は複合機能の同一出力を生じ、十分正確な数値精度をとることは周知である。これらの動作の交換は、各動作を実行するために使用された正確な方法を左右するハードウェアの減少を生じ得る（例えば、ＦＦＴ整合フィルタ対タップ付遅延線合計回路網）。
【００４３】
さらにもう一つの実施形態では、２乗動作２０６および２１４は、この回路に伝送された累算信号から信号位相を除去する平方根動作あるいは他の非線形検出動作と取り換えられてもよい。
【００４４】
削減された複雑さの整合フィルタ
前述の議論では、整合フィルタ４０８は、ＧＰＳフレームの全てのＰＮチップに対応するサンプル値の各々（１０２３チップ、一般的にはチップ当たり２サンプルで２０４６個のサンプル値）を連続して計算した。しかしながら、整合フィルタの複雑さを減らし、本発明の長所をなお保持することができる。
【００４５】
整合フィルタ部の複雑さを減らす１つの方法は、出力を連続して供給する整合フィルタを使用することにあるが、出力の長さ（すなわち、インパルス応答持続時間）は全ＰＮシーケンスよりも小さい。一実施形態によれば、図６の整合フィルタ４０８は構造的に簡略化される。例えば、シフトレジスタ６１４は、全２０４５レジスタの代わりに１２７個のレジスタだけを使用でき、重み構造６１２は、全１０２３重みの代わりに６４の重みを使用できる。これは、１６倍だけ整合フィルタ４０８の複雑さの減少を生じる。本実施形態では、加算器ツリー６１０は、シフトレジスタおよび重み構造の減少されたスケールに合うようにも減少される。
【００４６】
この減少された構造複雑さの方法による整合フィルタは、出力データワード当たりの全積分時間は全ＰＮフレームよりも少ないので、削減されたシステム感度を生じる。しかしながら、このフィルタは、ＰＮフレーム毎に１回ピークを発生することが保証され、他の方法よりも優れている捕捉速度の性能もある。シフトレジスタ、重み構造、および明確に示されたこれら以外の整合フィルタ４０８の加算器ツリーのスケール減少は可能であり、適当に変更された性能特性を生じる。図７は、本発明の他の実施形態による削減された複雑さの整合フィルタを示している。整合フィルタシステム６４０は、ＰＮフレーム当たり可能な出力の何分の一かを生じるが、ＰＮフレーム長さと有効的に同じ整合フィルタの長さを有する。例えば、これは、ＰＮフレーム当たり２０４６の中の６４の連続クロックの各々に対する出力を生じるフィルタを構成するのに相当する。各出力は可能性のある擬似範囲を示している。
【００４７】
整合フィルタ６２０は、ＰＮフレーム長さに等しい長さを有する通常の整合フィルタ４０８と同じ感度を有する。しかしながら、このフィルタはフレーム当たり全出力数の何分の一かだけを生じるので、各フレーム当たりピークを発生するその確率はＰＮフレーム長さで割られた発生された出力数の比である。１００％確率の捕捉を得るために、発生された出力は、１ＰＮフレームに対応する時間オフセットの全範囲にわたり「段をつけられ」なければならない。例えば、上記に示された例に対しては、６４の出力がＰＮフレーム当たり２０４６クロックの全部の中から供給される場合、全ＰＮ範囲をカバーするのに必要な２０４６／６４あるいは３２ステップがある。この他の実施形態による整合フィルタは、上記に開示された減少された複雑さの整合フィルタ方法よりも感度において優れている。
【００４８】
整合フィルタシステム６４０は、ＰＮフレーム当たり可能な出力の部分集合を生じる整合フィルタ６２０を含んでいる。特に、図示された構造は、長さ１０２３のＰＮフレーム当たり３２の出力を発生する。下記の論議を明らかにするために、サンプルレートが、チップ当たり１サンプル、すなわち（標準位置決めサービスＧＰＳを使用するＣ／Ａコードに対して）１．０２３Ｍサンプル／秒であると仮定される。さらに明らかにするために、図７は、一度に３２のデータサンプルを処理できる単一整合フィルタ６２０を示している。このフィルタは、より大きい長さ、特に長さ１０２３の１つを有するフィルタを構成するようにループ積分器６３０で増大できる。
【００４９】
下記の論議において、シフトレジスタ６２２の素子および重み構造６２４が特定されるが典型的な値を特定の時間に割り当てられる図７の参照が行われる。時間０（ｔ＝０）で、レジスタＲ１〜Ｒ３２のデータサンプルは、それぞれｘ（３２）、ｘ（３１）、．．ｘ（１）であり、ここで、ｘ（１）は時間における第１の入力データサンプル、ｘ（２）は時間における第２のデータサンプルであり、以下同様である。ｔ＝０で、フィルタ構造６２０は、結果ｘ（１）ｗ１０２３＋ｘ（２）ｗ（１０２２）＋．．．＋ｘ（３１）ｗ（９９２）を生じる。同様に、時間ｔ＝１〜ｔ＝３１で、フィルタ重み６２４は同じままであるが、データは１桁シフトされ、同じ計算が生じる。次に、下記のデータは、整合フィルタから出力され、第１の３２のクロックサイクルの間ループ積分器６３０に記憶される（各ラインは１つの連続出力データサンプルを示している）。
【００５０】
ブロック１整合フィルタ計算

この時に、３２のサンプルが処理された後、重みは、そのときその元の値よりも小さい指数（すなわち、ｗ（９９１）．．．ｗ（９６０））を有する重みと取り換えられ、整合フィルタは次の３２のサンプルに対する結果を生じる（時間ｔ＝３２〜ｔ＝６３）。
【００５１】
ブロック２整合フィルタ計算

しかしながら、ループ積分器６３０の効果は、上記の２つのアレイの対応する行を一緒に加えることにあり、それによってその記憶レジスタ内に時間（ｔ＝３２からｔ＝６３）の各々に対する全結果を生じる。
【００５２】
ブロック２ループ積分器出力

この後のアレイの各行は、出力時間ｔ＝０、１，．．．３１に対応する長さ６４の整合フィルタに対して発生された各行と同じである。したがって、ループフィルタは、整合フィルタがより長い長さ整合フィルタの役目を果たすことができるように必要とされる機能を実行する。同様に、あらゆる付加的３２のサンプルの後、新しい重みのセットは前のセットよりも小さい値３２の指数とともに導入される。上記の解析は利用され、あらゆる付加的３２のサンプル後のループ積分器の出力は、いっそう長い整合フィルタのために生じる時間ｔ＝０〜ｔ＝３１のフィルタ出力を示している。３２のこのような期間の後、整合フィルタ６２０によって発生されたデータセットは下記のとおりである。
【００５３】
ブロック３２整合フィルタ計算

このデータは、動作を完了するために前のデータに付加される。ループ積分器６３０がこの最終ブロックで更新される度に、その内容は他のバッファに送ることができる。次の時間にループ積分器６３０は更新され、数フレームにわたって積分したくない場合、その最初の状態はセロにセットできる。
【００５４】
上記の例の方法に関連した１つの欠点は、ＰＮフレーム当たり１０２３の重みだけがあるのでサイズｗ（０）の重みが全然ないことである（サンプルレートはＰＮ長さに対応する場合）。しかしながら、ｗ（０）がｗ（１０２３）にセットされるならば、１０２４の適切なフィルタ長さは効率的に生成される。この方式はＰＮ信号の周期性を利用する。
【００５５】
上記の例と関連する第２の欠点は、ブロック３２の最後の行がｘ（１０２４）で開始することにある。しかしながら、この言葉は次のＰＮフレームに対してブロック１の第１の言葉であった場合、有利であるので、整合フィルタ出力の同じセットが各々のフレームに対して、モジュロフレーム長さ１０２３を計算された。ここで問題は３２が１０２３に均一に分割しないことにある。このピーク整列問題は、整列フィルタがブロック３２の最後の行を計算することを防止し、それをループ積分器６３０に加えることによって解決できる。これは、効率的にループ内の第３２番目の量を誤りのあるようにするので、３１の連続した整合フィルタ出力は有効である。整合フィルタ６２０では、重みｗ（１０２３），ｗ（１０２２）＋．．．＋ｗ（９９２）は、サイクル３２でよりもむしろブロック３２の開始に続く第３１番目のサイクルで重み構造６２４に単にロードされる。さらに、ループ積分器カウンタは今度もまたリセットされる。他の補正はそのいずれかが均一に１０２３に分割する長さ３１あるいは３３の整合フィルタを使用することにある。
【００５６】
いくつかの変動は図７の減少された整合フィルタ構造６４０に関して可能である。まず第一に、整合フィルタ６２０は、単一乗算器／アキュムレータだけを使用する図９の回路８００によって実行できる。さらに、フィルタ重みはシフトレジスタを介して供給されてもよい。この場合、上記の方法によって必要とされる動作の順序は、逐次順序ｗ（１０２３）、ｗ（１０２２），．．．，ｗ（１）の重みを単に供給することと一貫している。
【００５７】
より長い長さ（例えば、６４あるいは１２８）の整合フィルタを構成するように図８の２つあるいはそれ以上のフィルタ／アキュムレータを図７のアキュムレータと結合することもできる。実際は、ほとんどいかなる整合フィルタ構造も整合フィルタ６２０の簡単なタップ付遅延線構造６２２の代わりに使用できる。もちろん、いくつかの手段によって整合フィルタの出力の非隣接セットを計算できる。例えば、整合フィルタ６２０のシフトレジスタ６２０は、第４の整合フィルタ出力毎に供給するために各整合フィルタ計算当たり４回シフトできる。
【００５８】
ＧＰＳ受信機
図１０は、本発明の一実施形態による従来のＧＰＳ受信機９００の捕捉回路４００の実現を示している。ＧＰＳ信号は、ＧＰＳアンテナ９０２によって受信され、入力回路９０４を通ってＧＰＳ受信機９００に入力される。受信ＧＰＳ信号内のＰＮコードは、図４〜８に関して前述された動作に従って外部プロセッサとともに回路４００ａで得られ、追跡される。捕捉４００ａの出力は、信号が受信された各ＧＰＳ衛星から受信された信号に対応する擬似範囲データ９０８を含む。各衛星は、入力回路９０４によって受信され、回路４００ｂによって復調される天体位置表データも送信する。プロセッサ９１０は、天体位置表データおよび擬似範囲データを処理し、受信機の位置を決定する。プロセッサ９１０の出力は、ユニットの位置を図形であるいは構成上表示する表示装置９１２のような入出力装置を駆動する。この構成では、図４の回路は、プロセッサ９１０とともに捕捉機能およびトラッキング機能の両方を実行する。
【００５９】
図１１は、本発明の他の実施形態によるＧＰＳ受信機１０００の捕捉回路の実現を示している。ＧＰＳ受信機１０００は、結合ＧＰＳ・通信受信機送信機である。受信機１０００は、捕捉回路４００および通信トランシーバ部１０２０を含むＧＰＳ受信機段を含む。ＧＰＳ信号は、ＧＰＳアンテナ１００２を通して受信され、いろいろの受信衛星に対するＰＮコードを得る捕捉回路４００に入力される。捕捉回路４００によって発生された擬似範囲データは、トランシーバ１０２０によって送信するためにプロセッサ１０１２によって処理される。トランシーバ１０２０は、通信アンテナ１００４および受信機１０００へおよび通信アンテナ１００４および受信機１０００から通信信号（一般的にはＲＦ）を経路選択する送受信機スイッチ（またはデュプレクサ）を含む。受信通信信号は、通信受信機１０１０に入力され、処理するためにプロセッサ１０１２に送られる。プロセッサ１０１２から送信される通信信号は、変調器１０１４および周波数変換器１０１６に伝搬される。電力増幅器１０１８は、信号の利得を基地局１００６に送信するための適切なレベルに増加する。受信機１０００の結合ＧＰＳ／通信システムでは、捕捉回路４００によって発生された擬似範囲データは、通信リンクを介して基地局１００６に送信される。次に、基地局１００６は、遠隔受信機からの擬似範囲データおよびそれ自身のＧＰＳ受信機あるいはこのような他のデータ源から受信された天体位置表データに基づいて受信機１０００の位置を決定する。次に、位置データは、ＧＰＳ受信機１０００あるいは他の遠隔位置に送り返すことができる。受信機１０００と基地局１００６との間の通信リンクは、直接リンクあるいはセルラ電話リンクを含む多数のいろいろの実施形態で実現される。
【００６０】
レジスタカウントを減少する方法
ＧＰＳ捕捉回路全ての前述の例は、入来データを記憶するために別個のシフトレジスタを必要とする各々（例えば図２の捕捉回路２００）と並列の複数の整合フィルタを実現した。これらの回路に対して、多数のチャネル、例えば８つのチャネルが並列に実現される場合、レジスタ数は大きくなり、システムの全ゲートカウントを支配してもよい。さらに、多数のレジスタに関連したかなりの電力ドレインがあってもよい。本発明の一実施形態では、入力ＧＰＳ信号データを保持するＧＰＳ捕捉回路は入力段で単一シフトレジスタを利用する。
【００６１】
複数の整合フィルタチャネルが複数のシフトレジスタを従来必要とする理由は、ドップラーキャリア補正およびドップラー時間補正（すなわち、サンプルクロック変動）を実行する条件が１つのチャネルから次のチャネルに変わることである。したがって、ドップラーキャリア補正は入来データで実行される場合、Ｎ個のチャネルに対するＮ個の異なるドップラーに対応するＮ個の新しいデータストリームが発生される。同様に、信号の変化するチップレートを追跡するために、データを保持するシフトレジスタに供給されるクロックは、特別のチャネルに関連したドップラーによって要求されたクロックに従って変更される。さらに、これは、別個のシフトレジスタが各チャネルのためのデータを保持するために使用されるべきであることを従来は意味していた。
【００６２】
本発明の１つの実施形態は、整合フィルタ後のキャリア補正の利用とともに、規則的に（例えば、ＰＮフレーム毎に１回、あるいはミリ秒毎に１回）整合フィルタ重みを変えることによって変動キャリアを補償する。したがって、本実施形態は、別個のシフトレジスタを使用する要件を除去する。有効なサンプリング時間を変える方法は、整合フィルタ動作後データ信号の再サンプリングを行うとともに規則的に整合フィルタの重みを再び変えることにある。
【００６３】
図１２は、本発明の一実施形態による減少レジスタＧＰＳ捕捉回路のブロック図である。回路１１００では、入力データは単一データシフトレジスタ１１０２に供給される。入力シフトレジスタのサイズは、一般的にはチップ当たりのサンプル数によって決まる長さ１０２３あるいは２０４６のものである。シフトレジスタ１１０２の出力は、Ｎ個の整合フィルタチャネル１１０４、１１０６、．．．１１０８に並列に供給される。第１の整合フィルタチャネル１１０４を含む回路は詳細に示されている。しかしながら、Ｎ個の整合フィルタチャネルは同一の回路を含むことを理解すべきである。各チャネルは、キャリア係数値１１１２のための記憶装置およびＰＮ係数値１１１４のための記憶装置を含んでいる。キャリア係数はキャリア重み付け回路に入力される。同様に、ＰＮ係数はＰＮ重み付け回路１１２０に入力される。次に、重み付けられたキャリアおよびＰＮ係数は加算回路網１１２２で結合される。
【００６４】
シフトレジスタ１１０２からのデータは、その各々がＰＮ係数および周波数係数の両方のための重み付けを結合するＮ個の整合フィルタ回路網を通して伝搬される。この配置の目的は、入力信号の単一ＰＮフレームが式ｓ（ｔ）＝Ｐ（ｔ−ｄ）ｅｘｐ（ｊ２πｆｔ）である場合、ここで、Ｐ（ｔ）は長さ１０２３チップのＰＮシーケンスであり、ｆは残留ドップラー周波数、およびｄは相対遅延である、この信号に整合されたフィルタは時間がひっくり返されることを除いてｓ（ｔ）と同じであるインパルス応答を有することにある。この重み付け関数は２つの部分に分割でき、一方はＰＮシーケンスＰ（ｔ−ｄ）に対応し、他方はキャリア重み付け関数ｅｘｐ（ｊ２πｆｔ）に対応し、ｔは、０からフィルタインパルス応答長さ（一般的には１ミリ秒）までの範囲に及ぶ。ｆおよびｄがチャネル毎に変わり、時間に対してもゆっくりと変わるので、これらの重み付け関数は規則的に更新されねばならない。大部分の場合、ミリ秒毎に１回の更新（ＰＮフレーム）は、キャリア周波数で非常に小さい変化（一般的には１Ｈｚよりも小さい）があり、１ミリ秒期間にＰＮ位相で非常に小さい変化（０．００３チップよりも小さい）があるので、適切であるよりも大きい。
【００６５】
キャリア重み付け回路１１１８およびＰＮ重み付け回路１１２０の動作は図１３でより詳細に示されている。図１２および図１３に使用された結合「ｗ」および「ｃ」のフィルタ係数は、ベースバンドでなく周波数ｆでフィルタ伝達関数に対応する。したがって、整合フィルタから出るデータもベースバンドにない。したがって、整合フィルタ（例えば、図４の遅延線積分器）からの連続ＰＮフレームが連続して一緒に加えられるべきである場合、整合フィルタを出る信号のキャリア周波数は、位相が１フレームから次のフレームまで並ぶように補償されねばならない。この補償は、図１２のチャネル１の出力で乗算器１１２４によって実行される。最も一般的な形態では、乗算器１１２４に供給するローカル発振器１１１６は、単にｅｘｐ（−ｊ２πｆｔ）であり、ｆは、補正されるドップラーであり、ｔは連続的に増加する時間である。次に、これは、フィルタ出力の信号を０周波数にダウン変換し、フレームをフレーム積分によって可能にする。
【００６６】
フレーム加算に対する連続フレームの目的のために、回路１１００のキャリア位相合成器１１１６を連続して実行する必要がなく、その代わりに１位相は全フレームのために使用できる。次に、この位相は、フレーム当たりの累算ドップラー位相量、すなわち２πｆＴｆ、ここで、Ｔｆはフレーム持続時間（１ミリ秒）によって次のフレーム間増加されねばならない。この方式はキャリア位相合成器１１１６の動作の速度を減らす。この周波数変換に続く整合フィルタからの隣接サンプルは、この場合、わずかに異なる位相、すなわち２πｆＴｃ（ここでは、Ｔｃはチップ持続時間である）を有する。通常、ＧＰＳ衛星に関連する小さいドップラー誤差（一般的には３５００Ｈｚよりも小さい）は、とるに足りないこの位相差（１度よりも小さい）を生じる。
【００６７】
キャリア位相合成器１１１６の出力はディジタルリサンプラ回路１１２６に供給される。この回路は、±１／２サンプルの範囲にわたって入力信号を遅延できる可変遅延線の役目を果たす。これは、そのどちらかの側の最も近いの２つのサンプル時間の時間に対する所望のサンプル時間の時間差に比例して２つの隣接サンプルを単に重み付ける線形補間によって最も簡単な方法で行われてもよい。線形補間は信号スペクトルのロールオフを生じる。しかしながら、これは、例えば、図１３のチップ整合フィルタ１２０２の一部として整合フィルタより前に置かれる等化フィルタによって補償できる。１／２サンプルよりも多い遅延が必要である場合、これは、図１２に示されるように、「進み／遅れコマンド」を介して記憶装置１１１４に記憶されたＰＮ係数を単に循環シフト（前方あるいは後方）し、次にリサンプラ回路の細かい補間を調整することによって行われる。ＰＮ係数をこのように更新することは、ＧＰＳ衛星に関連した比較的わずかな時間（一般的には２７００ｎｓｅｃ／ｓｅｃ）により毎秒３回よりも少なく要求される比較的たまの動作である。全ての上記の動作の制御は、従来のマイクロコントローラあるいはマイクロプロセッサ１１１０によって回路１１００で実行されてもよい。
【００６８】
図１３は、いかにＰＮおよびキャリア周波数の別個の重み付けが本発明の実施形態によって実行され得るかの例を示している。整合フィルタ１２００は重み付けされたタップ付遅延線構造を使用する。同相あるいは直角位相のデータ入力は、個別のチップの時間波形に整合されるチップ整合フィルタ１２０２に入力される。次に、チップ整合フィルタからの出力はダウンサンプラ１２０４のチップ毎の２つのサンプルにダウンサンプルされる。次に、ダウンサンプルされる信号は、擬似信号パターンの実際のパターンに整合されるタップ付遅延線フィルタに供給される。「ｗ」係数１２０６タップ付フィルタはＰＮ係数に対応する係数であり、「ｃ」係数１２０８はキャリア周波数に対応する係数である。次に、重み付け信号からの出力を発生するように加算ツリー１２１０で結合される。図１３の回路は図６に示された簡単な実施形態の修正を示している。しかしながら、回路１２００の重み付け方法は、図７、図８および図９の整合フィルタ構造のようないろいろの有効な整合フィルタ構造で同様に使用されてもよい。
【００６９】
理解できるように、図１３の重みを結合することができる。すなわち、ｗおよびｃは、重みｄ１＝ｗ１×ｃ１，ｄ２＝ｗ２×ｃ２等を生じるように結合されてもよい。このような結合は２つの乗算動作を避ける。しかしながら、回路１２００に示された配置はこの方式よりも優れたいくつかの長所を有する。まず第一に、多数の場合、ＰＮ係数ｗは完全に実数である、すなわち、この係数は直角分を有する。したがって、図１３では、ｗ係数は、１０２３ワードの記憶および出力同相点あるいは直角位相点毎に１０２３回の乗算だけを必要とする。複素数である周波数ｃは、同相分および直角分の両方を有する。したがって、この係数は、最大２０４６ワードの記憶を必要としてもよいし、出力点同相あるいは直角位相点毎に４０９２回の乗算および２０４８回の加算も必要とする。ｃ係数の多数の連続値が同一、例えば１６であることを必要とされる場合、この大量の周波数係数記憶は劇的に減少することができる。これは、ドップラー補正は数ｋＨｚで通常非常に小さいので、これは多数の場合に行われてもよく、連続係数で重み付けられたサンプル間の有効空間は約１ＭＨｚである。したがって、連続周波数係数は、約０．００３最大の位相変化、あるいは位相が１度に対応する。行の１６の周波数係数が同一である場合、この場合に対する最大位相誤差は、０．０９ｄＢ未満だけ信号エネルギーの損失を生じる約８度である。
【００７０】
大部分の場合、ＧＰＳのためのドップラーは秒毎に３つのチップを超えないので、ＰＮ重みｗはめったに更新される必要がない。しかしながら、ドップラーは秒毎に約１Ｈｚで変えることができるので、キャリアドップラー重みｃは、よりしばしば秒毎に約１００回更新される必要がある。重みはこの更新処理中に分散されるので、更新処理は信号エネルギーの若干損失を生じる（高価な二重バッファが使用されない場合）。ＰＮ重みよりも多数の小さいドップラー重みがあるので（行の１６個のドップラー重みは同一であると仮定する）、外乱の持続期間（すなわち、キャリア係数記憶装置１１１２への新しいデータのロード）は、図１３に示されるように重み手順を分離することによって最小にされる。
【００７１】
いくつかのＧＰＳ受信機では、不十分に制御された基準局部発振器により非常に大きい周波数およびサンプリングレート誤差がある。例えば、１００万当たり１０部品（ＰＰＭ）水晶発振器が使用される場合、約１５７５０Ｈｚの周波数誤差が全てのチャネルに対してある（非常に小さいドップラー周波数誤差を無視する）、同様に秒当たり１０マイクロ秒のサンプリング時間誤差が生じる。図１２および図１３の回路１１００および１２００のそれぞれはこのような大きな周波数誤差を調整できるが、このような大きな周波数誤差がシステム性能および／または複雑さに期待に反する影響を及ぼすことが前述の論議から推定できる。これは、特に同一である多数の連続周波数重みがあることが望まれる場合である。全てのチャネルに共通である（すなわち、共通モードである）この種の大きな周波数誤差は、図１２の整合フィルタより前（例えば、データシフトレジスタ前あるいはそれの直後）単一ディジタル周波数変換回路を使用することによって容易に補償できる。サンプリング時間誤差はなお比較的に小さいので、この誤差は同様な方法で別々に補償される必要がない。
【００７２】
本発明の方法および装置はＧＰＳ衛星に関して記載されたけれども、教示がプセドライト（ｐｓｅｕｄｏｌｉｔｅ）あるいは衛星およびプセドライトの組み合わせを利用する位置決めシステムに同様に応用可能であることが理解される。プセドライトは、一般にＧＰＳ時間と同期化されるＬバンドキャリア信号で変調されたＰＮコード（ＧＰＳ信号と同様である）を放送する地上基地送信機である。プセドライトは、軌道飛行している衛星からのＧＰＳ信号はトンネル、鉱山、建物あるいは他の閉鎖領域のような利用できないかもしれない状況で役に立つ。ここに使用されているような用語「衛星」はプセドライトあるいはプセドライトの均等物を含むことを意図され、ここに使用されているような用語ＧＰＳ信号は、プセドライトあるいはプセドライトの均等物からのＧＰＳ状信号を含むように意図されている。
【００７３】
前述の論議において、本発明は、米国のグローバルポジショニング衛星（ＧＰＳ）システムの応用に関して記載された。しかしながら、これらの方法がロシアグロナスシステムのような同じ衛星ポジショニングシステムに同様に応用可能であることは明白であるべきである。ここに使用される用語「ＧＰＳ」は、ロシアグロナスシステムを含むこのような他の衛星ポジショニングシステムを含む。用語「ＧＰＳ信号」は他の衛星ポジショニングシステムからの信号を含む。
【００７４】
前述において、高速捕捉、高感度捕捉回路を通るＧＰＳ信号を受信するシステムは記載された。本発明は特定の典型的な実施形態に関して記載されたけれども、いろいろの修正および変更は、クレームに記載されているような本発明のより広い精神および範囲から逸脱しないでこれらの実施形態になさていることは明白だ。したがって、明細書および図面は、限定的な意味よりもむしろ例示的であるみなされるべきである。
【図面の簡単な説明】
【図１】 先行技術によるグローバルポジショニングシステム相関器回路を示すブロック図である。
【図２】 本発明の１実施形態によるグローバルポジショニングシステムの獲得回路を示すブロック図である。
【図３】 図２の獲回路の様々な処理ステージにおける信号の波形の図である。
【図４】 本発明のある代替実施形態による、追跡機能をも実行するグローバルポジショニングシステム獲得回路を示すブロック図である。
【図５】 図４の獲得回路の様々な処理ステージにおける信号の波形の図である。
【図６】 本発明の１実施形態による、図４の獲得回路によって利用される整合フィルタを示すブロック図である。
【図７】 ＰＮフレーム１つ当たりの可能な出力から成るサブ集合が発生される本発明のある代替実施形態による、図４の獲得回路によって利用される整合フィルタを示す図である。
【図８】 本発明の１実施形態による、図６の整合フィルタの最も複雑な部分を示す代替図である。
【図９】 本発明の代替実施形態による、図８の整合フィルタのある構成部品の詳細な図である。
【図１０】 本発明の１実施形態による獲得と追跡の動作を実現するグローバルポジショニングシステムを示すブロック図である。
【図１１】 本発明の代替実施形態による獲得回路を実現する遠隔グローバルポジショニングシステムのブロック図である。
【図１２】 本発明の１実施形態による、低レジスタカウント値を特徴とするグローバルポジショニングシステムの獲得回路を示すブロック図である。
【図１３】 本発明の１実施形態による、図１２の獲得回路によって利用される整合フィルタを示すブロック図である。
【符号の説明】
２０１ チャネル１
２０２ Ｉ／Ｑ入力信号
２０４ ＰＮ整合フィルタ
２０６ 絶対値２乗回路
２０８ 加算回路
２１０ 遅延線積分器
２１１ 遅延線（遅延＝１ＰＮフレーム）
２１２ ゲート
２１４ 閾値の比較

Claims (6)

1. 整合フィルタ回路であって、ＧＰＳ（グローバルポジショニングシステム）信号のサンプルを受信するように動作可能な入力と、
   複数のタップされた遅延出力を有し、前記入力に結合されたデータシフトレジスタと、
   各々が前記データシフトレジスタの前記複数のタップされた遅延出力に結合された複数の整合フィルタチャネルであって、各整合フィルタチャネルは、ＧＰＳ信号の前記サンプルに関して個々の整合フィルタリング操作を実行するとともに、各整合フィルタチャネルは個々の出力を提供する複数の整合フィルタチャネルと、を具備し、
   各整合フィルタチャネルはさらに、整合フィルタ重みとして、疑似ランダム系列に対応する第１組の重み付き係数と、キャリア周波数系列に対応する第２組の重み付き係数を提供するように動作可能な整合フィルタを具備する整合フィルタ回路。
2. 前記データシフトレジスタの長さは、前記複数の整合フィルタチャネルにおける各整合フィルタの長さに対応する請求項１に記載の整合フィルタ回路。
3. 前記複数の整合フィルタチャネルの各整合フィルタチャネルはさらに、
   所定の時間に渡って前記第２組の重み付き係数の１つまたはそれ以上の重み付き係数を変更すべく動作可能な第1の回路と、
   前記整合フィルタリング動作に続いてＧＰＳ信号の前記サンプルに対するキャリア補正を適用すべく補正可能な第２の回路と、を具備する請求項１に記載の整合フィルタ回路。
4. 前記データシフトレジスタは多元ビットシフトレジスタであり、入力量子化をもつ同相及び直交成分をシフトすることが可能である請求項１に記載の整合フィルタ回路。
5. グローバルポジショニングシステム信号を獲得及び追跡する方法であって、
   グローバルポジショニングシステム信号のサンプルを受信し、
   シフトレジスタの複数のタップされた遅延出力を介して、グローバルポジショニングシステム（ＧＰＳ）の前記サンプルを複数の整合フィルタチャネルに供給し、
   前記複数の整合フィルタの各整合フィルタチャネルにおける整合フィルタ重みとして、疑似ランダム系列に対応する第1組の重み付き係数と、キャリア周波数系列に対応する第２組の重み付き係数を提供すること、を具備する方法。
6. 前記シフトレジスタの長さは、前記複数の整合フィルタチャネルにおける各整合フィルタの長さに対応する請求項５に記載の方法。

Images