JP4421273B2 - 高周波減衰器 - Google Patents

高周波減衰器 Download PDF

Info

Publication number
JP4421273B2
JP4421273B2 JP2003402487A JP2003402487A JP4421273B2 JP 4421273 B2 JP4421273 B2 JP 4421273B2 JP 2003402487 A JP2003402487 A JP 2003402487A JP 2003402487 A JP2003402487 A JP 2003402487A JP 4421273 B2 JP4421273 B2 JP 4421273B2
Authority
JP
Japan
Prior art keywords
phase shifter
signal
control signal
phase
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003402487A
Other languages
English (en)
Other versions
JP2005167533A (ja
Inventor
範行 加賀屋
雅樹 須藤
貴 内田
壽雄 ▲たか▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2003402487A priority Critical patent/JP4421273B2/ja
Publication of JP2005167533A publication Critical patent/JP2005167533A/ja
Application granted granted Critical
Publication of JP4421273B2 publication Critical patent/JP4421273B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Networks Using Active Elements (AREA)

Description

本発明は、通信機器に用いられる減衰器に関し、特にVHF帯、UHF帯の高周波信号を可変減衰して出力する高周波減衰器に関するものである。
従来から通信機には、信号を制御信号により振幅を可変する減衰器が用いられている。
例えば、図4に示すように、PINダイオードを用いた減衰器が知られており、PINダイオード40は、このダイオードに流れる電流により高周波抵抗(直列抵抗)が変化するため、この特性を利用して可変減衰器を成している。
また、図5に示すように、FETを用いた減衰器が知られており、GaAs(ガリウム・ヒ素)等のFET50は、制御電圧によりFET65のゲート、ソース間電圧の抵抗値が変化するため、この特性を利用して可変減衰器を成している。
また、2つのハイブリッドトランス間に、可変抵抗器を接続し、可変抵抗器の抵抗値を変化させることにより減衰量を変化させる高周波用可変減衰器がある。(引用文献1参照)
特開平09−238004号公報
しかしながら、従来のPINダイオードを用いた可変減衰器では、PINダイオードに数百KHz以上の制御信号使用できないという問題点があり、また、GaAsFETを用いた可変減衰器では、振幅を可変させる場合に移相も変化してしまうという問題点があった。
本発明は、上記従来技術の課題に鑑み為されたものであり、振幅を可変にする制御信号を数十MHzまで使用可能であり、移相変化量の少ない高周波可変減衰器を提供することにある。
本発明の高周波可変減衰器は、入力信号の高周波信号を90°分配する2分配器と、当該分配器の0°出力信号を位相制御する第1の移相器と、分配器の90°出力信号を位相制御する第2の位相器と、第1の移相器の出力信号と第2の移相器の出力信号とを合成する合成器とから構成され、第1の移相器と第2の移相器とは、単一の制御信号で制御され、第1の移相器に制御信号を供給するための非反転増幅回路と、第2の移相器には第1の移相器の制御信号を反転させた制御信号を供給するための差動増幅回路と、第1の移相器への制御信号と第2の移相器への制御信号との遅延差を補償する遅延回路とを有することを特徴とするものである。
本発明による高周波減衰器によれば、単一の数十MHzの制御信号を用いて減衰制御が可能となり、また、移相変化量が少ない高周波減衰器を簡単な回路構成で実現することができるという効果を奏する。
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る高周波減衰器の構成について図1を用いて説明する。図1は、本発明の高周波減衰器の構成図である。
図1において、1は高周波信号を入力端子であり、2は入力端子1に入力された高周波信号を90度分配する90度分配器、3は90度分配器で分配された高周波信号を合成する合成器、4は合成器30で合成された高周波信号を出力する出力端子である。
また、9、10、11、12はそれぞれ直流阻止及び高周波パスのコンデンサであり、13、14、15、16はそれぞれ容量可変のバリキャップダイオードであり、17、18、19、20はそれぞれ直流印加及び高周波阻止のチョークコイルである。
また、5及び6は数十MHzまで減衰制御可能な移相器の機能を果たす3dBカプラであり、3dBカプラ5、6それぞれは、制御信号(制御電圧)Vcontにより位相を変化させる移相器である。
また、7及び8はオペアンプであり、7はボルテージフォロア回路(非反転増幅回路)、8は差動増幅回路である。
上記差動増幅回路8は、23、24、25の抵抗とで構成され、制御信号Vcontを反転した制御信号を出力する。
また、差動増幅回路8はボルテージ・フォロア回路7に比べて動作の遅延時間が多いため、ボルテージ・フォロワ回路(非反転増幅回路)7には、遅延時間を補正するために、21の時定数調整抵抗と22の時定数調整コンデンサとで構成する時定数回路が設けられている。
次に、図2及び図3を用いて、本発明の高周波減衰器の動作について説明する。
図2は、本発明の移相器5及び6の特性を示す特性図であり、また、図3は、本発明の高周波減衰器から出力される合成信号を示す図である。
まず、移相器5は、差動増幅回路8の遅延時間を補正する時定数回路及びボルテージ・フォロア回路7を介して制御信号(制御電圧)Vcont(V1<V0<V2)により、位相がP1からP2に変化した信号30を合成器3に出力する。
また、移相器6は、差動増幅器8で上記ボルテージフォロワ回路7が出力する制御信号を反転した制御信号Vcont(V1<V0<V2)により、位相がP2からP1に変換した信号31を合成器3に出力する。
この時の移相器5、6から出力信号の振幅は、同図から明らかなように定振幅の信号が出力される。
図5に示すように、90度分配器1で直交分配された入力信号は移相器5、6に入力され、移相器5からの出力信号は制御電圧により30のP1、P0、P2の信号、すなわち、電圧V1による出力信号30のP1、電圧V0による出力信号30のP0、電圧V2による出力信号30のP2が出力され、また、移相器6からの出力信号は上記移相器5に入力する制御電圧を反転した制御電圧により31のP2、P0、P1の信号、すなわち、電圧V1による出力信号31のP2、電圧V0による出力信号31のP0、電圧V2による出力信号31のP1が出力される。
この移相器5及び移相器6からの出力信号30及び31が合成器3で合成されると、制御電圧V1の時には合成出力信号32が出力され、また、制御電圧V0の時には合成出力信号33が出力され、また、制御信号V2の時には合成出力信号34が出力端子4から出力される。
すなわち、90度分配器2で直交分配された入力信号は、移相器5にボルテージ・フォロワ回路7からの制御電圧の入力及び移相器6に差動増幅器8で反転された制御電圧の入力により、それぞれの移相器5、6から位相がP0、P1、P2に変化した出力信号に変換されて合成器3に入力され、合成器3で合成された後には振幅が変化するが位相は変化しない合成信号が出力される。
本発明に係る高周波減衰器の構成を示す回路図である。 本発明の高周波減衰器の移相器の特性を示す特性図 本発明の動作を説明するための図である 従来のPINダイオードを用いた波減衰器の構成を示す回路図である。 従来のFETを用いた減衰器の構成を示す回路図である。
符号の説明
1…入力端子
2…90度分配器
3…合成器
4…出力端子
5、6…3dBカプラ
7、8…オペアンプ
9、10、11、12…コンデンサ
13、14、15、16…バリキャップダイオード
17、18、19、20…チョークコイル
21…時定数調整抵抗
22…時定数調整コンデンサ
23、24、25…抵抗

Claims (2)

  1. 入力信号の高周波信号を90°分配する2分配器と、当該分配器の0°出力信号を位相制御する第1の移相器と、前記分配器の90°出力信号を位相制御する第2の位相器と、前記第1の移相器の出力信号と前記第2の移相器の出力信号とを合成する合成器とから構成される高周波減衰器であって、
    前記第1の移相器と前記第2の移相器とは、単一の制御信号で制御され、
    前記第1の移相器に移相量が制御信号に比例した制御信号を供給するための非反転増幅回路と、
    前記第2の移相器に移相量が制御信号に反比例した制御信号を供給するための差動増幅回路と、
    前記第1の移相器への制御信号と前記第2の移相器への制御信号との遅延差を補償する遅延回路とを有することを特徴とする高周波減衰器。
  2. 前記遅延回路が抵抗とコンデンサとで構成されたことを特徴とする請求項1記載の高周波減衰器。
JP2003402487A 2003-12-02 2003-12-02 高周波減衰器 Expired - Fee Related JP4421273B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003402487A JP4421273B2 (ja) 2003-12-02 2003-12-02 高周波減衰器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003402487A JP4421273B2 (ja) 2003-12-02 2003-12-02 高周波減衰器

Publications (2)

Publication Number Publication Date
JP2005167533A JP2005167533A (ja) 2005-06-23
JP4421273B2 true JP4421273B2 (ja) 2010-02-24

Family

ID=34726035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003402487A Expired - Fee Related JP4421273B2 (ja) 2003-12-02 2003-12-02 高周波減衰器

Country Status (1)

Country Link
JP (1) JP4421273B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008054092A (ja) * 2006-08-25 2008-03-06 Oki Electric Ind Co Ltd 可変容量回路とこれを用いた電圧制御発振回路

Also Published As

Publication number Publication date
JP2005167533A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
US9397617B2 (en) Multi-broadband Doherty power amplifier
US4283684A (en) Non-linearity compensating circuit for high-frequency amplifiers
JP3041806B2 (ja) Fetのソース‐ドレイン伝導路を使用した非線形性発生器
JP4627457B2 (ja) 増幅器
US6519374B1 (en) Predistortion arrangement using mixers in nonlinear electro-optical applications
US4588958A (en) Adjustable reflective predistortion circuit
JPH03187601A (ja) 抵抗性結合器および分圧器を有する先行歪ませ等化器
CA2064327C (en) Broadband phase shifter and vector modulator
US20120242405A1 (en) Frequency-Desensitizer for Broadband Predistortion Linearizers
JPH05251996A (ja) 歪み線形化回路、及び歪み線形化器を備えた衛星
CN109039288B (zh) 可调增益均衡器
US5939920A (en) Method and apparatus which adds distortion to a signal to compensate for distortion added at a later stage by a nonlinear element
US7525468B2 (en) Variable passive components with high resolution value selection and control
CN111988003A (zh) 一种适用于twta和sspa的模拟预失真器通用结构
GB2393866A (en) A class F Doherty amplifier using PHEMTs
JPH10256809A (ja) 電子同調型有極フィルタ
US5939918A (en) Electronic phase shifter
JP4421273B2 (ja) 高周波減衰器
JP2012142840A (ja) 歪み補償回路装置
JP2019033473A (ja) 増幅器回路及び方法
JP2003264403A (ja) マイクロ波移相器
JP4417666B2 (ja) 群遅延時間調整器
KR960706712A (ko) 한계 확장의 FM 복조기 및 상기 FM 복조기를 포함하는 수신기(FM demodulator with threshold extension and receiver comprising such an FM demodulator)
JPH0251287B2 (ja)
JPH03258008A (ja) 位相温度補償型高周波増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4421273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees