JP4408565B2 - 二段ｂｐｓｇ堆積プロセス - Google Patents
二段ｂｐｓｇ堆積プロセス Download PDFInfo
- Publication number
- JP4408565B2 JP4408565B2 JP2000547651A JP2000547651A JP4408565B2 JP 4408565 B2 JP4408565 B2 JP 4408565B2 JP 2000547651 A JP2000547651 A JP 2000547651A JP 2000547651 A JP2000547651 A JP 2000547651A JP 4408565 B2 JP4408565 B2 JP 4408565B2
- Authority
- JP
- Japan
- Prior art keywords
- bpsg
- gas
- chamber
- layer
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000005380 borophosphosilicate glass Substances 0.000 title claims description 98
- 238000005137 deposition process Methods 0.000 title description 31
- 238000000034 method Methods 0.000 claims description 156
- 239000002019 doping agent Substances 0.000 claims description 71
- 238000000151 deposition Methods 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 50
- 230000008021 deposition Effects 0.000 claims description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 42
- 239000010703 silicon Substances 0.000 claims description 42
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 12
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 239000007800 oxidant agent Substances 0.000 claims 5
- 230000001590 oxidative effect Effects 0.000 claims 3
- 230000008569 process Effects 0.000 description 133
- 239000007789 gas Substances 0.000 description 102
- 239000010410 layer Substances 0.000 description 97
- 235000012431 wafers Nutrition 0.000 description 33
- 239000010409 thin film Substances 0.000 description 32
- 239000010408 film Substances 0.000 description 25
- 239000011521 glass Substances 0.000 description 22
- 238000005229 chemical vapour deposition Methods 0.000 description 21
- 230000002950 deficient Effects 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 238000002156 mixing Methods 0.000 description 15
- 239000012159 carrier gas Substances 0.000 description 12
- 239000007788 liquid Substances 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- DQWPFSLDHJDLRL-UHFFFAOYSA-N triethyl phosphate Chemical compound CCOP(=O)(OCC)OCC DQWPFSLDHJDLRL-UHFFFAOYSA-N 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000004590 computer program Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- AJSTXXYNEIHPMD-UHFFFAOYSA-N triethyl borate Chemical compound CCOB(OCC)OCC AJSTXXYNEIHPMD-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000005086 pumping Methods 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 238000010926 purge Methods 0.000 description 3
- 239000003570 air Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000012295 chemical reaction liquid Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000012705 liquid precursor Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- BNGXYYYYKUGPPF-UHFFFAOYSA-M (3-methylphenyl)methyl-triphenylphosphanium;chloride Chemical compound [Cl-].CC1=CC=CC(C[P+](C=2C=CC=CC=2)(C=2C=CC=CC=2)C=2C=CC=CC=2)=C1 BNGXYYYYKUGPPF-UHFFFAOYSA-M 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 1
- LOPFACFYGZXPRZ-UHFFFAOYSA-N [Si].[As] Chemical compound [Si].[As] LOPFACFYGZXPRZ-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的には、半導体集積回路（「ＩＣ」）を製造するのにふさわしい製造プロセス、さらに具体的に言えば、二段ＢＰＳＧ（borophosphosilicate glass）堆積プロセスと、関連装置に関する。
【０００２】
【従来の技術】
関連出願の相互参照
本願は、「ドーパント・バイパスを備えた減圧化学蒸着システム」と題する関連出願第０９／０７５，５６１号（アトーニイ・ドケット第ＡＭ２５９０２／Ｔ２７０号）と同一日付けで出願されている。この出願の開示は、あらゆる目的で、そっくりそのまま、ここに組み入れる。
【０００３】
集積回路の一連の製造には、いくつかのパターン化プロセスが含まれることがおおい。これらのパターン化プロセスは、パターン化金属またはポリシリコン層などの導体層を画成するか、あるいは、トレンチなどの隔離構造体を画成する。多くの場合に、これらのトレンチには、絶縁体すなわち誘電体が埋込まれる。この絶縁体は、いくつかの働きをすることができる。この絶縁体は、ＩＣの領域を互いに電気的に絶縁する働きをし、さらに、このトランチの表面を電気的に不活性化することもできる。この絶縁体はまた、一般に、半導体の次の層を構築する基礎も提供する。
【０００４】
基板をパターン化した後では、絶縁体は平坦でない。このようなパターンの形態は、その後のウェハ処理工程を損なうか、あるいは劣化させることがある。たびたび、このパターン材料の表面を平坦にすることが望ましい。このような平坦な表面、すなわち「平坦化」表面を作るために、いくつかの方法が開発されてきた。例として、充分な厚さを持つ材料のコンフォーマルな層を堆積し、ウェハを研磨して平坦な表面を得るプロセス、充分な厚さを持つ材料のコンフォーマルな層を堆積し、コンフォーマルな層をエッチバックして平坦化表面を形成するプロセス、さらに、ＢＰＳＧなどの比較的に低い融点の材料の層を形成し、次に、ＢＰＳＧを融かして液体のように流動させるくらい充分にウェハを加熱し、冷却時に平坦な表面を作るプロセスがある。各プロセスは、そのプロセスを特定の用途に望ましくする属性を持っている。
【０００５】
ＢＰＳＧの層を形成し、次に融かすプロセスは、多くの理由で、望ましい層形成プロセスである。ＢＰＳＧのリフロー（融解）温度は、かなり低く、またリフロー時間はかなり短く、したがって、リフローは、一連の素子製造の熱履歴を著しく増すことなく、達成できる。さらに、ＢＰＳＧを、様々なドーピング濃度でドープして、リフロー特性を変えることもある。ＢＰＳＧは、流動して、基板の表面上の微細な段差部を埋めることができ、また単一基板上の様々な幅のトレンチを埋めることもできる。
【０００６】
半導体設計が進歩するにつれて、半導体素子の段差サイズが大幅に小さくなった。現在、多くの回路は、幅が１ミクロンよりも短いトレースまたはトレンチなどの段差を呈する。段差サイズを小さくすると、素子の密度を大きくし、ウェハ一枚当たりのチップを多くし、回路を複雑にし、動作電力消費量を低下させ、さらに、コストを下げることができたが、このように形状寸法を小さくしたことがまた、新たな問題を発生させたか、あるいは、さらに大きい形状寸法に対して、かって解決された問題をよみがえらせた。
【０００７】
サブミクロン素子が呈するタイプの製造課題の一例は、ボイドのないように、幅の狭いトレンチを完全に埋められるかどうかである。トレンチをＢＰＳＧで埋めるためには、ＢＰＳＧ層を、まず最初に、そのパターン化基板上に堆積する。
【０００８】
ＢＰＳＧ層は、一般に、トレンチの壁面と底面だけでなく、フィールドも覆う。トレンチが、幅が広くて浅い場合には、トレンチをＢＳＰＧで完全に埋めることは比較的に容易である。トレンチの幅がさらに狭くなり、アスペクト比（トレンチの幅に対するトレンチの高さの比）が大きくなるにつれて、トレンチの開口が、「ピンチオフ」になる可能性が高まってくる。
【０００９】
【発明が解決しようとする課題】
トレンチをピンチオフすると、ボイドがトレンチ内に閉じ込められる。或る一定の条件のもとでは、ボイドが、リフロープロセス中に埋められる。しかしながら、トレンチの幅が狭くなるにつれて、リフロープロセス中にボイドが埋められない可能性が高まってくる。このようなボイドは、ウェハ１枚当たりの良品チップの歩留りや、素子の信頼性を低下させかねないから、望ましくない。それゆえ、ボイドのないように、幅の狭いギャップをＢＰＳＧで埋められることが望ましい。さらに、ＢＰＳＧを堆積し、リフローする目的で使用されるプロセスは、効率的であって、信頼でき、しかも、素子の歩留りを高めることが望ましい。
【００１０】
【課題を解決するための手段】
本発明は、ドープ・シリコンガラス層に関係のある方法と装置を提供するものである。一実施形態において、優れたギャップ充填性を持つＢＰＳＧ層を効率的に形成するために、二段堆積プロセスが使用される。この二段堆積プロセスは、堆積されたＢＰＳＧのリフロー後、開口が約０．１６ミクロンで、かつアスペクト比が少なくとも約６：１であるトレンチを、ボイドのないように埋めることができる。ＢＰＳＧ層の第１の部分は、比較的に高い圧力と、比較的に大きいオゾン対シリコン堆積ガス比で形成され、またＢＰＳＧ層の第２の部分は、比較的に低い圧力と、さらに小さいオゾン対シリコン堆積ガス比で形成される。
【００１１】
さらに他の一実施形態では、第１の部分のドーピングレベルは、第２の部分のドーピングレベルよりも高い。多くドープされた第１の部分は、リフロー性を高めるが、一方、さらに少なくドープされた第２の部分は、薄膜の安定性を高める。ドーパント・ソースから真空ポンプシステムへのバイパスにより、ドーパントを真空室に流さずにドーパントの流れを安定させることができる。このドーパントの流れは、選択弁の動作により、真空ポンプシステムから真空室に切替えられる。このバイパスを使用すると、ドープ・シリコンガラス層は、ドーパント不足ゾーンなしで形成することができる。
【００１２】
本発明による一素子には、リフローされたＢＰＳＧ層が含まれ、この層の第１の部分のウェット・エッチング速度比は、この層の第２の部分のウェット・エッチング速度比よりも大きい。本発明の別の実施形態は、シリコン基板と接触しているドープ・シリコンガラス層を含む中間ＩＣ構造であり、この構造においては、ドープ・シリコンガラス層は、シリコン基板に隣接するドーパント不足領域を持たない。
【００１３】
本発明の上記の実施形態と他の実施形態、並びに、本発明の利点と特徴の一部は、以下の本文および添付図面とともに、さらに詳しく説明される。
【００１４】
【発明の実施の形態】
二段ＢＰＳＧ堆積プロセスを用いると、４：１を超えるアスペクト比を有する、約０．０６ミクロン程度の幅のトレンチのように狭いトレンチについて、ボイドなしの効率的なギャップ埋込みが得られる。この二段プロセスは、第１の段階の間に、非常にコンフォーマルな薄膜を生成し、また第２の段階の間に速い堆積速度を使用して、高スループットと、優れた薄膜安定性を得る。二層の薄膜により、それぞれの段階の間に、異なるドーピング濃度が与えられ、また、単層の薄膜と比較して、ギャップ充填性、厚さの均一性、および、その結果得られた薄膜の薄膜安定性が向上する。ドーピングガス・ソースから減圧排気システムへのバイパス管により、ドーパント減損領域を形成せずに、一方の堆積状態から、他方の堆積状態へ遷移することができる。
【００１５】
I．模範的な堆積システム
図１Ａは、本発明による「ＣＶＤ（chemical vapor deposition）」システム１０の概略図である。このシステムは、熱減圧ＣＶＤ（「ＳＡＣＶＤ」）プロセス、並びに、リフロー、ドライブイン、洗浄、エッチング、ゲッティングのプロセスなどの他のプロセスを実行するのにふさわしい。多段プロセスはまた、単一の基板すなわちウェハを、このチャンバから移すことなく、その基板上で実行することもできる。このシステムの主要構成要素には、とりわけ、ガス供給システム８９から処理ガスまたは他のガスを受取る真空室１５、真空システム８８、リモートマイクロ波プラズマシステム５５、制御システム５３がある。これらの構成要素、および他の構成要素は、本発明を理解するために、以下で説明される。
【００１６】
ＣＶＤ装置１０は、ガス反応エリア１６を持つ真空室１５を納めた外被組立体２００を含む。ガス分配板２０は、反応ガスおよび他のガス（例えば、パージガス）を、ガス分配板２０の貫通穴を経て、鉛直可動ヒータ２５（これは、ウェハ支持台とも呼ばれる）に載っているウェハ（図には示されていない）まで分散させるために、ガス反応エリア１６の上方に備えられる。ヒータ２５は、例えばウェハの取入れまたは取出しのできる低位置から、破線１３で示されるガス分配板２０の直近くの処理位置まで、あるいは、エッチングまたは洗浄の目的など他の目的で、他の位置まで、制御可能に移動させることができる。センターボード（図には示されていない）は、ウェハの位置に関する情報を提供するセンサを含む。
【００１７】
ヒータ２５は、セラミックに入れられた電気抵抗型発熱体（図には示されていない）を含む。このセラミックにより、腐食の可能性のあるチャンバ環境から、前述の発熱体が保護され、また、発熱体が約８００℃までの温度に達することができる。模範的な一実施形態では、真空室１５にさらされるヒータ２５のあらゆる面は、酸化アルミニウム（Ａｌ2Ｏ3、すなわちアルミナ）または硝酸アルミニウムなどのセラミック材料で作られている。
【００１８】
反応ガスとキャリヤガスは、供給管路４３を経て、ガス混合ボックス（ガス混合ブロックとも呼ばれる）２７３に供給され、そこで、これらのガスが、好ましくは混ぜ合わされて、ガス分配板２０に吐き出される。ガス混合ボックス２７３は、好ましくは、処理ガス供給管路４３にも、洗浄／エッチング用ガス管４７にも連結された複式入力混合ブロックである。弁２８０は、ガス管４７からガス混合ブロック２７３に、ガスまたはプラズマを通したり、止めたりする働きをする。ガス管４７は、入力ガスを受取る導入口５７を備えた一体型リモートマイクロ波プラズマシステム５５から、ガスを受取る。堆積処理の間、ガス分配板２０に供給されたガスは、ウェハ表面に向けて発散される（矢印２１で示される通り）。この場合、ガスが、放射状にウェハ表面全体にくまなく分配される（一般に、層流で）。
【００１９】
パージガスは、ガス分配板２０、および／または、導入口または導入管（図には示されていない）から、外被組立体２００の底壁を経て、真空室１５に吐き出されることもある。このパージガスは、この導入口から上方に流れて、ヒータ２５を通り過ぎて、環状ポンピング溝４０に達する。次に、排気システムは、ガス（矢印２２で示される通り）を環状ポンピング溝４０に排出し、排気管路６０を経て、真空ポンプ（図には示されていない）を含む真空システム８８に達する。排気ガスと伴出微粒子は、環状ポンピング溝４０から排気管路６０を通って、絞り弁システムで制御される速度で得られる。
【００２０】
リモートマイクロ波プラズマシステム５５は、チャンバクリーニング、あるいは、処理ウェハからの自然酸化膜または残渣の除去など、選択された用途のために、プラズマを発生させることができる。入力管路５７を通じて供給された前駆体からリモートマイクロ波プラズマシステム５５に発生するプラズマ種は、ガス管４７を通じて送られて、ガス分配板２０を経て真空室１５に分散させる。洗浄用途の前駆ガスは、フッ素、塩素、および他の反応要素を含む場合がある。さらに、リモートマイクロ波プラズマシステム５５は、リモートマイクロ波プラズマシステム５５への使用に適切な堆積前駆ガスを選択することで、プラズマＣＶＤ膜を堆積するように変更する場合もある。
【００２１】
システムコントローラ５３は、この堆積システムの活動と動作パラメータを制御する。プロセッサ５０は、プロセッサ５０に接続されたメモリ７０に格納されたコンピュータプログラムなどのシステム制御ソフトウェアを実行する。好ましくは、メモリ７０は、ハードディスクドライブであるが、もちろん、メモリ７０は、読取り専用メモリ（ＲＯＭ）またはフラッシュメモリなどの他の種類のメモリであることもある。ハードディスクドライブ（例えば、メモリ７０）に加えて、ＣＶＤ装置１０は、好適な実施形態において、フロッピーディスクドライブやカードラック（図には示されていない）も含む。
【００２２】
プロセッサ５０は、システム制御ソフトウェアにより動作する。このシステム制御ソフトウェアには、タイミング、ガスの混合、チャンバ圧力、チャンバ温度、マイクロ波電力レベル、サセプタの位置、および特定プロセスの他のパラメータを命じる命令セットが含まれている。例えば、フロッピーディスクを含む他のメモリに格納されたものなどの他のコンピュータプログラム、あるいは、ディスクドライブまたは他の適切なドライブに入れられた別のコンピュータプログラムプロダクトも、プロセッサ５０を動作させて、様々な装置の中にＣＶＤシステム１０を構成する目的で使用される。
【００２３】
プロセッサ５０は、シングルボード・コンピュータ、アナログ・ディジタル入出力ボード、インタフェース・ボード、ステッパ・モータ制御ボードが入っているカードラック（図には示されていない）を備えている。ＣＶＤシステム１０の様々な部分は、ボード、カードケージ、コネクタの寸法とタイプを定めたＶＭＥ（Versa Modular European）規格に合致している。このＶＭＥ規格はまた、１６ビットのデータバスと２４ビットのアドレスバスを持つバス構造も定めている。
【００２４】
図１Ｂは、ＣＶＤ装置のチャンバ３０に対して、システム用のユーザインタフェースの概略図である。ＣＶＤ装置１０は、マルチチャンバ・システムの１チャンバを含む。ウェハは、追加処理のために、チャンバからチャンバへと移送される場合がある。ときには、ウェハは、真空のもとで、または選択されたガスのもとで移送される。ユーザと、このプロセッサとの間のインタフェースは、ＣＲＴモニタ７３ａとライトペン７３ｂである。メインフレーム・ユニット７５は、ＣＶＤ装置１０に対して、電気機能、配管機能、および他のサポート機能を提供する。ＣＶＤ装置のこの図解実施形態と互換性のある模範的なメインフレーム・ユニットは、現在、カリフォルニア州サンタクララのアプライド・マテリアルズ社から、ＰＲＥＣＩＳＩＯＮ ５０００（登録商標）およびＣＥＮＴＵＲＡ ５２００（登録商標）のシステムとして市販されている。
【００２５】
好適な実施形態では、２つのモニタ７３ａが使用され、その一方が、オペレータ向けにクリーンルームの壁面７１に取付けられており、また他方が、サービス技術者向けに、壁面７２の後ろにある。これら２つのモニタ７３ａは、同一情報を同時に表示するが、ただし、ライトペン７３ｂはただ１つ使用可能である。ライトペン７３ｂは、ペンの先端に光センサを付けて、ＣＲＴディスプレイから発せられる光を検出する。特定の画面またはファンクションを選択するために、オペレータは、ペン７３ｂで、表示画面の指定エリアに触れて、ボタンを押す。その触れたエリアは、そのハイライト色を変えるか、あるいは、新しいメニューまたは画面が表示され、それにより、ライトペンと表示画面とのやり取りが確かめられる。もちろん、ユーザがこのプロセッサとやり取りできるようにするために、ライトペン７３ｂに代えて、またはそれに加えて、キーボード、マウス、または他のポインティング・デバイスまたは通信装置などの他の装置が使用されることもある。
【００２６】
図１Ｃは、クリーンルーム内にあるガス供給パネル８０に対して、ＣＶＤ装置１０の概観を示している。上で考察される通り、ＣＶＤシステム１０は、ヒータ２５を備えたチャンバ１５、導入管４３と管４７から入力されるガス混合ボックス２７３、および、入力管路５７を備えたリモートマイクロ波プラズマシステム５５を含む。上述の通り、ガス混合ボックス２７３は、堆積ガス（１つまたは複数）とクリーンガス（１つまたは複数）、あるいは他のガス（１つまたは複数）を混合して、導入管４３を経て処理室１５に送り込む。
【００２７】
リモートマイクロ波プラズマシステム５５は、チャンバ１５に沿って、チャンバ１５の上方にあるゲートバルブ２８０とガス混合ボックス２７３まで及ぶ管４７と一体に位置付けられ、かつチャンバ１５の下に取付けられている。ガス供給パネル８０から出た供給管路８３と８５は、反応ガスをガス供給線４３に提供する。ガス供給パネル８０は、選択された用途のために、この処理ガスを提供するガスソースまたは液体ソース９０の管路を含む。ガス供給パネル８０は、選択されたガスをガス混合ボックス２７３に流す前に、そのガスを混合する混合システム９３を備えている。いくつかの実施形態では、混合システム９３は、「ＴＥＯＳ（tetraethylorthosilane）」、「ＴＥＢ（triethylborate）」、「ＴＥＰＯ（triethylphosphate）」などの反応液体を気化する液体注入システムを含む。これらの液体から気化したものは、つねに、ヘリウムなどのキャリヤガスと組合わされる。一般に、処理ガスのそれぞれの供給管路は、（i）管８５または管５７への処理ガスの流れを自動または手動で止める目的で使用できる遮断弁９５と、（ii）これらの供給管路を流れるガスまたは液体の流量を測定するマスフローコントローラ（流量制御装置）、または他のタイプのコントローラを含む。
【００２８】
一例として、リンのソースとしてＴＥＰＯ、ボロンのソースとしてＴＥＢ、またシリコンのソースとしてＴＥＯＳを含む混合物は、ＢＰＳＧ膜を形成する堆積プロセスにおいて、ガス混合システム９３に用いられる。ＴＥＰＯとＴＥＯＳは、従来のボイラタイプまたはバブラタイプの高温ボックスにより気化される液体ソースである。しかしながら、液体注入システムは、ガス混合システムに導入される反応液体の量をさらに大きく制御できるから、好ましい。これらの液体は、一般に、細かいスプレーまたはミストとしてキャリヤガスの流れに注入された後で、加熱ガス供給管路８５に吐き出されて、ガス混合ブロックとチャンバに及ぶ。酸素（Ｏ2）またはオゾン（Ｏ3）などの１つまたは複数の気体酸素ソースは、別のガス供給管路８３を通って、そのチャンバに流れて、そのチャンバで、またはその近くで、加熱ガス供給管路８５からの反応ガスと組合わされることになる。もちろん、ドーパント、シリコン、酸素の他のソースも使用できることが認められている。
【００２９】
図１Ｄは、特定の実施形態によるシステム制御ソフトウェア（すなわち、コンピュータプログラム１５０）の階層制御構造の例示ブロック図である。薄膜を堆積し、洗浄を実行し、あるいは、リフローまたはドライブインを実行するプロセスは、プロセッサ５０で実行されるコンピュータプログラムプロダクトを用いて実施できる。このコンピュータプログラムコードは、６８０００アセンブリ言語、Ｃ、Ｃ＋＋、パスカル、フォートラン、または他の言語などの従来の任意のコンピュータ読取り可能プログラミング言語で作成できる。適切なプログラムコードが、従来のテキストエディタを用いて、単一のファイル、または複数のファイルに入力されて、システムメモリなどのコンピュータ使用可能媒体に格納されるか、または、その媒体で実施される。
【００３０】
入力されたコードのテキストが高水準言語で書かれている場合には、このコードがコンパイルされ、次に、この結果得られたコンパイラ・コードを、プリコンパイルされたＷＩＮＤＯＷＳ（登録商標）ライブラリ・ルーチンのオブジェクトコードとリンクする。このリンクされたコンパイル済みオブジェクトコードを実行するために、システムユーザは、そのオブジェクトコードを呼出して、コンピュータシステムに指示して、そのコードをメモリにロードさせ、また、そのメモリから、ＣＰＵは、そのコードを読取って実行することで、装置を構成して、そのプログラムで特定されるタスクを実行する。
【００３１】
ユーザは、ＣＲＴモニタ上に表示されたメニューまたは画面で提供される選択候補を、ライトペンを使って選ぶことで、プロセスセット番号とプロセス室番号をプロセスセレクタ・サブルーチン１５３に入力する。これらのプロセスセットは、指定したプロセスを実行するのに必要な所定の組のプロセス・パラメータであって、定義済みセット番号で識別される。プロセスセレクタ・サブルーチン１５３は、（i）所望のプロセス室と、（ii）このプロセス室を動作させて所望のプロセスを実行するのに必要な所望の一組のプロセス・パラメータを特定する。特定のプロセスを実行するプロセス・パラメータは、例えば、処理ガスの組成と流量、温度、圧力、マグネトロン電力レベル（ＲＦプラズマシステムを装備した実施形態のために、高周波と低周波のＲＦ電力レベルおよび低周波のＲＦ周波数の代りに、あるいは、それらに追加して）のようなプラズマ条件、冷却ガス圧、チャンバ壁面温度などの処理条件にかかわるものである。プロセスセレクタ・サブルーチン１５３は、或る時点に、チャンバ内で、どのタイプのプロセス（例えば、堆積、ウェハ洗浄、チャンバクリーニング、チャンバのゲッタリング、リフロー）を実行するか制御する。いくつかの実施形態では、プロセスセレクタ・サブルーチンが２つ以上ある場合もある。これらのプロセス・パラメータは、レシピの形式でユーザに提供されるもので、ライトペン／ＣＲＴモニタのインタフェースを利用して入力できる。
【００３２】
プロセスシーケンサ・サブルーチン１５５には、特定されたプロセス室とプロセス・パラメータを、プロセスセレクタ・サブルーチン１５３から受入れ、また様々なプロセス室の動作を制御するプログラムコードがある。複数のユーザは、プロセスセット番号とプロセス室番号を入力できるか、あるいは、単一のユーザは、複数のプロセスセット番号とプロセス室番号を入力でき、したがって、プロセスシーケンサ・サブルーチン１５５は、これらの選択されたプロセスを、所望の順序でスケジュールする働きをする。好ましくは、プロセスシーケンサ・サブルーチン１５５は、（i）プロセス室の動作を監視して、これらのプロセス室が使用されているかどうか判定する工程、（ii）使用されているプロセス室で、どんなプロセスが行われているかどうか判定する工程、および（iii）プロセス室の可用性と、実行されるプロセスのタイプに基づいて、所望のプロセスを実行する工程、を実行するプログラムコードを含む。
【００３３】
ポーリング法のように、プロセス室を監視する従来の方法が使用できる。どのプロセスを実行するかスケジュールしているときに、プロセスシーケンサ・サブルーチン１５５は、選択されたプロセスに対して、所望のプロセス条件と比較して用いられているプロセス室の現在の条件、あるいは、それぞれの特定のユーザ入力リクエストの「エージ」、または、スケジュールする優先順位を決定するためにシステムプログラマが含めたいと思っている他の任意の関連ファクタを考慮に入れるように設計できる。
【００３４】
次に、どのプロセス室とプロセスセットの組合せを実行する予定であるか、プロセスシーケンサ・サブルーチン１５５で決定されさえすれば、プロセスシーケンサ・サブルーチン１５５は、プロセスシーケンサ・サブルーチン１５５で決定されたプロセスセットにより、プロセス室内で複数の処理タスクを制御するチャンバ・マネージャー・サブルーチン１５７ａ〜ｃに、特定のプロセスセット・パラメータを渡すことで、プロセスセットの実行を開始する。例えば、チャンバ・マネージャー・サブルーチン１５７ａには、プロセス室内で、ＣＶＤと洗浄プロセス作業を制御するプログラムコードがある。チャンバ・マネージャー・サブルーチン１５７はまた、選択されたプロセスセットを実行するのに必要なチャンバ構成要素の動作を制御する様々なチャンバ構成要素サブルーチンの実行も制御する。チャンバ構成要素サブルーチンの例は、基板位置決めサブルーチン１６０、処理ガス制御サブルーチン１６３、圧力制御サブルーチン１６５、ヒータ制御サブルーチン１６７、プラズマ制御サブルーチン１７０、エンドポイント検出制御サブルーチン１５９、ゲッタリング制御サブルーチン１６９である。ＣＶＤ室の特定の構成により、実施形態のなかには、上記サブルーチンのすべてを含むものもある一方で、これらのサブルーチンの一部しか含まないものもある。通常当業者であれば、プロセス室内で、どのプロセスを実行するかにより、他のチャンバ制御サブルーチンが含められることが容易にわかるであろう。
【００３５】
動作中、チャンバ・マネージャー・サブルーチン１５７ａは、実行されている特定のプロセスセットに基づいて、プロセス構成要素サブルーチンを選択的にスケジュールするか、あるいは呼出す。プロセスシーケンサ・サブルーチン１５５が、次にどのプロセス室とプロセスセットを実行する予定であるかスケジュールするのとまったく同様に、チャンバ・マネージャー・サブルーチン１５７ａは、プロセス構成要素サブルーチンをスケジュールする。一般に、チャンバ・マネージャー・サブルーチン１５７ａには、様々なチャンバ構成要素を監視する工程、実行されるプロセスセット用のプロセス・パラメータに基づいて、どの構成要素を動作させる必要があるか決定する工程、上記の監視する工程と決定する工程に応じて、チャンバ構成要素サブルーチンの実行を開始する工程が含まれる。
【００３６】
次に、特定のチャンバ構成要素サブルーチンの動作を、図１Ａと図１Ｄを参照して説明する。基板位置決めサブルーチン１６０には、基板をヒータ２５の上に載せ、随意に、基板をチャンバ内の所望の高さまで持ち上げて、基板とガス分配マニホルド２０との間隔を制御する目的で使用される、チャンバ構成要素を制御するプログラムコードが含まれる。基板がプロセス室１５に取入れられるときに、ヒータ２５を下げて基板を受取り、次に、ヒータ２５を所望の高さまで上げる。動作中、基板位置決めサブルーチン１６０は、チャンバ・マネージャー・サブルーチン１５７ａから移された上記の支持高さに関するプロセスセット・パラメータに応じて、ヒータ２５の移動を制御する。
【００３７】
処理ガス制御サブルーチン１６３には、処理ガスの組成と流量を制御するプログラムコードがある。処理ガス制御サブルーチン１６３は、安全遮断弁の状態を制御し、さらに、マスフローコントローラ（流量制御装置）のランプアップまたはダウンを行って、所望のガス流量を得る。一般に、処理ガス制御サブルーチン１６３は、ガス供給管路を開放し、繰り返して（i）必要なマスフローコントローラを読取り、（ii）その読みを、チャンバ・マネージャー・サブルーチン１５７ａから受取った所望の流量と比較し、（iii）必要に応じてガス供給管路の流量を調節して、動作する。さらに、処理ガス制御サブルーチン１６３には、このガス流量を、危険な数値でないか監視し、また危険な状態が検出されるときに、安全遮断弁を作動させる工程も含まれる。代替実施形態は、処理ガス制御サブルーチンを２つ以上持つことがあり、その場合、それぞれのサブルーチンは、特定のタイプのプロセス、または特定の組のガス管路を制御する。
【００３８】
いくつかのプロセスでは、窒素またはアルゴンなどの不活性ガスをチャンバに流し込んでチャンバ内の圧力を安定させた後で、反応処理ガスを導入する。これらのプロセスの場合、処理ガス制御サブルーチン１６３は、チャンバ内の圧力を安定させるのに必要な時間の間、不活性ガスをチャンバに流し込む工程を含むようにプログラムされ、次に、上述の工程を実行することになる。さらに、処理ガスが、ＴＥＯＳ、ＴＥＰＯ、またはＴＥＢなどの液体前駆体から気化される予定のときには、処理ガス制御サブルーチン１６３は、バブラ組立体内の液体前駆体を通じて、ヘリウムなどの供給ガスを泡立たせる工程、あるいは液体注入システムを制御して、液体を、ヘリウムなどのキャリヤガスの本流に噴霧または噴出させる工程を含むように作成されることになる。この種のプロセスにバブラが使用されるときには、処理ガス制御サブルーチン１６３は、この供給ガスの流れ、バブラ内の圧力、バブラの温度を調節して、所望の処理ガス流量を得る。上で考察される通り、所望の処理ガス流量は、プロセス・パラメータとして、処理ガス制御サブルーチン１６３に移される。
【００３９】
さらに、処理ガス制御サブルーチン１６３には、所与の処理ガス流量に必要な値が入っている記憶テーブルにアクセスすることで、所望の処理ガス流量に必要な供給ガス流量、バブラ圧力、バブラ温度を得る工程も含まれる。これらの必要な値が得られさえすれば、この供給ガス流量、バブラ圧力、バブラ温度を監視して、上記の必要な値と比較し、それに応じて調節する。
【００４０】
圧力制御サブルーチン１６５には、チャンバの排気システム内の絞り弁の開口サイズを調節することで、チャンバ内の圧力を制御するプログラムコードが含まれる。この絞り弁の開口サイズは、総処理ガス流、プロセス室のサイズ、および排気システム用のポンピング設定圧に対して、チャンバ圧力を所望のレベルに制御するように設定されている。圧力制御サブルーチン１６５を呼出すと、チャンバ・マネージャー・サブルーチン１５７ａから、１パラメータとして、所望または目標の圧力レベルを受取る。圧力制御サブルーチン１６５は、チャンバに連結された１つまたは複数の従来のマノメータを読取ることで、チャンバ内の圧力を測定し、この測定値（１つまたは複数）を目標圧力と比較し、記憶圧力テーブルからの目標圧力に対応する「ＰＩＤ（比例、積分、微分）」値を得て、これらのＰＩＤ値により、絞り弁を調節する。
【００４１】
別法として、圧力制御サブルーチン１６５は、特定の開口サイズ（すなわち、固定位置）まで絞り弁を開閉して、チャンバ内の圧力を調節するように作成できる。このようなやり方で、その排気量を制御しても、圧力制御サブルーチン１６５のフィードバック制御機能は呼出されない。
【００４２】
ヒータ制御サブルーチン１６７には、基板の加熱に使用される発熱体を流れる電流を制御するプログラムコードが含まれる。ヒータ制御サブルーチン１６７はまた、チャンバ・マネージャー・サブルーチン１５７ａにより呼出されて、目標または設定の温度パラメータを受取る。ヒータ制御サブルーチン１６７は、ヒータ内にある熱電対の出力電圧を測定し、その測定温度を設定温度と比較し、この発熱体に加えられる電流を増減して設定温度を得ることで、温度を測定する。この温度は、対応する温度を、記憶換算テーブルで調べるか、あるいは、４次の多項式を用いて温度を計算することで、この測定温度から得られる。ヒータ制御サブルーチン１６７には、ヒータの温度のランプアップまたはダウンを徐々に制御できる能力が含まれる。このような機能は、熱によるセラミック・ヒータの亀裂を減らすのに役立つ。さらに、プロセス安全性に適合するかどうか検出するために、組込みフェールセーフ・モードを含めることもできる。このモードは、プロセス室が適正に設定されていなければ、発熱体の動作を停止することができる。
【００４３】
II．模範的な構造
図２は、本発明による集積回路２００の概略断面図を示している。図２に示される通り、集積回路２００は、ＮＭＯＳトランジスタ２０６とＰＭＯＳトランジスタ２０３を含む。これらのトランジスタは、切離され、フィールド酸化膜領域２２０で互いに電気的に絶縁されている。別法として、チャネル・ストップ拡散と組合わせたトレンチを含め、トレンチ隔離を使用すれば、素子を隔離できる。あるいは、隔離技術を組合わせたものが使用される場合がある。トランジスタ２０３とトランジスタ２０６はそれぞれ、ソース領域２１２、ゲート領域２１５、ドレーン領域２１８から成っている。
【００４４】
金属前（premetal）の誘電体層２２１は、トランジスタ２０３および２０６を、金属層２４０から切離しているが、この場合、金属層２４０と、これらのトランジスタとの接続は、コンタクト２２４で行われる。金属前の誘電体層２２１は、例えば、本発明による方法で形成されたＢＰＳＧ層であったり、また、単一の層または複数の層であることもある。金属層２４０は、集積回路２００に含まれる４つの金属層２４０、２４２、２４４、２４６の１つである。それぞれの金属層は、金属間の誘電体層２２７、２２８、２２９により、隣接する金属層から切離されている。隣接する金属層は、選択された開口の所で、ビア２２６により接続されている。平坦化された不活性化層２３０を金属層２４６の上に堆積する。
【００４５】
本発明によるＢＰＳＧ層は、集積回路２００に示される誘電体層のそれぞれに使用される場合がある。本発明によるＢＰＳＧ層は、いくつかの集積回路に含まれているダマシン層にも使用できる。ダマシン層では、ブランケット層を基板上に堆積し、選択的に基板までエッチングし、次に、金属で埋めて、エッチバックするか、または研磨して、金属コンタクト２２４を形成する。金属層を堆積した後で、第２のブランケット堆積を行い、選択的にエッチングする。次に、エッチングされたエリアを金属で埋めて、エッチバックするか、または研磨して、金属コンタクト２２６を形成する。
【００４６】
この簡略化された集積回路２００は、例示目的だけのものであることを理解されたい。当業者であれば、他の集積回路、例えばマイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、メモリ素子などの製造に対しても、本発明の方法を実施できよう。
【００４７】
III．模範的な二段ＢＰＳＧプロセス
ＢＰＳＧは、ＩＣおよび他の電子デバイス、あるいは機械構造物の製造において、様々な用途に利用できる。従来の方法は、単一段のＢＰＳＧ堆積プロセスを使用して、基板の表面上に構成材料の層を形成し、次に、「ＲＴＰ（急速熱パルス）」法、または、例えば従来の加熱炉を使用して、その層を加熱することで、ＢＰＳＧ層をリフローする。ＢＰＳＧ堆積プロセスの特性（例えば、堆積速度、基板表面への整合、ウェハ全体の均一性）も、その結果得られるＢＰＳＧ層の特性（例えば、融点、薄膜の応力、収縮、化学的安定性、吸水性）も、多くのパラメータによって決まる。最近まで、ただ一組の堆積パラメータにより、効率的に（すなわち、経済的に）堆積でき、またＩＣの用途で充分な働きをするＢＰＳＧ層が生み出されよう。
【００４８】
図３Ａ〜図３Ｃは、従来の単一段のＢＰＳＧ堆積プロセスの限界を例示したＩＣ３００の一部の概略断面図である。図３Ａは、ＢＰＳＧ層３０４が堆積された後の基板３０２を示している。幅の狭いトレンチ３０６と幅の広いトレンチ３０８が、ＢＰＳＧの堆積の前に、基板３０２に形成されている。ＢＰＳＧ層３０４は、部分的に各トレンチを埋めるが、ただし、堆積プロセス中に、ピンチオフされて３１０、３１２、ボイド３１４、３１６を後に残す。
【００４９】
図３Ｂは、リフロープロセスが始まった後のＩＣ３００の一部の概略断面図である。この堆積プロセスは、常圧以下で実行されたものであり、したがって、ボイド３１８、３２０が排除されている。リフロープロセスは、一般に、大気圧で行われ、したがって、ＢＰＳＧ層が融けて流動すると、真空により、構成材料が、トレンチ３０６、３０８の壁面３２２、３２４から、ボイドに引き寄せられる。
【００５０】
図３Ｃは、リフロープロセスが、完了した後のＩＣ３００の一部の概略断面図である。ＢＰＳＧ層３２６が、幅の広いトレンチ３０８を完全に埋めているが、幅の狭いトレンチ３０６には、ボイド３２８が形成されている。トレンチの壁面には、ボイドを完全に埋めるだけの構成材料がなかったために、幅の狭いトレンチに、ボイドが残ったものと考えられる。
【００５１】
図４は、凹部３３２を付けたトレンチ３３０を有する基板３０２の概略断面図である。基板上にＢＰＳＧ層３３４を形成し、リフローしている。凹部３３２の付近には、ボイド３３６が形成されており、これは、トレンチの壁面に凹部がある場合に、代表的なものである。凹部は、トレンチ形成プロセスにおいて発生した人為的なものである。トレンチの形成に用いられる従来のエッチングプロセスは、トレンチが充分に広いか、または浅ければ、凹部を持たないトレンチ壁面を確実に作り出すことができる。しかしながら、トレンチの幅が減少して、トレンチのアスペクト比が大きくなるにつれて、凹部と、それにより生じるボイドの発生率が高まった。
【００５２】
さらにコンフォーマルな層、すなわちピンチオフする前に、さらに多くの構成材料をトレンチの壁面に付ける層を堆積すると、ボイドのないＢＰＳＧプロセスが得られ、また凹部を発生させるエッチングプロセスが補償されさえもすると考えられた。単一段の堆積プロセスを展開できることを希望して、いくつかのプロセス変数のどれが、薄膜適合性にもっとも大きい影響を及ぼすのか決定する実験が計画された。或る層の整合を高めても、他の薄膜特性が確実に弱められないようにするために、他のいくつかの薄膜特性も検討されたが、結果として、薄膜は、製造できないか、または信頼できなかった。
【００５３】
１６枚のウェハが生産され、５つの異なるプロセス・パラメータが、ウェハ間で大きい値から小さい値にマトリックス風に変えられるＢＰＳＧ堆積プロセスを用いて、それらのウェハが１枚１枚製造された。各パラメータの大きい値も小さい値も、ＢＰＳＧ堆積プロセス用の許容範囲内にあった。次に、得られた各ウェハの薄膜特性を測定し、各プロセス・パラメータに対する各薄膜特性の感度が決定された。次に、薄膜特性ごとに、これらのプロセス・パラメータが格付けされた。
【００５４】
選択すべきいくつかのプロセス・パラメータとプロセス変数のうち、変えることにした５つのものは、プロセス温度、チャンバ圧力、ＴＥＯＳ流量、オゾン流量、オゾン濃度であった。ウェハごとに、一定のドーピングレベルとドーピング比を使用することに決めた。これらのウェハは、２００ｍｍのシリコンウェハであった。温度は、４５０℃または６００℃に選択され、圧力は、１５０Ｔまたは７００Ｔに選択され、ＴＥＯＳ流量は、５００ｍｇｍまたは１０００ｍｇｍに選択され、オゾン流量は、２５００ｓｃｃｍまたは５０００ｓｃｃｍに選択され、さらに、オゾン濃度は、６ｗｔ％または１２．５ｗｔ％であった。検討された薄膜特性は、堆積速度、ウェハ全体の厚さの均一性、薄膜の応力、収縮、薄膜の適合性、および、堆積時とリフロー／アニール後の双方のウェット・エッチング速度比（「ＷＥＲＲ」）であった。
【００５５】
計画された実験の結果は、表１に要約されている。少なくとも２つの結論が、これらの結果に基づくものであった。第１に、高い圧力と高いオゾン：ＴＥＯＳ比は、薄膜の適合性を高めるが、ただし、これにより、堆積速度が、可能性として、好ましくないくらい低いレベルまで低下する。第２に、これらの結果から、ボイドのない埋込みプロセスを行わせるのに充分な構成材料をトレンチの壁面に堆積し、しかも、総堆積時間を短くすることにより許容できるプロセス時間を提供するために、二段の堆積プロセスを展開する可能性のあることが示唆された。低圧堆積プロセスの後で、薄膜の安定性が改善されたことにも注目した。薄膜は、外気にさらされると、その外気から、かなりの量の水を吸収する場合には、不安定であると言われる。ときには、薄膜は、結晶化するか、あるいは固溶体から相分離を受ける。これらの欠陥および他の欠陥は、パーティクル・アッダーとして、ウェハ検査中に検出される場合もある。薄膜が不安定であるか、または再結晶化されると、一般に、ウェハは不良品として廃棄される。
【００５６】
【表１】
図５は、高圧、高オゾン：ＴＥＯＳ比のプロセス５０２で形成されたＢＰＳＧ膜と、低圧、低オゾン：ＴＥＯＳ比のプロセス５０４で形成されたＢＰＳＧ膜についての、パーティクル・アッダーと時間の対数・対数グラフである。パーティクル・アッダーは、標準ウェハ検査法を用いて測定された。したがって、単一の高圧、高オゾン：ＴＥＯＳ比の堆積工程で作られたＢＰＳＧ膜は、堆積するのに長い時間がかかるだけでなく、欠陥率も高くなるであろう。
【００５７】
図６Ａは、二段ＢＰＳＧ堆積プロセスの後の基板６０２の概略断面図である。
【００５８】
ＢＰＳＧ層６０６の非常にコンフォーマルな第１の部分６０４を、ＢＰＳＧ層６０６の高堆積速度の第２の部分６０８よりも前に堆積した。第１の部分６０４は、厚さが約６００〜７００Åであり、また第２の部分６０８は、厚さが約９，０００Åである。非常にコンフォーマルな層は、約７００Ｔの圧力、約３００ｍｇｍのＴＥＯＳ流量にて約１４．３：１のオゾン：ＴＥＯＳ比で形成された。高堆積速度の層は、約１５０Ｔの圧力、約８００ｍｇｍのＴＥＯＳ流量にて約５．４：１のオゾン：ＴＥＯＳ比で形成された。この層の双方の部分は、約４８０〜６００℃の基板温度にて形成された。これらの条件のもとに、第１の部分は、約６０秒で形成され、また第２の部分は、約９０秒で形成された。この高堆積速度の層は、その非常にコンフォーマルな層を、ウェハ処理後に、この外気にさらされないように保護しており、したがって、図５とともに、上で考察されるように、パーティクル・アッダーが減らされる。
【００５９】
図６Ｂは、二段ＢＰＳＧ堆積プロセスとリフローの後の基板６０２の概略断面図である。ＢＰＳＧ膜６１６の第１の部分６１４は、整合を高める堆積レシピを用いて堆積された。ＢＰＳＧ膜の第２の部分６１８は、堆積速度と薄膜安定性を高める堆積レシピを用いて堆積された（パーティクル・アッダーが減らされた）。 ＢＰＳＧ膜６１６の第１の部分６１４の事後熱処理（事後リフロー）ＷＥＲＲは、 ＢＰＳＧ膜６１６の第２の部分６１８のＷＥＲＲよりも大きい。
【００６０】
図６Ｃは、二段ＢＰＳＧ堆積プロセスとリフローの後の基板６０２の概略断面図である。ＢＰＳＧ膜６２２の第１の部分６２０は、整合を高める堆積プロセスを用いて堆積された。ＢＰＳＧ膜６２２の第２の部分６２４は、堆積速度と薄膜安定性を高める堆積プロセスを用いて堆積された。ＢＰＳＧ膜６２２の第１の部分６２０は、ＢＰＳＧ堆積プロセスの前に、基板６０２に形成された幅の狭いトレンチ６２６を埋める。幅の狭いトレンチは、幅が０．１ミクロンよりも短い。
【００６１】
図７Ａは、ＢＰＳＧ層を形成する二段堆積プロセス７００の簡略フローチャートである。基板が提供され（ステップ７０２）、またＢＰＳＧ膜の第１の部分が、基板上に、比較的に高い圧力と比較的に高いオゾン：ＴＥＯＳ比で形成される（ステップ７０４）。チャンバ圧力とオゾン：ＴＥＯＳ比が下げられ（ステップ７０６）、またＢＰＳＧ膜の第２の部分が、第１の部分の上に形成される（ステップ７０８）。ＢＰＳＧ膜を堆積した後で、ＢＰＳＧ膜を随意にリフローする場合がある（ステップ７１０）。
【００６２】
図７Ｂは、ドーパント・バイパスを用いて、ＢＰＳＧ層を形成する二段堆積プロセス７０１の簡略フローチャートである。この図は、図９とともに、以下で考察される。基板が提供され（ステップ７０３）、またＢＰＳＧ膜の第１の部分が、比較的に高い圧力と比較的に高いオゾン：ＴＥＯＳ比で形成される（ステップ７０５）。ドーパントの流れの少なくとも一部を、バイパスに切替える（ステップ７０７）ことで、チャンバ圧力を下げる（ステップ７０９）と同時に、オゾンの流れに対して、ＴＥＯＳの流れが増しても、ドーパントの流れが安定するようにしている。所望の圧力（堆積圧力である場合も、ない場合もある）に達すると、ドーパントの流れの一部が、バイパスから真空室に切替えられて（ステップ７１１）、ＢＰＳＧ膜の第２の部分が、第１の部分の上に形成される（ステップ７１３）。ＢＰＳＧ膜を堆積した後で、ＢＰＳＧ膜を随意にリフローする場合がある（ステップ７１５）。
【００６３】
図８は、基板８００の一部を、走査型電子顕微鏡（「ＳＥＭ」）で描いた図である。トレンチ８０２、８０４は、シリコン・ウェハ８０６に形成され、ＢＰＳＧ層８０８で埋められた。トレンチの１つ８０４の形成中に、凹部８１０が偶然発生した。ＢＰＳＧ層８０８は、図７Ａに示される上述の二段堆積プロセスにより堆積され、リフロー後に、ボイドのないように、これらのトレンチを完全に埋めた。普通なら予想されたはずのボイドが、凹部８１０の付近には、まったく残っていなかった。トレンチ８０４の幅８１２は約０．０６ミクロンであり、このトレンチのアスペクト比は、約５．５：１である（すなわち、このトレンチは、約０．３３ミクロンの深さである）。このように狭い幅と高アスペクト比を有するトレンチをエッチングしようとしたことから、凹部８１０が発生したと考えられる。
【００６４】
IV．ドーパント・バイパス
異なる堆積条件で、二層ＢＰＳＧ膜を堆積することは、これらの条件を単に変えるという問題ではないことがわかった。所望の性質を持つ薄膜を保証するため、特にその薄膜のリフロー特性を維持するために、第１の堆積条件と、第２の堆積条件との間のスムーズな遷移が重要である。ＢＰＳＧ層のリフロー特性は、ドーパント濃度によって決まり、一般に、ドーパント濃度が高くなると、リフロー特性が改善され、例えば、融点が低くなり、かつ流動性が高まる。ＴＥＯＳ流量を変えると、リン・ドーパント相対濃度を維持するときに、特定の問題が発生した。
【００６５】
ＴＥＰＯは、代表的なＢＰＳＧ堆積温度で分解しやすい。それゆえ、ＴＥＰＯの流れをスタートする従来のやり方は、堆積が始まった後でのみ、キャリヤガスを、液体バブラまたは他の供給システムに流し始めることである。とはいえ、ＴＥＰＯの安定した流れを確立するために、通常、約１０秒かかる。ドーパント不足の界面層が発生する。上にくるＢＰＳＧがドーパント不足でなくて、また適正にリフローするから、基板に隣接するドーパント不足の界面層は、リフローの問題を起こさない。しかしながら、ＢＰＳＧ層の中央にあるドーパント不足層は、リフローを低下させ、それゆえ、ボイドを埋める能力を低下させる。
【００６６】
図９は、従来のシステムの使用に起因するドーパント不足領域を持たないＢＰＳＧ層を堆積するために、バイパス９０２を備えたＣＶＤ堆積装置９００の概略図である。この装置は、多層ＢＰＳＧ膜を堆積する目的で用いられるが、この装置はまた、単層ドープ・シリコンガラス膜、または、他のドープ・シリコンガラス膜、例えば、「ＰＳＧ（リン・シリコンガラス）」、「ＢＳＧ（ホウ素シリコンガラス）」、「ＡａＳＧ（ヒ素シリコンガラス）」、もしくは、それらに類する薄膜にも有利に使用できる。このバイパスは、ドーパントとシリコンを含有するガス（例えば、ＴＥＯＳ蒸気）を、ドーパント供給管路９０４から真空システム８８の前方管路９０８へ切換え、したがって、迂回して真空室１５を避けて、ドーパントとシリコンを含有するガスを真空室１５に送る前に、このドーパントの流れを安定化させている。
【００６７】
キャリヤガス・ソース９１０からのキャリヤガス（例えば、ヘリウム）が、シリコンソース９１１からのシリコンソース・ガス（例えば、ＴＥＯＳ蒸気）およびドーパント・ソース９１２、９１３からのドーパント（例えば、ＴＥＰＯ蒸気および／またはＴＥＢ蒸気）と結合され、またそのドーパントとキャリヤガスが真空システム８８に直接に放出されている間に、所望の流量が設定される。液体ソースから、ＴＥＯＳ、ＴＥＢ、ＴＥＰＯがキャリヤガス管路９０９に注入される。バルブ９１４は、ドーパント向けの出力を選択する。適切な時間に、バルブ９１４を切替えて、前述の出力を、真空システム８８から真空室１５に変えることがある。
【００６８】
図１０と図１１は、ドーパント・バイパス技法を用いる場合と、ドーパント・バイパス技法を用いない場合に、堆積された多層ＢＰＳＧ膜の深さに対する元素解析である。図１０は、ドーパント・バイパスを用いないで、ＣＶＤシステムで二段ＢＰＳＧ層を形成したウェハの表面（ゼロの深さ）１０１０からの深さに対する「Ｐ（リン）」１００２、「Ｂ（ホウ素）」１００４、「Ｏ（酸素）」１００６、「Ｓｉ（シリコン）」１００８の濃度（ｗｔ％で表わす）を示している。リンの濃度は、約０．２８ミクロンの深さでは、かなり変動し、約０．０５ミクロンの厚さあたりにドーパント不足領域を形成する。ドーパント濃度の変動は、高圧堆積（約０．３４ミクロンよりも深い層を形成した）から、低圧堆積（深さ約０．３４ミクロンよりも浅い層を形成した）へ遷移が行われたときに、ドーパントの流れが安定しなかったことを示している。このドーパント不足領域は、ＢＰＳＧ膜内に、さらに高い融点、さらに小さい粘度の領域を発生させることで、リフローを妨げる。
【００６９】
図１１は、ドーパント・バイパス技法を利用して、二段プロセスでＢＰＳＧ層を形成した類似ウェハの深さに対する同一元素の濃度を示している。このグラフのｙ軸は、図１０に示されるレンジの１／２の拡大目盛を持っている。それゆえ、ドーピングレベルの変動は、図１０よりも図１１の方が、わかりやすい。リンの濃度１１０２とホウ素の濃度１１０４は、図１０に示された前の層のように変動せず、したがって、ドーパント不足領域の形成を防止する。この場合、薄膜の低圧部分と、薄膜の高圧部分との間の遷移が、約０．２〜０．２５ミクロンの深さで行われる。
【００７０】
チャンバに流れ込むガスの総量は、双方の期間の間、ほぼ一定であった。この場合、チャンバを迂回したＴＥＯＳ、ドーパント、キャリヤガスの流れの差は、アルゴンまたは窒素などの非堆積ガス流で補われてきた。チャンバ圧力は、図１Ａ〜図１Ｄと一緒に上述で説明される通り、前方管路とチャンバ間の絞り弁を開放することで、選択高圧値から選択低圧値へ変更された。ドーパントと、関連キャリヤガスは、高圧堆積と低圧堆積間の遷移中に、排気システムからチャンバに急に切替えられた。とはいえ、図９のバルブ９１４は、ドーパントを、出力から出力へと、徐々に、または決められた速度で転換できるようにする定比弁である場合もある。排気システムへのバイパスを用いてドーパントの流れを設定した後で、成長室にドーパントを導入すると、ドーパント不足領域を持たない層が得られるだけでなく、一般に、従来の堆積中にドーパントの流れを安定させるのに求められる約１０秒が不要となるから、さらに短い時間で、このような堆積を完了させることもできる。
【００７１】
このドーパント・バイパスは、単層ドープ・シリコンガラスのプロセスにも使用される。図１２は、基板１２１０内のアクティブ回路領域１２０８の部分１２０４、１２０６の上にＢＳＧ層１２０２が形成されているＩＣの一部を示している。このアクティブ回路領域は、場合によっては、例えば電界効果トランジスタ（「ＦＥＴ」）になることがあり、そのとき、部分１２０４、１２０６は、ドレーン領域とソース領域である。ＢＳＧ層は、下にあるシリコン基板１２１０（これは、例えばバルク・シリコンウェハ上のエピタキシャル層であることもある）に、ホウ素であるｐ型ドーパントを提供する。ＢＳＧ層を形成した後で、熱処理プロセスにおいて、ホウ素をシリコンに打ち込む。従来の方法から、上で考察される通り、ドーパント不足領域がシリコン基板にもっとも近いＢＳＧ層が得られる。この領域内のドーパントの濃度が低下すると、シリコンへの拡散に使えるドーパントの量が制限される。一般に、多量のドーパントを提供することが望ましい。堆積を始める前に、バイパスを用いてドーパントの流れを設定すれば、ドーパントを、望ましくはさらに高い濃度で、初期ガラス層に取入れることができる。このガラス層が形成されると、バイパスにより、ドーパントの流れを少なくすることもでき、したがって、この層の最終部分は、ドーパント濃度が低下する場合があり、それにより、薄膜の安定性が高まる。
【００７２】
図１３は、バイパス技法を用いて、ドープ・シリコンガラス膜１３００を生成する方法のフローチャートである。シリコンウェハなどの基板を、真空室に入れる（ステップ１３０２）。ドーパントとキャリヤガスを真空システムに流すことで、ドーパントの流れを設定する（ステップ１３０４）。堆積ガスを真空室に流すときに、ドーパントの流れを真空室に切替えて（ステップ１３０６）、ドーパント不足領域を持たないドープ・シリコンガラス層を、基板上に成長させる（ステップ１３０８）。随意に、熱処理を用いて、ドープ・シリコンガラス層からのドーパントを基板に打ち込んで（ステップ１３１０）、ドープ・シリコンガラス層を剥離する（ステップ１３１２）。
【００７３】
上述の記載は、本発明の特定の実施形態を完全に説明したものであるが、様々な変更例、変形例、代替例が用いられてもよい。例えば、金属前の誘電体層として、トレンチ内にＢＰＳＧ層を形成することに関して、詳細な例が与えられたが、本発明は、金属間の誘電体層に用いられてもよい。同様に、バイパスを用いて、ドーパント不足領域の形成を防止する処置が、リンまたはヒ素のように、ホウ素以外のドーパントに用いられてもよい。他の変形例も、当業者には明らかであろう。これらの等効例や代替例も、本発明の範囲に含めるつもりである。そえゆえ、本発明の範囲は、記述された実施形態には限定されず、以下のクレームで定められるものとする。
【図面の簡単な説明】
【図１Ａ】 本発明によるＣＶＤ装置を簡潔に表わした説明図である。
【図１Ｂ】 マルチチャンバ・システム内の成長室に対して、ＣＶＤシステム用のユーザインタフェースを簡潔に表わした説明図である。
【図１Ｃ】 成長室に対して、ガスパネルとガス供給管路の概略図である。
【図１Ｄ】 特定の実施形態によるシステム制御ソフトウェアの階層制御構造のブロック線図の概略図である。
【図２】 本発明による集積回路の一部の概略断面図である。
【図３Ａ】 リフローされたドープ・シリコンガラスで埋められている基板上のトレンチの概略断面図である。
【図３Ｂ】 リフローされたドープ・シリコンガラスで埋められている基板上のトレンチの概略断面図である。
【図３Ｃ】 リフローされたドープ・シリコンガラスで埋められている基板上のトレンチの概略断面図である。
【図３Ｄ】 リフローされたドープ・シリコンガラスで埋められている基板上のトレンチの概略断面図である。
【図４】 凹部と、それにより生じたボイドを有するトレンチの概略断面図である。
【図５】 異なる条件のもとでＢＰＳＧ膜を堆積した場合に、堆積後に、パーティクル・アッダーと時間を示す線図である。
【図６Ａ】 本発明の実施形態により、ギャップのないやり方で、ＢＰＳＧ層で埋められている基板上のトレンチの概略断面図である。
【図６Ｂ】 本発明の実施形態により、ギャップのないやり方で、ＢＰＳＧ層で埋められている基板上のトレンチの概略断面図である。
【図６Ｃ】 本発明の実施形態により、ギャップのないやり方で、ＢＰＳＧ層で埋められている基板上のトレンチの概略断面図である。
【図７Ａ】 本発明の実施形態による模範的な二段ＢＰＳＧ堆積プロセスのフローチャートである。
【図７Ｂ】 本発明の実施形態による模範的な二段ＢＰＳＧ堆積プロセスのフローチャートである。
【図８】 本発明のプロセスにより、凹部を有する０．０６ミクロンのトレンチが、ボイドなしで埋められた基板の一部を走査型電子顕微鏡で描いた概略図である。
【図９】 本発明の一実施形態により、ドーパント・バイパスを持つＣＶＤ装置の概略図である。
【図１０】 ドーパント・バイパスを使用して、またドーパント・バイパスを使用せずに、二段堆積プロセスから形成されたＢＰＳＧ層の元素濃度の線図である。
【図１１】 ドーパント・バイパスを使用して、またドーパント・バイパスを使用せずに、二段堆積プロセスから形成されたＢＰＳＧ層の元素濃度の線図である。
【図１２】 本発明の別の実施形態により、シリコン基板に隣接するドーパント不足領域を持たないドープ・シリコンガラス層を有する集積回路の一部の概略断面図である。
【図１３】 本発明の一実施形態により、ドーパント不足領域を持たないドープ・シリコンガラス層を形成する方法の簡略フローチャートである。
【発明の属する技術分野】
本発明は、一般的には、半導体集積回路（「ＩＣ」）を製造するのにふさわしい製造プロセス、さらに具体的に言えば、二段ＢＰＳＧ（borophosphosilicate glass）堆積プロセスと、関連装置に関する。
【０００２】
【従来の技術】
関連出願の相互参照
本願は、「ドーパント・バイパスを備えた減圧化学蒸着システム」と題する関連出願第０９／０７５，５６１号（アトーニイ・ドケット第ＡＭ２５９０２／Ｔ２７０号）と同一日付けで出願されている。この出願の開示は、あらゆる目的で、そっくりそのまま、ここに組み入れる。
【０００３】
集積回路の一連の製造には、いくつかのパターン化プロセスが含まれることがおおい。これらのパターン化プロセスは、パターン化金属またはポリシリコン層などの導体層を画成するか、あるいは、トレンチなどの隔離構造体を画成する。多くの場合に、これらのトレンチには、絶縁体すなわち誘電体が埋込まれる。この絶縁体は、いくつかの働きをすることができる。この絶縁体は、ＩＣの領域を互いに電気的に絶縁する働きをし、さらに、このトランチの表面を電気的に不活性化することもできる。この絶縁体はまた、一般に、半導体の次の層を構築する基礎も提供する。
【０００４】
基板をパターン化した後では、絶縁体は平坦でない。このようなパターンの形態は、その後のウェハ処理工程を損なうか、あるいは劣化させることがある。たびたび、このパターン材料の表面を平坦にすることが望ましい。このような平坦な表面、すなわち「平坦化」表面を作るために、いくつかの方法が開発されてきた。例として、充分な厚さを持つ材料のコンフォーマルな層を堆積し、ウェハを研磨して平坦な表面を得るプロセス、充分な厚さを持つ材料のコンフォーマルな層を堆積し、コンフォーマルな層をエッチバックして平坦化表面を形成するプロセス、さらに、ＢＰＳＧなどの比較的に低い融点の材料の層を形成し、次に、ＢＰＳＧを融かして液体のように流動させるくらい充分にウェハを加熱し、冷却時に平坦な表面を作るプロセスがある。各プロセスは、そのプロセスを特定の用途に望ましくする属性を持っている。
【０００５】
ＢＰＳＧの層を形成し、次に融かすプロセスは、多くの理由で、望ましい層形成プロセスである。ＢＰＳＧのリフロー（融解）温度は、かなり低く、またリフロー時間はかなり短く、したがって、リフローは、一連の素子製造の熱履歴を著しく増すことなく、達成できる。さらに、ＢＰＳＧを、様々なドーピング濃度でドープして、リフロー特性を変えることもある。ＢＰＳＧは、流動して、基板の表面上の微細な段差部を埋めることができ、また単一基板上の様々な幅のトレンチを埋めることもできる。
【０００６】
半導体設計が進歩するにつれて、半導体素子の段差サイズが大幅に小さくなった。現在、多くの回路は、幅が１ミクロンよりも短いトレースまたはトレンチなどの段差を呈する。段差サイズを小さくすると、素子の密度を大きくし、ウェハ一枚当たりのチップを多くし、回路を複雑にし、動作電力消費量を低下させ、さらに、コストを下げることができたが、このように形状寸法を小さくしたことがまた、新たな問題を発生させたか、あるいは、さらに大きい形状寸法に対して、かって解決された問題をよみがえらせた。
【０００７】
サブミクロン素子が呈するタイプの製造課題の一例は、ボイドのないように、幅の狭いトレンチを完全に埋められるかどうかである。トレンチをＢＰＳＧで埋めるためには、ＢＰＳＧ層を、まず最初に、そのパターン化基板上に堆積する。
【０００８】
ＢＰＳＧ層は、一般に、トレンチの壁面と底面だけでなく、フィールドも覆う。トレンチが、幅が広くて浅い場合には、トレンチをＢＳＰＧで完全に埋めることは比較的に容易である。トレンチの幅がさらに狭くなり、アスペクト比（トレンチの幅に対するトレンチの高さの比）が大きくなるにつれて、トレンチの開口が、「ピンチオフ」になる可能性が高まってくる。
【０００９】
【発明が解決しようとする課題】
トレンチをピンチオフすると、ボイドがトレンチ内に閉じ込められる。或る一定の条件のもとでは、ボイドが、リフロープロセス中に埋められる。しかしながら、トレンチの幅が狭くなるにつれて、リフロープロセス中にボイドが埋められない可能性が高まってくる。このようなボイドは、ウェハ１枚当たりの良品チップの歩留りや、素子の信頼性を低下させかねないから、望ましくない。それゆえ、ボイドのないように、幅の狭いギャップをＢＰＳＧで埋められることが望ましい。さらに、ＢＰＳＧを堆積し、リフローする目的で使用されるプロセスは、効率的であって、信頼でき、しかも、素子の歩留りを高めることが望ましい。
【００１０】
【課題を解決するための手段】
本発明は、ドープ・シリコンガラス層に関係のある方法と装置を提供するものである。一実施形態において、優れたギャップ充填性を持つＢＰＳＧ層を効率的に形成するために、二段堆積プロセスが使用される。この二段堆積プロセスは、堆積されたＢＰＳＧのリフロー後、開口が約０．１６ミクロンで、かつアスペクト比が少なくとも約６：１であるトレンチを、ボイドのないように埋めることができる。ＢＰＳＧ層の第１の部分は、比較的に高い圧力と、比較的に大きいオゾン対シリコン堆積ガス比で形成され、またＢＰＳＧ層の第２の部分は、比較的に低い圧力と、さらに小さいオゾン対シリコン堆積ガス比で形成される。
【００１１】
さらに他の一実施形態では、第１の部分のドーピングレベルは、第２の部分のドーピングレベルよりも高い。多くドープされた第１の部分は、リフロー性を高めるが、一方、さらに少なくドープされた第２の部分は、薄膜の安定性を高める。ドーパント・ソースから真空ポンプシステムへのバイパスにより、ドーパントを真空室に流さずにドーパントの流れを安定させることができる。このドーパントの流れは、選択弁の動作により、真空ポンプシステムから真空室に切替えられる。このバイパスを使用すると、ドープ・シリコンガラス層は、ドーパント不足ゾーンなしで形成することができる。
【００１２】
本発明による一素子には、リフローされたＢＰＳＧ層が含まれ、この層の第１の部分のウェット・エッチング速度比は、この層の第２の部分のウェット・エッチング速度比よりも大きい。本発明の別の実施形態は、シリコン基板と接触しているドープ・シリコンガラス層を含む中間ＩＣ構造であり、この構造においては、ドープ・シリコンガラス層は、シリコン基板に隣接するドーパント不足領域を持たない。
【００１３】
本発明の上記の実施形態と他の実施形態、並びに、本発明の利点と特徴の一部は、以下の本文および添付図面とともに、さらに詳しく説明される。
【００１４】
【発明の実施の形態】
二段ＢＰＳＧ堆積プロセスを用いると、４：１を超えるアスペクト比を有する、約０．０６ミクロン程度の幅のトレンチのように狭いトレンチについて、ボイドなしの効率的なギャップ埋込みが得られる。この二段プロセスは、第１の段階の間に、非常にコンフォーマルな薄膜を生成し、また第２の段階の間に速い堆積速度を使用して、高スループットと、優れた薄膜安定性を得る。二層の薄膜により、それぞれの段階の間に、異なるドーピング濃度が与えられ、また、単層の薄膜と比較して、ギャップ充填性、厚さの均一性、および、その結果得られた薄膜の薄膜安定性が向上する。ドーピングガス・ソースから減圧排気システムへのバイパス管により、ドーパント減損領域を形成せずに、一方の堆積状態から、他方の堆積状態へ遷移することができる。
【００１５】
I．模範的な堆積システム
図１Ａは、本発明による「ＣＶＤ（chemical vapor deposition）」システム１０の概略図である。このシステムは、熱減圧ＣＶＤ（「ＳＡＣＶＤ」）プロセス、並びに、リフロー、ドライブイン、洗浄、エッチング、ゲッティングのプロセスなどの他のプロセスを実行するのにふさわしい。多段プロセスはまた、単一の基板すなわちウェハを、このチャンバから移すことなく、その基板上で実行することもできる。このシステムの主要構成要素には、とりわけ、ガス供給システム８９から処理ガスまたは他のガスを受取る真空室１５、真空システム８８、リモートマイクロ波プラズマシステム５５、制御システム５３がある。これらの構成要素、および他の構成要素は、本発明を理解するために、以下で説明される。
【００１６】
ＣＶＤ装置１０は、ガス反応エリア１６を持つ真空室１５を納めた外被組立体２００を含む。ガス分配板２０は、反応ガスおよび他のガス（例えば、パージガス）を、ガス分配板２０の貫通穴を経て、鉛直可動ヒータ２５（これは、ウェハ支持台とも呼ばれる）に載っているウェハ（図には示されていない）まで分散させるために、ガス反応エリア１６の上方に備えられる。ヒータ２５は、例えばウェハの取入れまたは取出しのできる低位置から、破線１３で示されるガス分配板２０の直近くの処理位置まで、あるいは、エッチングまたは洗浄の目的など他の目的で、他の位置まで、制御可能に移動させることができる。センターボード（図には示されていない）は、ウェハの位置に関する情報を提供するセンサを含む。
【００１７】
ヒータ２５は、セラミックに入れられた電気抵抗型発熱体（図には示されていない）を含む。このセラミックにより、腐食の可能性のあるチャンバ環境から、前述の発熱体が保護され、また、発熱体が約８００℃までの温度に達することができる。模範的な一実施形態では、真空室１５にさらされるヒータ２５のあらゆる面は、酸化アルミニウム（Ａｌ2Ｏ3、すなわちアルミナ）または硝酸アルミニウムなどのセラミック材料で作られている。
【００１８】
反応ガスとキャリヤガスは、供給管路４３を経て、ガス混合ボックス（ガス混合ブロックとも呼ばれる）２７３に供給され、そこで、これらのガスが、好ましくは混ぜ合わされて、ガス分配板２０に吐き出される。ガス混合ボックス２７３は、好ましくは、処理ガス供給管路４３にも、洗浄／エッチング用ガス管４７にも連結された複式入力混合ブロックである。弁２８０は、ガス管４７からガス混合ブロック２７３に、ガスまたはプラズマを通したり、止めたりする働きをする。ガス管４７は、入力ガスを受取る導入口５７を備えた一体型リモートマイクロ波プラズマシステム５５から、ガスを受取る。堆積処理の間、ガス分配板２０に供給されたガスは、ウェハ表面に向けて発散される（矢印２１で示される通り）。この場合、ガスが、放射状にウェハ表面全体にくまなく分配される（一般に、層流で）。
【００１９】
パージガスは、ガス分配板２０、および／または、導入口または導入管（図には示されていない）から、外被組立体２００の底壁を経て、真空室１５に吐き出されることもある。このパージガスは、この導入口から上方に流れて、ヒータ２５を通り過ぎて、環状ポンピング溝４０に達する。次に、排気システムは、ガス（矢印２２で示される通り）を環状ポンピング溝４０に排出し、排気管路６０を経て、真空ポンプ（図には示されていない）を含む真空システム８８に達する。排気ガスと伴出微粒子は、環状ポンピング溝４０から排気管路６０を通って、絞り弁システムで制御される速度で得られる。
【００２０】
リモートマイクロ波プラズマシステム５５は、チャンバクリーニング、あるいは、処理ウェハからの自然酸化膜または残渣の除去など、選択された用途のために、プラズマを発生させることができる。入力管路５７を通じて供給された前駆体からリモートマイクロ波プラズマシステム５５に発生するプラズマ種は、ガス管４７を通じて送られて、ガス分配板２０を経て真空室１５に分散させる。洗浄用途の前駆ガスは、フッ素、塩素、および他の反応要素を含む場合がある。さらに、リモートマイクロ波プラズマシステム５５は、リモートマイクロ波プラズマシステム５５への使用に適切な堆積前駆ガスを選択することで、プラズマＣＶＤ膜を堆積するように変更する場合もある。
【００２１】
システムコントローラ５３は、この堆積システムの活動と動作パラメータを制御する。プロセッサ５０は、プロセッサ５０に接続されたメモリ７０に格納されたコンピュータプログラムなどのシステム制御ソフトウェアを実行する。好ましくは、メモリ７０は、ハードディスクドライブであるが、もちろん、メモリ７０は、読取り専用メモリ（ＲＯＭ）またはフラッシュメモリなどの他の種類のメモリであることもある。ハードディスクドライブ（例えば、メモリ７０）に加えて、ＣＶＤ装置１０は、好適な実施形態において、フロッピーディスクドライブやカードラック（図には示されていない）も含む。
【００２２】
プロセッサ５０は、システム制御ソフトウェアにより動作する。このシステム制御ソフトウェアには、タイミング、ガスの混合、チャンバ圧力、チャンバ温度、マイクロ波電力レベル、サセプタの位置、および特定プロセスの他のパラメータを命じる命令セットが含まれている。例えば、フロッピーディスクを含む他のメモリに格納されたものなどの他のコンピュータプログラム、あるいは、ディスクドライブまたは他の適切なドライブに入れられた別のコンピュータプログラムプロダクトも、プロセッサ５０を動作させて、様々な装置の中にＣＶＤシステム１０を構成する目的で使用される。
【００２３】
プロセッサ５０は、シングルボード・コンピュータ、アナログ・ディジタル入出力ボード、インタフェース・ボード、ステッパ・モータ制御ボードが入っているカードラック（図には示されていない）を備えている。ＣＶＤシステム１０の様々な部分は、ボード、カードケージ、コネクタの寸法とタイプを定めたＶＭＥ（Versa Modular European）規格に合致している。このＶＭＥ規格はまた、１６ビットのデータバスと２４ビットのアドレスバスを持つバス構造も定めている。
【００２４】
図１Ｂは、ＣＶＤ装置のチャンバ３０に対して、システム用のユーザインタフェースの概略図である。ＣＶＤ装置１０は、マルチチャンバ・システムの１チャンバを含む。ウェハは、追加処理のために、チャンバからチャンバへと移送される場合がある。ときには、ウェハは、真空のもとで、または選択されたガスのもとで移送される。ユーザと、このプロセッサとの間のインタフェースは、ＣＲＴモニタ７３ａとライトペン７３ｂである。メインフレーム・ユニット７５は、ＣＶＤ装置１０に対して、電気機能、配管機能、および他のサポート機能を提供する。ＣＶＤ装置のこの図解実施形態と互換性のある模範的なメインフレーム・ユニットは、現在、カリフォルニア州サンタクララのアプライド・マテリアルズ社から、ＰＲＥＣＩＳＩＯＮ ５０００（登録商標）およびＣＥＮＴＵＲＡ ５２００（登録商標）のシステムとして市販されている。
【００２５】
好適な実施形態では、２つのモニタ７３ａが使用され、その一方が、オペレータ向けにクリーンルームの壁面７１に取付けられており、また他方が、サービス技術者向けに、壁面７２の後ろにある。これら２つのモニタ７３ａは、同一情報を同時に表示するが、ただし、ライトペン７３ｂはただ１つ使用可能である。ライトペン７３ｂは、ペンの先端に光センサを付けて、ＣＲＴディスプレイから発せられる光を検出する。特定の画面またはファンクションを選択するために、オペレータは、ペン７３ｂで、表示画面の指定エリアに触れて、ボタンを押す。その触れたエリアは、そのハイライト色を変えるか、あるいは、新しいメニューまたは画面が表示され、それにより、ライトペンと表示画面とのやり取りが確かめられる。もちろん、ユーザがこのプロセッサとやり取りできるようにするために、ライトペン７３ｂに代えて、またはそれに加えて、キーボード、マウス、または他のポインティング・デバイスまたは通信装置などの他の装置が使用されることもある。
【００２６】
図１Ｃは、クリーンルーム内にあるガス供給パネル８０に対して、ＣＶＤ装置１０の概観を示している。上で考察される通り、ＣＶＤシステム１０は、ヒータ２５を備えたチャンバ１５、導入管４３と管４７から入力されるガス混合ボックス２７３、および、入力管路５７を備えたリモートマイクロ波プラズマシステム５５を含む。上述の通り、ガス混合ボックス２７３は、堆積ガス（１つまたは複数）とクリーンガス（１つまたは複数）、あるいは他のガス（１つまたは複数）を混合して、導入管４３を経て処理室１５に送り込む。
【００２７】
リモートマイクロ波プラズマシステム５５は、チャンバ１５に沿って、チャンバ１５の上方にあるゲートバルブ２８０とガス混合ボックス２７３まで及ぶ管４７と一体に位置付けられ、かつチャンバ１５の下に取付けられている。ガス供給パネル８０から出た供給管路８３と８５は、反応ガスをガス供給線４３に提供する。ガス供給パネル８０は、選択された用途のために、この処理ガスを提供するガスソースまたは液体ソース９０の管路を含む。ガス供給パネル８０は、選択されたガスをガス混合ボックス２７３に流す前に、そのガスを混合する混合システム９３を備えている。いくつかの実施形態では、混合システム９３は、「ＴＥＯＳ（tetraethylorthosilane）」、「ＴＥＢ（triethylborate）」、「ＴＥＰＯ（triethylphosphate）」などの反応液体を気化する液体注入システムを含む。これらの液体から気化したものは、つねに、ヘリウムなどのキャリヤガスと組合わされる。一般に、処理ガスのそれぞれの供給管路は、（i）管８５または管５７への処理ガスの流れを自動または手動で止める目的で使用できる遮断弁９５と、（ii）これらの供給管路を流れるガスまたは液体の流量を測定するマスフローコントローラ（流量制御装置）、または他のタイプのコントローラを含む。
【００２８】
一例として、リンのソースとしてＴＥＰＯ、ボロンのソースとしてＴＥＢ、またシリコンのソースとしてＴＥＯＳを含む混合物は、ＢＰＳＧ膜を形成する堆積プロセスにおいて、ガス混合システム９３に用いられる。ＴＥＰＯとＴＥＯＳは、従来のボイラタイプまたはバブラタイプの高温ボックスにより気化される液体ソースである。しかしながら、液体注入システムは、ガス混合システムに導入される反応液体の量をさらに大きく制御できるから、好ましい。これらの液体は、一般に、細かいスプレーまたはミストとしてキャリヤガスの流れに注入された後で、加熱ガス供給管路８５に吐き出されて、ガス混合ブロックとチャンバに及ぶ。酸素（Ｏ2）またはオゾン（Ｏ3）などの１つまたは複数の気体酸素ソースは、別のガス供給管路８３を通って、そのチャンバに流れて、そのチャンバで、またはその近くで、加熱ガス供給管路８５からの反応ガスと組合わされることになる。もちろん、ドーパント、シリコン、酸素の他のソースも使用できることが認められている。
【００２９】
図１Ｄは、特定の実施形態によるシステム制御ソフトウェア（すなわち、コンピュータプログラム１５０）の階層制御構造の例示ブロック図である。薄膜を堆積し、洗浄を実行し、あるいは、リフローまたはドライブインを実行するプロセスは、プロセッサ５０で実行されるコンピュータプログラムプロダクトを用いて実施できる。このコンピュータプログラムコードは、６８０００アセンブリ言語、Ｃ、Ｃ＋＋、パスカル、フォートラン、または他の言語などの従来の任意のコンピュータ読取り可能プログラミング言語で作成できる。適切なプログラムコードが、従来のテキストエディタを用いて、単一のファイル、または複数のファイルに入力されて、システムメモリなどのコンピュータ使用可能媒体に格納されるか、または、その媒体で実施される。
【００３０】
入力されたコードのテキストが高水準言語で書かれている場合には、このコードがコンパイルされ、次に、この結果得られたコンパイラ・コードを、プリコンパイルされたＷＩＮＤＯＷＳ（登録商標）ライブラリ・ルーチンのオブジェクトコードとリンクする。このリンクされたコンパイル済みオブジェクトコードを実行するために、システムユーザは、そのオブジェクトコードを呼出して、コンピュータシステムに指示して、そのコードをメモリにロードさせ、また、そのメモリから、ＣＰＵは、そのコードを読取って実行することで、装置を構成して、そのプログラムで特定されるタスクを実行する。
【００３１】
ユーザは、ＣＲＴモニタ上に表示されたメニューまたは画面で提供される選択候補を、ライトペンを使って選ぶことで、プロセスセット番号とプロセス室番号をプロセスセレクタ・サブルーチン１５３に入力する。これらのプロセスセットは、指定したプロセスを実行するのに必要な所定の組のプロセス・パラメータであって、定義済みセット番号で識別される。プロセスセレクタ・サブルーチン１５３は、（i）所望のプロセス室と、（ii）このプロセス室を動作させて所望のプロセスを実行するのに必要な所望の一組のプロセス・パラメータを特定する。特定のプロセスを実行するプロセス・パラメータは、例えば、処理ガスの組成と流量、温度、圧力、マグネトロン電力レベル（ＲＦプラズマシステムを装備した実施形態のために、高周波と低周波のＲＦ電力レベルおよび低周波のＲＦ周波数の代りに、あるいは、それらに追加して）のようなプラズマ条件、冷却ガス圧、チャンバ壁面温度などの処理条件にかかわるものである。プロセスセレクタ・サブルーチン１５３は、或る時点に、チャンバ内で、どのタイプのプロセス（例えば、堆積、ウェハ洗浄、チャンバクリーニング、チャンバのゲッタリング、リフロー）を実行するか制御する。いくつかの実施形態では、プロセスセレクタ・サブルーチンが２つ以上ある場合もある。これらのプロセス・パラメータは、レシピの形式でユーザに提供されるもので、ライトペン／ＣＲＴモニタのインタフェースを利用して入力できる。
【００３２】
プロセスシーケンサ・サブルーチン１５５には、特定されたプロセス室とプロセス・パラメータを、プロセスセレクタ・サブルーチン１５３から受入れ、また様々なプロセス室の動作を制御するプログラムコードがある。複数のユーザは、プロセスセット番号とプロセス室番号を入力できるか、あるいは、単一のユーザは、複数のプロセスセット番号とプロセス室番号を入力でき、したがって、プロセスシーケンサ・サブルーチン１５５は、これらの選択されたプロセスを、所望の順序でスケジュールする働きをする。好ましくは、プロセスシーケンサ・サブルーチン１５５は、（i）プロセス室の動作を監視して、これらのプロセス室が使用されているかどうか判定する工程、（ii）使用されているプロセス室で、どんなプロセスが行われているかどうか判定する工程、および（iii）プロセス室の可用性と、実行されるプロセスのタイプに基づいて、所望のプロセスを実行する工程、を実行するプログラムコードを含む。
【００３３】
ポーリング法のように、プロセス室を監視する従来の方法が使用できる。どのプロセスを実行するかスケジュールしているときに、プロセスシーケンサ・サブルーチン１５５は、選択されたプロセスに対して、所望のプロセス条件と比較して用いられているプロセス室の現在の条件、あるいは、それぞれの特定のユーザ入力リクエストの「エージ」、または、スケジュールする優先順位を決定するためにシステムプログラマが含めたいと思っている他の任意の関連ファクタを考慮に入れるように設計できる。
【００３４】
次に、どのプロセス室とプロセスセットの組合せを実行する予定であるか、プロセスシーケンサ・サブルーチン１５５で決定されさえすれば、プロセスシーケンサ・サブルーチン１５５は、プロセスシーケンサ・サブルーチン１５５で決定されたプロセスセットにより、プロセス室内で複数の処理タスクを制御するチャンバ・マネージャー・サブルーチン１５７ａ〜ｃに、特定のプロセスセット・パラメータを渡すことで、プロセスセットの実行を開始する。例えば、チャンバ・マネージャー・サブルーチン１５７ａには、プロセス室内で、ＣＶＤと洗浄プロセス作業を制御するプログラムコードがある。チャンバ・マネージャー・サブルーチン１５７はまた、選択されたプロセスセットを実行するのに必要なチャンバ構成要素の動作を制御する様々なチャンバ構成要素サブルーチンの実行も制御する。チャンバ構成要素サブルーチンの例は、基板位置決めサブルーチン１６０、処理ガス制御サブルーチン１６３、圧力制御サブルーチン１６５、ヒータ制御サブルーチン１６７、プラズマ制御サブルーチン１７０、エンドポイント検出制御サブルーチン１５９、ゲッタリング制御サブルーチン１６９である。ＣＶＤ室の特定の構成により、実施形態のなかには、上記サブルーチンのすべてを含むものもある一方で、これらのサブルーチンの一部しか含まないものもある。通常当業者であれば、プロセス室内で、どのプロセスを実行するかにより、他のチャンバ制御サブルーチンが含められることが容易にわかるであろう。
【００３５】
動作中、チャンバ・マネージャー・サブルーチン１５７ａは、実行されている特定のプロセスセットに基づいて、プロセス構成要素サブルーチンを選択的にスケジュールするか、あるいは呼出す。プロセスシーケンサ・サブルーチン１５５が、次にどのプロセス室とプロセスセットを実行する予定であるかスケジュールするのとまったく同様に、チャンバ・マネージャー・サブルーチン１５７ａは、プロセス構成要素サブルーチンをスケジュールする。一般に、チャンバ・マネージャー・サブルーチン１５７ａには、様々なチャンバ構成要素を監視する工程、実行されるプロセスセット用のプロセス・パラメータに基づいて、どの構成要素を動作させる必要があるか決定する工程、上記の監視する工程と決定する工程に応じて、チャンバ構成要素サブルーチンの実行を開始する工程が含まれる。
【００３６】
次に、特定のチャンバ構成要素サブルーチンの動作を、図１Ａと図１Ｄを参照して説明する。基板位置決めサブルーチン１６０には、基板をヒータ２５の上に載せ、随意に、基板をチャンバ内の所望の高さまで持ち上げて、基板とガス分配マニホルド２０との間隔を制御する目的で使用される、チャンバ構成要素を制御するプログラムコードが含まれる。基板がプロセス室１５に取入れられるときに、ヒータ２５を下げて基板を受取り、次に、ヒータ２５を所望の高さまで上げる。動作中、基板位置決めサブルーチン１６０は、チャンバ・マネージャー・サブルーチン１５７ａから移された上記の支持高さに関するプロセスセット・パラメータに応じて、ヒータ２５の移動を制御する。
【００３７】
処理ガス制御サブルーチン１６３には、処理ガスの組成と流量を制御するプログラムコードがある。処理ガス制御サブルーチン１６３は、安全遮断弁の状態を制御し、さらに、マスフローコントローラ（流量制御装置）のランプアップまたはダウンを行って、所望のガス流量を得る。一般に、処理ガス制御サブルーチン１６３は、ガス供給管路を開放し、繰り返して（i）必要なマスフローコントローラを読取り、（ii）その読みを、チャンバ・マネージャー・サブルーチン１５７ａから受取った所望の流量と比較し、（iii）必要に応じてガス供給管路の流量を調節して、動作する。さらに、処理ガス制御サブルーチン１６３には、このガス流量を、危険な数値でないか監視し、また危険な状態が検出されるときに、安全遮断弁を作動させる工程も含まれる。代替実施形態は、処理ガス制御サブルーチンを２つ以上持つことがあり、その場合、それぞれのサブルーチンは、特定のタイプのプロセス、または特定の組のガス管路を制御する。
【００３８】
いくつかのプロセスでは、窒素またはアルゴンなどの不活性ガスをチャンバに流し込んでチャンバ内の圧力を安定させた後で、反応処理ガスを導入する。これらのプロセスの場合、処理ガス制御サブルーチン１６３は、チャンバ内の圧力を安定させるのに必要な時間の間、不活性ガスをチャンバに流し込む工程を含むようにプログラムされ、次に、上述の工程を実行することになる。さらに、処理ガスが、ＴＥＯＳ、ＴＥＰＯ、またはＴＥＢなどの液体前駆体から気化される予定のときには、処理ガス制御サブルーチン１６３は、バブラ組立体内の液体前駆体を通じて、ヘリウムなどの供給ガスを泡立たせる工程、あるいは液体注入システムを制御して、液体を、ヘリウムなどのキャリヤガスの本流に噴霧または噴出させる工程を含むように作成されることになる。この種のプロセスにバブラが使用されるときには、処理ガス制御サブルーチン１６３は、この供給ガスの流れ、バブラ内の圧力、バブラの温度を調節して、所望の処理ガス流量を得る。上で考察される通り、所望の処理ガス流量は、プロセス・パラメータとして、処理ガス制御サブルーチン１６３に移される。
【００３９】
さらに、処理ガス制御サブルーチン１６３には、所与の処理ガス流量に必要な値が入っている記憶テーブルにアクセスすることで、所望の処理ガス流量に必要な供給ガス流量、バブラ圧力、バブラ温度を得る工程も含まれる。これらの必要な値が得られさえすれば、この供給ガス流量、バブラ圧力、バブラ温度を監視して、上記の必要な値と比較し、それに応じて調節する。
【００４０】
圧力制御サブルーチン１６５には、チャンバの排気システム内の絞り弁の開口サイズを調節することで、チャンバ内の圧力を制御するプログラムコードが含まれる。この絞り弁の開口サイズは、総処理ガス流、プロセス室のサイズ、および排気システム用のポンピング設定圧に対して、チャンバ圧力を所望のレベルに制御するように設定されている。圧力制御サブルーチン１６５を呼出すと、チャンバ・マネージャー・サブルーチン１５７ａから、１パラメータとして、所望または目標の圧力レベルを受取る。圧力制御サブルーチン１６５は、チャンバに連結された１つまたは複数の従来のマノメータを読取ることで、チャンバ内の圧力を測定し、この測定値（１つまたは複数）を目標圧力と比較し、記憶圧力テーブルからの目標圧力に対応する「ＰＩＤ（比例、積分、微分）」値を得て、これらのＰＩＤ値により、絞り弁を調節する。
【００４１】
別法として、圧力制御サブルーチン１６５は、特定の開口サイズ（すなわち、固定位置）まで絞り弁を開閉して、チャンバ内の圧力を調節するように作成できる。このようなやり方で、その排気量を制御しても、圧力制御サブルーチン１６５のフィードバック制御機能は呼出されない。
【００４２】
ヒータ制御サブルーチン１６７には、基板の加熱に使用される発熱体を流れる電流を制御するプログラムコードが含まれる。ヒータ制御サブルーチン１６７はまた、チャンバ・マネージャー・サブルーチン１５７ａにより呼出されて、目標または設定の温度パラメータを受取る。ヒータ制御サブルーチン１６７は、ヒータ内にある熱電対の出力電圧を測定し、その測定温度を設定温度と比較し、この発熱体に加えられる電流を増減して設定温度を得ることで、温度を測定する。この温度は、対応する温度を、記憶換算テーブルで調べるか、あるいは、４次の多項式を用いて温度を計算することで、この測定温度から得られる。ヒータ制御サブルーチン１６７には、ヒータの温度のランプアップまたはダウンを徐々に制御できる能力が含まれる。このような機能は、熱によるセラミック・ヒータの亀裂を減らすのに役立つ。さらに、プロセス安全性に適合するかどうか検出するために、組込みフェールセーフ・モードを含めることもできる。このモードは、プロセス室が適正に設定されていなければ、発熱体の動作を停止することができる。
【００４３】
II．模範的な構造
図２は、本発明による集積回路２００の概略断面図を示している。図２に示される通り、集積回路２００は、ＮＭＯＳトランジスタ２０６とＰＭＯＳトランジスタ２０３を含む。これらのトランジスタは、切離され、フィールド酸化膜領域２２０で互いに電気的に絶縁されている。別法として、チャネル・ストップ拡散と組合わせたトレンチを含め、トレンチ隔離を使用すれば、素子を隔離できる。あるいは、隔離技術を組合わせたものが使用される場合がある。トランジスタ２０３とトランジスタ２０６はそれぞれ、ソース領域２１２、ゲート領域２１５、ドレーン領域２１８から成っている。
【００４４】
金属前（premetal）の誘電体層２２１は、トランジスタ２０３および２０６を、金属層２４０から切離しているが、この場合、金属層２４０と、これらのトランジスタとの接続は、コンタクト２２４で行われる。金属前の誘電体層２２１は、例えば、本発明による方法で形成されたＢＰＳＧ層であったり、また、単一の層または複数の層であることもある。金属層２４０は、集積回路２００に含まれる４つの金属層２４０、２４２、２４４、２４６の１つである。それぞれの金属層は、金属間の誘電体層２２７、２２８、２２９により、隣接する金属層から切離されている。隣接する金属層は、選択された開口の所で、ビア２２６により接続されている。平坦化された不活性化層２３０を金属層２４６の上に堆積する。
【００４５】
本発明によるＢＰＳＧ層は、集積回路２００に示される誘電体層のそれぞれに使用される場合がある。本発明によるＢＰＳＧ層は、いくつかの集積回路に含まれているダマシン層にも使用できる。ダマシン層では、ブランケット層を基板上に堆積し、選択的に基板までエッチングし、次に、金属で埋めて、エッチバックするか、または研磨して、金属コンタクト２２４を形成する。金属層を堆積した後で、第２のブランケット堆積を行い、選択的にエッチングする。次に、エッチングされたエリアを金属で埋めて、エッチバックするか、または研磨して、金属コンタクト２２６を形成する。
【００４６】
この簡略化された集積回路２００は、例示目的だけのものであることを理解されたい。当業者であれば、他の集積回路、例えばマイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、メモリ素子などの製造に対しても、本発明の方法を実施できよう。
【００４７】
III．模範的な二段ＢＰＳＧプロセス
ＢＰＳＧは、ＩＣおよび他の電子デバイス、あるいは機械構造物の製造において、様々な用途に利用できる。従来の方法は、単一段のＢＰＳＧ堆積プロセスを使用して、基板の表面上に構成材料の層を形成し、次に、「ＲＴＰ（急速熱パルス）」法、または、例えば従来の加熱炉を使用して、その層を加熱することで、ＢＰＳＧ層をリフローする。ＢＰＳＧ堆積プロセスの特性（例えば、堆積速度、基板表面への整合、ウェハ全体の均一性）も、その結果得られるＢＰＳＧ層の特性（例えば、融点、薄膜の応力、収縮、化学的安定性、吸水性）も、多くのパラメータによって決まる。最近まで、ただ一組の堆積パラメータにより、効率的に（すなわち、経済的に）堆積でき、またＩＣの用途で充分な働きをするＢＰＳＧ層が生み出されよう。
【００４８】
図３Ａ〜図３Ｃは、従来の単一段のＢＰＳＧ堆積プロセスの限界を例示したＩＣ３００の一部の概略断面図である。図３Ａは、ＢＰＳＧ層３０４が堆積された後の基板３０２を示している。幅の狭いトレンチ３０６と幅の広いトレンチ３０８が、ＢＰＳＧの堆積の前に、基板３０２に形成されている。ＢＰＳＧ層３０４は、部分的に各トレンチを埋めるが、ただし、堆積プロセス中に、ピンチオフされて３１０、３１２、ボイド３１４、３１６を後に残す。
【００４９】
図３Ｂは、リフロープロセスが始まった後のＩＣ３００の一部の概略断面図である。この堆積プロセスは、常圧以下で実行されたものであり、したがって、ボイド３１８、３２０が排除されている。リフロープロセスは、一般に、大気圧で行われ、したがって、ＢＰＳＧ層が融けて流動すると、真空により、構成材料が、トレンチ３０６、３０８の壁面３２２、３２４から、ボイドに引き寄せられる。
【００５０】
図３Ｃは、リフロープロセスが、完了した後のＩＣ３００の一部の概略断面図である。ＢＰＳＧ層３２６が、幅の広いトレンチ３０８を完全に埋めているが、幅の狭いトレンチ３０６には、ボイド３２８が形成されている。トレンチの壁面には、ボイドを完全に埋めるだけの構成材料がなかったために、幅の狭いトレンチに、ボイドが残ったものと考えられる。
【００５１】
図４は、凹部３３２を付けたトレンチ３３０を有する基板３０２の概略断面図である。基板上にＢＰＳＧ層３３４を形成し、リフローしている。凹部３３２の付近には、ボイド３３６が形成されており、これは、トレンチの壁面に凹部がある場合に、代表的なものである。凹部は、トレンチ形成プロセスにおいて発生した人為的なものである。トレンチの形成に用いられる従来のエッチングプロセスは、トレンチが充分に広いか、または浅ければ、凹部を持たないトレンチ壁面を確実に作り出すことができる。しかしながら、トレンチの幅が減少して、トレンチのアスペクト比が大きくなるにつれて、凹部と、それにより生じるボイドの発生率が高まった。
【００５２】
さらにコンフォーマルな層、すなわちピンチオフする前に、さらに多くの構成材料をトレンチの壁面に付ける層を堆積すると、ボイドのないＢＰＳＧプロセスが得られ、また凹部を発生させるエッチングプロセスが補償されさえもすると考えられた。単一段の堆積プロセスを展開できることを希望して、いくつかのプロセス変数のどれが、薄膜適合性にもっとも大きい影響を及ぼすのか決定する実験が計画された。或る層の整合を高めても、他の薄膜特性が確実に弱められないようにするために、他のいくつかの薄膜特性も検討されたが、結果として、薄膜は、製造できないか、または信頼できなかった。
【００５３】
１６枚のウェハが生産され、５つの異なるプロセス・パラメータが、ウェハ間で大きい値から小さい値にマトリックス風に変えられるＢＰＳＧ堆積プロセスを用いて、それらのウェハが１枚１枚製造された。各パラメータの大きい値も小さい値も、ＢＰＳＧ堆積プロセス用の許容範囲内にあった。次に、得られた各ウェハの薄膜特性を測定し、各プロセス・パラメータに対する各薄膜特性の感度が決定された。次に、薄膜特性ごとに、これらのプロセス・パラメータが格付けされた。
【００５４】
選択すべきいくつかのプロセス・パラメータとプロセス変数のうち、変えることにした５つのものは、プロセス温度、チャンバ圧力、ＴＥＯＳ流量、オゾン流量、オゾン濃度であった。ウェハごとに、一定のドーピングレベルとドーピング比を使用することに決めた。これらのウェハは、２００ｍｍのシリコンウェハであった。温度は、４５０℃または６００℃に選択され、圧力は、１５０Ｔまたは７００Ｔに選択され、ＴＥＯＳ流量は、５００ｍｇｍまたは１０００ｍｇｍに選択され、オゾン流量は、２５００ｓｃｃｍまたは５０００ｓｃｃｍに選択され、さらに、オゾン濃度は、６ｗｔ％または１２．５ｗｔ％であった。検討された薄膜特性は、堆積速度、ウェハ全体の厚さの均一性、薄膜の応力、収縮、薄膜の適合性、および、堆積時とリフロー／アニール後の双方のウェット・エッチング速度比（「ＷＥＲＲ」）であった。
【００５５】
計画された実験の結果は、表１に要約されている。少なくとも２つの結論が、これらの結果に基づくものであった。第１に、高い圧力と高いオゾン：ＴＥＯＳ比は、薄膜の適合性を高めるが、ただし、これにより、堆積速度が、可能性として、好ましくないくらい低いレベルまで低下する。第２に、これらの結果から、ボイドのない埋込みプロセスを行わせるのに充分な構成材料をトレンチの壁面に堆積し、しかも、総堆積時間を短くすることにより許容できるプロセス時間を提供するために、二段の堆積プロセスを展開する可能性のあることが示唆された。低圧堆積プロセスの後で、薄膜の安定性が改善されたことにも注目した。薄膜は、外気にさらされると、その外気から、かなりの量の水を吸収する場合には、不安定であると言われる。ときには、薄膜は、結晶化するか、あるいは固溶体から相分離を受ける。これらの欠陥および他の欠陥は、パーティクル・アッダーとして、ウェハ検査中に検出される場合もある。薄膜が不安定であるか、または再結晶化されると、一般に、ウェハは不良品として廃棄される。
【００５６】
【表１】
【００５７】
図６Ａは、二段ＢＰＳＧ堆積プロセスの後の基板６０２の概略断面図である。
【００５８】
ＢＰＳＧ層６０６の非常にコンフォーマルな第１の部分６０４を、ＢＰＳＧ層６０６の高堆積速度の第２の部分６０８よりも前に堆積した。第１の部分６０４は、厚さが約６００〜７００Åであり、また第２の部分６０８は、厚さが約９，０００Åである。非常にコンフォーマルな層は、約７００Ｔの圧力、約３００ｍｇｍのＴＥＯＳ流量にて約１４．３：１のオゾン：ＴＥＯＳ比で形成された。高堆積速度の層は、約１５０Ｔの圧力、約８００ｍｇｍのＴＥＯＳ流量にて約５．４：１のオゾン：ＴＥＯＳ比で形成された。この層の双方の部分は、約４８０〜６００℃の基板温度にて形成された。これらの条件のもとに、第１の部分は、約６０秒で形成され、また第２の部分は、約９０秒で形成された。この高堆積速度の層は、その非常にコンフォーマルな層を、ウェハ処理後に、この外気にさらされないように保護しており、したがって、図５とともに、上で考察されるように、パーティクル・アッダーが減らされる。
【００５９】
図６Ｂは、二段ＢＰＳＧ堆積プロセスとリフローの後の基板６０２の概略断面図である。ＢＰＳＧ膜６１６の第１の部分６１４は、整合を高める堆積レシピを用いて堆積された。ＢＰＳＧ膜の第２の部分６１８は、堆積速度と薄膜安定性を高める堆積レシピを用いて堆積された（パーティクル・アッダーが減らされた）。 ＢＰＳＧ膜６１６の第１の部分６１４の事後熱処理（事後リフロー）ＷＥＲＲは、 ＢＰＳＧ膜６１６の第２の部分６１８のＷＥＲＲよりも大きい。
【００６０】
図６Ｃは、二段ＢＰＳＧ堆積プロセスとリフローの後の基板６０２の概略断面図である。ＢＰＳＧ膜６２２の第１の部分６２０は、整合を高める堆積プロセスを用いて堆積された。ＢＰＳＧ膜６２２の第２の部分６２４は、堆積速度と薄膜安定性を高める堆積プロセスを用いて堆積された。ＢＰＳＧ膜６２２の第１の部分６２０は、ＢＰＳＧ堆積プロセスの前に、基板６０２に形成された幅の狭いトレンチ６２６を埋める。幅の狭いトレンチは、幅が０．１ミクロンよりも短い。
【００６１】
図７Ａは、ＢＰＳＧ層を形成する二段堆積プロセス７００の簡略フローチャートである。基板が提供され（ステップ７０２）、またＢＰＳＧ膜の第１の部分が、基板上に、比較的に高い圧力と比較的に高いオゾン：ＴＥＯＳ比で形成される（ステップ７０４）。チャンバ圧力とオゾン：ＴＥＯＳ比が下げられ（ステップ７０６）、またＢＰＳＧ膜の第２の部分が、第１の部分の上に形成される（ステップ７０８）。ＢＰＳＧ膜を堆積した後で、ＢＰＳＧ膜を随意にリフローする場合がある（ステップ７１０）。
【００６２】
図７Ｂは、ドーパント・バイパスを用いて、ＢＰＳＧ層を形成する二段堆積プロセス７０１の簡略フローチャートである。この図は、図９とともに、以下で考察される。基板が提供され（ステップ７０３）、またＢＰＳＧ膜の第１の部分が、比較的に高い圧力と比較的に高いオゾン：ＴＥＯＳ比で形成される（ステップ７０５）。ドーパントの流れの少なくとも一部を、バイパスに切替える（ステップ７０７）ことで、チャンバ圧力を下げる（ステップ７０９）と同時に、オゾンの流れに対して、ＴＥＯＳの流れが増しても、ドーパントの流れが安定するようにしている。所望の圧力（堆積圧力である場合も、ない場合もある）に達すると、ドーパントの流れの一部が、バイパスから真空室に切替えられて（ステップ７１１）、ＢＰＳＧ膜の第２の部分が、第１の部分の上に形成される（ステップ７１３）。ＢＰＳＧ膜を堆積した後で、ＢＰＳＧ膜を随意にリフローする場合がある（ステップ７１５）。
【００６３】
図８は、基板８００の一部を、走査型電子顕微鏡（「ＳＥＭ」）で描いた図である。トレンチ８０２、８０４は、シリコン・ウェハ８０６に形成され、ＢＰＳＧ層８０８で埋められた。トレンチの１つ８０４の形成中に、凹部８１０が偶然発生した。ＢＰＳＧ層８０８は、図７Ａに示される上述の二段堆積プロセスにより堆積され、リフロー後に、ボイドのないように、これらのトレンチを完全に埋めた。普通なら予想されたはずのボイドが、凹部８１０の付近には、まったく残っていなかった。トレンチ８０４の幅８１２は約０．０６ミクロンであり、このトレンチのアスペクト比は、約５．５：１である（すなわち、このトレンチは、約０．３３ミクロンの深さである）。このように狭い幅と高アスペクト比を有するトレンチをエッチングしようとしたことから、凹部８１０が発生したと考えられる。
【００６４】
IV．ドーパント・バイパス
異なる堆積条件で、二層ＢＰＳＧ膜を堆積することは、これらの条件を単に変えるという問題ではないことがわかった。所望の性質を持つ薄膜を保証するため、特にその薄膜のリフロー特性を維持するために、第１の堆積条件と、第２の堆積条件との間のスムーズな遷移が重要である。ＢＰＳＧ層のリフロー特性は、ドーパント濃度によって決まり、一般に、ドーパント濃度が高くなると、リフロー特性が改善され、例えば、融点が低くなり、かつ流動性が高まる。ＴＥＯＳ流量を変えると、リン・ドーパント相対濃度を維持するときに、特定の問題が発生した。
【００６５】
ＴＥＰＯは、代表的なＢＰＳＧ堆積温度で分解しやすい。それゆえ、ＴＥＰＯの流れをスタートする従来のやり方は、堆積が始まった後でのみ、キャリヤガスを、液体バブラまたは他の供給システムに流し始めることである。とはいえ、ＴＥＰＯの安定した流れを確立するために、通常、約１０秒かかる。ドーパント不足の界面層が発生する。上にくるＢＰＳＧがドーパント不足でなくて、また適正にリフローするから、基板に隣接するドーパント不足の界面層は、リフローの問題を起こさない。しかしながら、ＢＰＳＧ層の中央にあるドーパント不足層は、リフローを低下させ、それゆえ、ボイドを埋める能力を低下させる。
【００６６】
図９は、従来のシステムの使用に起因するドーパント不足領域を持たないＢＰＳＧ層を堆積するために、バイパス９０２を備えたＣＶＤ堆積装置９００の概略図である。この装置は、多層ＢＰＳＧ膜を堆積する目的で用いられるが、この装置はまた、単層ドープ・シリコンガラス膜、または、他のドープ・シリコンガラス膜、例えば、「ＰＳＧ（リン・シリコンガラス）」、「ＢＳＧ（ホウ素シリコンガラス）」、「ＡａＳＧ（ヒ素シリコンガラス）」、もしくは、それらに類する薄膜にも有利に使用できる。このバイパスは、ドーパントとシリコンを含有するガス（例えば、ＴＥＯＳ蒸気）を、ドーパント供給管路９０４から真空システム８８の前方管路９０８へ切換え、したがって、迂回して真空室１５を避けて、ドーパントとシリコンを含有するガスを真空室１５に送る前に、このドーパントの流れを安定化させている。
【００６７】
キャリヤガス・ソース９１０からのキャリヤガス（例えば、ヘリウム）が、シリコンソース９１１からのシリコンソース・ガス（例えば、ＴＥＯＳ蒸気）およびドーパント・ソース９１２、９１３からのドーパント（例えば、ＴＥＰＯ蒸気および／またはＴＥＢ蒸気）と結合され、またそのドーパントとキャリヤガスが真空システム８８に直接に放出されている間に、所望の流量が設定される。液体ソースから、ＴＥＯＳ、ＴＥＢ、ＴＥＰＯがキャリヤガス管路９０９に注入される。バルブ９１４は、ドーパント向けの出力を選択する。適切な時間に、バルブ９１４を切替えて、前述の出力を、真空システム８８から真空室１５に変えることがある。
【００６８】
図１０と図１１は、ドーパント・バイパス技法を用いる場合と、ドーパント・バイパス技法を用いない場合に、堆積された多層ＢＰＳＧ膜の深さに対する元素解析である。図１０は、ドーパント・バイパスを用いないで、ＣＶＤシステムで二段ＢＰＳＧ層を形成したウェハの表面（ゼロの深さ）１０１０からの深さに対する「Ｐ（リン）」１００２、「Ｂ（ホウ素）」１００４、「Ｏ（酸素）」１００６、「Ｓｉ（シリコン）」１００８の濃度（ｗｔ％で表わす）を示している。リンの濃度は、約０．２８ミクロンの深さでは、かなり変動し、約０．０５ミクロンの厚さあたりにドーパント不足領域を形成する。ドーパント濃度の変動は、高圧堆積（約０．３４ミクロンよりも深い層を形成した）から、低圧堆積（深さ約０．３４ミクロンよりも浅い層を形成した）へ遷移が行われたときに、ドーパントの流れが安定しなかったことを示している。このドーパント不足領域は、ＢＰＳＧ膜内に、さらに高い融点、さらに小さい粘度の領域を発生させることで、リフローを妨げる。
【００６９】
図１１は、ドーパント・バイパス技法を利用して、二段プロセスでＢＰＳＧ層を形成した類似ウェハの深さに対する同一元素の濃度を示している。このグラフのｙ軸は、図１０に示されるレンジの１／２の拡大目盛を持っている。それゆえ、ドーピングレベルの変動は、図１０よりも図１１の方が、わかりやすい。リンの濃度１１０２とホウ素の濃度１１０４は、図１０に示された前の層のように変動せず、したがって、ドーパント不足領域の形成を防止する。この場合、薄膜の低圧部分と、薄膜の高圧部分との間の遷移が、約０．２〜０．２５ミクロンの深さで行われる。
【００７０】
チャンバに流れ込むガスの総量は、双方の期間の間、ほぼ一定であった。この場合、チャンバを迂回したＴＥＯＳ、ドーパント、キャリヤガスの流れの差は、アルゴンまたは窒素などの非堆積ガス流で補われてきた。チャンバ圧力は、図１Ａ〜図１Ｄと一緒に上述で説明される通り、前方管路とチャンバ間の絞り弁を開放することで、選択高圧値から選択低圧値へ変更された。ドーパントと、関連キャリヤガスは、高圧堆積と低圧堆積間の遷移中に、排気システムからチャンバに急に切替えられた。とはいえ、図９のバルブ９１４は、ドーパントを、出力から出力へと、徐々に、または決められた速度で転換できるようにする定比弁である場合もある。排気システムへのバイパスを用いてドーパントの流れを設定した後で、成長室にドーパントを導入すると、ドーパント不足領域を持たない層が得られるだけでなく、一般に、従来の堆積中にドーパントの流れを安定させるのに求められる約１０秒が不要となるから、さらに短い時間で、このような堆積を完了させることもできる。
【００７１】
このドーパント・バイパスは、単層ドープ・シリコンガラスのプロセスにも使用される。図１２は、基板１２１０内のアクティブ回路領域１２０８の部分１２０４、１２０６の上にＢＳＧ層１２０２が形成されているＩＣの一部を示している。このアクティブ回路領域は、場合によっては、例えば電界効果トランジスタ（「ＦＥＴ」）になることがあり、そのとき、部分１２０４、１２０６は、ドレーン領域とソース領域である。ＢＳＧ層は、下にあるシリコン基板１２１０（これは、例えばバルク・シリコンウェハ上のエピタキシャル層であることもある）に、ホウ素であるｐ型ドーパントを提供する。ＢＳＧ層を形成した後で、熱処理プロセスにおいて、ホウ素をシリコンに打ち込む。従来の方法から、上で考察される通り、ドーパント不足領域がシリコン基板にもっとも近いＢＳＧ層が得られる。この領域内のドーパントの濃度が低下すると、シリコンへの拡散に使えるドーパントの量が制限される。一般に、多量のドーパントを提供することが望ましい。堆積を始める前に、バイパスを用いてドーパントの流れを設定すれば、ドーパントを、望ましくはさらに高い濃度で、初期ガラス層に取入れることができる。このガラス層が形成されると、バイパスにより、ドーパントの流れを少なくすることもでき、したがって、この層の最終部分は、ドーパント濃度が低下する場合があり、それにより、薄膜の安定性が高まる。
【００７２】
図１３は、バイパス技法を用いて、ドープ・シリコンガラス膜１３００を生成する方法のフローチャートである。シリコンウェハなどの基板を、真空室に入れる（ステップ１３０２）。ドーパントとキャリヤガスを真空システムに流すことで、ドーパントの流れを設定する（ステップ１３０４）。堆積ガスを真空室に流すときに、ドーパントの流れを真空室に切替えて（ステップ１３０６）、ドーパント不足領域を持たないドープ・シリコンガラス層を、基板上に成長させる（ステップ１３０８）。随意に、熱処理を用いて、ドープ・シリコンガラス層からのドーパントを基板に打ち込んで（ステップ１３１０）、ドープ・シリコンガラス層を剥離する（ステップ１３１２）。
【００７３】
上述の記載は、本発明の特定の実施形態を完全に説明したものであるが、様々な変更例、変形例、代替例が用いられてもよい。例えば、金属前の誘電体層として、トレンチ内にＢＰＳＧ層を形成することに関して、詳細な例が与えられたが、本発明は、金属間の誘電体層に用いられてもよい。同様に、バイパスを用いて、ドーパント不足領域の形成を防止する処置が、リンまたはヒ素のように、ホウ素以外のドーパントに用いられてもよい。他の変形例も、当業者には明らかであろう。これらの等効例や代替例も、本発明の範囲に含めるつもりである。そえゆえ、本発明の範囲は、記述された実施形態には限定されず、以下のクレームで定められるものとする。
【図面の簡単な説明】
【図１Ａ】 本発明によるＣＶＤ装置を簡潔に表わした説明図である。
【図１Ｂ】 マルチチャンバ・システム内の成長室に対して、ＣＶＤシステム用のユーザインタフェースを簡潔に表わした説明図である。
【図１Ｃ】 成長室に対して、ガスパネルとガス供給管路の概略図である。
【図１Ｄ】 特定の実施形態によるシステム制御ソフトウェアの階層制御構造のブロック線図の概略図である。
【図２】 本発明による集積回路の一部の概略断面図である。
【図３Ａ】 リフローされたドープ・シリコンガラスで埋められている基板上のトレンチの概略断面図である。
【図３Ｂ】 リフローされたドープ・シリコンガラスで埋められている基板上のトレンチの概略断面図である。
【図３Ｃ】 リフローされたドープ・シリコンガラスで埋められている基板上のトレンチの概略断面図である。
【図３Ｄ】 リフローされたドープ・シリコンガラスで埋められている基板上のトレンチの概略断面図である。
【図４】 凹部と、それにより生じたボイドを有するトレンチの概略断面図である。
【図５】 異なる条件のもとでＢＰＳＧ膜を堆積した場合に、堆積後に、パーティクル・アッダーと時間を示す線図である。
【図６Ａ】 本発明の実施形態により、ギャップのないやり方で、ＢＰＳＧ層で埋められている基板上のトレンチの概略断面図である。
【図６Ｂ】 本発明の実施形態により、ギャップのないやり方で、ＢＰＳＧ層で埋められている基板上のトレンチの概略断面図である。
【図６Ｃ】 本発明の実施形態により、ギャップのないやり方で、ＢＰＳＧ層で埋められている基板上のトレンチの概略断面図である。
【図７Ａ】 本発明の実施形態による模範的な二段ＢＰＳＧ堆積プロセスのフローチャートである。
【図７Ｂ】 本発明の実施形態による模範的な二段ＢＰＳＧ堆積プロセスのフローチャートである。
【図８】 本発明のプロセスにより、凹部を有する０．０６ミクロンのトレンチが、ボイドなしで埋められた基板の一部を走査型電子顕微鏡で描いた概略図である。
【図９】 本発明の一実施形態により、ドーパント・バイパスを持つＣＶＤ装置の概略図である。
【図１０】 ドーパント・バイパスを使用して、またドーパント・バイパスを使用せずに、二段堆積プロセスから形成されたＢＰＳＧ層の元素濃度の線図である。
【図１１】 ドーパント・バイパスを使用して、またドーパント・バイパスを使用せずに、二段堆積プロセスから形成されたＢＰＳＧ層の元素濃度の線図である。
【図１２】 本発明の別の実施形態により、シリコン基板に隣接するドーパント不足領域を持たないドープ・シリコンガラス層を有する集積回路の一部の概略断面図である。
【図１３】 本発明の一実施形態により、ドーパント不足領域を持たないドープ・シリコンガラス層を形成する方法の簡略フローチャートである。
Claims (8)
- チャンバ内で、基板上にＢＰＳＧ（borophosphosilicate glass）膜を形成する方法であって、
（ａ）第１のチャンバ圧力と第１の酸化剤／シリコンソースの比にて、第１のＢＰＳＧ層を形成する工程と、
（ｂ）チャンバ圧力を前記第１のチャンバ圧力から下げる工程と、
（ｃ）その後、前記第１の酸化剤／シリコンソースの比を第２の酸化剤／シリコンソースの比まで下げる工程と、
（ｄ）第２のチャンバ圧力と第２の酸化剤／シリコンソースの比にて、第２のＢＰＳＧ層を形成する工程と
を含む方法。 - 工程（ｄ）の後で、ＢＰＳＧ膜を加熱してＢＰＳＧ膜をリフローする工程をさらに含む請求項１に記載の方法。
- 第１のチャンバ圧力が７００Ｔで、また第２のチャンバ圧力が１５０Ｔである請求項１又は２に記載の方法。
- シリコンソースガスがＴＥＯＳ（tetraethylorthosilane）から成り、また酸化剤ガスがオゾンから成る請求項１〜３のいずれか一項に記載の方法。
- 工程（ａ）の後で、かつ、工程（ｂ）の前に、第１のドーパントガスの流れを、チャンバから排気システムへ転換する工程と、
工程（ｂ）の後で、かつ、工程（ｄ）の前に、第２のドーパントガスの流れを、前記排気システムから前記チャンバへ転換する工程と
をさらに含む請求項１〜４のいずれか一項に記載の方法。 - 前記第１の層が、第１の堆積速度にてＢＰＳＧの堆積により形成され、また前記第２の層が、前記第１の堆積速度よりも速い第２の堆積速度にてＢＰＳＧの堆積により形成される請求項１〜５のいずれか一項に記載の方法。
- 前記第１の層と前記第２の層を形成する前記工程の少なくとも１つが、４８０〜６００℃の間の堆積温度でＢＰＳＧを堆積することで実行される請求項１〜６のいずれか一項に記載の方法。
- 前記工程（ａ）の前に、第１のドーパントガスを排気システムに入れる工程と、
前記第１のドーパントガスの流れが、前記第１のチャンバ圧力にて安定した後で、前記ドーパントの流れを、前記排気システムから前記チャンバに転換する工程と、
をさらに含む請求項５に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/076,170 | 1998-05-05 | ||
| US09/076,170 US6218268B1 (en) | 1998-05-05 | 1998-05-05 | Two-step borophosphosilicate glass deposition process and related devices and apparatus |
| PCT/US1999/009470 WO1999057758A1 (en) | 1998-05-05 | 1999-04-29 | A two-step borophosphosilicate glass deposition process and related devices and apparatus |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002514013A JP2002514013A (ja) | 2002-05-14 |
| JP2002514013A5 JP2002514013A5 (ja) | 2009-11-19 |
| JP4408565B2 true JP4408565B2 (ja) | 2010-02-03 |
Family
ID=22130376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000547651A Expired - Fee Related JP4408565B2 (ja) | 1998-05-05 | 1999-04-29 | 二段ｂｐｓｇ堆積プロセス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6218268B1 (ja) |
| EP (1) | EP1078396A1 (ja) |
| JP (1) | JP4408565B2 (ja) |
| KR (1) | KR100635180B1 (ja) |
| TW (1) | TW426913B (ja) |
| WO (1) | WO1999057758A1 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384466B1 (en) * | 1998-08-27 | 2002-05-07 | Micron Technology, Inc. | Multi-layer dielectric and method of forming same |
| US6426015B1 (en) * | 1999-12-14 | 2002-07-30 | Applied Materials, Inc. | Method of reducing undesired etching of insulation due to elevated boron concentrations |
| JP2001305368A (ja) * | 2000-04-21 | 2001-10-31 | Shin Etsu Chem Co Ltd | 光導波路基板の製造方法 |
| US6489254B1 (en) | 2000-08-29 | 2002-12-03 | Atmel Corporation | Method of forming pre-metal dielectric film on a semiconductor substrate including first layer of undoped oxide of high ozone:TEOS volume ratio and second layer of low ozone doped BPSG |
| TW479315B (en) * | 2000-10-31 | 2002-03-11 | Applied Materials Inc | Continuous depostiton process |
| US6489253B1 (en) * | 2001-02-16 | 2002-12-03 | Advanced Micro Devices, Inc. | Method of forming a void-free interlayer dielectric (ILD0) for 0.18-μm flash memory technology and semiconductor device thereby formed |
| WO2002069394A1 (en) * | 2001-02-27 | 2002-09-06 | Fairchild Semiconductor Corporation | Process for depositing and planarizing bpsg for dense trench mosfet application |
| US6383874B1 (en) * | 2001-03-07 | 2002-05-07 | Advanced Micro Devices, Inc. | In-situ stack for high volume production of isolation regions |
| JP5175414B2 (ja) * | 2001-06-27 | 2013-04-03 | アプライド マテリアルズ インコーポレイテッド | 膜形成方法及び装置 |
| US6860138B1 (en) * | 2002-02-21 | 2005-03-01 | Taiwan Semiconductor Manufacturing Company | Real-time detection mechanism with self-calibrated steps for the hardware baseline to detect the malfunction of liquid vaporization system in AMAT TEOS-based Dxz chamber |
| US20070212850A1 (en) * | 2002-09-19 | 2007-09-13 | Applied Materials, Inc. | Gap-fill depositions in the formation of silicon containing dielectric materials |
| US6905940B2 (en) * | 2002-09-19 | 2005-06-14 | Applied Materials, Inc. | Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill |
| US7335609B2 (en) * | 2004-08-27 | 2008-02-26 | Applied Materials, Inc. | Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials |
| US7431967B2 (en) * | 2002-09-19 | 2008-10-07 | Applied Materials, Inc. | Limited thermal budget formation of PMD layers |
| US7141483B2 (en) | 2002-09-19 | 2006-11-28 | Applied Materials, Inc. | Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill |
| US7456116B2 (en) * | 2002-09-19 | 2008-11-25 | Applied Materials, Inc. | Gap-fill depositions in the formation of silicon containing dielectric materials |
| US7062141B2 (en) * | 2002-12-12 | 2006-06-13 | Applied Materials, Inc. | Deposition of thick BPSG layers as upper and lower cladding for optoelectronics applications |
| JP2004214610A (ja) * | 2002-12-20 | 2004-07-29 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7205205B2 (en) * | 2003-11-12 | 2007-04-17 | Applied Materials | Ramp temperature techniques for improved mean wafer before clean |
| US20050186339A1 (en) * | 2004-02-20 | 2005-08-25 | Applied Materials, Inc., A Delaware Corporation | Methods and apparatuses promoting adhesion of dielectric barrier film to copper |
| US7074690B1 (en) * | 2004-03-25 | 2006-07-11 | Novellus Systems, Inc. | Selective gap-fill process |
| US7524735B1 (en) | 2004-03-25 | 2009-04-28 | Novellus Systems, Inc | Flowable film dielectric gap fill process |
| US9257302B1 (en) | 2004-03-25 | 2016-02-09 | Novellus Systems, Inc. | CVD flowable gap fill |
| US7582555B1 (en) | 2005-12-29 | 2009-09-01 | Novellus Systems, Inc. | CVD flowable gap fill |
| US7528051B2 (en) * | 2004-05-14 | 2009-05-05 | Applied Materials, Inc. | Method of inducing stresses in the channel region of a transistor |
| US7642171B2 (en) * | 2004-08-04 | 2010-01-05 | Applied Materials, Inc. | Multi-step anneal of thin films for film densification and improved gap-fill |
| US20070212847A1 (en) * | 2004-08-04 | 2007-09-13 | Applied Materials, Inc. | Multi-step anneal of thin films for film densification and improved gap-fill |
| KR100550351B1 (ko) * | 2004-09-07 | 2006-02-08 | 삼성전자주식회사 | 반도체 장치의 막 형성방법 및 이를 수행하기 위한 반도체장치의 막 형성 장치 |
| US7238586B2 (en) * | 2005-07-21 | 2007-07-03 | United Microelectronics Corp. | Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique |
| US9245739B2 (en) | 2006-11-01 | 2016-01-26 | Lam Research Corporation | Low-K oxide deposition by hydrolysis and condensation |
| US7888273B1 (en) | 2006-11-01 | 2011-02-15 | Novellus Systems, Inc. | Density gradient-free gap fill |
| JP4695158B2 (ja) * | 2008-04-23 | 2011-06-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8557712B1 (en) | 2008-12-15 | 2013-10-15 | Novellus Systems, Inc. | PECVD flowable dielectric gap fill |
| US8278224B1 (en) | 2009-09-24 | 2012-10-02 | Novellus Systems, Inc. | Flowable oxide deposition using rapid delivery of process gases |
| WO2011072143A2 (en) | 2009-12-09 | 2011-06-16 | Novellus Systems, Inc. | Novel gap fill integration |
| US8685867B1 (en) | 2010-12-09 | 2014-04-01 | Novellus Systems, Inc. | Premetal dielectric integration process |
| US9719169B2 (en) | 2010-12-20 | 2017-08-01 | Novellus Systems, Inc. | System and apparatus for flowable deposition in semiconductor fabrication |
| US8846536B2 (en) | 2012-03-05 | 2014-09-30 | Novellus Systems, Inc. | Flowable oxide film with tunable wet etch rate |
| US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
| US9847222B2 (en) | 2013-10-25 | 2017-12-19 | Lam Research Corporation | Treatment for flowable dielectric deposition on substrate surfaces |
| US9142422B2 (en) * | 2013-11-04 | 2015-09-22 | Globalfoundries Inc | Methods of fabricating defect-free semiconductor structures |
| US10049921B2 (en) | 2014-08-20 | 2018-08-14 | Lam Research Corporation | Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor |
| US9455136B2 (en) | 2015-01-23 | 2016-09-27 | Infineon Technologies Austria Ag | Controlling the reflow behaviour of BPSG films and devices made thereof |
| US9916977B2 (en) | 2015-11-16 | 2018-03-13 | Lam Research Corporation | Low k dielectric deposition via UV driven photopolymerization |
| US10388546B2 (en) | 2015-11-16 | 2019-08-20 | Lam Research Corporation | Apparatus for UV flowable dielectric |
| US9997479B1 (en) * | 2016-11-30 | 2018-06-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing redistribution layer |
| JP7346218B2 (ja) * | 2018-12-06 | 2023-09-19 | 東京エレクトロン株式会社 | エッチング処理方法及び基板処理装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0232748A1 (de) | 1986-01-22 | 1987-08-19 | Siemens Aktiengesellschaft | Verfahren zur Auffüllung von Isolationsgräben in integrierten Halbleiterschaltungen |
| US5000113A (en) * | 1986-12-19 | 1991-03-19 | Applied Materials, Inc. | Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process |
| US5314845A (en) | 1989-09-28 | 1994-05-24 | Applied Materials, Inc. | Two step process for forming void-free oxide layer over stepped surface of semiconductor wafer |
| EP0421203B1 (en) | 1989-09-28 | 1996-01-03 | Applied Materials, Inc. | An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same |
| US5344797A (en) * | 1992-10-30 | 1994-09-06 | At&T Bell Laboratories | Method of forming interlevel dielectric for integrated circuits |
| JP2809018B2 (ja) | 1992-11-26 | 1998-10-08 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| GB9407512D0 (en) | 1994-04-15 | 1994-06-08 | Ici Plc | Catalysts |
| KR0144228B1 (ko) | 1995-03-04 | 1998-08-17 | 김주용 | 다층 금속배선의 층간 절연막 형성 방법 |
| US6009827A (en) | 1995-12-06 | 2000-01-04 | Applied Materials, Inc. | Apparatus for creating strong interface between in-situ SACVD and PECVD silicon oxide films |
| US5879574A (en) * | 1996-11-13 | 1999-03-09 | Applied Materials, Inc. | Systems and methods for detecting end of chamber clean in a thermal (non-plasma) process |
| US5817566A (en) * | 1997-03-03 | 1998-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench filling method employing oxygen densified gap filling silicon oxide layer formed with low ozone concentration |
| US6069058A (en) * | 1997-05-14 | 2000-05-30 | United Semiconductor Corp. | Shallow trench isolation for semiconductor devices |
| US5899748A (en) * | 1997-05-21 | 1999-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for anchoring via/contact in semiconductor devices and devices formed |
| US6136685A (en) * | 1997-06-03 | 2000-10-24 | Applied Materials, Inc. | High deposition rate recipe for low dielectric constant films |
| US6025263A (en) * | 1997-07-15 | 2000-02-15 | Nanya Technology Corporation | Underlayer process for high O3 /TEOS interlayer dielectric deposition |
| US6054379A (en) * | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
-
1998
- 1998-05-05 US US09/076,170 patent/US6218268B1/en not_active Expired - Fee Related
-
1999
- 1999-04-13 TW TW088105889A patent/TW426913B/zh not_active IP Right Cessation
- 1999-04-29 WO PCT/US1999/009470 patent/WO1999057758A1/en active IP Right Grant
- 1999-04-29 JP JP2000547651A patent/JP4408565B2/ja not_active Expired - Fee Related
- 1999-04-29 EP EP99921563A patent/EP1078396A1/en not_active Withdrawn
- 1999-04-29 KR KR1020007012383A patent/KR100635180B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999057758A1 (en) | 1999-11-11 |
| EP1078396A1 (en) | 2001-02-28 |
| JP2002514013A (ja) | 2002-05-14 |
| KR100635180B1 (ko) | 2006-10-16 |
| TW426913B (en) | 2001-03-21 |
| US6218268B1 (en) | 2001-04-17 |
| KR20010043369A (ko) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4408565B2 (ja) | 二段ｂｐｓｇ堆積プロセス | |
| US7459405B2 (en) | Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill | |
| JP4176864B2 (ja) | 四弗化珪素／酸素の化学作用を用いて低誘電率のＳｉ−Ｏ−Ｆ膜を堆積させる方法 | |
| US6503843B1 (en) | Multistep chamber cleaning and film deposition process using a remote plasma that also enhances film gap fill | |
| US7674727B2 (en) | Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill | |
| US6329297B1 (en) | Dilute remote plasma clean | |
| US6360685B1 (en) | Sub-atmospheric chemical vapor deposition system with dopant bypass | |
| JP4364438B2 (ja) | 高膜品質で水素含有量の低い窒化ケイ素を堆積するプラズマプロセス | |
| JP4866247B2 (ja) | Ｐｍｄ層の限定された熱履歴の形成 | |
| US6451686B1 (en) | Control of semiconductor device isolation properties through incorporation of fluorine in peteos films | |
| US6797646B2 (en) | Method of nitrogen doping of fluorinated silicate glass (FSG) while removing the photoresist layer | |
| US6753270B1 (en) | Process for depositing a porous, low dielectric constant silicon oxide film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20090929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |