KR20010043369A - 2단계 보로포스포실리케이트 유리 증착 공정 및 관련소자와 장치 - Google Patents

2단계 보로포스포실리케이트 유리 증착 공정 및 관련소자와 장치 Download PDF

Info

Publication number
KR20010043369A
KR20010043369A KR1020007012383A KR20007012383A KR20010043369A KR 20010043369 A KR20010043369 A KR 20010043369A KR 1020007012383 A KR1020007012383 A KR 1020007012383A KR 20007012383 A KR20007012383 A KR 20007012383A KR 20010043369 A KR20010043369 A KR 20010043369A
Authority
KR
South Korea
Prior art keywords
bpsg
layer
chamber
gas
substrate
Prior art date
Application number
KR1020007012383A
Other languages
English (en)
Other versions
KR100635180B1 (ko
Inventor
리-퀀 시아
엘리 이에
마리아 갈리아노
프랜시마 캠파나
샨카 챈드란
리차드 앤토니 콘티
대릴 레스타이노
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010043369A publication Critical patent/KR20010043369A/ko
Application granted granted Critical
Publication of KR100635180B1 publication Critical patent/KR100635180B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

2단계 증착 공정으로부터 BPSG 필름을 형성하는 방법 및 관련된 장치 및 소자(devices). BPSG의 컨포멀 층(conformal layer)이 기판 위에 증착된다. 컨포멀 층에 대해 더 높은 증착속도로 더 안정적인 BPSG 층이 증착된다. 본 방법은 종횡비(aspect ratio)가 적어도 5.5:1이며 적어도 0.06마이크론만큼 좁은 트렌치(trenches)를 충진하는데 적합하다.

Description

2단계 보로포스포실리케이트 유리 증착 공정 및 관련 소자와 장치{A TWO-STEP BOROPHOSPHOSILICATE GLASS DEPOSITION PROCESS AND RELATED DEVICES AND APPARATUS}
집적회로의 제조 공정은 수차례의 패터닝 공정을 자주 포함한다. 이 패너팅 공정은, 패터닝된 금속 또는 폴리실리콘 층과 같은 반도체의 층을 한정하거나, 트렌치와 같은 고립구조를 한정한다. 많은 경우에, 상기 트렌치는 절연체 또는 유전체 물질로 채워진다. 이 절연 물질은 여러 기능을 할 수 있다. 이 물질은 IC의 한 영역을 다른 영역과 전기적으로 고립시키며, 또한 트렌치의 표면을 전기적으로 보호할 수 있다. 상기 물질은 또한 일반적으로 그 위에 형성되는 반도체의 다음 층을 위한 베이스를 제공한다.
기판을 패터닝한 후에, 상기 물질은 평평하지 않다. 패턴의 형상은 뒤이은 웨이퍼 공정 단계에 방해가 되거나 저해시키는 요인이 될 수 있다. 패턴된 물질 상에 평평한 표면을 형성하는 것이 자주 바람직하다. 여러 방법이 이러한 평평한, 즉 "평탄화(planarized)" 표면을 형성하기 위해 개발되었다. 그 예는 충분한 두께의 물질의 컨포멀 층을 증착하고, 평평한 표면을 얻기 위해 웨이퍼를 세정하며, 충분한 두께의 물질의 컨포멀 층을 증착하고, 평탄화 표면을 형성하기 위해 상기 층을 에칭백하고, BPSG와 같은 상대적으로 낮은 융점 물질의 층을 형성하며, 웨이퍼를 충분히 가열해서 BPSG가 녹아 액체와 같이 흐르게 해서, 냉각에 의해 평평한 표면이 되게 하는 것을 포함한다. 각 공정은 어느 특정 적용을 위해 각 공정을 바람직하게 하는 특징을 가진다.
BPSG의 층을 형성하고 용융시키는 것은 많은 이유에서 바람직한 층 형성 공정이다. BPSG의 재유동(re-flow)(용융) 온도는 상당히 낮으며, 재유동 시간도 상당히 짧아서, 소자 제조공정의 열적 예산에 더함이 없이 재유동이 될 수 있다. 또한, BPSG는 여러 도핑 농도로 도핑되어서, 재유동 특성을 달리 할 수 있다. BPSG는 흘러서, 기판 표면 상에 아주 미세한 피쳐를 채울 수 있으며, 단일 기판 상에 여러 다른 폭의 트렌치를 채울 수 있다.
반도체 디자인이 진보함에 따라, 반도체 소자의 피쳐 크기는 상당히 줄어들었다. 많은 회로가 1 마이크론 이하의 트레이스(traces)나 트렌치와 같은 피쳐를 가진다. 피쳐 크기의 감소가 높은 소자 집적도, 웨이퍼 당 더 많은 칩, 더욱 복잡한 회로, 더 낮은 작동 전원 소비, 더 낮은 단가를 가능하게 했으나, 더 조그만 크기가 새로운 문제를 일으켰으며, 또는 더 큰 크기에서는 해결되었던 문제를 다시 일으켰다.
마이크론 이하의 소자에 의해 제기된 제조상의 과제의 한 예는 공극이 없는 방식으로 좁은 트렌치를 완전히 채울 수 있는 것이다. BPSG로 트렌치를 채우기 위해 BPSG 층이 먼저 패턴된 기판 상에 증착된다. BPSG 층은 트렌치의 벽과 하부와 더불어 필드를 일반적으로 덮는다. 트렌치가 넓고 얇다면, 트렌치를 BPSG로 완전히 채우는 것은 상대적으로 쉽다. 트렌치가 더 좁아지고 종횡비(트렌치 폭에 대한 트렌치 높이의 비)가 증가함에 따라, 트렌치 입구가 "핀치오프(pinch off)"될 확률이 높아진다.
트렌치를 핀치 오프하는 것은 트렌치 내에 공극을 가둔다. 특정 조건 하에서, 상기 공극은 재유동 공정에서 채워질 수 있다; 그러나 트렌치가 더 좁아짐에 따라, 공극이 재유동 중에 채워지지 않을 확률이 높아진다. 이러한 공극은 웨이퍼 당 좋은 칩의 수율과 소자의 신뢰성을 줄일 수 있으므로, 바람직하지 않다. 따라서 공극이 없는 방식으로 BPSG로 좁은 갭을 채울 수 있는 것이 바람직하다. 또한 BPSG를 증착하고 재유동시키기 위해 사용되는 공정이 효율적이고 신뢰성을 가지며 소자의 높은 수율을 가능하게 하는 것이 바람직하다.
본 발명은 일반적으로 반도체 집적회로("ICs")를 제조하기에 적합한 제조 공정에 관한 것이며, 특히 2단계 보로포스포실리케이트 유리(borophosphosilicate glass, "BPSG") 증착 공정 및 관련된 소자와 기구에 관한 것이다.
도 1a는 본 발명에 따른 CVD 기구의 단순화된 개략도,
도 1b는 멀티 챔버 시스템에서 증착 챔버에 관련된 CVD 시스템을 위한 사용자 인터페이스의 단순화된 개략도,
도 1c는 증착 챔버와 관련된 공급라인과 가스 패널의 단순화된 다이어그램,
도 1d는 특정 실시예에 따른 시스템 제어 소프트웨어의 위계 제어 구조의 단순화된 블록 다이어그램,
도 2는 본 발명에 따른 집적회로 부분의 단순화된 단면도,
도 3a-3d는 재유동된 도핑된 실리콘 유리로 채워진 기판 상의 트렌치의 단순화된 단면도,
도 4는 네거티브 프로파일과 그 공극을 가지는 트렌치의 단순화된 단면도,
도 5는 다른 조건 하에서 증착되는 BPSG 필름을 위한 증착 후의 시간 대 입자 애더를 나타내는 그래프,
도 6a-6c는 본 발명의 실시예에 따라 BPSG 층으로 갭이 없는 방식으로 채워진 기판의 트렌치의 단순화된 단면도,
도 7a와 7b는 본 발명의 실시예에 따른 예시적인 2단계 BPSG 증착 공정의 플로우차트,
도 8은 본 발명의 공정에 따라 공극이 없이 채워진 네거티브 프로파일을 가지는 0.06 마이크론 트렌치를 가지는 기판의 한 부분의 스캐닝 전자 마이크로그래프의 모사,
도 9는 본 발명의 실시예에 따른 도판트 바이패스를 가지는 CVD 기구의 단순화된 다이어그램,
도 10 및 도 11은 도판트 바이패스를 사용 및 사용하지 않고, 2단계 증착 공정에서 형성된 BPSG 층의 깊이 대 원소 농도의 그래프,
도 12는 본 발명의 또 다른 실시예에 따른, 실리콘 기판에 인접한 도판트 부족 영역이 없이 도핑된 실리콘 유리층을 가지는 집적회로의 한 부분의 단순화된 단면도,
도 13은 본 발명의 또 다른 실시예에 따른, 도판트 부족 영역이 없이 도핑된 실리콘 유리층을 형성하기 위한 방법의 단순화된 플로우차트이다.
본 발명은 도핑된 실리콘 유리층에 관련된 방법, 장치 및 기구를 제공한다. 한 실시예에서, 좋은 갭 채움 특성을 가지는 BPSG 층을 효율적으로 형성하기 위해, 2단계 증착 공정이 사용된다. 상기 2단계 증착 공정은, 증착된 BPSG의 재유동 후에, 약 0.16 마이크론의 구멍과 적어도 약 6:1의 종횡비를 가지는 트렌치를 공극이 없는 방식으로 채울 수 있다. BPSG 층의 제1 부분은 상대적으로 높은 기압과 오존 대 실리콘 증착가스 비에서 형성되며, BPSG 층의 제2 부분은 상대적으로 낮은 기압과 오존 대 실리콘 증착가스 비에서 형성된다.
또 다른 실시예에서, 제1 부분의 도핑 레벨은 제2 부분의 도핑 레벨보다 높다. 많이 도핑된 제1 부분은 재유동 특성을 향상시키며, 더 가볍게 도핑된 제2 부분은 필름 안정성을 향상시킨다. 도판트 소스에서 진공펌프 시스템으로의 바이패스는, 도판트를 챔버로 유동시키지 않고 도판트를 유동시켜서 안정화시킨다. 도판트 유동은 선택밸브(select valve)의 작동에 의해 진공펌프 시스템에서 진공 챔버로 전환된다. 바이패스를 사용함으로써, 도핑된 실리콘 유리층이 도판트 부족 영역이 없이 형성된다.
본 발명에 따른 한 소자는 재유동된 BPSG 층을 포함하며, 이는 상기 층의 제2 부분의 습식 에칭 속도비보다 높은 습식 에칭 속도비를 가지는 제1 부분을 가진다. 본 발명의 또 다른 실시예는, 실리콘 기판과 접촉하는 도핑된 실리콘 유리층을 포함하는 중간의 IC 구조이며, 여기서 실리콘 유리층은 실리콘 기판과 인접하는 도판트 부족 영역을 가지지 않는다.
본 발명의 상기 및 다른 실시예는 그 특징 및 이점과 더불어 아래의 내용과 첨부 도면과 함께 더욱 상세히 기술된다.
4:1 이상의 종횡비를 가지고 약 0.06 마이크론만큼 좁은 트렌치와 같은 트렌치의 갭을, 2단계 BPSG 증착 공정은 효율적으로 공극이 없이 채운다. 이 2단계 공정은 제1 단계 동안에 높은 컨포멀 필름을 생성하며, 제2 단계 동안 높은 증착속도를 사용해서 높은 작업량과 좋은 필름 안정성을 얻는다. 2층 필름은 각 단계 동안에 다른 도핑 농도를 가능하게 하며, 단일층 필름에 비해 필름의 안정성, 두께 균일성, 갭 채움을 향상시킨다. 도핑 가스 소스에서 배기시스템으로의 바이패스 도관은, 도판트 부족 영역이 형성됨이 없이 한 증착조건에서 다른 증착조건으로의 전이를 가능하게 한다.
I. 예시 증착 시스템
도 1a는 본 발명에 따른 화학기상증착("CVD") 시스템(10)의 단순화된 다이어그램이다. 이 시스템은, 재유동, 드라이브인(drive-in), 세정, 에칭 및 게터링(gettering) 공정과 같은 다른 공정과 더불어, 열적, 대기 중보다 낮은 압력의 CVD("SACVD") 공정을 수행하기에 적합하다. 멀티스텝 공정이 기판을 챔버에서 이동시키지 않고, 단일 기판 또는 웨이퍼 상에서 수행될 수 있다. 시스템의 주 구성요소는 다른 것 중에, 가스 공급 시스템(89)에서 프로세스 가스와 다른 가스를 받는 진공 챔버(15), 진공 시스템(88), 원격 마이크로웨이브 플라즈마 시스템(55) 및 제어 시스템(53)을 포함한다. 이들 및 다른 구성요소는 본 발명을 이해하기 위해 아래에 기술된다.
상기 CVD 기구(10)는 가스 반응 영역(16)을 가지는 진공 챔버(15)를 가지는 엔클로져 어셈블리(enclosure chamber, 200)를 포함한다. 가스 분배 플레이트(20)는 가스 반응 영역(16) 상에 설치되어서, 반응 가스 및 정화 가스와 같은 다른 가스를 분산시키며, 이는 가스 분배 플레이트(20)의 구멍난 홀에서 수직으로 이동 가능한 히터(25)(웨이퍼 지지 페데스탈로 지칭됨) 상에 위치되는 웨이퍼(도시되지 않음)로 분산된다. 히터(25)는, 예를 들어 웨이퍼가 장착되거나 이동될 수 있는 낮은 위치와 점선(13)으로 나타낸 가스 분배 플레이트(20)에 가까이 인접한 공정 위치 사이에서, 또는 에칭이나 세정 공정을 위한 것과 같은 다른 목적을 위한 다른 위치 사이에서 제어 가능하게 이동될 수 있다. 센터보드(center board, 도시되지 않음)는 웨이퍼의 위치에 대한 정보를 제공하기 위한 센서를 포함한다.
히터(25)는 세라믹으로 감싸인 전기적으로 저항성을 가지는 가열 소자(도시되지 않음)를 포함한다. 상기 세라믹은 부식성이 있을 수 있는 챔버 환경에서 가열 소자를 보호하며, 히터가 약 800℃의 온도를 갖게 한다. 예시적인 실시예에서, 진공 챔버(15)에 노출된 히터(25)의 모든 표면은 알루미늄 산화물(Al2O3, 즉 알루미나)이나 알루미늄 질화물과 같은 세라믹 물질로 구성된다.
반응성의 캐리어 가스가 공급라인(43)을 통해 가스 혼합박스(273)(가스 혼합블록이라고도 함)로 공급되며, 여기서 같이 혼합되어서 가스 분배 플레이트(20)로 이동되는 것이 바람직하다. 가스 혼합박스(273)는, 프로세스 가스 공급라인(43)과 세정/에칭 가스 도관(47)에 연결된 이중 인풋 혼합블록인 것이 바람직하다. 가스 도관(47)에서 가스 혼합 블록(273)으로 가스 또는 플라즈마를 유입시키거나 봉함하기 위해 밸브(280)가 사용된다. 가스 도관(47)은 완전한 원격 마이크로웨이브 플라즈마 시스템(55)에서 가스를 받으며, 이는 유입 가스를 받기 위한 유입구(57)를 가진다. 증착 공정 중에, 플레이트(20)로 공급된 가스는 웨이퍼 표면(화살표 21로 나타냄)으로 향하며, 웨이퍼 표면을 지나 방사상으로 균일하게 일반적으로 래미너 유동(laminar flow)으로 분포된다.
세정 가스가, 플레이트(20) 및/또는 유입구 또는 튜브(도시되지 않음)에서 엔클로져 어셈블리(200)의 하부벽을 통해 진공 챔버(15)로 이동된다. 세정 가스는, 유입 포트(inlet port)에서 히터(25)를 지나 원형의 펌핑 채널(40)로 상부로 흐른다. 배기시스템이 가스(화살표 22로 나타낸 바와 같이)를 원형 펌핑 채널(40)로 배기라인(60)을 지나 진공 시스템(88)으로 배기시키며, 이는 진공 펌프(도시되지 않음)를 포함한다. 배기 가스와 동반되는 입자는 원형 펌핑 채널(40)에서 배기라인(60)을 통해 스로틀 밸브 시스템(63)에 의해 제어되는 속도로 유인된다.
원격 마이크로웨이브 플라즈마 시스템(55)은, 공정 웨이퍼의 잔여물 또는 고유산화물(native oxide)의 에칭이나 챔버 세정과 같은 선택된 응용을 위해 플라즈마를 형성할 수 있다. 원격 마이크로웨이브 플라즈마 시스템(55)에서 인풋라인(57)을 통해 공급된 프리커서(precursors)에서 생성된 플라즈마 종류는 도관(47)을 통해 분산을 위해 플레이트(20)를 통해 진공 챔버(15)로 보내진다. 세정 작용을 위한 프리커서 가스는 플루오르, 염소, 및 다른 반응 원소를 포함한다. 원격 마이크로웨이브 플라즈마 시스템(55)은, 플라즈마 여기(plasma-enhanced) CVD 필름을 증착하기 위해, 원격 마이크로웨이브 플라즈마 시스템(55)에서 사용되는 적절한 증착 프리커서 가스를 선택함으로써 사용될 수 있다.
시스템 컨트롤러(53)는 증착 시스템의 작용 및 작동 변수를 제어한다. 프로세서(50)는, 프로세서(50)에 연결된 메모리(70)에 장착된 컴퓨터 프로그램과 같은 시스템 제어 소프트웨어를 작동시킨다. 바람직하게는, 메모리(70)는 하드디스크 드라이브일 수 있으며, 물론 메모리(70)는 읽기 전용 메모리 또는 플래쉬 메모리와 같은 다른 종류일 수도 있다. 하드디스크 드라이브(예를 들어 메모리(70))에 더해서, 바람직한 실시예의 CVD 기구(10)는 플로피 디스크 드라이브와 카드 랙(card rack, 도시되지 않음)을 포함한다.
프로세서(50)는 시스템 제어 소프트웨어에 따라 작동되며, 이는 타이밍, 가스 혼합, 챔버 압력, 챔버 온도, 마이크로웨이브 파워 레벨, 서셉터(susceptor) 위치 및 특정 공정의 다른 변수를 지정하는 지시 사항을 포함한다. 디스크 드라이브 또는 다른 적절한 드라이브에 삽입되는 플로피 디스크 또는 다른 컴퓨터 프로그램 제품을 예를 들어 포함하는 다른 메모리에 저장되는 것과 같은 다른 컴퓨터 프로그램이, CVD 시스템(10)을 여러 다른 기구에 적합화하기 위해 프로세서(50)를 작동하기 위해 사용된다.
단일 보드 컴퓨터, 아날로그 및 디지털 입력/출력 보드, 인터페이스 보드 및 스탭 모터 제어보드를 포함하는 카드 랙(도시되지 않음)을 상기 프로세서(50)는 포함한다. CVD 시스템(10)의 여러 부분은 베사 모듈러 유러피언(Versa Modular European, VME) 기준과 합치되며, 이는 보드, 카드 케이지(card cage), 및 커넥터 치수와 타입을 한정한다. VME 기준은 또한 16 비트 데이터 버스와 24 비트 어드레스 버스를 가지는 버스 구조를 한정한다.
도 1b는 CVD 기구 챔버(30)와 관련된 사용자 인터페이스의 단순화된 다이어그램이다. CVD 기구(10)는 멀티 챔버 시스템의 한 챔버를 포함한다. 웨이퍼가 추가 공정을 위해 하나의 챔버에서 다른 챔버로 이동될 수 있다. 몇몇 경우에서, 웨이퍼는 진공 또는 선택된 가스 하에서 이동된다. 사용자와 프로세서 사이의 인터페이스는 CRT 모니터(73a)와 라이트 펜(light pen, 73b)을 통한다. 메인프레임 유닛(mainframe unit, 75)은 CVD 기구(10)를 위한 전기적 측정(plumbing)과 다른 지지 기능을 제공한다. 예시적인 실시예의 CVD 기구(10)와 같이 쓰일 수 있는 예시적인 메인프레임 유닛은 캘리포니아 산타 클라라의 어플라이드 머티어리얼즈(APPLIED MATERIALS, INC.)의 PRECISION 5000TM과 CENTURA 5200TM시스템으로 현재 상업적으로 얻을 수 있다.
바람직한 실시예에서, 2개의 모니터(73a)가 사용되며, 하나는 오퍼레이터(operators)를 위한 클린룸 벽(clean room wall, 71)에 장착되며, 다른 하나는 서비스 기술공을 위해 벽(72) 뒤에 장착된다. 양 모니터(73a)는 동시에 같은 정보를 나타내나, 단 하나의 라이트 펜(73b)이 쓰일 수 있다. 라이트 펜(73b)은 CRT 디스플레이에서 나오는 빛을 펜의 끝에 있는 라이트 센서로 감지한다. 특정 스크린 또는 기능을 선택하기 위해, 오퍼레이터는 디스플레이 스크린의 지정된 영역을 만지며, 펜(73b) 상의 버튼을 누른다. 만져진 영역은 그 밝게 된 색이 변하게 되며, 또는 새로운 메뉴 또는 스크린이 나타나서, 라이트펜과 디스플레이 스크린 사이의 통신을 확인한다. 물론 키보드, 마우스, 또는 다른 지적(pointing) 또는 통신 장치와 같은 다른 장치가 라이트 펜(73b)에 추가하여 또는 대신하여 사용되어서, 사용자가 프로세서와 통신하게 할 수 있다.
도 1c는 클린룸에 위치된 가스 공급 패널(80)과 관련된 CVD 기구(10)의 일반적인 개략도이다. 상기한 바와 같이, CVD 시스템(10)은, 히터(25)를 가지는 챔버(15), 유입 튜브(43)에서의 입력과 도관(47)을 가지는 가스 혼합박스(273), 입력라인(57)을 가지는 원격 마이크로웨이브 플라즈마 시스템(55)을 포함한다. 상기한 바와 같이, 가스 혼합박스(273)는 증착가스와 세정 가스와 다른 가스를 혼합하고 유입 튜브(43)를 통해 프로세스 챔버(15)로 주입하기 위한 것이다.
원격 마이크로웨이브 플라즈마 시스템(55)이 챔버(15) 아래에 일체로 위치되어 장착되며, 도관(47)이 챔버(15)를 따라 챔버(15) 상에 위치된 게이트 밸브(280)와 가스 혼합박스(273)로 이어진다. 가스 공급 패널(80)로부터의 공급라인(83, 85)이 반응 가스를 가스 공급라인(43)에 제공한다. 가스 공급 패널(80)은, 선택된 공정을 위한 프로세스 가스를 제공하는 가스 또는 액체 소스(90)로부터의 라인을 포함한다. 가스 공급 패널(80)은 혼합 시스템(93)을 포함하며, 이는 가스 혼합박스(273)로의 유동 전에 선택된 가스를 혼합한다. 몇 실시예에서, 가스 혼합 시스템(93)은, 테트라시로토실란(tetrathylorthosilane, "TEOS"), 트라이에틸보레이트(triethylborate, "TEB") 및 트라이에틸포스페이트(triethylphosphate, "TEPO")와 같은 반응 액체를 증발시키기 위한 액체 주입 시스템을 포함한다. 액체로부터의 증기는 헬륨과 같은 캐리어 가스와 일반적으로 합쳐진다. 일반적으로, 각 프로세스 가스의 공급라인은 (i)라인 85 또는 57로 프로세스 가스의 유동을 자동 또는 수동으로 닫는 데 사용할 수 있는 셧오프 밸브(shut-off valve, 95)와 (ii)공급라인을 통해 가스 또는 액체의 유동을 측정하는 물질 유동 컨트롤러 또는 다른 형태의 컨트롤러를 포함한다.
예로써, 인 소스로서 TEPO, 붕소 소스로서 TEB, 실리콘 소스로서 TEOS를 포함하는 혼합물은, 증착 공정에서 BPSG 필름을 형성하기 위해 가스 혼합 시스템(93)과 사용될 수 있다. TEPO와 TEOS는 기존의 보일러 형태나 공기방울 형태의 핫 박스(bubbler-type hot boxes)에 의해 기화될 수 있는 액체 소스이나; 액체 주사 시스템이 선호되는데, 이는 가스 혼합 시스템으로 도입되는 반응 액체의 양의 조절을 더 잘 할 수 있기 때문이다. 가열되는 가스 이동 라인(85)과 가스 혼합 블록과 챔버로 이동되기 전에, 액체는 일반적으로 미세한 스프레인 또는 이슬(mist)의 형태로 캐리어 가스 유동으로 주입된다. 산소(O2)나 오존(O3)과 같은 하나 이상의 가스 산소 소스가 가스 이동 라인(83)을 통해 챔버로 유동되며, 챔버 내에 또는 가까이 있는 가열된 가스 이동 라인(85)에서 반응 가스와 결합한다. 물론, 도판트, 실리콘 산소의 다른 소스도 사용될 수 있다.
도 1d는 특정 실시예에 따른 시스템 제어 소프트웨어, 컴퓨터 프로그램(150)의 위계 제어 구조의 예시적인 블록 다이어그램이다. 필름을 증착하고, 세정을 수행하며, 유동 또는 드라이브인을 수행하기 위한 공정이, 프로세서(50)에 의해 작동되는 컴퓨터 프로그램 제품을 사용함으로써 이루어질 수 있다. 컴퓨터 프로그램 코드는 68000 어셈블리 언어, C, C++, 파스칼, 포트란, 또는 다른 언어와 같은 기존의 컴퓨터 인식 프로그램 언어로 쓰여질 수 있다. 적절한 프로그램 코드는 단일 파일 또는 멀티플 파일(multiple file)로 입력되며, 이는 기존의 텍스트 에디터를 사용하며 시스템 메모리와 같은 컴퓨터 사용 가능한 매체에 저장되거나 구체화된다.
입력된 코드 텍스트가 하이레벨의 언어라면, 코드는 컴파일되고, 결과의 컴파일러 코드는 미리 컴파일된 WINDOWTM라이브러리 루틴의 목적코드와 링크된다. 링크된 목적코드를 실행하기 위해, 시스템 사용자는 목적 코드를 불러서, 컴퓨터 시스템이 메모리에 코드를 싣게 하며, 여기서 CPU가 코드를 읽고 실행해서, 프로그램에 의해 한정된 작업을 수행하도록 기구의 환경을 설정한다.
사용자는 공정 세트 번호와 프로세스 챔버 번호를 공정 셀렉터 서브루틴(process selector subroutine, 153)으로 라이트펜을 사용하여 입력하여서, CRT 모니터에 표시된 스크린 또는 메뉴에 의해 제공되는 선택을 한다. 특정 공정을 수행하기 위해 필요한 공정 변수의 지정된 세트인 공정 세트는 미리 지정된 세트 번호에 의해 한정된다. 공정 셀렉터 서브루틴(153)은 (i)바람직한 프로세스 챔버, (ii)바람직한 공정을 수행하기 위해 프로세스 챔버를 작동하기 위해 필요한 공정 변수의 바람직한 세트를 한정한다. 특정 공정을 수행하기 위한 공정 변수는, 예를 들어 프로세스 가스 조성 및 유동 속도, 온도, 압력, 마그네트론 파워 레벨(그리고 RF 플라즈마 시스템의 구현을 위해, 다르게는 고조파와 저주파 RF 파워 레벨과 저주파 RF 주파수의 부가)과 같은 플라즈마 조건, 냉각 가스 압력, 챔버 벽 온도와 같은 공정 조건과 관련되어 있다. 공정 실렉터 서브루틴(153)은 챔버 내에서 어느 특정 시간에 어떤 형태의 공정(예를 들어, 증착, 웨이퍼 세정, 챔버 세정, 챔버 게터링, 재유동)이 수행되는가를 제어한다. 몇 실시예에서, 하나 이상의 공정 셀렉터 서브루틴이 있을 수 있다. 공정 변수는 사용자에게 레시피(recipe)의 형태로 제공될 수 있으며, 라이트 펜/CRT 모니터 인터페이스를 사용하여 입력될 수 있다.
프로세스 시퀀서 서브루틴(process sequencer subroutine, 155)은, 공정 셀렉터 서브루틴(153)에서의 공정 변수와 지정된 프로세스 챔버를 수용하고, 여러 프로세스 챔버의 작동을 제어하기 위한 프로그램 코드를 가진다. 다수의 사용자가 공정 세트 번호와 프로세스 챔버 번호를 입력할 수 있으며, 또는 단일 사용자가 다수의 공정 세트 번호와 프로세스 챔버 번호를 입력할 수 있어서, 프로세스 시퀀서 서브루틴(155)이 바람직한 시퀀스로 선택된 공정의 일정을 정하도록 작업할 수 있다. 바람직하게는, 프로세스 시퀀서 서브루틴(155)은 (i)챔버가 사용되는지를 결정하기 위해 프로세스 챔버의 작동을 모니터링하는 단계와, (ii)사용되는 챔버에서 어떤 공정이 수행되는지 결정하는 단계와, (iii)프로세스 챔버의 사용 가능함과 수행되는 공정의 형태에 기초하여 바람직한 공정을 수행하는 단계를 수행하기 위한 프로그램 코드를 포함한다.
폴링(polling) 방법과 같은 프로세스 챔버를 모니터링하기 위한 기존의 방법이 사용될 수 있다. 어떤 공정이 수행될 것인가 하는 일정을 짬에 있어서, 선택된 공정을 위해 바람직한 공정 조건에 비교하여 현재 사용되는 프로세스 챔버의 조건, 또는 각 특정 사용자가 입력하는 요구 조건의 "나이(age)", 또는 일정 우선권(scheduling priorities)을 결정하기 위해 시스템 프로그래머가 입력하길 원하는 다른 관련된 요소가 참조되어 프로세스 시퀀서 서브루틴(155)은 설계될 수 있다.
프로세스 시퀀서 서브루틴(155)이 어떤 프로세스 챔버와 공정 세트 콤비네이션이 다음에 수행될 지를 결정하면, 프로세스 시퀀서 서브루틴(155)은 특정 공정 세트 변수를 챔버 매니저 서브루틴(chamber manager subroutine, 157a-c)으로 보냄으로써 공정 세트의 작동을 시작하며, 이는 프로세스 시퀀서 서브루틴(155)에 의해 결정된 공정 세트에 따른 프로세스 챔버 내에서의 멀티플 공정 작업을 제어한다. 예를 들어, 챔버 매니저 서브루틴(157a)은 프로세스 챔버에서 CVD를 제어하고 세정 공정 작업을 제어하기 위한 프로그램 코드를 갖는다. 챔버 매니저 서브루틴(157)은 또한 여러 챔버 구성요소 서브루틴(chamber component subroutine)의 작업을 제어하며, 이는 선택된 공정 세트를 수행하기 위해 필요한 챔버 구성요소의 작동을 제어한다. 챔버 구성요소 서브루틴의 예는, 기판 위치지정 서브루틴(160), 프로세스 가스 제어 서브루틴(163), 압력 제어 서브루틴(165), 히터 제어 서브루틴(167), 플라즈마 제어 서브루틴(170), 엔드포인트 감지 제어 서브루틴(endpoint detect control subroutine, 159) 및 게터링 제어 서브루틴(169)이다. CVD 챔버의 특정 환경에 따라, 어떤 실시예는 상기 모든 서브루틴을 포함하며, 다른 실시예는 상기 서브루틴의 일부만 포함할 수 있다. 당업자는 프로세스 챔버에서 어떤 공정이 수행되는가에 따라 다른 챔버 제어 서브루틴이 포함될 수 있는지를 알 수 있을 것이다.
작업에서, 챔버 매니저 서브루틴(157a)은 수행되는 특정 공정 세트에 따라 공정 구성요소 서브루틴을 호출하거나 선택적으로 일정을 계획한다. 챔버 매니저 서브루틴(157a)은, 프로세스 시퀀서 서브루틴(155)이 어떤 프로세스 챔버와 공정 세트가 다음에 수행될 지의 일정을 계획하는 것과 마찬가지로, 공정 구성요소 서브루틴의 일정을 계획한다. 일반적으로, 챔버 매니저 서브루틴(157a)은, 여러 챔버 구성요소를 모니터링하는 단계와, 수행되는 공정 세트를 위한 공정 변수에 따른 어떤 구성요소가 작동되어야 할 지를 결정하는 단계와, 모니터링 및 결정 단계에 반응하는 챔버 구성요소 서브루틴의 작업을 시작하는 단계를 포함한다.
특정 챔버 구성요소 서브루틴의 작동이 도 1a와 1d를 참조하여 설명된다. 기판을 히터(25)에 장착하기 위해 사용되는, 그리고 선택적으로 기판을 챔버 내에서 바람직한 높이로 올려서 기판과 가스 분배 다기관(gas distribution manifold, 20) 사이의 간격을 조정하기 위해 사용되는 챔버 구성요소를 제어하기 위한 프로그램 코드를 기판 위치지정 서브루틴(160)은 포함한다. 기판이 프로세스 챔버(15)내로 장착될 때, 히터(25)가 내려가서 기판을 수용하고, 히터(25)는 바람직한 위치로 올려진다. 작동에서, 챔버 매니저 서브루틴(157a)에서 전달되는 지지 높이에 관련된 공정 세트 변수에 반응하여 히터(25)의 이동을 기판 위치지정 서브루틴(160)은 제어한다.
프로세스 가스 제어 서브루틴(163)은 프로세스 가스 조성과 유동 속도를 제어하기 위한 프로그램 코드를 가진다. 프로세스 가스 제어 서브루틴(163)은 안전 셧오프 밸브의 상태를 제어하고, 바람직한 가스 유동 속도를 얻기 위해 매스(mass) 유동 제어기를 위아래로 이동시킨다. 일반적으로, 프로세스 가스 제어 서브루틴(163)은, 가스 공급라인을 열고, 반복적으로 (i)필요한 매스 유동 제어기를 판독하고, (ii)판독 결과를 챔버 매니저 서브루틴(157a)에서 받은 바람직한 유동 속도와 비교하며, (iii)필요한 만큼 가스 공급라인의 유동 속도를 제어함으로써 작동된다. 또한, 프로세스 가스 제어 서브루틴(163)은, 안전하지 않은 속도의 가스 유동 속도를 모니터링하는 단계와 안전하지 않은 조건이 감지되면 안전 셧오프 밸브를 작동시키는 단계를 포함한다. 다른 실시예는 하나 이상의 프로세스 가스 제어 서브루틴을 가질 수 있으며, 각 서브루틴은 공정의 특정 형태 또는 가스라인의 특정 세트를 제어한다.
어떤 공정에서, 질소나 아르곤과 같은 불활성 가스가 챔버로 흘러서, 반응성 프로세스 가스가 도입되기 전에 챔버의 압력을 안정되게 한다. 이들 공정을 위해, 프로세스 가스 제어 서브루틴(163)은, 불활성 가스를 챔버 내의 압력을 안정되게 하기 위해 필요한 시간만큼 챔버로 흐르게 하는 단계를 포함하도록 프로그램되고, 상기 단계는 수행된다. 또한 프로세스 가스가 TEOS, TEPO, 또는 TEB와 같은 액체 프리커서에서 기화되면, 프로세스 가스 제어 서브루틴(163)은, 버블러 어셈블리에서 액체 프리커서를 통해 헬륨과 같은 전달 가스를 버블링(bubbling)하는 단계와, 헬륨과 같은 캐리어 가스의 흐름에 액체를 뿌리거나 분사하기 위한 액체 주입 시스템을 제어하는 단계를 포함하도록 쓰여질 수 있다. 이러한 형태의 공정을 위해 버블러가 사용될 때, 프로세스 가스 제어 서브루틴(163)은 전달 가스의 유동, 버블러의 압력, 버블러 온도를 제어해서, 바람직한 프로세스 가스 유동 속도를 얻는다. 상기한 바와 같이, 바람직한 프로세스 가스 유동 속도는 공정 변수로서 프로세스 가스 제어 서브루틴(163)에 전달된다.
또한 프로세스 가스 제어 서브루틴(163)은, 주어진 프로세스 가스 유동속도를 위한 필요한 값을 포함하는 저장된 테이블에 액세스함으로써, 바람직한 프로세스 가스 유동속도를 위한 버블러 온도, 버블러 압력, 필요한 전달 가스 유동속도를 얻기 위한 단계를 포함한다. 필요한 값이 얻어지면, 전달 가스 유동속도, 버블러 압력, 버블러 온도가 모니터링되고, 필요한 값에 비교되며 이에 따라 조정된다.
압력 제어 서브루틴(165)은, 챔버의 배기시스템에서 스로틀 밸브의 구멍 크기를 제어함으로써, 챔버의 압력을 제어하기 위한 프로그램 코드를 포함한다. 전체 프로세스 가스 유동, 프로세스 챔버의 크기, 배기시스템을 위한 펌핑 셋 포인트(set-point) 압력에 관련된 바람직한 레벨에서 챔버 압력을 제어하기 위해, 스로틀 밸브의 구멍 크기는 고정된다. 압력 제어 서브루틴(165)이 불려지면, 바람직한 또는 목표의 압력 레벨이 챔버 매니저 서브루틴(157a)에서 변수로써 얻어진다. 압력 제어 서브루틴(165)은 챔버에 연결된 하나 이상의 기존의 압력계를 읽음으로써 챔버의 압력을 재며, 측정치를 목표 압력과 비교하고, 저장된 압력 테이블에서 목표 압력에 대응하는 비례하고 완전하며 차이가 나는(proportional, integral, and differential, "PID") 값을 얻으며, PID 값에 따라 스로틀 밸브를 조정한다.
또는 압력 제어 서브루틴(165)은 특정 구멍 크기, 즉 고정된 위치로 스로틀 밸브를 열거나 닫도록 쓰여질 수 있어서, 챔버의 압력을 제어한다. 이러한 방식으로 배기 용량을 제어하는 것은 압력 제어 서브루틴(165)의 피드백 제어 특성을 일으키지 않는다.
히터 제어 서브루틴(167)은 기판을 가열하기 위해 사용되는 가열 유닛으로의 전류를 제어하기 위한 프로그램 코드를 포함한다. 히터 제어 서브루틴(167)은 챔버 매니저 서브루틴(157a)에 의해 불려지며 목표의 셋포인트의 온도 변수를 받는다. 히터 제어 서브루틴(167)은 히터 내에 위치된 서모커플의 전압 출력을 측정함으로써 온도를 측정하며, 이 측정된 온도를 셋포인트 온도에 비교하고, 가열 유닛에 가해지는 전류를 늘이거나 줄여서 셋포인트 온도를 얻는다. 저장된 변환 테이블의 대응하는 온도를 참조하거나, 4차 다항식(fourth-order polynomial)을 사용하여 온도를 계산함으로써, 온도는 측정된 전압에서 얻어진다. 히터 제어 서브루틴(167)은 히터 온도의 램프(ramp) 업 또는 다운을 점차 제어하는 능력을 포함한다. 이 특징은 세라믹 히터의 열적 균열을 줄이는 데 기여한다. 또한, 장착된 페일세이프(fail-safe) 모드가 포함되어서, 공정 안전 컴플라이언스(compliance)를 감지하고, 프로세스 챔버가 적절히 구성되지 않으면 가열 유닛의 작동을 멈출 수 있다.
Ⅱ. 예시 구조
도 2는 본 발명에 따른 집적회로(200)의 단순화된 단면도이다. 도 2에 도시된 바와 같이, 집적회로(200)는 NMOS와 PMOS 트랜지스터(203, 206)를 포함하고, 이는 분리되어 있으며, 서로에 대해 필드 산화물 영역(220)에 의해 전기적으로 고립되어 있다. 또는, 채널 스톱 확산(channel-stop diffusion)과 결합된 트렌치를 포함하는 트렌치 고립이 소자를 고립시키기 위해 사용될 수 있으며, 또는 고립 기술과의 결합이 사용될 수 있다. 각 트랜지스터(203, 206)는 소스 영역(212), 게이트 영역(215), 드레인 영역(218)을 포함한다.
프리메탈 유전층(premetal dielectric layer, 221)이 금속층(240)에서 트랜지스터(203, 206)를 분리시키며, 금속층(240)과 트랜지스터 사이의 연결은 컨택트(224)에 의해 이루어진다. 프리메탈 유전층(221)은, 예를 들어 본 발명의 방법에 의해 형성된 BPSG 층일 수 있으며, 단일 층 또는 다수의 층일 수 있다. 금속층(240)은 집적회로(200)에 포함된 4개의 금속층(240, 242, 244, 246) 중 하나이다. 각 금속층은 인접한 금속층과 중간 유전층(227, 228, 229)에 의해 분리된다. 인접한 금속층은 226을 통해 선택된 개구부에서 연결된다. 평탄화된 보호층(230)이 금속층(246) 상에 증착된다.
본 발명에 따른 BPSG 층은 집적회로(200)에 나타낸 각 유전층에서 쓰일 수 있다. 본 발명에 따른 BPSG 층은 다마신 층(damascene layer)에서 사용될 수 있으며, 이는 일부 집적회로에 포함된다. 다마신 층에서, 블랭킷(blanket) 층이 기판에 증착되며, 기판을 통해 선택적으로 에칭되며, 금속으로 채워지고, 에칭백되거나 세정되어서 금속 콘택트(224)를 형성한다. 금속층이 증착된 후에, 제2 블랭킷 증착이 수행되며 선택적으로 에칭된다. 에칭된 영역은 금속으로 채워지며, 에칭백되거나 세정되어서 비어(via, 226)를 형성한다.
단순화된 집적회로(200)는 예시적인 목적일 뿐이다. 당업자는, 마이크로프로세서, 응용 특정 집적회로(application-specific integrated circuits, ASICs), 메모리 소자 등과 같은 다른 집적회로의 제조를 위해 본 방법을 수행할 수 있다.
Ⅲ. 예시적인 2단계 BPSG 공정
BPSG는 IC의 제조와 다른 전자 소자 또는 기계 구조의 여러 응용에서 사용될 수 있다. 기존의 방법은 단일 단계 BPSG 증착 공정을 사용하여, 기판의 표면 상에 물질의 층을 형성하고, 예를 들어 기존의 노나 빠른 열적 펄스(rapid thermal pulse, "RTP") 방법을 사용하여 가열함으로써 BPSG 층을 재유동시킨다. BPSG 증착 공정의 특성(예를 들어 증착속도, 표면의 컨포메이션, 웨이퍼 전면의 균일성)과 증착 결과의 BPSG 층의 특성(예를 들어 용융점, 필름 스트레스, 수축, 화학적 안정성, 웨이퍼 흡수)은 많은 변수에 의한다. 최근까지, 증착 변수의 단일 세트가, 효율적으로(즉 경제적으로) 증착되고 IC 응용에서 잘 작동하는 BPSG 층을 생산할 수 있었다.
도 3a-3c는 기존의 단일 단계 BPSG 증착 공정의 한계를 나타내는 IC(300)의 한 부분의 단순화된 단면도이다. 도 3a는 BPSG(304)의 층이 증착된 후의 기판(302)을 나타낸다. BPSG 증착 이전에 좁은 트렌치(306)와 넓은 트렌치(308)가 기판(302)에 형성된다. BPSG(304)의 층이 각 트렌치를 부분적으로 채우며, 증착 공정 중에 핀치오프(310, 312)되어서, 공극(314, 316)을 남긴다.
도 3b는 재유동 공정이 시작된 후에 IC(300)의 한 부분의 단순화된 단면도이다. 증착 공정이 대기압 이하에서 수행되었으며, 따라서 공극(318, 320)이 비워진다. 재유동 공정이 일반적으로 대기압 하에서 이루어지며, 따라서 BPSG 층이 녹고 흐름에 따라, 트렌치(306, 308)의 벽(322, 324)으로부터의 물질이 진공에 의해 공극으로 이끌려진다.
도 3c는 재유동 공정이 끝난 후에 IC(300)의 한 부분의 단순화된 단면도이다. BPSG 층(326)이 넓은 트렌치(308)를 완전히 채웠으나, 공극(328)이 좁은 트렌치(306)에 형성된다. 공극이 좁은 트렌치에 남아 있는 것은, 공극을 채우기에 트렌치의 벽에 불충분한 물질이 있기 때문으로 생각된다.
도 4는 네거티브 프로파일(332)을 가지는 트렌치(330)를 갖는 기판(302)의 단순화된 단면도이다. BPSG(334)의 층이 기판에 형성되었으며 재유동되었다. 공극(336)이 네거티브 프로파일(332)에 인접해서 형성되었으며, 이는 트렌치 벽에 네거티브 프로파일이 있다면 일반적인 것이다. 네거티브 프로파일은 트렌치 형성 공정의 결과물이다. 트렌치를 형성하는 데 사용되는 기존의 에칭 공정은, 트렌치가 충분히 넓고 얕다면 네거티브 프로파일이 없이 트렌치 벽을 신뢰성 있게 형성할 수 있다. 그러나, 트렌치 폭이 줄어들고 트렌치의 종횡비가 늘어남에 따라, 네거티브 프로파일의 발생과 그 결과의 공극이 증가하였다.
더욱 컨포멀한 층, 즉 핀칭오프 이전에 트렌치의 벽에 더 많은 물질을 제공하는 층을 증착하는 것은 공극이 없는 BPSG 공정이 될 것이고, 네거티브 프로파일에 의해 발생한 에칭 공정을 보상할 수 있다고 생각되었다. 단일 단계 증착 공정이 개발될 수 있으리라는 희망 하에, 여러 공정 변수 중 어느 것이 필름 컨포머티(conformity)에 가장 큰 영향을 미치는 지 알기 위한 실험이 시도되었다. 층의 컨포메이션(conformation)을 향상하는 것이 다른 필름 특성과 협조하지 않으며, 제조될 수 없고 신뢰성이 없는 필름을 제조하게 된다는 것을 확실히 하기 위해, 여러 다른 필름 특성도 또한 평가되었다.
16개의 웨이퍼가 생산되었으며, 이들 각각은, 웨이퍼 사이에서 높은 수치에서 낮은 수치로 매트릭스 방식(matrix fashion)으로 5개의 다른 공정 변수가 변화하는 BPSG 증착 공정으로 제조되었다. 각 변수의 높은 값과 낮은 값은 BPSG 증착 공정의 수용될 수 있는 범위 내에 있었다. 그 결과의 각 웨이퍼의 필름 특성이 측정되었으며, 각 공정 변수에 대한 각 필름 특성의 민감성이 결정되었다. 그리고 공정 변수가 각 필름 특성에 대해 순위가 정해졌다.
선택되는 여러 공정 변수와 공정 변화 이외에, 변화시키기 위해 선택된 5개는: 공정 온도, 챔버 압력, TEOS 유동 속도, 오존 유동 속도, 오존 농도이다. 각 웨이퍼에 대해 일정한 도핑 레벨과 도핑 속도를 사용하도록 했다. 웨이퍼는 200㎜ 실리콘 웨이퍼였다. 온도는 450℃나 600℃에서 선택되었으며, 압력은 150T 또는 700T에서 선택되었고, TEOS 유동 속도는 500mgm 또는 1000mgm에서 선택되었고, 오존 유동속도는 2500sccm 또는 5000sccm에서 선택되었으며, 오존 농도는 6wt% 또는 12.5wt%이었다. 측정된 필름 특성은: 증착속도, 웨이퍼 전면을 통한 두께 균일성, 필름 스트레스, 수축, 필름 컨포머티, 습식 에칭속도 비(wet etch rate ratio, "WERR")로 증착될 때와 재유동/어닐(anneal) 이후에 측정되었다.
시도된 실험의 결과는 표 1에 요약되어 있다. 적어도 2개의 결론이 이들 결과에 기초한다. 첫 번째로, 더 높은 압력과 높은 오존:TEOS 비가 필름 컨포머티를 향상시키나; 이는 증착속도를 바람직하지 않을 정도로 낮은 레벨로 줄일 수 있다. 두 번째로, 충분한 물질을 트렌치의 벽에 증착해서, 공극이 없는 채움 공정이 가능하게 하고, 낮은 전체 증착시간을 얻음으로써, 수용할 수 있는 증착시간을 제공하도록 2단계 증착 공정이 개발될 수 있음을 상기 결과는 암시한다. 필름 안정성이 낮은 압력 증착 공정 후에 더 나아졌음이 밝혀졌다. 필름이 노출되어서 대기로부터 상당한 양의 수분을 흡수하게 되면, 불안정한 것으로 알려져 있다. 몇몇 경우에서, 상기 필름은 결정화하거나 고체 용액에서 상 변이를 한다. 이들 및 다른 결함이 입자 애더(particle adder)로서 웨이퍼 검사 중에 감지될 수 있다. 불안정한 또는 재결정화된 필름은 일반적으로 거부되는 웨이퍼를 만든다.
순위 증착속도 균일도 WERR 스트레스 수축 WERR(어닐링됨) 컨포미티
1 TEOS(고) T(저) T(고) T(고) T(고) P*O3%(고) P(고)
2 P(저) TEOS(저) TEOS(저) TEOS(저) TEOS(저) T(저) TEOS(저)
3 03(저) O3%(고) O3(고) O3(고) O3(고) TEOS(저) O3%(고)
4 P*O3%(저) O3(고) P(고) O3%(고) P(고) P*O3(저) P*O3(저)
5 P*T(고) P(저) O3%(고) P(고) O3%(고) P*T(저)T*O3(고) T*O3(저)
6 O3%(저) TEOS*O3%(고) T*O3%(저) T*TEOS(고) T*TEOS(고) --- TEOS*O3%(저)
선택된 프로세스 변수 변화에 따른 BPSG 필름 특성을 평가하기 위한 실험의 실험 결과
도 5는 높은 압력, 높은 오존:TEOS 비 공정(502)에 의해 형성된 BPSG 필름과, 낮은 압력, 낮은 오존:TEOS 비 공정(504)에 의해 형성된 BPSG 필름을 위한 시간 대 입자 애더의 로그-로그(log-log) 그래프이다. 입자 애더는 기준 웨이퍼 검사 방법에 의해 측정되었다. 따라서 단일의 높은 압력, 높은 오존:TEOS 비 증착 단계에 의해 만들어진 BPSG 필름은 증착하기에 많은 시간을 필요로 할뿐만 아니라, 더 높은 결함 비를 갖는다.
도 6a는 2단계 BPSG 증착 공정 후에 기판(602)의 단순화된 단면도이다. BPSG 층(606)의 상당히 컨포멀한 제1 부분(604)이 BPSG 층의 높은 증착속도 제2 부분(608) 이전에 증착되었다. 제1 부분(604)은 600-700Å 사이의 두께이고, 제2 부분(608)은 약 9000Å의 두께이다. 상당히 컨포멀한 층이, 약 700T의 압력과, 약 300mgm의 TEOS 유동속도에서 약 14.3:1의 오존:TEOS 비에서 형성되었다. 높은 증착속도 층이 약 150T, 약 800mgm의 TEOS 유동속도에서 약 5.4:1의 오존:TEOS 비에서 형성되었다. 양 층의 부분은 약 480-600℃ 사이의 기판 온도에서 형성되었다. 이들 조건 하에서, 제1 부분은 약 60초만에 형성되었으며, 제2 부분은 약 90초 안에 형성되었다. 높은 증착속도 층은 웨이퍼 공정 후에 상당히 컨포멀한 층이 대기 중에 노출되는 것을 보호하며, 따라서 도 5에 관하여 위에서 기술한 바와 같이 입자 애더를 줄인다.
도 6b는 2단계 BPSG 증착 공정 및 재유동 후에 기판(602)의 단순화된 단면도이다. BPSG 필름(616)의 제1 부분(614)이 컨포메이션을 향상시키는 증착 레시피를 사용하여 증착되었다. BPSG 필름의 제2 부분(618)이 증착속도와 필름 안정성(줄어든 입자 애더)을 향상시키는 증착 레시피를 사용하여 증착되었다. BPSG 필름(616)의 제1 부분(614)의 어닐링 후(post-anneal)(재유동 후(post-reflow)) WERR은 BPSG 필름(616)의 제2 부분(618)의 WERR보다 크다.
도 6c는 2단계 BPSG 증착 공정과 재유동 후에 기판(602)의 단순화된 단면도이다. BPSG 필름(622)의 제1 부분(620)이 컨포메이션을 향상시키는 증착 공정을 사용하여 증착되었다. BPSG 필름(622)의 제2 부분(624)이 증착속도와 필름 안정성을 향상시키는 증착 공정을 이용하여 증착되었다. BPSG 필름(622)의 제1 부분(620)은, BPSG 증착 공정 이전에 기판(602)에 형성된 좁은 트렌치(626)를 채운다. 상기 좁은 트렌치는 약 0.1 마이크론보다 적은 폭을 가진다.
도 7a는 BPSG 층을 형성하기 위한 2단계 증착 공정(700)의 단순화된 플로우차트이다. 기판이 설치되며(단계 702), BPSG 필름의 제1 부분이 기판 상에 상대적으로 높은 압력과 상대적으로 높은 오존:TEOS 비로 형성된다(단계 704). 챔버 압력과 오존:TEOS 비는 낮아지고(단계 706), BPSG 필름의 제2 부분이 제1 부분 위에 형성된다(단계 708). BPSG 필름을 증착한 후에, BPSG 필름이 선택적으로 재유동될 수 있다(단계 710).
도 7b는 도판트 바이패스를 사용하여 BPSG 층을 형성하기 위한 2단계 증착 공정(701)의 단순화된 플로우차트이며, 아래에서 도 9에 관하여 설명된다. 기판이 제공되며(단계 703), BPSG 필름의 제1 부분이 상대적으로 높은 압력과 상대적으로 높은 오존:TEOS 비로 형성된다(단계 705). 적어도 도판트 유동의 일부분이 바이패스로 전환되어서(단계 707), 오존의 유동에 대해 TEOS의 유동이 증가하는 것과 관련하여 챔버 압력이 낮아짐에 따라 도판트 유동이 안정된다(단계 709). 바람직한 압력(증착 압력일 수도 있고 아닐 수도 있음)이 얻어지면, 도판트 유동의 일부분이 바이패스에서 진공 챔버로 전환되고(단계 711), BPSG 필름의 제2 부분이 제1 부분 위에 형성된다(단계 713). BPSG 필름을 증착한 후에, 이 BPSG 필름은 선택적으로 재유동될 수 있다(단계 715).
도 8은 기판(800)의 일부분의 스캐닝 전자 마이크로그래프(scanning electron micrograph, "SEM")의 궤적 라인이다. 트렌치(802, 804)가 실리콘 웨이퍼(806)에 형성되고 BPSG 층(808)으로 채워진다. 트렌치(804) 중 하나의 형성 중에, 네거티브 프로파일(810)이 사고로 생겼다. BPSG 층(808)이 상기 기술되고 도 7a에 나타낸 바와 같이 2단계 증착 공정에 따라 증착되며, 재유동 후에 공극이 없는 방식으로 트렌치를 완전히 채웠다. 다른 때와 달리, 네거티브 프로파일(810)에 인접하는 공극이 없이 된다. 트렌치(804)의 폭(812)은 약 0.06 마이크론이고, 트렌치의 종횡비는 약 5.5:1이다(즉 트렌치는 약 0.33 마이크론의 깊이를 가진다). 이러한 좁은 폭과 높은 종횡비로 트렌치를 에칭하려고 함에 따라 네거티브 프로파일(810)이 생기는 것으로 추정된다.
Ⅳ 도판트 바이패스
2단계 BPSG 필름을 다른 증착조건하에서 증착하는 것은 단순히 조건을 변경하는 문제가 아님이 밝혀졌다. 제1 증착조건에서 제2 증착조건으로의 부드러운 전이가, 필름의 바람직한 특성을 위해 중요하며, 특히 필름의 재유동 특성을 유지시키기 위해 중요하다. BPSG 층의 재유동 특성은 도판트 농도에 의하며, 높은 도판트 농도는 낮은 용융점과 더 좋은 유동성과 같은 더 나은 재유동 특성을 일반적으로 가져온다. TEOS 유동속도가 변함에 따라 상대적인 인 도판트 농도를 유지하는 데에 특정의 문제가 발생한다.
TEPO는 일반적인 BPSG 증착 온도에서 분해하는 경향이 있다. 따라서, 종래의 TEPO 유동을 시작하는 방법은, 증착이 시작된 후에만 액체 버블러 또는 다른 이동 시스템을 통해 캐리어 가스의 유동을 시작하는 것이다. 그러나, 안정적인 TEPO 유동을 얻기 위해서는 약 10초의 시간이 필요하다. 도판트 부족 인터페이스 층이 발생한다. 기판에 인접하는 도판트 부족 인터페이스 층은 재유동 문제를 일으키지 않는데, 이는 증착되는 BPSG가 도판트 부족이 되지 않고, 적절히 재유동하기 때문이다. 그러나 BPSG 층의 가운데의 도판트 부족 층은 재유동을 줄이고, 따라서 공극을 채울 능력을 줄이게 된다.
도 9는 기존의 시스템을 사용함으로써 발생하는 도판트 부족 영역이 없이, BPSG 층을 증착하기 위해 바이패스(902)를 가지는 CVD 증착 기구(900)의 단순화된 다이어그램이다. 이 기구가 다수의 층의 BPSG 필름을 증착하기 위해 사용될 수 있으나, 또한 포스포실리케이트 유리(phosphosilicate glass, "PSG"), 보로실리케이트 유리(borosilicate glass, "BSG"), 아세닉실리콘 유리(arsenic-silicon glass, "AsSG"), 또는 유사한 필름과 같은 다른 도핑된 실리콘 유리 필름이나 단일 층 도핑된 실리콘 유리 필름에 사용될 수 있다. 바이패스는, 도판트와, TEOS 증기와 같은 실리콘 함유 가스를 도판트 공급라인(904)에서 진공 시스템(88) 전면 라인(foreline, 908)으로 이동시키며, 따라서 진공 챔버(15)를 우회해서, 도판트와 실리콘 함유 가스가 진공 챔버로 가기 전에 도판트 유동이 안정되게 한다.
캐리어 가스 소스(910)에서의 헬륨과 같은 캐리어 가스는, 실리콘 소스(911)로부터의 TEOS 증기와 같은 실리콘 소스 가스와, 도판트 소스(912, 913)로부터의 TEPO 증기 및/또는 TEB 증기와 같은 도판트와 결합하며, 바람직한 유동속도가 도판트와 캐리어 가스가 진공 시스템(88)에 직접 덤핑됨에 따라 형성된다. TEOS, TEB 및 TEPO는 액체 소스로부터 캐리어 가스라인(909)으로 주입된다. 밸브(914)가 도판트를 위한 출력을 선택하고, 이 밸브는 적절한 때에 스위치되어 진공 시스템(88)에서 진공 챔버(15)로의 출력을 변화시킨다.
도 10 및 도 11은 도판트 바이패스 기술을 이용하고 그리고 이용하지 않고 증착된 다층 BPSG 필름의 깊이 대 원소 분석의 그래프이다. 도 10은 wt%로 인("P")(1002), 보론("B")(1004), 산소("O")(1006) 및 실리콘("Si")(1008)의 농도 대 웨이퍼의 표면(제로 깊이)(1010)에서부터의 깊이를 나타내는 그래프이고, 상기 웨이퍼 상에 도판트 바이패스를 사용하지 않고 CVD 시스템에서 2단계 BPSG 층이 형성되었다. 인의 농도는 약 2.8 마이크론의 깊이에서 상당히 변화하며, 약 이분의 일 마이크론 두께의 도판트 부족 영역을 형성한다. 도판트 농도의 변화는, 높은 압력 증착(약 3.4 마이크론보다 깊은 층을 형성함)에서 낮은 압력 증착(약 3.4 마이크론보다 얕은 층을 형성함)으로의 전이가 있을 때, 도판트 유동이 안정적이지 않았음을 나타낸다. 이 도판트 부족 영역은 더 높은 용융점, BPSG 필름 내의 낮은 점성 영역을 발생시켜, 재유동을 방해한다.
도 11은 같은 원소의 농도 대 유사한 웨이퍼의 깊이의 그래프이며, 상기 웨이퍼 상에 BPSG 층이 도판트 바이패스 기술을 사용하여 2단계 공정에 의해 형성된다. 그래프의 y축은 도 10에 나타낸 절반의 확대 스케일을 가진다. 따라서, 도핑 레벨에서의 변화가 도 10에 비해 도 11에서 더욱 명확하다. 인 농도(1102)와 보론 농도(1104)는 도 10에 나타낸 종래의 층과 같이 진동하지 않으며, 따라서 도판트 부족 영역의 생성을 피한다. 이 경우, 필름의 낮은 압력 부분에서 필름의 높은 압력 부분으로의 전이는 약 2-2.5 마이크론의 깊이에서 발생한다.
챔버로의 가스 유동의 전체 양은 양 기간 동안에 대략 일정했으며, 챔버를 바이패스한 캐리어 유동, TEOS, 도판트의 차이는 아르곤이나 질소와 같이 비증착 가스 유동에 의해 만들어졌다. 도 1a-도 1d와 관련하여 위에서 기술한 바와 같이, 전면 라인과 챔버 사이의 스로틀 밸브를 열어서, 챔버 압력은 선택된 높은 압력값에서 선택된 낮은 압력값으로 변화하였다. 높은 압력에서 낮은 압력 증착 사이의 전이 동안에, 도판트와 관련 캐리어 가스는 배기시스템에서 챔버로 갑자기 스위치되었으며; 그러나 도 9의 밸브(914)는, 한 출력에서 다른 출력으로의 도판트의 점차적이고, 경사지는 우회를 가능하게 하는 적절한 밸브일 수 있다. 배기시스템으로의 바이패스를 이용하여 도판트 유동을 성립시킨 후에, 도판트를 증착 챔버로 도입하는 것은, 도판트 부족 영역이 없는 층을 만들뿐 아니라, 10초 내외의 더 적은 시간에 증착이 이루어지게 하며, 상기 시간은 종래 증착이 필요로 하지 않은 동안 도판트 유동을 안정되게 하기 위해 일반적으로 필요로 했던 시간이다.
도판트 바이패스는 단일 층 도핑된 실리콘 유리 공정에서도 사용될 수 있다. 도 12는 기판(1210)에서 활성 회로 영역(1208)의 부분(1204, 1206)에 BSG의 층(1202)이 형성된 IC의 한 부분을 나타낸다. 이 활성 회로 영역은 결국 전계 효과 트랜지스터("FET")가 되며, 예를 들어 부분 1204와 1206은 드레인과 소스 영역이 된다. BSG 층은 보론, P타입 도판트를 밑에 있는 실리콘 기판(1210)에 제공하며, 이는 예를 들어 벌크 실리콘 웨이퍼 상의 에피택시얼 층일 수 있다. BSG 층이 형성된 후, 보론은 열 처리 공정에서 실리콘으로 향하게 된다. 종래의 방법은, 상기 기술한 바와 같이 실리콘 기판에 가장 근접해서 도판트 부족 영역을 가지는 BSG 층을 만든다. 이 영역에서의 줄어든 도판트의 농도는 실리콘으로 확산해 가는 도판트의 가능한 양을 제한한다. 일반적으로 많은 양의 도판트를 제공하는 것이 바람직하다. 증착이 시작되기 전에 도판트 유동을 일으키기 위해 바이패스를 사용하는 것은, 바람직한 높은 농도에서 도판트가 처음의 유리층에 합쳐질 수 있게 한다. 바이패스는 또한 층이 형성됨에 따라 도판트 유동이 줄어들게 해서, 층의 마지막 부분은 줄어든 도판트 농도를 가지며, 이는 필름 안정성을 향상시킨다.
도 13은 바이패스 기술을 사용하여 도핑된 실리콘 유리 필름(1300)을 만들기 위한 방법의 플로우차트이다. 실리콘 웨이퍼와 같은 기판이 진공 챔버에 놓인다(단계 1302). 도판트와 캐리어를 진공 시스템에 흘려서 도판트 유동이 성립된다(단계 1304). 증착가스가 진공 챔버로 흐름에 따라 도판트 유동이 진공 챔버로 스위치되며(단계 1306), 도판트 부족 영역이 없는 도핑된 실리콘 유리층이 기판에 성장된다(단계 1308). 선택적으로, 열처리를 사용하여 도핑된 실리콘 유리층에서의 도판트가 기판으로 끌려지며(단계 1310), 도핑된 실리콘 유리층은 제거된다(단계 1312).
상기한 내용은 본 발명의 특정 실시예의 완전한 기술이나, 여러 변경과 변화가 있을 수 있다. 예를 들어, 프리메탈 유전층으로서 트렌치에서 BPSG 층을 형성하는 것과 관련하여 상세한 예가 제공되었으나, 본 발명은 인터메탈 유전층에 사용될 수 있다. 유사하게, 도판트 부족 영역의 생성을 피하기 위해 바이패스를 사용하는 것은, 인이나 비소와 같은 보론 이외의 다른 도판트에도 적용될 수 있다. 다른 변경은 당업자에게 명백할 것이다. 이들 내용과 변경된 내용들은 본 발명의 취지에 포함된다. 따라서 본 발명의 취지는 기술된 실시예에 국한되지 않으며, 다음의 청구항에 의해 한정된다.

Claims (25)

  1. 기판 상에 보로포스포실리케이트 유리(borophosphosilicate glass, "BPSG") 층을 가지는 집적회로 소자로서:
    기판에 인접한 BPSG의 제 1 부분으로서, 제 1 습식 에칭속도 비(wet etch rate ratio; WERR)를 가지는 BPSG 층의 제 1 부분; 및
    BPSG 층의 제 1 부분에 의해 기판에서 분리되며 제 2 WERR을 가지는, BPSG 층의 제 2 부분을 포함하며,
    상기 제 1 WERR이 제 2 WERR보다 작은 집적회로 소자.
  2. 제 1항에 있어서, 상기 BPSG 층의 제 1 부분은 제 1 두께를 가지고, BPSG 층은 전체 두께를 가지며, 제 1 두께는 전체 두께의 적어도 약 6%인 집적회로 소자.
  3. 제 2항에 있어서, BPSG 층의 제 1 부분은 약 600-700Å의 제 1 두께를 가지고, BPSG 층은 약 9600Å 이하의 전체 두께를 가지는 집적회로 소자.
  4. 제 1항에 있어서, 기판에 형성된 트렌치에 BPSG 층이 증착되고, 이 트렌치는 약 1 마이크론 이하의 최대 폭을 가지고 적어도 약 4:1의 종횡비를 가지는 집적회로 소자.
  5. 제 1항에 있어서, BPSG 층의 제 1 부분이 제 1 도판트 농도를 가지고, BPSG 층의 제 2 부분이 제 2 도판트 농도를 가지며, 제 2 도판트 농도가 제 1 도판트 농도보다 낮은 집적회로 소자.
  6. 기판 상에 보로포스포실리케이트 유리("BPSG") 층을 가지는 집적회로 소자로서,
    트렌치 폭을 가지고 기판에 형성되는 트렌치;
    제 1 습식 에칭속도 비("WERR")를 가지는 BPSG 층의 제 1 부분으로서, 트렌치 폭의 약 절반의 제1 두께를 가지고 BPSG 층의 트렌치를 실질적으로 채우는 제 1 부분;
    BPSG 층의 제 1 부분에 의해 기판에서 분리되며 제 2 WERR을 가지는, BPSG 층의 제 2 부분을 포함하며,
    상기 제 1 WERR이 제 2 WERR보다 작은 집적회로 소자.
  7. 제 6항에 있어서, 트렌치 폭은 약 0.1 마이크론보다 작은 집적회로 소자.
  8. 기판 상에 보로포스포실리케이트 유리("BPSG") 층을 가지는 집적회로 소자로서, 상기 BPSG 층은,
    약 0.1 마이크론보다 작은 최대 폭을 가지고 적어도 약 4:1의 종횡비를 가지는 기판 상의 트렌치에 위치하는 BPSG 층의 제1 부분으로서, 제 1 도판트 농도, 제 1 습식 에칭속도 비("WERR"), 약 500-700Å 사이의 제 1 두께를 가지는 제 1 부분;
    BPSG 층의 제 1 부분에 의해 기판에서 분리되며 제 2 WERR, 제 2 도판트 농도, 제 2 두께를 가지는, BPSG 층의 제2 부분을 포함하며, 상기 제 1 WERR은 제 2 WERR보다 작으며, 제 1 도판트 농도가 제 2 도판트 농도보다 큰 것을 포함하는 BPSG 층.
  9. 챔버 내의 기판 상에 보로포스포실리케이트 유리("BPSG") 필름을 형성하기 위한 방법으로서:
    (a) 제 1 챔버 압력과, 제 1 산화제 대 실리콘 소스 비로 제 1 BPSG 층을 형성하는 단계;
    (b) 제 1 챔버 압력으로부터 챔버 압력을 낮추는 단계;
    (c) 실리콘 소스 가스의 유동에 대해 산화제 가스의 유동을 줄여서, 제 2 산화제 대 실리콘 소스 비를 생성하는 단계;
    (d) 제 2 챔버 압력과, 제 2 산화제 대 실리콘 소스 비로 제2 BPSG 층을 형성하는 단계를 포함하는 방법.
  10. 제 9항에 있어서, 상기 단계 (d) 다음에 BPSG 필름을 가열해서 BPSG 필름을 재유동시키는 단계를 더욱 포함하는 방법.
  11. 제 9항에 있어서, 제 1 챔버 압력은 약 600T보다 크며, 제2 챔버 압력은 약 200T보다 낮은 방법.
  12. 제 9항에 있어서, 실리콘 소스 가스는 테트라에틸오쏘실란(tetraethylorthosilane, "TEOS")을 포함하고, 산화제 가스는 오존을 포함하는 방법.
  13. 제 12항에 있어서, 제 1 산화제 대 실리콘 소스 비는 TEOS의 mgm당 산소에서 약 12.5% 오존의 약 10:1 밀리미터/분보다 크고, 제 2 산화제 대 실리콘 소스 비는 TEOS의 mgm당 산소에서 약 12.5% 오존의 약 7:1의 밀리미터/분보다 작은 방법.
  14. 제 13항에 있어서, 제 1 산화제 대 실리콘 소스 비는 TEOS의 mgm당 산소에서 약 12.5% 오존의 약 14.3:1 밀리미터/분이고, 제 2 산화제 대 실리콘 소스 비는 TEOS의 mgm당 산소에서 약 12.5% 오존의 약 5.4:1 밀리미터/분인 방법.
  15. 제 12항에 있어서, 단계 (a) 다음과 단계 (b) 이전에:
    제 1 도판트 가스 유동을 챔버에서 배기시스템으로 전환시키고;
    단계 (b) 다음과 단계 (d) 이전에:
    제 2 도판트 가스 유동을 배기시스템에서 챔버로 전환시키는 단계를 포함하는 방법.
  16. 제 15항에 있어서, 제 1 도판트 가스 유동이 제 2 도판트 가스 유동과 대략 같은 방법.
  17. 챔버 내의 기판 상에 챔버 압력 하에서 보로포스포실리케이트 유리("BPSG") 필름을 형성하기 위한 방법으로서:
    (a) 약 600T보다 큰 제 1 챔버 압력과, TEOS의 mgm당 산소에서 약 12.5%의 오존의 약 14.3:1 리터/분의 제 1 오존 대 테트라에틸오쏘실란("TEOS")비로 제 1 BPSG 층을 형성하는 단계;
    (b) 제 1 챔버 압력으로부터 챔버 압력을 줄이는 단계;
    (c) 실리콘 소스 가스의 유동에 대해 산화제 가스의 유동을 줄여서, TEOS의 mgm당 산소에서 약 12.5% 오존의 약 5.4:1리터/분의 제 2 산화제 대 실리콘 소스 비가 되게 하는 단계; 및
    (d) 100T보다 작은 제 2 챔버 압력으로 제 2 BPSG 층을 형성하는 단계를 포함하는 방법.
  18. 프로세스 챔버;
    프로세스 가스를 프로세스 챔버로 이동시키도록 구성된 가스 공급 시스템;
    프로세스 챔버 내에서 기판을 가열하도록 구성된 가열 시스템;
    프로세스 챔버에 진공을 제공하고, 가스를 기구에서 배출하도록 구성된 진공 시스템;
    가스 공급 시스템, 가열 시스템, 진공 시스템을 제어하도록 구성된 컨트롤러; 및
    컨트롤러에 연결되는 메모리를 포함하고,
    상기 메모리는, 기판 공정 시스템의 작동을 지시하기 위해 장착된 컴퓨터 판독 가능한 프로그램을 가지는 컴퓨터 판독 매체를 포함하며,
    상기 컴퓨터 판독 프로그램은:
    (i) 실리콘 소스, 산소 소스, 도판트 소스를 포함하는 제 1 프로세스 가스를 프로세스 챔버에 유입시키고, 진공 시스템을 제어해서, 도핑된 실리콘 유리의 화학기상증착 공정을 수행하기 적합한 제 1 압력을 프로세스 챔버에서 형성하여 유지시키도록, 가스 공급 시스템을 제어하기 위한 제 1 컴퓨터 명령 세트;
    (ii) 히터를 가열하고, 따라서 기판을 가열하여 기판 상에 도핑된 실리콘 유리층을 형성하도록, 가열 시스템을 제어하기 위한 제 2 컴퓨터 명령 세트;
    (iii) 산소 소스의 유동에 대해 실리콘 소스의 유동을 증가시키도록, 가스 공급 시스템을 제어하기 위한 제3 세트의 컴퓨터 지시와;
    (iv) 프로세스 챔버에서 제 1 압력보다 작은 제 2 압력을 형성하여 유지시키도록 하고, 제 2 압력이, 도핑된 제 1 실리콘 유리층의 표면 상에 도핑된 제 2 실리콘 유리층을 증착하기 적합하도록, 진공 시스템을 제어하기 위한 제 4 컴퓨터 명령 세트를 포함하는 기판처리장치.
  19. 제 9항에 있어서, 상기 제 1 층은 제 1 증착속도에서 BPSG의 증착에 의해 형성되며, 상기 제 2 층은 제 2 증착속도에서 BPSG의 증착에 의해 형성되고, 상기 제 2 증착속도는 상기 제 1 증착속도보다 큰 방법.
  20. 제 19항에 있어서, 상기 제 1 증착속도는 1000 Å/분보다 크지 않은 방법.
  21. 제 9항에 있어서, 상기 제 1 층과 상기 제 2 층을 형성하는 상기 단계 중 적어도 하나가 BPSG를 450℃보다 높은 증착온도에서 증착함으로써 수행되는 방법.
  22. 제 17항에 있어서, 상기 제 1 층은 제 1 증착속도에서 BPSG의 증착에 의해 형성되며, 상기 제 2 층은 제 2 증착속도에서 BPSG의 증착에 의해 형성되고, 상기 제 2 증착속도는 상기 제 1 증착속도보다 큰 방법.
  23. 제 22항에 있어서, 상기 제 1 증착속도는 약 100Å/분보다 크지 않은 방법.
  24. 제 17항에 있어서, 상기 제 1 층과 상기 제 2 층을 형성하는 상기 단계 중 적어도 하나가 BPSG를 450℃보다 높은 증착온도에서 증착함으로써 수행되는 방법.
  25. 제 15항에 있어서,
    상기 단계 (a) 이전에 제 1 도판트 가스를 배기시스템으로 유입시키큰 단계;
    상기 제 1 챔버 압력에서 상기 제 1 도판트 가스의 유동이 안정되면, 상기 도판트 가스의 유동을 상기 배기시스템에서 상기 챔버로 전환시키는 단계를 더 포함하는 방법.
KR1020007012383A 1998-05-05 1999-04-29 2단계 보로포스포실리케이트 글라스 증착 공정 및 이와 관련된 소자 및 장치 KR100635180B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/076,170 1998-05-05
US09/076,170 US6218268B1 (en) 1998-05-05 1998-05-05 Two-step borophosphosilicate glass deposition process and related devices and apparatus

Publications (2)

Publication Number Publication Date
KR20010043369A true KR20010043369A (ko) 2001-05-25
KR100635180B1 KR100635180B1 (ko) 2006-10-16

Family

ID=22130376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007012383A KR100635180B1 (ko) 1998-05-05 1999-04-29 2단계 보로포스포실리케이트 글라스 증착 공정 및 이와 관련된 소자 및 장치

Country Status (6)

Country Link
US (1) US6218268B1 (ko)
EP (1) EP1078396A1 (ko)
JP (1) JP4408565B2 (ko)
KR (1) KR100635180B1 (ko)
TW (1) TW426913B (ko)
WO (1) WO1999057758A1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384466B1 (en) * 1998-08-27 2002-05-07 Micron Technology, Inc. Multi-layer dielectric and method of forming same
US6426015B1 (en) * 1999-12-14 2002-07-30 Applied Materials, Inc. Method of reducing undesired etching of insulation due to elevated boron concentrations
JP2001305368A (ja) * 2000-04-21 2001-10-31 Shin Etsu Chem Co Ltd 光導波路基板の製造方法
US6489254B1 (en) 2000-08-29 2002-12-03 Atmel Corporation Method of forming pre-metal dielectric film on a semiconductor substrate including first layer of undoped oxide of high ozone:TEOS volume ratio and second layer of low ozone doped BPSG
TW479315B (en) * 2000-10-31 2002-03-11 Applied Materials Inc Continuous depostiton process
US6489253B1 (en) * 2001-02-16 2002-12-03 Advanced Micro Devices, Inc. Method of forming a void-free interlayer dielectric (ILD0) for 0.18-μm flash memory technology and semiconductor device thereby formed
WO2002069394A1 (en) * 2001-02-27 2002-09-06 Fairchild Semiconductor Corporation Process for depositing and planarizing bpsg for dense trench mosfet application
US6383874B1 (en) * 2001-03-07 2002-05-07 Advanced Micro Devices, Inc. In-situ stack for high volume production of isolation regions
JP5175414B2 (ja) * 2001-06-27 2013-04-03 アプライド マテリアルズ インコーポレイテッド 膜形成方法及び装置
US6860138B1 (en) * 2002-02-21 2005-03-01 Taiwan Semiconductor Manufacturing Company Real-time detection mechanism with self-calibrated steps for the hardware baseline to detect the malfunction of liquid vaporization system in AMAT TEOS-based Dxz chamber
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US7141483B2 (en) 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US7456116B2 (en) * 2002-09-19 2008-11-25 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7062141B2 (en) * 2002-12-12 2006-06-13 Applied Materials, Inc. Deposition of thick BPSG layers as upper and lower cladding for optoelectronics applications
JP2004214610A (ja) * 2002-12-20 2004-07-29 Renesas Technology Corp 半導体装置の製造方法
US7205205B2 (en) * 2003-11-12 2007-04-17 Applied Materials Ramp temperature techniques for improved mean wafer before clean
US20050186339A1 (en) * 2004-02-20 2005-08-25 Applied Materials, Inc., A Delaware Corporation Methods and apparatuses promoting adhesion of dielectric barrier film to copper
US7074690B1 (en) * 2004-03-25 2006-07-11 Novellus Systems, Inc. Selective gap-fill process
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US7528051B2 (en) * 2004-05-14 2009-05-05 Applied Materials, Inc. Method of inducing stresses in the channel region of a transistor
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
KR100550351B1 (ko) * 2004-09-07 2006-02-08 삼성전자주식회사 반도체 장치의 막 형성방법 및 이를 수행하기 위한 반도체장치의 막 형성 장치
US7238586B2 (en) * 2005-07-21 2007-07-03 United Microelectronics Corp. Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US7888273B1 (en) 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
JP4695158B2 (ja) * 2008-04-23 2011-06-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
WO2011072143A2 (en) 2009-12-09 2011-06-16 Novellus Systems, Inc. Novel gap fill integration
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US9142422B2 (en) * 2013-11-04 2015-09-22 Globalfoundries Inc Methods of fabricating defect-free semiconductor structures
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9455136B2 (en) 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US9997479B1 (en) * 2016-11-30 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing redistribution layer
JP7346218B2 (ja) * 2018-12-06 2023-09-19 東京エレクトロン株式会社 エッチング処理方法及び基板処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232748A1 (de) 1986-01-22 1987-08-19 Siemens Aktiengesellschaft Verfahren zur Auffüllung von Isolationsgräben in integrierten Halbleiterschaltungen
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US5314845A (en) 1989-09-28 1994-05-24 Applied Materials, Inc. Two step process for forming void-free oxide layer over stepped surface of semiconductor wafer
EP0421203B1 (en) 1989-09-28 1996-01-03 Applied Materials, Inc. An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
US5344797A (en) * 1992-10-30 1994-09-06 At&T Bell Laboratories Method of forming interlevel dielectric for integrated circuits
JP2809018B2 (ja) 1992-11-26 1998-10-08 日本電気株式会社 半導体装置およびその製造方法
GB9407512D0 (en) 1994-04-15 1994-06-08 Ici Plc Catalysts
KR0144228B1 (ko) 1995-03-04 1998-08-17 김주용 다층 금속배선의 층간 절연막 형성 방법
US6009827A (en) 1995-12-06 2000-01-04 Applied Materials, Inc. Apparatus for creating strong interface between in-situ SACVD and PECVD silicon oxide films
US5879574A (en) * 1996-11-13 1999-03-09 Applied Materials, Inc. Systems and methods for detecting end of chamber clean in a thermal (non-plasma) process
US5817566A (en) * 1997-03-03 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Trench filling method employing oxygen densified gap filling silicon oxide layer formed with low ozone concentration
US6069058A (en) * 1997-05-14 2000-05-30 United Semiconductor Corp. Shallow trench isolation for semiconductor devices
US5899748A (en) * 1997-05-21 1999-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for anchoring via/contact in semiconductor devices and devices formed
US6136685A (en) * 1997-06-03 2000-10-24 Applied Materials, Inc. High deposition rate recipe for low dielectric constant films
US6025263A (en) * 1997-07-15 2000-02-15 Nanya Technology Corporation Underlayer process for high O3 /TEOS interlayer dielectric deposition
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane

Also Published As

Publication number Publication date
WO1999057758A1 (en) 1999-11-11
EP1078396A1 (en) 2001-02-28
JP2002514013A (ja) 2002-05-14
KR100635180B1 (ko) 2006-10-16
TW426913B (en) 2001-03-21
US6218268B1 (en) 2001-04-17
JP4408565B2 (ja) 2010-02-03

Similar Documents

Publication Publication Date Title
KR100635180B1 (ko) 2단계 보로포스포실리케이트 글라스 증착 공정 및 이와 관련된 소자 및 장치
US7037859B2 (en) Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US7674727B2 (en) Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US6360685B1 (en) Sub-atmospheric chemical vapor deposition system with dopant bypass
US7456116B2 (en) Gap-fill depositions in the formation of silicon containing dielectric materials
US7335609B2 (en) Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7528051B2 (en) Method of inducing stresses in the channel region of a transistor
US6703321B2 (en) Low thermal budget solution for PMD application using sacvd layer
EP1980646A1 (en) Improved gap-fill despositions in the formation of silicon containing dielectric materials
JP4364438B2 (ja) 高膜品質で水素含有量の低い窒化ケイ素を堆積するプラズマプロセス
KR101042736B1 (ko) Ｐｍｄ층의 제한된 열적 버짓 형성
EP1156134A2 (en) Method and apparatus of depositing a layer of nitrogen-doped fluorinated silicate glass
US6797646B2 (en) Method of nitrogen doping of fluorinated silicate glass (FSG) while removing the photoresist layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110929

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee