TW426913B - A two-step borophosphosilicate glass deposition process and related devices and apparatus - Google Patents

A two-step borophosphosilicate glass deposition process and related devices and apparatus Download PDF

Info

Publication number
TW426913B
TW426913B TW088105889A TW88105889A TW426913B TW 426913 B TW426913 B TW 426913B TW 088105889 A TW088105889 A TW 088105889A TW 88105889 A TW88105889 A TW 88105889A TW 426913 B TW426913 B TW 426913B
Authority
TW
Taiwan
Prior art keywords
layer
bpsg
substrate
scope
gas
Prior art date
Application number
TW088105889A
Other languages
English (en)
Inventor
Li-Qun Xia
Ellie Yieh
Maria Galiano
Francimar Campana
Shankar Chandran
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW426913B publication Critical patent/TW426913B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Description

42691 3 t 五、發明説明（ 相關申請案 99 經濟部智惡財產局肖工消費合作社印製 本案與同日申請，名稱為"A SUB-AUTOMATIC CHEMICAL VAPOR DEPOSITION SYSTEM WITH DOPANT BYPASS”之美國申請案為相關申請案，其内容藉由此參照 而被併於本文中。 發明領域： 本發明大致上係關於適於製造半導體積體電路（”iCs1|) 之製程，及更特定地係關於一種兩步驟硼磷矽坡璃（"B p S ) 沉積程序與相關連的裝置與設備， 發明背景： 積體電路的製造程序通常包括數個形成圖案的程序。 該等形成圖案的程序可界定一導體層，如一經過構圖之金 屬層或多晶矽’或可界定絕緣結構，如渠道。在畔多例 子中該等渠道被填入一絕緣或介電材m缘㈣可以 有數種功能。該材料可用來將該IC的一個區域與…域 電氣地隔開來’及亦可電氣地被動該渠道的表面，料 亦典型地提供作為該將被建構之丰導體 臂的基底。 在將-基材形成圖案之後’該材料並不是平坦的、， 圖案的扫樸會干擾或降低後續的晶圓處理步赞。 構圖的材料上產生一平坦的表面是所想要的。、 法被發展來產生此一平坦，或，，年 、 千面化的表面。其例子包括 了沉積一厚度足構之保形材料層 斤®这0日S3以得道一平 <紙乐尺度通用中國國家標伞（CNS ) Λ4規格ί 2!〇 / # - ------ {請先閱讀背面之注意事項再填寫衣頁) *1Τ 線 A7 4269 ___B7 五'、發明説明（） 坦的表面，沉積一厚度足構之保形材料層並回蝕刻該層以 形成一經過平面化的表面，及形成一低溶點材料層，如 BPSG層，然後將該晶圓充分地加熱用以熔化該BPSG及使 其如液體般流動，在冷卻之後獲得一平坦的表面。每一方 法都具有其特質，讓該方法對於一特定的應用而言為所需 要的。 有許多的理由讓形成，然後熔化一 B P S G層成為一所 想要的層形成處理。該BPSG的再流動（熔化）溫度是相當的 低且再流動（re-flow)時間相當的短，因此再流動可在沒有顯 著地增加該裝置製程的熱預算（thermal budget)下被完成》 此外’ BPSG可用不同濃度的摻質加以摻雜用以改變該再流 動的特性。BPSG可流動填入在該基材表面上之非常細微的 特徵（feature)中，且可填入在一單一基材上之不同寬度的渠 道内。 隨著半導體設計的進步，半導體裝置的特徵尺吋已被 顯著地縮小。現在，許多的電路具有小於1微米的線路及 渠道之特徵。雖然在特徵尺吋上的縮小允許更高的裝置密 度’每一晶圓更多的晶片，更複雜的電路，更低的作業能 量消耗’及低成本，但較小的幾何形狀亦產生新的問題， 或將已經獲得解決的問题再次成為問題。 次微米裝置所呈現之此種製造上的挑戰的一個例子為 以一無空穴的方式完全填入一窄的渠道中的能力。為了要 用BPSG填入一渠道，一層BPSG首先被沉積於經過形成圖 案之基材上。該BPSG層典型地覆蓋該場聞，及該渠道的 _______第5頁 本紙浪尺度適用中函國家標隼「CTNS ) Λ4^恪（ζΤΐϋ*·厂) " -------, ---------------訂------線 (請先閲讀背面之注意事項再填荇本頁)， 經濟部智慧財產局員工消費合作社印製 42691 c . A7 經濟部智慈財產局^貝工消費合作社印製 B7五、發明説明（） 的壁及底部°如果該其道是寬且淺的話’完全將該渠道填 入BPSG是相當容易的。當渠道變得愈來愈窄且官寬比（渠 道的高度比上渠道的寬度）提高時，渠道的開口將會被"縮小 "。縮，〗、一渠道會將一空穴包陷於其中。在某些情形下，該 空穴會在再流動處理期間被填滿；然而，當該渠道辦得更 窄時，該空穴將不會在再流動處理期間被填滿°此等空穴 是所不想要的，因為它們會降低每一晶圓上之良好晶片的 良率及裝置的可靠性。因此，能夠以一無空穴的方式將 BPSG填入窄的間隙中是所想要的=用來沉積及再流動 B P S G的方法是有效率的，可靠的，及獲得一高裝置良率的 結果亦是所想要的。 發明目的及概述： 本發明提供與經過摻雜的矽玻璃層相關之方法，設 備，及裝置。在一實施例中，一種兩步驟沉積製程被用來 有效率地以良好的間隙填充特性來形成一 B P S G層。該兩 步驟沉積製程能夠以無空穴的方式來填入開口約〇 · 1 6微米 及高寬比至少為6: 1的渠道中。該BPSG潛的一第一部分 是在一相當高的壓力及臭氧-對-矽沉積氣體比例下被形 成，及該B P S G層的一第二部分是在一相當低的壓力及臭 氧-對-矽沉積氣體比例下被形成。 在一進一步的例子中，該第一部分的摻雜程度高於第 二部分的摻雜程度。該被高度摻雜的第一部分改善了再流 動的特性，而該被輕度換雜的第二部分則加強了膜層的穩 __第6育_ 衣紙張尺度適用中國阁家螵隼（CM ) Λ·ί規格（2lliX2y7公;t ) ---------'------IT------^ (請先鬩讀背面之注意事項再填寫本頁)、 426913. A7 B7 五、發明説明（ 定牲 從該 定的捧質流不 該摻質流從該 通路徑允許一 域下被形成。 摻質來源至真空背浦系統的旁通路徑將被穩 需將摻質流入該室中。藉由參作—選擇間， 真S背浦系統被切換至該真空室。使用該旁 被摻雜的矽玻璃層可在沒有一摻質不足的區 發明的裝置包括一經再流動的Bp s G層，其 分’其濕蝕刻率比例高於該層的—第二部分 的滠蝕刻率比例。本發明的另—實施例為一中間的Ic結 與矽基材接觸之經過摻雜的矽破璃層’其中 矽玻璃層不會具有一與該矽基材鄰接之摻質 一根據本 具有一第一部 構1其包括一 該經過摻雜的 不足的區域。 本發明的 照下文及附圖 這些及其它的實施例，及其優點及特徵將參 被更加詳細的說明。 經濟部智慧財產局員工消費合作社印製 圖式簡箪說明： 第1A圖為一根據本發明之CVD設備的簡化代表圖； 第1 B圖為與一多室系統中之_沉積室相關連的cvD系統 的使用者界面的簡化代表圖。 第1C圖為與一沉積室相關連之氣體面板及供應管線的簡 化圖； 第1D圖為根據一特定的實袍例之系統控制軟體的控制架 構的一簡化方塊圖； 第2圖為一根據本發明的積體電路的一簡化剖面圖； 第3A-3D圖為在一用再流動摻雜的矽玻璃來填充之基材上 第7頁 --l·---i----W--I n n n ^------象 (請乇閱請背面之注意事項再填巧太頁〕、 經濟部智慧財產局員工消費合作社印製 A7 — B7 五、發明説明（） 一 —--- 的渠道的簡化剖面圖； 第4圖為具有—負的輪廓及空穴之渠道的簡化剖面圖； 第5圖為-圖表其顯示在不同的條件下沉積之MSG膜層 在沉積之後粒子添加物對時間。 第“-6C圖為在-基材上之渠道的簡化钊面围，該基材根 據本發明以—種無間隙的方式用BPSG層加以填 充； ' 第7A及7B圖為根據本發明的實施例之舉例性的兩步驟 BPSG沉積製程的流程圖； 第8圖為一具有0.06微米渠道的基材的一部分的電子顯微 鏡的圖形，該渠道具有一負的輪廊其根據本發明的 製程以不具有空穴的方式被填充。 第9圖為-根據本發明的一實施例之具有一接質旁通路徑 之CVD設備的簡化圖； 第10及11圖為有使用及沒有使用一摻質旁通路徑之電連 接線對一由兩步驟沉積製程形成的BPSG層的深度 之圖表； 第12圖為根據本發明的另一實施例之一積體電路的一部分 的簡化剖面圖’該積體電路具有一經過摻雜的矽玻 璃’其在與一矽基材鄰接處沒有一摻質不足的區 域；及 第1 j圖為根據本發明的另一實施例之形成一沒有摻質不足 區域之經過摻雜的矽玻離層的方法的簡化道程圖。 本紙诙尺度適用中國1家標隼（CNS ) Λ4現格（2U)x 297公犛 -----：----Λ------ΐτ------0 {請先閱讀背面之注意事項再填寫本頁)* 4 2 69 1 3 4 at B7 五、發明説明（） 圖號.對照說明： 10 化學沉氣相沉積系統 15 真空室 經濟部智慧財產局员工消費合作社印製 89 氣體輸送系統 88 真空系統 55 遠端微波電漿系統 53 控制系統 200 外殼總成 1 6 氣體反應區 20 氣體分配板 25 加熱器 43 處理氣體供應管路 273 氣體混合箱 47 氣體導管 280 閥 40 環形幫浦通道 60 排放管路 63 節流閥系统 57 輸入管線 50 處理器 70 記憶體 73a CRT監視器 73b 光筆 80 氣體供應面板 83,8: 丨供應管線 90 氣體/液體來源 93 氣體混合系統 95 截流閥 100 質量流控制器 150 電腦程式 153 處理選擇器副程式 155 處理排序副程式 157a -c 反應室管理副 160 基材置放副程式 163 處理氣體控制副程式 165 壓力控制副程式 167 加熱器控制副程式 170 電漿控制副程式 200 基體電路 203 NMOS 206 PMOS 220 場氧化區 2 12 源極區 2 15 閉極區 2 18 ί及極區 22 1 預金屬介電層 240 金屬層 第9頁 ---I f i ---士卜_______ 丁 _ _ I I I-----良 • i fe., (請先閱讀背面之注意事項再填寫太頁)、
A7 B7. 發明説明（ 224 接點 227- 229 金屬間 226 介層孔 230 被 動滑 300 1C 302 基 材 304 BPSG 層 306 窄 的渠道 308 寬的渠道 3 10, 3 12 縮口 3 14- 320 空穴 322, 324 壁 330 渠道 •Ί Λ 〇 J J Ζ 負 的輪廓 334 BPSG 層 602 基 材 616 BPSG膜層 614 第 一部分 618 第二部分 622 BPSG膜層 620 第一部分 624 第 二部分 626 窄的渠道 800 基 材 802,804 渠道 806 矽 晶園 808 BPSG 層 8 10 負 的輪擴 8 12 宽度 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局8工消费合作社印製 發明詳細說明： 一種兩步驟BPSG沉積製程獲得有效的窄渠道1如0.06 微米窄，大於4 : 1的高寬比，之無空穴填充結果。該兩步 驟製程在第一步驟期間產生一高保形膜層’並在第二沉積 步驟期間使用一高沉積速率用以產生高產出率及良好的穩 定性。所獲得的膜層與一單層的膜層比較起來’該兩層的 膜層於每一步驟期間允許不同的搀雜濃度並改善間隙填充 性，厚度均勻性，及膜層的穩定性。從一摻質氣體源到達 第10頁 本紙張尺度適用十罟阁家標準（CNS ) Λ4規洛（二) A7 B7 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中g國家標準（CNS 規格（2|<)χ 97公赘） i、發明説明（ 排出系統之旁通路徑允社抑 .. 疋许從一〉儿積條件過渡至另一條件而 不會形成一摻質耗盡區域。 I.舉例的沉精系絲_ 第1 A圖為根據本發明的一化學氣相沉積(w D")系統 1 0的簡化圖此系統適於實施熱，次自動c V 〇 (，s A c V D ") 製程’及其芒製程’如再流動’ ®入，清潔，蝕刻，及獲 取（geuering)製程。多步银製程亦可在一單一基材或晶圓上 實施而無需將基材從該室中取出。該系統的主要成分包括 一真空至15其從一氣體輸送系統89接收處理氣體及其它 氣體，一真空系統88，一遠端微波電漿系統55，及一控制 系統33。這些及其它構件將於下文中說明以瞭解本發明。 該cvd設備1 0包括一外殼總成2〇〇其容納一舉有一氣 體反應區16之真空室15。一氣體配送板2〇被設置於該體 反應區1 6之上用以散佈反應氣體及其它氣體，像是沖洗氣 體’通過在該氣體配送板20上之孔到達一躺在可垂直移動 的加熱器2 ^ (其亦被稱為一晶圓支撐盤）上的晶圓（未示 出）。該加熱器2 5可受控制地移動於晶圓可被裝載或卸載 之一底下位置，及一與該氣體配送板20非常接近之處理位 置，由虛線13所表示，或供其它目的之用，如清潔或蝕刻 處理，的其它位置之間。一中因板（未示出）包括提桄在該晶 圓的該位置的資訊之感應器° 加熱器25包括一由陶磁所包住之電阻加熱元件（未示 出）。該陶瓷保護該加熱元件免於受到腐蝕性室環境的腐蝕 第1巧 -----.----'------II------0 (請先閱讀背面之注意事項再填寫本頁)、 A7 B7 經濟韶智慧財產苟資工消費合作社印製 4明説明（） 及允許該加熱器的溫度到達約8 Ο 0 °C。在一舉例性的實施例 中，該加熱器25曝露於該真空室15中所有的表面都是由 陶瓷材料所製成，如氧化鋁（A1203或礬土）或氮化鋁。 反應氣體及載運氣體是經由供應管路43被供應至一氣 體混合箱（亦被稱為氣體混合區塊）2 73 *它們在該處被混合 在一起並被送至氣體配送板20。該企體混合箱273最好是 一連接至一處理氣體供應管43及連接至一清潔/蝕刻氣體 導管4 7之雙輸入混合區塊。操作一閥2 8 0用以允許或切斷 氣體或電漿從氣體導管47到達混合區塊273。該氣體導管 4 7從一整合的遠端微波電漿系統5 5接收氣體，該導管具有 一入口 5 7以接收輸入氣體。在沉積處理期間，被共應至板 20的氣體被朝向該晶圓表面吹送（由箭頭2 1表示），其可被 均勻地徑向分佈於該晶圓的表面上，典型地是以層流的方 式。 沖洗氣體可從該板子2 0及/或一入口埠或管子（未示出） 通過該外殼總成2 0 0的底壁被輸送至真空室1 5中。該沖洗 氣體從該入口埠向上流動通過該加熱器2 5並到達一環形的 幫浦通道4 0 = —排放系統然後將氣體排入該環形幫浦通道 40中（如箭頭22所示）並通過一排放管線60到達一真空系 統88，其包括一真空幫浦（未示出）。排放氣體及其内的粒 子藉由一節流閥系統6 3在一控制下的流率從該環形幫浦通 道4 0被柚出通過該排放管線6 0 該遠端微波電漿系統5 5可產生用於經過選擇的應用， 如室清潔或從一晶圓蚀刻氧化物或殘餘物，的電漿。由經 _ 第12頁 ---------'+-------iT------.it (請先閱讀背面之注意事項再填寫本頁)、 衣紙張圪度適用申国國家標隼（CNS ) ..\4坭格；29T公.％ ) 經濟部智慧財產局S工消費合作社印製 A7 ' 3 ------------ 説:月() 過該輸入管線5 7所供應的先驅物於該遠端電漿系統5 5中 產生的電漿經由導管47被送出用以經由板子20散佈至該 真空室15中。一清潔應用的先驅物氣體包括氟，氣，及其 它反應元素。该遠端微波電漿系統5 5亦可被設計藉由選取 使用於该遠知械波電衆系統5 5中之適當的沉積先驅物氣體 來沉積電漿強化的C V D膜層。 該系，统控制器5 3控制該沉積系統的活動及操作參數。 處理器5 〇執彳于系統控制軟體，如一貯存在一與該處理器5 0 相連之记憶體70令之電腦程式。最好是，該記憶體70可 以是一破碟機’但當然’該記憶體7 0亦可以是其它種類的 記憶體’如唯漬兄憶體或快閃記憶體。除了硬捷機之外（如 記憶體7 〇)’該C V D設備1 〇在一較佳的實施例中包括一軟 碟機及-·«十槽（未示出）。 處理器5 0根據系控制軟體包括了主控時機，氣禮混 合，處理室壓力’處理室溫度’微波能量等級’受體位置， 及一特定處理之其它參數之指令集。其它電腦程式，如儲 存在其它記憶體，如軟碟機’中或被插入一磁碟機或其它 適當的機器中之其它電腦程式產品’亦可被用來操作該處 器5 0用以將該C V D系統轉變成不同的設備。 該處理器50具有一卡槽（未示出）其包括一單板電腦， 類比及數位輸入/輸出板，界面板及步進馬達控制器板。該 CVD系統1〇之不同的部分付合Versa Modular European (VME)標準’其界定板，卡槽，及連接器的尺吋及種類。該 VME亦定義具有1 6-位元資料匯流排及24-位元位址匯流 第13頁 本紙張尺度適用中囷S家揉準（CNS ) Λ4规格（2Uh<2‘>7公廣> ------.----y------,tT------d. (請先閱讀背面之注意事項再填寫本頁)、
説明（ 排。 第1B圖為該VCD設備室30的一使用者界面的簡化 圖。該C VD設備10包括一多室系統的一個室。晶圓可從 —室被送至另一室以進行額外的處理。在某些例子中晶圓 是在真空下或一經過選擇的氣體中被輸送。介於一使用者 與該處理器之間的界面是經由一 CRT監視器73a及一光筆 73b。一主機單元75提供電，管路，及該CVD設備1〇之 其它支援功能。與該舉例性的CVD設備相容之主機單元的 例予為設在美國加州Santa C丨ara市的Applied Materials公 司所售的 PRECISION 5000™及 CENTURA 5200™ 系統。 經濟郜智患財產局5TH"費合作社印製 (請先閲讀背面之注意事項再填寫本頁)f 在該較佳的實施例中，兩個監視器7 3 a被使用’一個 安裝在清潔室壁7 1上供操作者使用及另一個裝在壁72後 供維修技師之用。兩個監視器73a同時顯示相同的資訊’ 但只有一枝光筆73b可作用。光筆73b用設在筆尖之光偵 測器偵測從該CRT螢幕射出的光。操作者點觸該顯示螢幕 的一所需要的區域並按下在光筆66上的一按鈕（未示出）來 選取一特定的螢幕或功能。該被選取的區域改變其反白的 顏色，或一新的選單或螢幕被顯示’確定光筆與顯示螢幕 之間的溝通。當然，其它的裝置，如一鍵盤’滑鼠’或其 它點選或溝通裝置亦可被額外地或取代地被使用以允許使 用者與系統處理器溝通。 第1C圖顯示與一位在一清潔室中之氣體供應面板80 相關的CVD設備10的視圖。如上所討論的，該CVD設備 10包括一具有一加熱器25的室15，一具有來自於一入口
I JIU 説明 A7 B7 () 管43及導管47之輸入之混合箱273’及具有輸入管57之 遠端微波電漿系統5 5。如上所提及的，該氣體混合箱273 是用來經由入口管4 3來混合及注入沉積氣體及清潔氣體或 其它氣體至該處理室15。 該遠端微波電漿系統5 5係整合地設在及安裝在該室 1 5的底下’其導管47沿著該室1 5向上至閘閥280及位在 該室15之上的該氣體混合箱273。來自於氣體供應面板80 的供應管線83及85提供反應氣體至該氣體供應管43。該 氣體供應面板80包括來自於氣體或液體源90的管線其提 供選定的應所需之處理氣體。該氣體供應面板80具有一混 合系統93其將選定的氣體在其流至氣體混合箱273之前加 以混合。在某些實施例中，氣體混合系統93包括一液體注 入系統用以將反應物液體’如四乙基矽酸鹽（"TEOS1’），硼 酸三乙酯ΓΤΕΒ”），磷酸三乙酯（TEPO)，氣化。來自於該等 液體的蒸氣通常真一載送氣體’如氦氣’相結合。通常， 每一處理氣體的供應管線包括（丨）截斷閥其可被用來自動地 或手動地截斷流入管線85或管路5 7中之處理氣體’及（ii) 質量流控制器I 〇〇或其它種類的控制器’其測量流經該等 供應管線的氣體或液體流。 一包含TEPO作為磷的來源’ TEB作為硼的來源，及 TEOS作為矽的來源之混合物可在沉積處理期間用於氣體 混合系統93中以形成一 BPSG層。該TEPO及TEOS是液 態的來源其可用傳統之煮沸式或氣泡（bubbling)式加熱箱 加以汽化；然而，一液體注入系統是較佳的因為其可提供 ________第 mT_______ 払紙浪尺度適用中國國家標準（)八4埤格（公负） -----------------iT------.^ (諳先閱讀背面之注意事項再填寫本頁> 、 經濟部皙慧財產局員工漓費合作社印奴 經濟韶智慧財產局員工消費合作社印製 A7 B7 么名'9審明説明（） 對於引入該氣體混合系統中之反應物液體之體積較大的控 制。該等液體典型地在被送至一被加熱之連接至該氣體混 合區塊及室之氣體輸送管8 5之前，如一細微的喷霧般地被 注入該載送氣體流中。一或多個氣態的氧來源，如經由另 一氣體輸送管83流至該室之氧氣（02)或臭氧（03)，將會與 來自於經過加熱的氣體輸送管85之反應氣體於該室中或該 室附近混合。當然，其它的摻質，矽，及氧來源亦可被使 用。 第1 D圖為根據一特定的實施例之系統控制軟體，電腦 軟體1 5 0的控制架構方塊圖。用來沉積一膜層，實施一清 潔，或實施再流動或驅入的製程可使用一可被處理器5 0所 執行之電腦程式產品來實施。該電腦程式碼可用任何電腦 可讀取的程式語言，如68000組合語言，C，C + +，或Pascal 來寫。適當的程式碼使用傳統的編輯器輸入到一單一的檔 案中，或多個檔案中，並儲存或編入至電腦可讀取的媒體 中，如該電腦的記憶體系統中。 如果被輸入的碼為一高階語言的話，其即被編譯，所 獲的的編譯碼然後與一預先編譯的視窗程式庫目標碼鏈 結。該系統的使用者呼叫該目標碼以執行該經鏈結的編譯 過的目標碼，造成電腦將該目標碼載入記憶體中，C P U從 記憶體讀取並執行該目標碼以實施在該程式中所指定的工 作。 一使用者藉由該光筆界面輸入一處理組號碼及處理反 應室號碼至一處理選擇器次程式1 5 3中一作為顯示在該 _第16頁 本紙張尺度適用中SI®家捸準（CNS ) Λ4%烙{ 2丨0:<297公痒> I- II - - - - i I - 士」--- ---- T______ >% (請先閱讀背面之注意事項再填寫本頁)、 Λα
I 説明（ A7 87 CRT監視器上之一選單或螢幕的回應。處理组是執行特定 的處理所需要之預定的處理參數’且是用預定的組號來定 義。該處理選擇器次程式153確認⑴在一多反應室系統中 之所需要的反應室，及（ii)操作該處理室所需要之處理參數 組以實施所需要的處理。實施一特定處理之處理參數與處 理條件有關’如處理氣體的成份及流率，溫度，恩力，電 t條件’如磁控管能量等級（及對於配備了 RF電衆系統的 實施例而言，高及低頻率RF能量等級及低頻率RF能量等 級），冷卻氣體壓力，及反應室壁溫度。該處理選擇器次程 式1 3 3控制那一種處理（如沉積，晶圓清潔，室清潔，再流 動等）將於該室中的某一特定時間被實施。在某些實施例 中’可以有多於一個的處理選擇器次程式，這西處理參數 係以表單的方式提供給使用者且可使用光筆/C尺丁監視器界 面而被輸入》 一製程排序器次程式1 5 5包括用來從該製程選擇器次 程式153接受被指定之處理室及處理參數组，及用來控制 不同的處理室的操作之程式碼。多個使用者可輸入處理組 號碼及處理室號碼’或一使用者可輸入多個處理組號码及 處理室號碼，該製程排序器次程式丨5 5可將被選取的處理 以所需要的順序排好。較佳地，製程排序器次程式1 5 5包 括一用來實施（i)監視該等處理室之操作以決定處理室是否 被使用，（ii)決定那些處理是要在那些處理室中進行，（iii) 根據一有空的處理室及將被實施之處理的種類來執行所需 要的處理，的程式碼。
il2JT (請先聞讀背面之注意事項再填寫本頁) -¾ 經濟部智祛財產局員工消費合作社印製 A7 ---!Z___^-- 奋明説明（） 監視處理室之傳統的方法可被使用，如詢訊（polling)。 當在排那一個處理要被執行時，排序器次程式1 5 5可被設 計成將被使用之處理室之目前的條件與一被選取之處理所 需要的條件比較，或每一特定的使用者所輸入的要求的"年 齡或一系統程式員想要包括進去以決定優先順序之任何 其它相關因子，考慮進去a 在排序器次程式1 5 5決定那一個處理室及處理组的組 合將於下一個被執行之後，該排序器次程式155藉由將該 特定的處理組參數送至一處理室管理次程式1 5 7 a - c來執行 該處理組，其中處理室管理次程式1 5 7a-c根據由該排序器 次程式1 5 5所決定的處理組來控制在處理室内之多製程工 作。例如，處理室管理次程式1 5"7a包括用來控制在該處理 室内之濺射及CVD處理操作的程式碼。處理室管理次程式 1 5 7 a亦控制不同處理室組件次程式的執行，其中組件次程 式控制執行該被選取的處理組所必需之處理室組件的操 作。處理室組件次程式的例子為基材置放次程式1 60 ,處理 氣體控制次程式1 6 3，壓力控制次程式1 6 5 *加熱器控制次 程式1 67 ’電漿控制次程式1 70 ’端膽偵測控制次程式1 59， 及獲取（gettering)控制次程式169。根據該CVD室之特定的 結構’某些實施例包括所有上述的次程式，而其它的實施 例則可能只包括謀些次程式而已。熟悉此技藝者可瞭解的 是其它的處理室控制次程式可根據那種製程將要於該處理 室内被實施而被加入。 在操作時’處理室管理次程式丨57a根據將被執行之特 _ _ 第18頁 本紙張疋k適用护國®家標準（,丨八規格ί·. ：!(;7公筇}~" 一----— (請先閲請背面之注意事項再填寫本頁) -、1Τ 經濟部智慧財產局員工"費合作社印說 3 A7 87 經濟部智慧財產局員工消費合作社印製 明説明（ 定的處理組來選擇性地排定或呼 室管理次程式1 5 7a之排序使用 ’且件次程式。處埋 排定那-個處理室及處理組將被執：、排存器次程式I”在 方式來實施。典型地，處理室營 式相似的 言理次程式l57a包括 不同的處理1组件，根據將被執 &視 那些組件必需被操作，及執行— 央疋 處理室組件次程式以作4 監視及決定步驟之回應，等步驟。 作為 特定的處理室組件次程式的換
]操作將參照第^及1D 被說明。基材置放次…6。包拾用來控制將基 ： 該加熱器25上，及將該基材舉升至該處理室内之_所需要 的高度來控制介於該基材與該氣體分佈岐管2〇之間的空間 之處理室組件之程式碼。當一基材被裝載於該處理室Μ内 時，加熱器25被降下來以接受該基材，之後該加熱器25 被舉升至該該處理室15内之—所需要的高度，用以在〔（ο 處理期間將該基材保持在與該氣體分佈岐管2〇相距一第一 距離或空間的位置處。在操作時，該基材置放次裎式i 6〇 控制該加熱器2 5的移動以作為與該支撐高度相關由該處理 室管理次程式1 5 7a傳過來之處理組參數的因應。 處理氣體控制次程式1 63具有用來控制處埋氣體成份 及流率的程式碼》次程式1 6 3控制安全截流閥的開/關位制 置，及升/降質量流控制器以獲得所需要的氣體流率。所有 的處理室組件次程式，包括處理氣體次程式163，都是由處 理室管理次程式1 5 7 a所呼叫。次程式1 6 3接受來自於該處 理室管理次程式與所需要的氣體流率相關之處理參數。典 本纸浪尺度適用中闯阁家標準（CNS ) ,\4规格U!〇,< 297.;>难） (請先閱讀背面之注意事項洱填"本萸)、 丁 -#
A Λ1 α At 經濟部智慧財產局員工消費合作社印製 發明説明（） 型地，處理氣體控制次程式1 6 3藉由打開氣體供應管路， 並重復（i)讀取必需的質量流控制器，（ii)將讀取值與從處理 室管理次程式1 5 7a接收來之所需要的流率比較，（iii)需要 時調整氣體供應管路的流率，來操作的。甚者，處理氣體 控制次程式1 6 3包括監視不安全之氣體流率，及在狀況被 偵測到時啟動該安全截斷閥。其它的實施例可具有多於一 個的處理氣體控制次程式，每一次程式控制控制一特定種 類的製程或特定的氣體管線組。 在某些處理中，一鈍氣，如氬氣，被流入到處理室中， 用以在反應處理氣體被幻入處理室内之前穩定在處理室中 之壓力。對於這些處理而言，處理氣體控制次程式1 63被 程式成包括讓鈍氣流入處理室中一段時間以穩定處理室内 的壓力的步驟，然後上述的步驟被實施。此外，當一處理 氣體將由一液體的先驅物，如TEOS，TEPO，或TEB，被 汽化時，處理氣體控制次程式1 6 3將會被撰寫成包括將一 輸送氣體，如氦氣，形成氣泡，通過在一氣泡器（bubbler) 總成中之該液體的先驅物，或控制液體注入系統用以將液 體噴灑至該載送氣體，如氦氣，流中的步驟。當一氣泡器 被使用於此種製程中時，該處理氣體控制次程式1 6 3調節 輸送氣體流，在氣泡器中之壓力，及該氣泡器的溫度以獲 得一所想要的處理氣體流率°如上所討論的，所想要的氣 體流率被傳遮至該處理氣體控制次程式1 6 3作為處理參 數。 甚者，該處理氣體控制次程式1 6 3包括藉由讀取包含 第20頁 (請先閱讀背面之注意事項再填巧本頁)
、1T 線 本纸诙反度適用中國國家標準（CNS ) Λ4^格I mO1)?公婼） 3 Α7 Β7 經濟郯智慧財產局員工4費合作钍印製 發明説明（ 一已知的處理氣體流率之必需的數值之被貯存的表而獲得 該所想要的處理氣體流率之所需的輸送氣體流率，氣泡器 壓力，及氣泡器溫度的步驟。當所需要的數值被獲得之後， 該失無送氣體流率，氣泡器壓力及氣泡器溫度即被監視， 與所需要的數值相比較並據此加以調整。 壓力控制次程式1 65包括用來藉由調整在該處理室的 排出部分中之節流閥的開口的大小來控制在處理室内的壓 力的程式碼。節流閥的開口的大小被設定用以將該處理室 的壓力控制在與總處理氣體流，處理室的大小，及該排放 系統之抽泵設定壓力相關之所想要的等級。當壓力控制次 程式1 6 5被呼叫，該所需要的或目標壓力即如一參數被從 處理室管理次程式1 5 7a處接收到。壓力控制次程式1 65操 作以藉由讀取一或多個與處理室相連接之傳統的壓力計來 測量處理室内的壓力，將測量值輿目標壓力比較，從一對 應於該目標壓力之被儲存的表中獲得比例，積分，及微分 (PID)值，並根據由該壓力表中所獲得的 PID值調整節流 閥。 或者，壓力控制次程式16 5可被寫成打開或關閉節流 閥至一特定的開口大小，如一固定的位置，來調整處理室 壓力。以此方式來控制該排放能力並不會引起該壓力控制 次程式1 6 5之回饋控制特性。 加熱器控制次程式1 6 7包含一程式碼以控制用以加熱 該基材之加熱單元之電流。該加熱器控制次程式1 6 7亦受 該處理室管理次程式1 5 7 a控制且接受一標的或設定值溫度 第21頁 衣紙張尺度適用中囷國家標準（<：;^).八4规格（；:丨〇八;^7公蝥） ---..---Γ----------ΪΤ------0 (請先閲讀背面之注意事項再填寫本頁)、 3 A7 B7 經濟部智毪財產局員工消費合作社印製 發明説明（ 參數。該加熱器控制次程式167藉由測量位於加熱器之熱 稱合器（電壓輸出來測定溫《，將所測得溫度與設定值溫 度比較JL増加或減少供應至該加熱單元之電流以獲得該 設定值溫度。該溫度由所測得之電壓值經由在一儲存之轉 化表中旦知對應溫纟’或使用四級多項式來計算該溫度來 獲得：當-内置迴路被用以加熱該加熱器，該加熱器控制 /入程式1 6 7逐漸地控制供應至該迴路之電流之增加/減少。 此外 内建成敗（fail — safe)模式可被涵括以偵測製程安全 依從性，且若該處理室未適當設定該模式可關閉該加熱單 元之運作。 II.舉例的結槿 第2圖顯示一根據本發明之積體電路2〇〇的簡化剖面 圖。如第2圖所示，積體電路2〇〇包括NMOs及PMOS電 晶體203及206，它們被一場氧化區220分開及彼此電氣地 隔離。或者，渠道隔離’包括一渠道結合一通道撐止擴散， 可被用來隔離裝置，或隔離技術的組合亦可被使用。電晶 體2 03及206的每一者都包含一源極區2 1 2 , —閘極區2 1 5， 及一沒極區2 1 8。 一預金屬介電層221將電晶體203及206與金屬層240 隔離開，金屬層240與電晶體之間是由接點224形成$ & ° 預金屬介電層221可以是由根據本發明的方法所形成1的— BPSG層，且可以是一單層或複數層。金屬層24〇是積體電 路200中所包括的四層金屬層240，242，244 ’及· 246中的 本紙張K度適用中國國家標準（CNS ) Λ·!岘格（_ 2Ι0λ 公疫） ---------.乂------訂------線 (请先聞讀背面之注意事項存填寫木頁)、 3 A7 B7 發明説明（ 一層》每一金屬層是藉由一中間的介電層227，228，及229 而與相鄰的金屬層隔開來。相鄰的金屬層是在經過選擇的 開口經由介層孔（via)而相連接。平坦化的被動層230被沉 積於該金屬層246上。 一根據本發明之BPSG層可被使用在積體電路200中 的每一介電層一根據本發明的BPSG層亦可被使用在鎮 嵌層’它們被包括於某些積體電路中。在鑲嵌層中，一毯 覆層被沉積於一基材上，被選擇性地蝕刻穿透至該基材， 然後用金屬填入並被回蝕刻或研磨以形成金屬接點224。在 金屬層被沉積之後’一第二毯覆層沉積被實施並被選擇性 地姓刻。被蚀刻的區域然後用金屬填入並被回蝕刻或研磨 以形成介層孔（via)226。 應被瞭解的是’簡化的積體電路2 〇 〇只是為了舉例的 目的而已。熟悉此技藝者可將本發明的方法用來製造其它 的積體電路，如微處理器，特殊用途積體電路（asic)，記憶 體裝置，及類此者 III.舉例性的兩辛猓BPSG製锃 經濟部智慧財產局58工消背合作T1印¾ (請先閱讀背面之注意事項再填拷本頁) BPSG可被應用於IC製造及其它電子裝置或機械結構 製造等許多應用中。傳統的方法使用一單一步驟的BPS。 沉積製程來在一基材的表面上形成一層材料，然後藉由使 用一快速的熱脈衝方法r,RTp")或一傳統的爐子來對戈 B P S 〇加熱以使其再流動（re -fl〇 w)。該B P S G製程的特性（士 沉積速率，對表面的順應性’在整個晶圓上的均勻性）及所 本纸張尺度適用中國國家橾準 第23頁 (CNS ) 格（21(.)/:；：97公沒 經濟部智恶財是局資工消費合作社印製 A7 a 3> *_______B7^______ 、發明説明（） 〜~ 獲得的BPSG層的特性（如熔點，膜層應力，收縮量，化學 穩定性，吸水性）都與許多的參數相關。直到最近，—單一 組的沉積參數將可產生一可被有效率地（經濟效益地）沉積 的BPSG層且可適用在ic應用中》 第3A-3C圖為一 1C 300的一部分的簡化剖面圖，其顯 示傳統的單一步驟B P S G沉積製程的限制》第3 A圖顯示__ 基材302在一BPSG層304被沉積之後的情形。—窄的渠 道306及一寬的渠道308於該BPSG層被沉積之前即已被 形成於該基材302上。該BPSG層304部分底填入每_渠 道’但在沉積期間被縮口（ p i n c h - 〇 f f) 3 1 0，3 1 2，留下了空穴 314 ， 316 。 第；5 B圖為該IC 3 0 0在一再流動處理開始之後的簡化 剖面圖。該沉積製程是在低於大氣壓力下進行的，所以空 穴3 1 8，3 2 0被排出。該再流動處理典型地是在大氣壓力下 進行，所以B P S G層熔化及流動，來自於渠道3 0 6，3 〇 8的 壁3 22，3 24的材料被真空抽拉至空穴中。 第3 C圖為該1C 300於該再流動處理完成之後的簡化 剖面圖。該BPSG層326完全填滿該寬的渠道3 0 8，但有__ 空穴328存在於窄的渠道306之内。一般咸認，留在該有 的其道中的空穴是因為該渠道的壁上沒有足夠的材料來填 滿該空穴。 第4圖為一具有一負的輪廓332之渠道330的基材3 〇2 的簡化剖面圖。一 BPSG層334被形成於該基材上並被再 流動。一空穴3 3 6被形成於與該負的輪廓3 3 2相鄰處，如 _¢24 頁 本紙伕尺度適用中S國家標準（CNS )八4坭格(210,、:心雄） ~ ~- (請先閱請背面之注意事項再填寫本頁)> 訂 經濟部智慧財產局員工消費合作杜印製 A7 Λ 3 " —_ ΒΤ^_ f#、發明説明（） 果在該渠道壁中有一負的輪廓時這通常會發生。該負的輪 廓為渠道形成製程的一加工品。用來形成渠道之傳統的蝕 刻處理可被用來形成沒有負的輪廓之渠道壁，如過該渠道 是夠寬及淺的話。然而，當渠道的寬度變下及渠道的高寬 比增加時’負的輪廓的發生及空穴的形成就會增加。 一般認為沉積一更為保形的層，亦即，一可在縮口發 生之前知·供更多的材料在該渠道的壁上的層，可獲得一沒 有空穴的的BPSG製程，且甚至能夠補償發生在蝕刻處理 時之負的輪廓。一個實驗被設計來決定數個處理參數中的 那一個對於膜層的保形性具有最顯著的影響，並希望能發 展出一單一步驟的沉積製程。數種其它的膜層特性亦被加 以評估，用以確保改善了層的保形性不會犧牲掉其它的膜 層特性及得到一無法製造或不可靠的膜層。 十六個晶圓被製造，每—晶圓都用一 B P S G沉積處理 加以製造，其中五個處理參數以一種從高的數值到低的數 值的矩陣方式在諸晶圓之間改變。每一參數之南的數值及 低的數值都是在BPSG沉積處理之可被接受的範圍之内。 每一晶圓所獲得的膜層特性被加以量測，且每一膜層特性 對於每一處理參數的敏感度被決定。该等處理參數然後針 對每一膜層特性被評等。 從許多處理參數及處理變數中被遽出來加變化的五個 參數為：處理溫度，室壓力，TEOS流率’臭氧流率，及臭 氧濃度。每一晶圓所數用的掺雜糕度及摻雜比例是相同 的。晶圓為200mm的<5夕晶圓。溫度被選4為不疋45〇C就 __ ___第 25 頁 -----—_ 本紙ft尺度適用中固因家標準（CNS ) Λ4規格（2丨0>..297公梦） ------.----l------II------^ (请先閱讀背面之注意事項再填寫本頁)、 經濟部晳惡財產苟員工消費合作社印製 A7 __' 2 ·_B7_ 本明説明（) 是600ΐ，壓力被選定為不是1 50T就是700T *該TEOS流 率被選定為不是500mgm就是lOOOmgm，臭氧流率被選定 為不是2500sccm就是5000sccm，及臭氧濃度被選定為不是 6 w t %就是1 2.5 w t %。將被評估的膜層特性為：沉積速率， 在整個晶圓上之厚度均勾性，膜層應力，收縮性，膜層保 形性，及濕蝕刻率比例（"WERR”），被沉積的及再流動/退火 之後兩者。 該實驗的結果被整漯於表1中。從這些結果至少獲得 兩個結論。第一個，較高的壓力及較高的臭氧：TEO S比例 將可改善膜層的保形性；然而，這會降低沉積速率至一所 不想要之低水平。第二個，該結果建議一兩步驟沉積製程 可被發展用以在一渠道的壁上沉積足夠的材料以獲得一無 空穴的填充處理，及藉由達成一低的總沉積時間而提烘可 被接受的處理時間。同後應被注意的是，膜層穩定性在一 低墨沉積處理之後變得更好。一膜層被認為是不穩定的， 如杲該膜層在曝露時從環境中吸收了相當數量的水份的 話。在某些情形中，該膜層會結晶或會經歷與該固態溶液 之相的分離。這些及其它的缺點可在晶圓檢查期間被偵測 當作粒子添加物。不穩定或再結晶膜層通常會變成一不 的晶圓。 第26頁 .........I I - I - - -I --- 士 · - n -- I I I I |—··I…… . . . m____ ·'-& ρ (請先閲讀背面之注意事項再填寫本頁)、 本纸掁足度適用中國阁家標準（CM 格ί :!〇 < 2耵公缝） 發明説明 評比 蹄速率 均勻性 WERR 應力 收 WERR(iIi〇 郷度 1 TEOS (高) T(高） T(S) T(高） Ρ*〇5%(高） P(高） 2 TB0S ⑽ TEOS ⑽ TEOS ⑽ TEOS(怖 Τ⑽ TEOS(购 3 Qj%(高) (¾(高） 〇b(南） (X高） TEDS ⑽ Ch°/<^) 4 Ρ·〇5% ⑽ Οϊ(τ^) P(高） 〇5%(高） P(高） P*〇3 ⑽ POjdS) 5 Ρ町(高） Ρ(坶 (¾¾(高） P(高） 〇3%(高） ’ TO (高） T^〇3% ⑽ 6 〇3°/〇(® TEOS* 〇!%(高) T*W/〇(低) P*TEOS(高) "PTE0S(高) — TEOS* Qj0/· (請先閱讀背面之注意事項再填寫本頁 經濟部智慧財/1局員工消費合作社印裂 表1 從經過選定的處理參數中的變化所得到之評估BPSG膜層 特性的實驗結果 第5圖為粒子添加物（particle adder)對由一高壓力，高 臭氧：TEOS比例製程502所形成的一 BPSG膜層的時間， 及由一低壓力’低臭氧：TEOS比例製程504所形成的一 BPSG膜層的時間的l〇g-l〇g圖表。該粒子添加物係使用標 準晶圓檢驗方法來加以量測的。因此，一由單一的高壓力， 高臭氧·· TEOS比例沉積步驟所製成的BPSG層不只是需要 較長的時間來沉積τ而且會有較高的不良率。 第6Α圖一基材602在一兩步驟BPSG沉積製程之後的 簡化剖面圖。一BPSG層606的一高保形的第一部分604 是在一高沉積率的BPSG層的第二部分608之前被沉積 的。該第一部分604的厚度是介於600-700埃之間及該第 第27頁 本紙張尺度適用中闯國家標準（CNS ) ;\4况格〔]1()\ 247公苋； 丁 -° 經濟部皙'"財產局S工消费合作社印製 A7 -------_———--__ 明説明（） 二部分608的厚度是約9000埃。該高保形層是在壓力約為 700T，臭氧：TEOS比例約為14.3 : 1，及TE〇S的流率约 為3 0 0 m g in的條件下被形成的。該高沉積速率層是在壓力 約為150T，臭氡：TEOS比例約為5.4: 1 ’及TE〇s的流 率約為800mgm的條件下被形成的。該層的這兩個部分是 在基材溫度约介於4 8 0 - 6 0 〇 °C下形成的。在這些條件下，該 第一部分是在约6 0秒鐘的時間形成的，及該第二部分是在 約90秒鐘的時間形成的。該高沉積率層保護該高保形形免 於在晶圓處理之後曝露於環境中，因而降低了在第5圖中 _所提及之粒予添加物= 第6B圖為在兩步驟BPSG沉積處理及再流動之後的一 基材602的簡化剖面圖。一 BPSG膜層616的一第一部分 6 1 4係使用一加強保形的沉積配方來沉積形成的。該BPSG 膜層的一第二部分6 1 8係使用一加強沉積率及膜層穩定性 (降低粒子添加物）的配方來沉積形成的《該B P S G膜層6 1 6 的第一部分614的後退火（再流動）WERR係高於該BPSG膜 層616的第一部分618。 第6 C圖為在兩步驟B P S G沉積處理及再流動之後的一 基材602的簡化剖面圖。一 bpsg膜層622的一第一部分 6 2 0係使用一加強保形性之沉積處理來形成的。該b p s G膜 層622的一第二部分624係使用一加強沉積率及膜層穩定 性的沉積處理來形成的。該BPSG膜層622的第一部分620 填入一窄的渠道626中’該渠道是在bPSG沉積處理之前 被形成於該基材6 0 2上的。該窄的渠道的寬度小於〇丨微 --------第 2ST_ 本紙张尺度通用中國國家標準（CVS ) Λ4^格（2U7公發) ---一~一 ~ ---------y------訂------線 (請先閱讀背面之注意事項再填寫本頁)~ 經濟部智慧財1局wx工消費合作社印製 A 7 ------- 、發明説明（） 米。 第7A圖為形成—pSG層的兩步驟沉積製程700的一 簡化流程圖。一基材被提供（步驟7 0 2)及一 B P S G膜層的一 第—步分在一相當高的壓力及相當高的臭氧：T E 0 S比例下 形成於該基材上（步驟7〇4)。該室壓力及臭氧：TEOS比例 被降低（步驟706)，及該BPSG層的一第二部分被形成於該 第一部分之上。在沉積該BPSG層之後，該BPSG層可被再 流動（步驟710)。 第7B圖為使用一摻質旁通路徑來形成一 BPSG層之兩 步騾沉積製程’其將於下文中參照第9圖詳細的說明，的 一簡化流程圖° 一基材被提供（步騾7 0 3)及一 B P S G膜層的 一第一步分在一相當高的壓力及相當高的臭氧：TEOS比例 下形成於遠基材上（步驟705)。該掺質流的至少一部分被切 換至一旁通路徑（步騾7 0 7)使得該摻質流在室壓力被降低 加上遠T E 0 S流相對於臭乳流被提高時可保持穩定（步驟 7 09)。當到達所想要的壓力時（其可以是或不是沉積壓力）， 摻質流的該部分從該旁通路徑被切換至嗔空室（步驟 711)’及該BPSG層的一第二部分被形成於該第一部分之 上。在沉積遠BPSG層之後’遠BPSG層可被再流動（步驟 715)。 第8圖為一基材80的一部分的掃描電子顯微鏡（”SEM”) 的圖形。渠道802 ’ 806被形成於一矽晶圓806上，及被填 以一BPSG層80S。在渠道804的形成期間，一負的輪廊 81〇被不利地產生。該BPSG層808根據上文中之第7八圖 __ 第29頁 良足度適用中國ϋ家標孪（CNS ) Λ4现格丨：2丨0,.〇,公疫i ' ~ ------ -------------'------訂------線丨 (請先閱讀背面之注意事項再填寫本頁)、 3，明说明（ A7 B7 所述之兩步驟沉積製程及再流動而被沉積，其以無空穴的 方式完全地填滿該渠道。在鄰近該負的輪廓810處仍维持 無空穴。渠道8 (Η的寬度812約0.06微米寬，及渠道的高 寬比约5.5 : 1 (即該渠道約〇. 3 3微米深）。一般認為該負的 輪廓8 1 0是在嘗試蝕刻—寬度很窄且高寬比很高的渠道時 所造成的。 IV.摻質会诵踗筢 在不同的沉積條件之下沉積一個兩層的BPSG層並非 單純地改變條件而已。在第一沉積條件與第二沉積條件之 間的一平順的過渡對於確保一膜層具有所想要的特性，特 是保持該膜層的再流動特性，是很重要的。一 BPSG層 別 (請先閱讀背面之注意事項再填寫本頁} 經濟部智惡財產总負工涓費合作社印焚 的再流動特性是視摻質濃度而定的， ........... 型地會獲得一較佳的再流動特性，如一較低的熔點及較大 的流動性》—特定的問題發生在TEOS流率被改變時要保 持磷摻質濃度上》 TEPO易於在典型的BPSG沉積溫度下分解。因此，開 始該TEPO流的傳統方法為只有在沉積已經開始之後才開 始讓載送氣體流經該液體氣泡器或其它输送系統^然而’ 建正一铤疋的TEPO流通常需要約丨〇秒鐘。因而會獲得— 摻質不足的界面層。—結合該基材的摻質不足界面層不會 產生再動的問題，因為在上面的層將不會是掺質 不足’且將可適當地再流動 '然而，在肖BpsG層的中間 之摻貝不足層會降低再流動’並因而降低填滿空穴的能 較高的摻質濃度典 .、1Τ 線 本紙張尺度適用中國國家標隼（CNS ) Λ4«格 第30頁 經濟部智毬財產局員工消費合作社印製 A7 1 --_-__ 五、發明説明（） 力。 第9圖為一具有一用來沉積BPSG層之旁通路徑902 的CVD沉積設備900的簡化圖，該BPSG層不具有會在使 用傳统系統時發生之摻質不足區。隨然該設備可被用來沉 積多層BPSG膜層，其亦可被有利地應用於單層之被摻雜 的矽玻璃膜層或其它被摻雜的矽玻璃膜層的製造上，如磷 矽玻璃（"PSG_')，硼矽玻璃「b§g_')，砷矽玻璃（，，AsSG”），或 相似的膜層。該旁通路徑將摻質及包含矽的氣體，如TEOS 氣體’從摻質供應管路90 6分流至真空系統8 8的前管路 908，因而繞行該真空室1 5，允許摻質流在將摻質及包寒矽 的氣體引至真空室之前達到穩定。 來自於載送氣體源91〇的載送氣體，如氦氣，與來自 於一硬來源91 1之一矽來源氣體，如TEOS氣體，及來自 於接質來源912，913的摻質，如ΤΕΡΟ氣體及/或ΤΕΒ氣 體’混合及一所想要的流率在摻質及載送氣體被直接傾入 該真空系統88中時被建立。該te〇s，ΤΕΒ，及ΤΕΡΟ是從 液體來源被注入一載送氣體管路9〇9。一閥914為摻質選擇 輸出’及該閥可在適當的時間被切換用以將輸出從真空系 統88改至真空室15。 第10及11圖為元素分析對有使用及沒有使用摻質旁 通路fe技術沉積之多層BPSG膜層的深度。第1〇圖以重量 %的形式顯示磷（"P") 1〇〇2，硼1〇〇4，氧（"〇,,) 1〇〇6， 及矽（’’Si”）1〇08的濃度對一晶圓之表面（零深度）1〇1〇算起 足深度，其中一兩步驟Bps〇層於一沒有使用摻質旁通路 ---- -----K----^------,π------^ (請先閱讀背面之注意事項再填寫本頁)、 經濟部智慧財產局g工消費合作让印製 A7 _ ___B7_124¾¾¾，(—) 徑之CVD系統中被沉積於該表面上。該磷濃度在形成一约 0.5微米厚的摻質不足區之約 2.8微米深度處的變化相當 大。在摻質濃度上的變化顯示摻質流在從一（形成比3.4微 米深的層的）高壓沉積過度至一（形成比3.4微米淺的層的） 低壓沉積時並不穩定。此摻質不足區藉由在該B P S G層中 產生一較高的熔點及較低的黏性的區域來阻礙再流動。 第1 1圖顯示相同的元素的濃度對一其上有一由利用一 摻質旁通路徑技術的兩步驟製程形成的 B P S G層之晶圓的 深度。此圖表的Y軸的刻度為第1 〇圖的範圍的一半。因此， 摻質程度的變化在第1 1圖中是更加的明顯。該磷濃度1 1 02 及硼濃度1 1 04沒有震盪，如在第1 0圖中所示的前一層中 者，因此避免了摻質不足區的形成。在此例子中，該膜層 的低壓部分與該膜層的高壓部分之間的過渡發生在约2-2.5 微米的深度。 流入該室中之氣體的總量在兩個階段中都被保持一 定，被旁通繞過該室之T£0S，摻質，及載送氣體流的流量 差是用一非沉積氣體流，如氬或氮，來補足。室壓力是藉 由打開介於前管路與該室之間之節流閥而從所選定的高壓 值被改變至所選定的低壓值，如參照第1 A-1 D圖所說明 的。摻質及相關連的載送氣體在高壓沉積與低壓沉積的過 渡期間被迅速地從排放系統被切換至該室；然而，第9圖 中的閥9 1 4可以是一比例閥，其可允許摻質從一輸出逐漸 的，或突然的分流至下一個輸出。在使用一旁通至該排放 系統的旁通路徑建互该挣質流之後將挣質導入該沉積室不 _第32育_ 本紙張尺度適用中國國家標準（CNS ) /\4规洛（2ίϋ.:< 苋} ---------^------1Τ------^-- {請先閱讀背面之注意事項再填寫本頁) 、 A7 經濟部智慧財產局員工消骨合作钍印製 A-269 1 3 ,五、發明説明（） 僅可以獲得一沒有摻質不足區的層，而且還可以讓沉積在 更短的時間内完成，因為在傳統的沉積中所需要用來建立 穩定的摻質流的1 〇秒鐘時間已不再需要。 該摻質旁通路徑亦可被使用於單層摻雜的矽玻璃製程 中。第12圖顯示一 1C的一部分，在該1C中一 BSG層1202 已被形成於一基材1210的主動電路區1 208的1204，1206 部分上。此主動電路區最後會變成一場效電晶體（”FETM)， 1 204，1 206部分是汲極及源極區。該BSG層提供硼，一 p 型摻質，給底下的矽基材1 2 1 0，其可以是在一矽晶圓上的 —磊矽層"在該BSG層完成之後，該硼於一熱處理期間被 驅入該矽中。如上所討論的，傳統方法的結果獲得一具有 一最靠近該矽基材之摻質不足區的BSG層。在此區域中之 被降低的摻質濃度對於可擴散至該矽中之摻質數量造成了 限制。提供大量的摻質通常是所想要的。使用一旁通路徑 來在沉積開始之前建立一摻質流可讓摻質以所想要的高濃 度被結合至該最初的玻璃層中。該旁通路徑亦允許在該層 被完成之後減少該摻質流，使得該層的最終部分可具有一 可改善膜層穩定性之減低的摻質濃度。 第13圖為使用一旁通路徑技術來製造一摻雜的矽玻璃 層1 3 0 0的方法的流程圖。一基材，如一碎晶圓，被置於一 真空室中（步驟1 302)。一摻質流藉由將摻質及載送氣體流 入該真空系統中而被建立（步驟 1 3 04)。該摻質流在沉積氣 體被流至該真空室時被切換至該真空室（步驟1 3 06)及一不 具有摻質不足區之摻雜的矽玻璃層被生長於該基材上（步 第33頁 (請先閱讀背面之注意事項再填寫本頁)， 冬氓乐尺度適用中國园家標準（CNS ) Λ4規格ί :47公垃） 經濟，部智慧时產局工消費合作社印製 ,.. A 7/| 269 ^ c ·_b7__五、發明説明（） 驟1 3 0 S )。非必要地，使用熱處理將來自於經摻雜的矽玻璃 層之摻質驅入該基材中（步驟 1 3 1 0)，且該經摻雜的矽玻璃 層被剝除（步驟1 3 1 2)。 雖然上述為本發明之特定實施例的一完整說明*但不 同的變化，修改及替代亦可被應用。例如，一與形成一 BPSG 層於一渠道中作為一怨金屬介電層之詳細的例子被提供， 但本發明亦可被應用於金屬間的介電層上。相同地，使用 一旁通路徑來避免一摻質不足區的形成亦可被應用於除了 硼以外的摻質，如磷或坤，上。其它的變化對於熟悉此技 藝者而言將會是很明顯的。這些等效物及替代例都被包含 於本發明的範圍中。因此，本發明的範圍並不局限於所描 述的實施例，而是由以下的申請專利範圍來界定。 --II--- ! _ 士 n^i ^^^^1 nil* mV ^^^^1 ^~J ^^^^1 —^ϋ— --·. u.J5矣 (請先閱讀背面之注意事項再填ftT本頁)、 第34頁 木纸張尺度適用中國闯家標华（CNS ) ._\4現格（π-公瘦）

Claims (1)

  1. 經濟部中央栳準局員工消費合作社印I A8 B8厶 2 6 9 1 3 . Be六、申請專利範圍 1. 一種積體電路裝置，其具有一硼磷矽玻璃r'BPSG”）層在一 基材上，該裝置至少包含： 一該BPS G層之與該基材相鄰的第一部分，該BPS G 層的第一部分具有一第一满蝕刻率比例（"WERR”）；及 一該BPSG層之第二部分，其與該基材之間被該BPSG 層的第一部分分隔開來，該BPSG層的第二部分具有一 第二WERR，其中該第一 WERR小於該第二WERR。 2. 如申請專利範圍第1項所述之積體電路裝置，其中該 BPSG層的第一部分具有一第一厚度且該BPSG層具有一 總厚度，該第一厚度至少是該總厚度的約6 %。 3. 如申請專利範圍第2項所述之積體電路裝置，其中該 BPSG層的第一部分具有約600-700埃之第一厚度，及該 BPSG層具有一小於9600埃之總厚度。 4. 如申請專利範圍第1項所述之積體電路裝置，其中該 BPSG層被沉積於一形成在該基材上之渠道中*該渠道具 有一小於1微米之最大寬度及具有一至少為4: 1的高寬 比。 5. 如申請專利範圍第1項所述之積體電路裝置，其中該 BPSG層的第一部分具有一第一摻質濃度及該BPSG層的 第二部分具有一第二摻質濃度，該第二摻質濃度小於該 第35頁 ---------?.------ΪΤ------.ii-. (請先閲讀背面之注意事項再填寫本頁)、 本紙張又度適用中國國家樣準i CMS ) A4規格（210X29T公釐） 經濟部中央榡率局負工消费合作杜印製 A8 B8 Λ ^ C8 ___ κ、申請專利範圍 第一摻質濃度。 6·—種積體電路裝置，其具有一硼磷矽玻璃（，，BP SG")層在一 基材上，該裝置至少包含： —形成在該基材上的渠道，該渠道具有一渠道寬度； 該BPSG層之具有一第一濕蝕刻率比例（"WERR")的 '第一部分，該第一部分具有約為該渠道寬度的一半之 第一厚度，用該BPSG層的第一部分填入該渠道中；及 該BPS G層之一第二部分，其與該基材之間被該BPSG 層的第一部分分隔開來，該BPSG層的第二部分具有一 第二WERR，其中該第一 WERR小於該第二WERR。 7. 如申請專利範圍第6項所述之裝置，其中該渠道寬度小於 约0.1微米。 8. ~種積體電路裝置，其具有一硼磷矽玻璃（"BPSG”）層在一 基材上，該BPSG層至少包含·· —該BPSG層之第一部分’其被沉積在該基材的一渠 道中’該渠道具有一小於1微米之最大寬度及具有一至 少為4 : 1的高寬比，其中該BPSG層的第一部分具有一 第—摻質濃度，一第一濕蚀刻率比例（"WERRI>) ’及一介 於500-700埃之間的第一厚度；及 —該BPSG層之第二部分，其與該基材之間被該BPSG 層的第—部分分隔開來，該BPSG層的第二部分具有一 第36；^______ ^ ( CNS ) 210X 297^ί) ---.--：----y------、玎------,ii (請先«讀背面之注意事項再填寫本頁)、 4-S-^-申請專利範圍 A8 B8 C8 D8 一 ’一第二摻質濃度，及一第二厚度*其中該 第一 WERR小於該第二WERR及該第一#質濃度大於該 第二摻質濃度。 一種在一至中將—镧磷矽破璃（"BPSG”）形成在一基材上 的方法，涊方法至少包含以下的步驟： (a) 在一第一室壓力及一第—氧化劑-對·矽來源比例 下形成BPSG的第〜唐： (b) 將該室壓力從該第一室壓力降下來； ⑷相對於-兮來源氣禮流將―氣化劑氣體流降 來用以獲得一第二氧化劑-對-矽來源比例；及 、 (d)在一第二室壓力及一第二氧化劑·對·矽來源比俗 下形成BPSG的第二層a J ---1-------t------訂 (請先Μ讀背面之注意事項再填寫本瓦> 、 經濟部中央標隼局員工消費合作社印裝 1 Ο ·如申請專利範圍第9項所述之方法，其進—步包各 η在步 驟⑷之後對該BPsg層加熱用以讓該BPSG層i，、 (re-flow) ° 1 1.如申請專利範圍第9項所述之方法，其中該第一皆肺 *·聲力 大於約600T及該第二室壓力小於約200T » i 2 _如申請專利範圍第9項所述之方法，其中該矽來源包含 四乙基矽酸鹽（"TEOS")及該氧化劑氣體包含臭氧。 笫37貫 本紙張尺度適用中國國家標準（CNS ) A4说格（210X297公# ) 經濟部中央標瘅局員工消费合作社印製 A8 B8 RQ A - · .___D8六、申請專利範圍 1 3 ·如申請專利範圍第丨2項所述之方法’其中該第一氧化劑 -對-碎來源比例大於1 〇 : 1毫升/分鐘之約丨2 · 5 %的臭氧 在每mgm的TEOS的氧中，及該第二氧化劑-對-矽來源 比例小於7·· 1毫升/分鐘之約〗2·5%的臭氧在每mgm的 TEOS的氧中= 1 4.如申請專利範圍第1 3項所述之方法，其中該第一氧化劑 -對-碎來源比例約為14.3: 1毫升/分鐘之約12·5%的臭 氧在每mgm的TEOS的氧中，及該第二氧化劑-對-矽來 源比例約為5 ‘4 : 1毫升/分鐘之約1 2.5%的臭氧在每mgm 的TEOS的氧中》 15_如申請專利範圍第12項所述之方法，其進一步包含，在 步驟（a)之後及在步騾（b)之前， 將一第一摻質氣體流從該室轉向至一排放系統；及 在步驟（b)之後與步驟（d)之前， 將一第二摻質氣體流從該排放系統轉向至該室。 ---------ί------,π------ (請先聞讀背面之注意事項再填寫本頁)、 1 6 ·如申請專利範圍第1 5項所述之方法，其中該第一摻質氣 體流約等於該第二摻質氣體流。 17. —種在一室中於一室壓力下將一硼構矽玻璃（"BPSG")形 成在一基材上的方法，該方法至少包含以下的步驟： (a)在一大於約600T的第一室壓力及一约14.3 : 1公 第38頁 本纸依尺度適用中國國家標準（CMS ) A4規狢（2IOX297公董） σa. η Δ 3 ABCD 經濟部中央標準局—工消費合作.杜印製 六、申請專利範圍 升/分鐘之約12.5%的臭氧在每mgm的TEOS的氧中之第 一臭氧-對-四乙基矽酸鹽r'TEOSn)比例下形成 BPSG的 第一層； (b) 將該室壓力從該第一室壓力降下來； (c) 相對於一矽來源氣體流將一氧化劑氣體流降低下 來用以獲得一約5.4 : 1公升/分鐘之約1 2.5 %的臭氧在每 m g m的T E 0 S的氡中之第二氧化劑-對-砂來源比例；及 (d) 在一小於約100T的第二室壓力下形成BPSG的第 二層。 18.—種基材處理設備，該設備至少包含： 一處理室； 一氣體輸送系統，其被設計來將一處理氣體輸送至該 處理室； 一加熱系統，其被設計來在該處理室中對一基材加熱； 一真空系統，其被設計來提供一真空給該處理室並從 該設備排出氣體； 一控制器，其被設計來來控制該氣體輸送系統，加熱 系統及該真空系統；及 一與該控制器相連接之記憶體，其包含一電腦可讀取 的媒體，該媒體具有一電腦可讀取的程式藏於其内用以 指示該基材處理系統的操作，該電腦可讀取的程式包 含： 第39百 -_^^士，i f — ! i i— __ In T--fj n ---1 T .-¾ 髮 (請先閲讀背面之注意事項再填寫本頁)、 本紙張尺度適用中國國家標準（CNS ) A4：C格（210X 297公釐） 經濟部中央標隼局員二消費合作社印裝 A8 B8 a - C8A - i^_六、申請專利範圍 (i)一第一組電腦指令，用來控制該氣體輸送系統 用以將一包含一矽來源，一氧來源，及一摻質來源的 第一處理氣體導入該尺理室中，及用來控制該真空系 統以在該處理室中建立及維持一適於實施一摻雜的 矽玻璃之化學氣相沉積處理之第一壓力； (i i) 一第二组電腦指令，用來控制該加熱系統用以 對一加熱器加熱並藉此加熱一基材用以在該基材上 形成一經摻雜的矽玻璃層； (iii)一第三組電腦指令，用來控制該氣體輸送系 統用以相對於該氧來源流提高該矽來源流；及 (i v) —第四組電腦指令，用來控制該真空系統用 以在該處理室中建立並維持一第二壓力，該第二壓力 小於該第一壓力及該第二壓力適於在該經過摻雜的 矽玻璃的第一層的一表面上沉積該經過摻雜的矽玻 璃的一第二層。 1 9.如申請專利範圍第9項所述之方法，其中該第一層是藉 由以一第一沉積速率來沉積BPSG而形成的，該第二層 是藉由以一第二沉積速率來沉積BPSG而形成的，該第 二沉積速率大於該第一沉積速率。 20.如申請專利範圍第1 9項所述之方法，其中該第一沉積速 率不大於10 00埃/分鐘。 I n fL· I Ll^f 1 _ n n n n n m n τ I n I I In (請先闉讀背面之注意事項再填寫本I )、 本纸張尺度適用中國國家標準（CMS ) A4規格（2】0X297公釐） 9 d 0 A 3 8 oo oo 8 ABCD 六、申請專利範圍 經濟部中央標隼局員工消費合作社印装 2 1 如申請專利範圍第9項所述之方法，其中形成該第一層 及形成該第二層的步驟中的至少一者是在高於450°C的 溫度下沉積BPSG。 22.如申請專利範圍第17項所述之方法，其中該第一層是藉 由以一第一沉積速率來沉積BPSG而形成的，該第二層 是藉由以一第二沉積速率來沉積BPSG而形成的，該第 二沉積速率大於該第一沉積速率。 2 3.如申請專利範圍第2 2項所述之方法，其中該第一沉積速 率不大於1 000埃/分鐘。 2 4.如申請專利範圍第I 7項所述之方法，其中形成該第一層 及形成該第二層的步驟中的至少一者是在高於450°C的 溫度下沉積BPSG。 2 5 .如申請專利範圍第1 5項所述之方法，其更包含以下步 驟： 在該步騾（a)之前，允許一第一摻質氣體進入一排放系 統；以及 在該第一摻質氣體流在該第一室壓定後，將該 摻質氣體流從該排放系統轉向至該 第41貰 本紙張尺度適用中國國家標準（CNS ) Α4規格（210x297公釐） (請先閲讀背面之注意事項再填寫本頁) •1T_ 線，
TW088105889A 1998-05-05 1999-04-13 A two-step borophosphosilicate glass deposition process and related devices and apparatus TW426913B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/076,170 US6218268B1 (en) 1998-05-05 1998-05-05 Two-step borophosphosilicate glass deposition process and related devices and apparatus

Publications (1)

Publication Number Publication Date
TW426913B true TW426913B (en) 2001-03-21

Family

ID=22130376

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088105889A TW426913B (en) 1998-05-05 1999-04-13 A two-step borophosphosilicate glass deposition process and related devices and apparatus

Country Status (6)

Country Link
US (1) US6218268B1 (zh)
EP (1) EP1078396A1 (zh)
JP (1) JP4408565B2 (zh)
KR (1) KR100635180B1 (zh)
TW (1) TW426913B (zh)
WO (1) WO1999057758A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384466B1 (en) * 1998-08-27 2002-05-07 Micron Technology, Inc. Multi-layer dielectric and method of forming same
US6426015B1 (en) * 1999-12-14 2002-07-30 Applied Materials, Inc. Method of reducing undesired etching of insulation due to elevated boron concentrations
JP2001305368A (ja) * 2000-04-21 2001-10-31 Shin Etsu Chem Co Ltd 光導波路基板の製造方法
US6489254B1 (en) * 2000-08-29 2002-12-03 Atmel Corporation Method of forming pre-metal dielectric film on a semiconductor substrate including first layer of undoped oxide of high ozone:TEOS volume ratio and second layer of low ozone doped BPSG
TW479315B (en) * 2000-10-31 2002-03-11 Applied Materials Inc Continuous depostiton process
US6489253B1 (en) * 2001-02-16 2002-12-03 Advanced Micro Devices, Inc. Method of forming a void-free interlayer dielectric (ILD0) for 0.18-μm flash memory technology and semiconductor device thereby formed
US6465325B2 (en) * 2001-02-27 2002-10-15 Fairchild Semiconductor Corporation Process for depositing and planarizing BPSG for dense trench MOSFET application
US6383874B1 (en) * 2001-03-07 2002-05-07 Advanced Micro Devices, Inc. In-situ stack for high volume production of isolation regions
JP5175414B2 (ja) * 2001-06-27 2013-04-03 アプライド マテリアルズ インコーポレイテッド 膜形成方法及び装置
US6860138B1 (en) * 2002-02-21 2005-03-01 Taiwan Semiconductor Manufacturing Company Real-time detection mechanism with self-calibrated steps for the hardware baseline to detect the malfunction of liquid vaporization system in AMAT TEOS-based Dxz chamber
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US7456116B2 (en) * 2002-09-19 2008-11-25 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7141483B2 (en) 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7062141B2 (en) * 2002-12-12 2006-06-13 Applied Materials, Inc. Deposition of thick BPSG layers as upper and lower cladding for optoelectronics applications
JP2004214610A (ja) * 2002-12-20 2004-07-29 Renesas Technology Corp 半導体装置の製造方法
US7205205B2 (en) * 2003-11-12 2007-04-17 Applied Materials Ramp temperature techniques for improved mean wafer before clean
US20050186339A1 (en) * 2004-02-20 2005-08-25 Applied Materials, Inc., A Delaware Corporation Methods and apparatuses promoting adhesion of dielectric barrier film to copper
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US7074690B1 (en) * 2004-03-25 2006-07-11 Novellus Systems, Inc. Selective gap-fill process
US7528051B2 (en) * 2004-05-14 2009-05-05 Applied Materials, Inc. Method of inducing stresses in the channel region of a transistor
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
KR100550351B1 (ko) * 2004-09-07 2006-02-08 삼성전자주식회사 반도체 장치의 막 형성방법 및 이를 수행하기 위한 반도체장치의 막 형성 장치
US7238586B2 (en) * 2005-07-21 2007-07-03 United Microelectronics Corp. Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US7888273B1 (en) 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
JP4695158B2 (ja) * 2008-04-23 2011-06-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
WO2011072143A2 (en) 2009-12-09 2011-06-16 Novellus Systems, Inc. Novel gap fill integration
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US9142422B2 (en) * 2013-11-04 2015-09-22 Globalfoundries Inc Methods of fabricating defect-free semiconductor structures
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9455136B2 (en) * 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US9997479B1 (en) * 2016-11-30 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing redistribution layer
JP7346218B2 (ja) * 2018-12-06 2023-09-19 東京エレクトロン株式会社 エッチング処理方法及び基板処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232748A1 (de) 1986-01-22 1987-08-19 Siemens Aktiengesellschaft Verfahren zur Auffüllung von Isolationsgräben in integrierten Halbleiterschaltungen
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
EP0421203B1 (en) 1989-09-28 1996-01-03 Applied Materials, Inc. An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
US5314845A (en) 1989-09-28 1994-05-24 Applied Materials, Inc. Two step process for forming void-free oxide layer over stepped surface of semiconductor wafer
US5344797A (en) * 1992-10-30 1994-09-06 At&T Bell Laboratories Method of forming interlevel dielectric for integrated circuits
JP2809018B2 (ja) 1992-11-26 1998-10-08 日本電気株式会社 半導体装置およびその製造方法
GB9407512D0 (en) 1994-04-15 1994-06-08 Ici Plc Catalysts
KR0144228B1 (ko) 1995-03-04 1998-08-17 김주용 다층 금속배선의 층간 절연막 형성 방법
US6009827A (en) 1995-12-06 2000-01-04 Applied Materials, Inc. Apparatus for creating strong interface between in-situ SACVD and PECVD silicon oxide films
US5879574A (en) * 1996-11-13 1999-03-09 Applied Materials, Inc. Systems and methods for detecting end of chamber clean in a thermal (non-plasma) process
US5817566A (en) * 1997-03-03 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Trench filling method employing oxygen densified gap filling silicon oxide layer formed with low ozone concentration
US6069058A (en) * 1997-05-14 2000-05-30 United Semiconductor Corp. Shallow trench isolation for semiconductor devices
US5899748A (en) * 1997-05-21 1999-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for anchoring via/contact in semiconductor devices and devices formed
US6136685A (en) * 1997-06-03 2000-10-24 Applied Materials, Inc. High deposition rate recipe for low dielectric constant films
US6025263A (en) * 1997-07-15 2000-02-15 Nanya Technology Corporation Underlayer process for high O3 /TEOS interlayer dielectric deposition
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane

Also Published As

Publication number Publication date
JP4408565B2 (ja) 2010-02-03
JP2002514013A (ja) 2002-05-14
US6218268B1 (en) 2001-04-17
EP1078396A1 (en) 2001-02-28
KR20010043369A (ko) 2001-05-25
KR100635180B1 (ko) 2006-10-16
WO1999057758A1 (en) 1999-11-11

Similar Documents

Publication Publication Date Title
TW426913B (en) A two-step borophosphosilicate glass deposition process and related devices and apparatus
US7208425B2 (en) Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US7674727B2 (en) Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US7335609B2 (en) Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7456116B2 (en) Gap-fill depositions in the formation of silicon containing dielectric materials
US6070550A (en) Apparatus for the stabilization of halogen-doped films through the use of multiple sealing layers
JP4990299B2 (ja) Ｈｄｐ−ｃｖｄｐｓｇ膜の形成方法および装置
EP1980646A1 (en) Improved gap-fill despositions in the formation of silicon containing dielectric materials
US20050136684A1 (en) Gap-fill techniques
JP4426101B2 (ja) 基板処理装置およびドープシリコンガラス膜の形成方法
JP4866247B2 (ja) Ｐｍｄ層の限定された熱履歴の形成
JP4364438B2 (ja) 高膜品質で水素含有量の低い窒化ケイ素を堆積するプラズマプロセス

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees