JP4405201B2 - 二次元パターニング方法ならびにそれを用いた電子デバイスの作製方法 - Google Patents

二次元パターニング方法ならびにそれを用いた電子デバイスの作製方法 Download PDF

Info

Publication number
JP4405201B2
JP4405201B2 JP2003282196A JP2003282196A JP4405201B2 JP 4405201 B2 JP4405201 B2 JP 4405201B2 JP 2003282196 A JP2003282196 A JP 2003282196A JP 2003282196 A JP2003282196 A JP 2003282196A JP 4405201 B2 JP4405201 B2 JP 4405201B2
Authority
JP
Japan
Prior art keywords
dimensional
blister
substrate
ions
patterning method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003282196A
Other languages
English (en)
Other versions
JP2005051081A (ja
Inventor
慎一 五十嵐
明子 中村
正弘 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute for Materials Science
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute for Materials Science
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute for Materials Science, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2003282196A priority Critical patent/JP4405201B2/ja
Priority to PCT/JP2004/011025 priority patent/WO2005010968A1/ja
Priority to US10/566,158 priority patent/US7495238B2/en
Publication of JP2005051081A publication Critical patent/JP2005051081A/ja
Application granted granted Critical
Publication of JP4405201B2 publication Critical patent/JP4405201B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127Structure or manufacture of heads, e.g. inductive

Description

この出願の発明は、二次元パターニング方法ならびにそれを用いた電子デバイスの作製方法に関するものである。さらに詳しくは、この出願の発明は、微細加工技術や、電気デバイス、半導体デバイス等の作製に有用な、感光剤やイオンミリングを使わない二次元パターニングを可能ならしめる新しい二次元パターニング方法、ならびにそれを用いた新しい電子デバイスの作製方法に関するものである。
従来、二次元パターニング技術として、リソグラフィとエッチングの組み合わせが広く知られている。リソグラフィ技術については、感光剤を塗布したのちマスクを利用して光や電子などで感光剤を露光する手法や、収束電子線により感光剤を直接露光する手法が考案されており(たとえば非特許文献1,2参照)、これらのリソグラフィ技術により形成したフォトレジストパターンをマスクとしてエッチングを施し、ウェハ表面に微細な電極や配線などの回路パターンを作製することができる。
また、FIB(Focused Ion Beam:収束イオンビーム)を利用し、直接基板を微細に彫るイオンミリングと呼ばれる手法も存在する(たとえば非特許文献3,4,5参照)。
M. Rothschild and D. J. Ehrlich, J. Vac. Sci. Tech. B 6, 1 (1988) A. Heuberger, J. Vac. Sci. Tech. B 6, 107 (1988) R. L. Kubena et al., J. Vac. Sci. Tech. 19, 916 (1981) T. Ishitani et al., Jpn. J. Appl. Phys. 24, L133 (1985) P. Sudraud et al., J. Vac. Sci. Tech. B 6, 234 (1988)
しかしながら、リソグラフィ技術およびエッチング技術においては、感光剤、現像液、エッチング液の塗布や、剥離液による感光剤の除去が不可欠であり、これらの工程が加わることによって、感光剤や除去剤などの不純物原子がデバイスに介入し、それによる汚染を避けることが難しいといった問題があった。これに関わる基板表面のクリーニング作業は、パターニングの工程を複雑なものとしている。
また、FIBによるイオンミリングにおいても、使用されるGaなどのイオンによる汚染が避けられない。
そこで、以上のとおりの事情に鑑み、この出願の発明は、感光剤やイオンミリングを使わない二次元パターニングを可能ならしめる新しい二次元パターニング方法、ならびにそれを用いた新しい電子デバイスの作製方法を提供することを課題としている。
この出願の発明は、上記の課題を解決するものとして、第1には、シリコン基板の表面に、所望の二次元パターンを形成する二次元パターニング方法であって、基板表面に所望の二次元パターンにて水素イオン、重水素イオン又はヘリウムイオンを注入して、基板内の決まった深さ範囲の、水素イオン、重水素イオン又はヘリウムイオンの注入により形成されたドーム状の膨らみであるブリスターを形成し、当該ブリスターのみを電子照射により破壊して、上記決まった深さ範囲の深さの二次元パターンを形成することを特徴とする二次元パターニング方法を提供する。
第2には、上記第1の発明において、ブリスターを形成した後、ブリスターが形成された基板を酸素雰囲気に曝し、表面に酸化膜を形成した後、ブリスターとその上に形成された酸化膜を電子照射により破壊し除去することで、未成膜の清浄表面の二次元パターンを形成することを特徴とする二次元パターニング方法を提供する。
第3には、上記第1又は第2の発明において、マスクを介してイオン照射することにより、パターン化された配置を持つブリスターを形成することを特徴とする二次元パターニング方法を提供する。
第4には、前記二次元パターニング方法を用いることを特徴とする電子デバイスの作製方法を提供する。
上記二次元パターニング方法によれば、感光剤やイオンミリングを使わない二次元パターニングを実現することができ、基板材質と成膜の材質、不溶性気体のイオン(水素イオン、重水素イオン又はヘリウムイオン)と電子のみにより、パターン化された微細加工が可能で、異種原子の介入がないため、不純物による汚染の影響を無くすことができる。
また、イオンエネルギーを調節することにより、エッチングされる深さも調整でき、非常に薄くエッチングを行うことも可能であり、限りなく平面に近い、凹凸の値で0.1ミクロン以下のパターン作製も可能である。
そして、上記電子デバイスの作製方法および磁気デバイスの作製方法によれば、上記のとおりに優れたパターニングを施した良好な電子デバイスを作製することができる。
図1(a)〜(d)は、この出願の発明に従ったブリスターを用いた二次元パターニングを説明するための図である。この図1では便宜上縦方向のスケールを強調して図示している。
まず、シリコン基板や金属基板等の基板(1)に対し、水素イオンや重水素イオン、ヘリウムイオン等の溶解度の低い気体元素のイオン(2)を注入すると(図1(a)参照)、基板(1)内の決まった深さ範囲に気体元素のイオン(2)が溜まり、ブリスター(3)と呼ばれるドーム状の膨れが形成される(図1(b)参照)。この基板(1)を酸素雰囲気に曝すと、表面に酸化膜(4)が形成される(図1(c)参照)。酸素を排気し、酸化膜(4)の上からブリスター(3)に対して電子線またはイオン(5)(以下、電子線・イオン(5)と略する)を照射すると、そのエネルギーを受けたブリスター(3)が酸化膜(4)とともに破壊されて剥離する(図1(d)参照)。ブリスター(3)が剥離したところには、清浄な基板(1)の表面が現れる。
以上の一連の作業により、基板表面に酸化表面(6)と局所的な清浄表面(7)の二次元パターンが形成される。
このときの非剥離部の表面つまり酸化表面(6)と剥離部の表面つまり清浄表面(7)との段差は、照射する電子線・イオン(5)の電子種・イオン種、電子エネルギー・イオンエネルギー、および入射角により決まる。剥離部の面積および剥離部の数密度は、電子線・イオン(5)の照射量によって調節できる。
また、マスクを利用して領域を選択してイオン照射を行う、あるいは収束イオンビーム照射を行うことにより、パターン化された配置を持つブリスター(3)を形成し、且つその規則的な剥離を行うことも可能である。
照射するイオン(5)としては、たとえばAr+、Kr+、Xe+などを考慮することが
できる。
次に、実際に行った一観察例について説明する。Si(100)基板に、表面法線から30°の方向から水素イオンH+を1×1022ions/m2照射し、その後、酸素気体雰囲気に曝してから、走査型オージェ顕微鏡(アルバック・ファイ製SAM680)による観察を行った。図2(a)〜(c)は、その観察されたを例示したものである。
まず、H+照射により、数ミクロン程度の大きさのブリスターが形成された。その後、5keVのエネルギーの電子線を4mA/cm2の電流密度で1分ほど照射すると、その
エネルギーを受けたブリスターが図2(a)に示すように剥離することが観察された(図中「剥離部」参照)。剥離部の大きさはブリスターの大きさと等しく、数ミクロン程度である。TRIM98シミュレーションコードによる計算から、注入されたH+は0.1ミ
クロン程度の深さに分布していることが見積もられる。そのため、基板表面と剥離部との段差も0.1ミクロン程度と見積もることができる。
図2(b)にO(KLL)オージェピーク(510eV)強度を可視化した元素マッピングを、図2(c)にSi(LVV)オージェピーク(96eV)によるマッピングを示す。基板表面と比べ、剥離部ではOのオージェピークが見られず、強いSiのオージェピークが観察された。基板表面上が均一に酸化されている中に、剥離された部分で、Oと結合していない清浄なSi基板表現が現れていることを示している。基板中のシリコンの不飽和結合を水素終端化が均一な厚さの剥離を可能にすることから、この剥離された表面も水素終端化されている。基板との反応性のないイオンを用いれば、活性なシリコン基板表面を出すことも可能である。このようにして、清浄な環境下で、限りなく平面に近い、つまり凹凸の値で0.1ミクロン程度のSiとSiO2の二次元パターンが作製されるので
ある。
応用例として、シリコン基板で二次元パターンを作製し、その表面に蒸着を施すことにより、局所的に3次元の積層構造をもつデバイスの作製も可能である。
たとえば図3に示すように、ブリスターを剥離した後にSi(8)を蒸着すると、電気絶縁層であるSiO2を局所的にSiで挟み込んだ構造を作製することができる。これに
よれば、SOI(Silicon-on-Insulator)構造中に、シリコン薄膜と基板シリコンの電気伝導路を作ることが可能になる。
また、たとえば図4に示すように、蒸着種を金属(9)にすると、MOS(Metal-Oxide-Silicon)トランジスタにおける金属電極のパターンとなる。
さらに、吸着・反応の選択性を利用すれば、つまりブリスターにより保護されていた基板表面と保護されていなかった基板表面との吸着確率または反応性を利用すれば、たとえば図5に示すように、剥離部のみに蒸着(10)を行うことも可能であり、表面上の直接パターニングの有力な手法となり得る。
またさらに、以上のようなシリコン酸化膜の二次元パターニングだけでなく、たとえば図6に示すように、異種原子(11)を蒸着した後に、イオンまたは電子照射を行い、二次元パターンを作製することもできる。
さらには、たとえば図7に示すように、酸化膜(4)を作製した後に異種原子(11)の蒸着を行い、二次元パターンを作製することもできる。
これらのとき(図6および図7)の凹凸も、0.1ミクロン以下に抑えて、限りなく平面に近いパターニングが可能である。
そして、以上のとおりの二次元パターニング方法を利用することで、良好なパターンを持つ電子デバイスや磁気デバイスを作製することができるのである。
もちろん、この出願の発明は以上の実施形態に限定されるものではなく、細部については様々な態様が可能である。たとえば、形成できる二次元パターンとしては、上述のとおり電気特性のパターン、さらには親水性や疎水性等の親和性を代表とする反応性のパターンなどが挙げられる。特に親水性や疎水性のパターンには、不純物の残らないこの出願の発明は有用であると言える。
以上詳しく説明した通り、この出願の発明によって、感光剤やイオンミリングを使わない二次元パターニングを可能ならしめる新しい二次元パターニング方法、ならびにそれを用いた新しい電子デバイスの作製方法が提供される。
従来のリソグラフィ技術において不可欠であった薬品などの不純物なしに二次元パターニングを実現することができ、不純物の混入を防ぎ、清浄な環境でのデバイス作製が可能になる。また、感光剤の塗布と除去、およびエッチング工程が省けることから、製造の簡略化によるコスト削減を図ることもできる。工程が減ることにより、全ての作業を一つの真空容器内で済ますことができるようになり、省スペース化にも繋がる。
(a)〜(d)は、各々、この出願の発明に従ったブリスターを用いた二次 元パターニングを説明するための図である。 (a)〜(c)は、各々、実際に観測したSEM画像を例示した図である。 この出願の発明の別の一実施形態を例示した模式図である。 この出願の発明の別の一実施形態を例示した模式図である。 この出願の発明の別の一実施形態を例示した模式図である。 この出願の発明の別の一実施形態を例示した模式図である。 この出願の発明の別の一実施形態を例示した模式図である。
1 基板
気体元素のイオン
3 ブリスター
4 酸化膜
5 電子線・イオン
6 酸化表面
7 清浄表面
8 Si
9 金属
10 蒸着
11 異種原子

Claims (4)

  1. シリコン基板の表面に、所望の二次元パターンを形成する二次元パターニング方法であって、基板表面に所望の二次元パターンにて水素イオン、重水素イオン又はヘリウムイオンを注入して、基板内の決まった深さ範囲の、水素イオン、重水素イオン又はヘリウムイオンの注入により形成されたドーム状の膨らみであるブリスターを形成し、当該ブリスターのみを電子照射により破壊して、上記決まった深さ範囲の深さの二次元パターンを形成することを特徴とする二次元パターニング方法。
  2. ブリスターを形成した後、ブリスターが形成された基板を酸素雰囲気に曝し、表面に酸化膜を形成した後、ブリスターとその上に形成された酸化膜を電子照射により破壊し除去することで、未成膜の清浄表面の二次元パターンを形成することを特徴とする請求項1に記載の二次元パターニング方法。
  3. マスクを介してイオン照射することにより、パターン化された配置を持つブリスターを形成することを特徴とする請求項1又は2に記載の二次元パターニング方法。
  4. 請求項1ないし3のいずれかに記載の二次元パターニング方法を用いることを特徴とする電子デバイスの作製方法。
JP2003282196A 2003-07-29 2003-07-29 二次元パターニング方法ならびにそれを用いた電子デバイスの作製方法 Expired - Lifetime JP4405201B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003282196A JP4405201B2 (ja) 2003-07-29 2003-07-29 二次元パターニング方法ならびにそれを用いた電子デバイスの作製方法
PCT/JP2004/011025 WO2005010968A1 (ja) 2003-07-29 2004-07-27 二次元パターニング方法ならびにそれを用いた電子デバイスおよび磁気デバイスの作製方法
US10/566,158 US7495238B2 (en) 2003-07-29 2004-07-27 Two-dimensional patterning method, electronic device using same, and magnetic device fabricating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003282196A JP4405201B2 (ja) 2003-07-29 2003-07-29 二次元パターニング方法ならびにそれを用いた電子デバイスの作製方法

Publications (2)

Publication Number Publication Date
JP2005051081A JP2005051081A (ja) 2005-02-24
JP4405201B2 true JP4405201B2 (ja) 2010-01-27

Family

ID=34101001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003282196A Expired - Lifetime JP4405201B2 (ja) 2003-07-29 2003-07-29 二次元パターニング方法ならびにそれを用いた電子デバイスの作製方法

Country Status (3)

Country Link
US (1) US7495238B2 (ja)
JP (1) JP4405201B2 (ja)
WO (1) WO2005010968A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583390B1 (ko) 2005-03-17 2006-05-26 한국과학기술원 에스오엔 모스 전계 효과 트랜지스터 및 그 제조 방법
CN104662692B (zh) * 2012-09-18 2018-07-06 应用材料公司 金属上方的sin层上的胶带辅助单步剥除

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038290B1 (en) * 1965-09-28 2006-05-02 Li Chou H Integrated circuit device
JPS63198348A (ja) * 1987-02-13 1988-08-17 Mitsubishi Electric Corp 膨れ層膜の膜種判定方法
US5660957A (en) * 1996-05-16 1997-08-26 Fujitsu Limited Electron-beam treatment procedure for patterned mask layers
CA2246087A1 (en) * 1998-08-28 2000-02-28 Northern Telecom Limited Method of cleaving a semiconductor wafer
CA2246084A1 (en) * 1998-08-28 2000-02-28 Todd William Simpson Method of patterning semiconductor materials and other brittle materials
EP1939932A1 (en) * 1999-08-10 2008-07-02 Silicon Genesis Corporation A substrate comprising a stressed silicon germanium cleave layer
US6407399B1 (en) * 1999-09-30 2002-06-18 Electron Vision Corporation Uniformity correction for large area electron source

Also Published As

Publication number Publication date
US7495238B2 (en) 2009-02-24
JP2005051081A (ja) 2005-02-24
US20060211258A1 (en) 2006-09-21
WO2005010968A1 (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
JP4334832B2 (ja) 広い面積を有するメンブレンマスクおよびこれを作製する方法
KR20160089515A (ko) 직류 중첩 동결
JPH03114049A (ja) シリコンシャドウマスク形成方法
JPH022102A (ja) 半導体素子の製造方法
JPS62271435A (ja) レジストの剥離方法
JP4405201B2 (ja) 二次元パターニング方法ならびにそれを用いた電子デバイスの作製方法
JP3271616B2 (ja) 電子線露光用マスク及びその製造方法
JP5343378B2 (ja) ステンシルマスクおよびその製造方法
JPH05216216A (ja) ステンシルマスク形成方法
KR100523839B1 (ko) 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법
JP4042893B2 (ja) 無機多層レジストのイオンビーム注入リソグラフィーによるSi半導体微細構造体の加工方法
JPH04206123A (ja) 電子放出素子およびその製造方法
JP2002299705A (ja) 微小面積トンネル接合の作製方法
JPH08297361A (ja) 転写マスク
JPH0950968A (ja) 半導体素子製造方法および半導体素子
JP4641236B2 (ja) 荷電粒子線用転写マスク
RU2205469C1 (ru) Способ получения объемной проводящей структуры
JP3104727B2 (ja) アパーチャの製造方法
JP3078164B2 (ja) 微細加工方法
JPS62222658A (ja) 導体配線の形成方法
US9666441B2 (en) Semiconductor device and method of manufacture
JP2585320B2 (ja) パターン形成方法
JP2005150205A (ja) ステンシルマスクおよびその製造方法
JPS6063934A (ja) 微細パタ−ンの形成方法
JPH08264444A (ja) 回路パターンの製造方法及び装置とこの方法による集積回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091104

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4405201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term