JP4404448B2 - アキシャルリード型半導体装置 - Google Patents

アキシャルリード型半導体装置 Download PDF

Info

Publication number
JP4404448B2
JP4404448B2 JP2000177655A JP2000177655A JP4404448B2 JP 4404448 B2 JP4404448 B2 JP 4404448B2 JP 2000177655 A JP2000177655 A JP 2000177655A JP 2000177655 A JP2000177655 A JP 2000177655A JP 4404448 B2 JP4404448 B2 JP 4404448B2
Authority
JP
Japan
Prior art keywords
semiconductor device
type semiconductor
lead
header
lead wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000177655A
Other languages
English (en)
Other versions
JP2001358272A (ja
Inventor
毅 上猶
友彰 大木
鼎盛 洪
Original Assignee
日本インター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本インター株式会社 filed Critical 日本インター株式会社
Priority to JP2000177655A priority Critical patent/JP4404448B2/ja
Publication of JP2001358272A publication Critical patent/JP2001358272A/ja
Application granted granted Critical
Publication of JP4404448B2 publication Critical patent/JP4404448B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【0001】
本発明は、樹脂モールド部へのリード線の付着面積を増加させ、該リード線の回り止め及び抜け止め効果を強化したアキシャルリード型半導体装置に関するものである。
【0002】
【従来の技術】
例えばダイオード構造を備えた半導体チップをヘッダ部間に固着させ、その周囲に樹脂モールド部を形成したアキシャルリード型半導体装置がある。
この種の半導体装置は半導体チップに、リード線を介して引張応力や回転応力等の外部からの機械的応力が加わらないように種々の工夫がなされている。
【0003】
図9は、この種のアキシャルリード型半導体装置の断面図である。
この例では対向する一対のリード線1a,1bの第1のヘッダ部2a,2b間にソルダにて固着させた半導体チップ3に、外部からの引張応力が加わった場合、その抵抗力を増加させるために、前記第1のヘッダ部2a,2bの背後に所定の間隔を置いて第2のヘッダ部3a,3bを設けるようにしている。
【0004】
上記の第2のヘッダ部3a,3bが樹脂モールド部4内に設けられることにより、第1のヘッダ部2a(2b)と第2のヘッダ部3a(3b)の間に所定の間隔が形成され、樹脂モール部4の形成時に該間隔内に封止樹脂が入り込む形で該樹脂モールド部4が形成されるため、リード線の軸線方向の引張応力に対してその部分がストッパとして働くことになる。
【0005】
図10も従来のこの種のアキシャルリード型半導体装置の断面図である。このアキシャルリード型半導体装置では、リード線1a,1bの背後に十字状の回り止め3a,3bを設け、リード線1a,1bに加わる回転応力を該回り止め3a,3bにより阻止し、樹脂モールド部4とリード線1a,1bとの相対的回転の防止強化を図っている。
【0006】
【発明が解決しようとする課題】
従来のこの種のアキシャルリード型半導体装置は、上記のようにリード線1a,1bと樹脂モールド部4との相対的回転防止あるいは半導体チップ3に引張応力が加わらないように、ヘッダ部背後に回り止め手段を設けたり、第1のヘッダ部2a,2bの他に第2のヘッダ部3a,3bを形成するようにしている。
【0007】
上記のような構造にすると、樹脂モールド部4はそれらの部分を包含して形成しなければならないため、必然的に該樹脂モールド部4が大型化してしまう。また、本来のヘッダ部2a,2b以外の部分の存在により、当該部分形成のためのヘッダ部材料が多くなったり、加工が複雑になるなどの解決すべき課題があった。
【0008】
【発明の目的】
本発明は上記のような課題を解決すためになされたもので、樹脂モールド部の小型化が実現でき、ヘッダ部材料を増加させることなく、かつ、加工が容易な回り止め及び抜け止め手段を備えたアキシャルリード型半導体装置を提供することを目的とするものである。
【0009】
【課題を解決するための手段】
請求項1に記載の発明によれば、一対のリード線(11a,11b)のヘッダ部(12a,12b)間に半導体チップ(13)がソルダを介して接続され、該半導体チップ(13)及びリード線(11a,11b)のヘッダ部(12a,12b)の周囲に樹脂モールド部(20)が形成されたアキシャルリード型半導体装置(10)において、
前記ヘッダ部(12a,12b)の背面側のリード線(11a,11b)の外周面に、複数の凹部(14)を形成し、
前記凹部(14)は、前記リード線(11a,11b)の外周面に千鳥状に配置され、逆三角錐形の孔であり、
前記逆三角錐形の孔のヘッダ部側は、前記リード線(11a,11b)の中心軸線に対して垂直に切り込まれていることを特徴とするアキシャルリード型半導体装置(10)が提供される。これにより樹脂モールド部(20)形成時に該凹部(14)に樹脂が入り込み、リード線(11a,11b)と樹脂モールド部(20)との接触面積が増加し、両者の付着力が強化する。このため、リード線(11a,11b)に外力が加わった場合に該リード線(11a,11b)と樹脂モールド部(20)との相対的回転が阻止されると共に、引張応力に対しても前記凹部(14)が軸線方向の移動阻止手段として作用する。
【0010】
【実施例】
以下に、本発明の実施例を、図を参照して説明する。図1は、本発明に関連する第1を示すアキシャルリード型半導体装置の断面図である。図において、アキシャルリード型半導体装置10は、一対のリード線11a,11bのヘッダ部12a,12b間に、例えばダイオード構造を有する半導体チップ13が図示を省略したソルダを介して接続される。
【0011】
上記のヘッダ部12a,12bの背面側のリード線11a,11bの外周面には、その全周にわたって複数の凹部14が形成されている。この凹部14の詳細を図2及び図3に示す。
これらの図から明らかなように、上記の凹部14は千鳥状に配置され、該凹部14の形状は、この具体例では逆円錐状の孔としてある。
【0012】
次に、上記のような凹部14の形成方法について、図4を参照して説明する。
図において、リード線11は、図示を省略した供給源から間欠的に供給され、半径方向に縮径及び拡径自在とした保持体15によりその端部を所定の長さだけ突出させて保持されている。この保持体15の内周口縁部16には、例えば千鳥状配置にした円錐形の突起17が形成されている。この突起17は、保持体15を半径方向に所定距離だけ縮径させた際に、リード線11の表面内に食い込み、逆円錐形の凹部14を形成する。
上記の凹部14の形成工程終了後、押圧部材18をリード線11の突出端部に当てがい、さらに押圧することにより所定のヘッダ部12a(12b)等が形成される。
【0013】
図5は本発明の第1の実施例の凹部14形状を示すものであり、図6はその形状を拡大して示した断面図ある。この実施例では、凹部14の形状を逆三角錐形の孔とし、これをリード線11aの全周にわたって千鳥状に形成する。また、上記凹部14の一側面、すなわち、逆三角錐形の孔のヘッダ部側に当たる側面14aは、前記リード線11aの中心軸線Lに対して垂直に切り込まれるように形成してある。これにより、樹脂モールド部20(図1参照)が形成された後、リード線11aが図6の矢印P方向に引っ張られた場合に、側面14がストッパとなって半導体チップ13への機械的応力が加わるのを阻止することが可能となる。
【0014】
図7は、本発明に関連する第2例を示すもので、上記凹部14に代え、前記ヘッダ部12aの背面側のリード線11aの外周面に、ローレット加工により凹凸面19を形成したものである。このによれば、ローレット加工のみで凹凸面19が形成できるので、加工が容易であり、しかも全体にわたって微細に凹凸が形成できるので、接触面積が増大し樹脂モールド部との付着が強固になされる利点がある。
【0015】
【発明の効果】
以上説明したように、本発明はヘッダ部背面側のリード線の外周面に複数の凹部形成するようにしたので、樹脂モールド部との接触面積が増加し付着力が強化され、リード線に外力が加わっても該リード線と樹脂モールド部との相対的回転が有効に防止される。
【0016】
また、凹部内に樹脂モールド部の成形時に樹脂が入り込むため、軸方向の引張力に対するストッパを形成することになる。このため、リード線に引張応力が加わっても半導体チップには外力を加えることがなく、破壊に至らしめたり、半導体チップの電気的特性に悪影響を与えることがない。
【0017】
さらに、従来のようにヘッダ部背後に回り止め手段を設けたり、第1のヘッダ部の他に第2のヘッダ部を形成するということがないので、加工が容易で、かつ、余分の材料を必要とせず安価に製作できると共に、それらの部分が存在しないため、樹脂モールド部の小型化が実現できる。
【図面の簡単な説明】
【図1】本発明に関連する第1を示すアキシャルリード型半導体装置の断面図である。
【図2】上記におけるリード線の平面図である。
【図3】図2のA−A線に沿う断面図である。
【図4】上記リード線の製造装置の概略を示す断面図である。
【図5】本発明の第1の実施例のリード線示す平面図である。
【図6】図5のリード線の凹部の拡大断面図である。
【図7】本発明に関連する第2例のリード線示す平面図である。
【図8】図7のリード線の側面図である。
【図9】従来のアキシャルリード型半導体装置の一例を示す断面図である。
【図10】従来のアキシャルリード型半導体装置の他の例を示す断面図である。
【図11】図10のアキシャルリード型半導体装置に使用されるリード線の側面図である。

Claims (1)

  1. 一対のリード線(11a,11b)のヘッダ部(12a,12b)間に半導体チップ(13)がソルダを介して接続され、該半導体チップ(13)及びリード線(11a,11b)のヘッダ部(12a,12b)の周囲に樹脂モールド部(20)が形成されたアキシャルリード型半導体装置(10)において、
    前記ヘッダ部(12a,12b)の背面側のリード線(11a,11b)の外周面に、複数の凹部(14)を形成し
    前記凹部(14)は、前記リード線(11a,11b)の外周面に千鳥状に配置され、逆三角錐形の孔であり、
    前記逆三角錐形の孔のヘッダ部側は、前記リード線(11a,11b)の中心軸線に対して垂直に切り込まれていることを特徴とするアキシャルリード型半導体装置(10)
JP2000177655A 2000-06-13 2000-06-13 アキシャルリード型半導体装置 Expired - Fee Related JP4404448B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000177655A JP4404448B2 (ja) 2000-06-13 2000-06-13 アキシャルリード型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000177655A JP4404448B2 (ja) 2000-06-13 2000-06-13 アキシャルリード型半導体装置

Publications (2)

Publication Number Publication Date
JP2001358272A JP2001358272A (ja) 2001-12-26
JP4404448B2 true JP4404448B2 (ja) 2010-01-27

Family

ID=18679208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000177655A Expired - Fee Related JP4404448B2 (ja) 2000-06-13 2000-06-13 アキシャルリード型半導体装置

Country Status (1)

Country Link
JP (1) JP4404448B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080482A (ja) * 2008-09-24 2010-04-08 Denso Corp 半導体装置

Also Published As

Publication number Publication date
JP2001358272A (ja) 2001-12-26

Similar Documents

Publication Publication Date Title
US7051915B2 (en) Capillary for wire bonding and method of wire bonding using it
US6311890B1 (en) Concave face wire bond capillary
US6258630B1 (en) Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
US6294409B1 (en) Method of forming a constricted-mouth dimple structure on a leadframe die pad
JP4404448B2 (ja) アキシャルリード型半導体装置
JPH03177060A (ja) 半導体装置用リードフレーム
KR100236575B1 (ko) 다수의 리드의 내부 리드부에 부착된 리드 고정 테이프를구비한 리드프레임및그제조방법
JPH07161911A (ja) 樹脂封止型半導体装置
JPS6364351A (ja) リ−ドフレ−ム
US20020163066A1 (en) Semiconductor package and method for fabricating the same
JPH0452997Y2 (ja)
JP2006310537A (ja) 半導体装置
JPH0823068A (ja) リードフレームおよびそれを用いて構成された半導体装置
JPS62198143A (ja) リ−ドフレ−ム
JP2574958Y2 (ja) 発光ダイオードランプの構造
JPS63287041A (ja) 半導体素子収納パッケ−ジの製造方法
JP3129066B2 (ja) 半導体装置のパッケージ構造
JPS61104649A (ja) 半導体装置
JP3550006B2 (ja) リードフレームとこれを用いた半導体装置
JP3111771B2 (ja) アキシャルリード樹脂封止形半導体素子
JPS6244531Y2 (ja)
JP2954066B2 (ja) 樹脂封止型半導体装置
JPH0218372Y2 (ja)
JPH0236557A (ja) リードフレームおよびそれを用いた半導体装置
KR970072346A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090514

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091102

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151113

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees