JP4403692B2 - 厚膜印刷回路配線基板の製造方法およびそれを用いた電子部品 - Google Patents

厚膜印刷回路配線基板の製造方法およびそれを用いた電子部品 Download PDF

Info

Publication number
JP4403692B2
JP4403692B2 JP2002329456A JP2002329456A JP4403692B2 JP 4403692 B2 JP4403692 B2 JP 4403692B2 JP 2002329456 A JP2002329456 A JP 2002329456A JP 2002329456 A JP2002329456 A JP 2002329456A JP 4403692 B2 JP4403692 B2 JP 4403692B2
Authority
JP
Japan
Prior art keywords
electrode
resin layer
paste
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002329456A
Other languages
English (en)
Other versions
JP2003304049A (ja
Inventor
憲一 遠藤
忠芳 前田
重徳 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002329456A priority Critical patent/JP4403692B2/ja
Publication of JP2003304049A publication Critical patent/JP2003304049A/ja
Application granted granted Critical
Publication of JP4403692B2 publication Critical patent/JP4403692B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、厚膜印刷回路配線基板の製造方法およびそれを用いた電子部品に関するものである。
【0002】
【従来の技術】
従来、この種の回路基板の電極の形成は、ローコストでしかも製造方法が簡単なスクリーン印刷法が一般によく用いられている。
【0003】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
【0004】
【特許文献1】
特開平9−6381号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来のスクリーン印刷では、線間線幅が100/100μm位が限界であり、これ以上のファイン化が困難であった。また、膜厚も8μm位が限界であり、さらに膜厚を厚くするために重ね印刷による方法も提案されているが、高精度なものが得られにくく、工程が非常に複雑になるものであった。
【0006】
本発明は、上記従来の課題を解決するためのものであり、非常に簡単な方法によりファイン化が可能で、かつ高膜厚化が可能な厚膜印刷回路配線基板の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するために本発明の厚膜印刷回路配線基板の製造方法は、基板の表面に第1の樹脂層を形成する工程と、前記第1の樹脂層の所望位置を除去することにより溝部を形成する工程と、前記溝部内およびその上部にマッシュルーム形状の電極ペーストを印刷し乾燥する工程と、乾燥後焼成することにより前記第1の樹脂層を除去し、前記マッシュルーム形状の電極ペーストを収縮させることで断面がかまぼこ形状の電極を形成する工程とを有したことを特徴とするものである。
【0008】
この構成により、焼成時に第1の樹脂層が介在しているため、マッシュルーム形状の傘部分の電極ペーストは中心部に向かって収縮し、これにより全体として3次元収縮となるため、焼成による厚膜低下を補完することができ、ファインで高厚膜の電極を実現することができるものである。
【0009】
また、本発明は、特に溝部形成後、第1の樹脂層および溝部を覆うように第2の樹脂層を形成するとともに、前記第2の樹脂層を介して前記溝部上に電極ペーストを印刷することを特徴とするものであり、これにより、焼成後の基板と電極との密着性をより向上させることができる。
【0010】
また、本発明は、特にガラス基板の表面に第1の樹脂層を形成する工程と、前記第1の樹脂層の所望位置を除去することにより第1の溝部を形成する工程と、前記第1の溝部内およびその上部にマッシュルーム形状の第1の電極ペーストを印刷し乾燥する工程と、乾燥後焼成することにより前記第1の樹脂層を除去し、前記マッシュルーム形状の第1の電極ペーストを収縮させることで断面がかまぼこ形状の第1の電極を形成する工程と、前記第1の電極を覆うように第3の樹脂層を形成する工程と、前記ガラス基板の裏面側から露光して現像することにより前記第3の樹脂層の前記第1の電極上に第2の溝部を形成する工程と、前記第2の溝部内およびその上部にマッシュルーム形状の第2の電極ペーストを印刷し乾燥する工程と、乾燥後焼成することにより前記第3の樹脂層を除去し、前記マッシュルーム形状の第2の電極ペーストを収縮させることで断面がかまぼこ形状の第2の電極を前記第1の電極上に形成する工程とを有するものであり、これにより、電極膜厚を2倍(40〜60μm)へと更に厚くすることができ、導体抵抗を下げることができる。
【0011】
そして同時に、焼成時に第1および第3の樹脂層が介在しているため、マッシュルーム形状の傘部分の電極ペーストは中心部に向かって収縮し、これにより全体として3次元収縮となるため、焼成による膜厚低下を補完することができ、ファインで高膜厚の電極を実現することができる。
【0012】
また、本発明は、特に第1の溝部の形成後、第1の樹脂層上面を覆うように第2の樹脂層を形成するとともに、前記第2の樹脂層を介して前記第1の溝部上に第1の電極ペーストを印刷し、第2の溝部の形成後、第1の電極上面を覆うように第4の樹脂層を形成するとともに、前記第4の樹脂層を介して前記第2の溝部上に第2の電極ペーストを印刷することを特徴とするものであり、これにより、焼成後の基板と第1の電極および第1の電極と第2の電極との密着性をより向上させることができる。
【0013】
また、本発明は、特に第2の電極を覆うように第5の樹脂層を形成する工程と、前記ガラス基板の裏面側から露光して現像することにより前記第5の樹脂層の前記第2の電極上に第3の溝部を形成する工程と、前記第3の溝部内およびその上部に第3の電極ペーストを印刷し乾燥する工程と、乾燥後焼成することにより前記第5の樹脂層を除去して断面がかまぼこ形状の第3の電極を前記第2の電極上に形成する工程とを繰り返し行うことにより、所望の高さの電極を形成することを特徴とするものであり、これにより、所望の導体抵抗を得ることができる。
【0014】
また、本発明は、特に第2のペーストを用いた第2の電極の形成に替えてガラスペーストを用いて第1の電極と第3の電極との間に絶縁ガラス層を形成するとともに、第1の電極と第3の電極とを渦状に形成し、それぞれの一端で接続させることにより第1の電極と第3の電極とが連続するコイル部を形成したことを特徴とするものであり、これにより、所望の面積においてもコイルパターンを多層にして得ることができる。
【0015】
また、本発明は、特にコイル部を2本形成するとともに、それらを平行にかつ渦状に形成したことを特徴とするものであり、これにより、より大きなコイル特性を得ることができる。
【0016】
また、本発明は、特に第2のペーストを用いた第2の電極の形成に替えてガラスペーストを用いて第1の電極と第3の電極との間に絶縁ガラス層を形成するとともに、前記第1の電極と前記第3の電極とを渦状に形成し、第1の電極を1次側コイル部とし、第3の電極を2次側コイル部としたことを特徴とするものであり、これにより、所望の面積で必要なコイル特性を形成することができる。
【0017】
【発明の実施の形態】
(実施の形態1)
以下に、本発明の実施の形態1における厚膜印刷回路配線基板の製造方法について、図面を用いながら説明する。図1は本発明の実施の形態1における厚膜印刷回路配線基板の製造方法を説明するための工程断面図である。
【0018】
図1において、(a)は、予め焼成されたアルミナ基板1の表面に感光性樹脂からなる第1の樹脂層2をディップ等により形成する工程である。ここで、基板として予め焼成(1300〜1400℃)されたアルミナ基板1を用いているのは、後述する(h)の焼成工程において電極の線幅が収縮せず、高精度なファインパターンを得るためである。
【0019】
ここで、第1の樹脂層2としては、次工程で露光できるように、感光性樹脂が用いられている。
【0020】
(b)は、フォトマスク3を用いて第1の樹脂層2を露光する工程であり、電極形成位置に光が当らないようにマスクされている。
【0021】
(c)は、現像工程であり、水等で洗浄することにより電極形成位置に溝部4を形成している。
【0022】
(d)は、第2の樹脂層5を第1の樹脂層2及び溝部4の表面に形成する工程であり、ディップ等により形成している。ここで、第2の樹脂層5としては、例えば、アルキルアセタール化ポリビニルアルコール等の樹脂が用いられており、これにより(h)工程での焼成時のアルミナ基板1と筒状電極6cとの密着性を向上させることができる。また、これにより、(e)工程での印刷直後のマッシュルーム形状電極6a中の溶剤が第2の樹脂層5に染み込むことにより、電極ペースト6のダレが抑制され、所望の図2のT2およびW2を得ることができる。
【0023】
(e)は、スクリーン印刷工程であり、電極ペースト6をメッシュマスク7を用いてスクリーン印刷する。スクリーン印刷により、線幅の精細化を図ることができる。特にメッシュマスク7の溝部に対応する部分の開口を溝部4の開口よりも大きくすることにより、マッシュルーム形状を簡単にかつ高精度に形成することができる。
【0024】
(f)は、スクリーン印刷直後のマッシュルーム形状電極6aである。
【0025】
(g)は、電極ペースト中の溶剤分乾燥後のマッシュルーム形状電極6bである。なお、この乾燥工程は具体的には、昇温60℃/分以下、キープ120〜180℃・10分、降温60℃/分以下、トータル約15分で行っている。これは急激な昇温を行うとマッシュルーム形状の電極表面のみが乾燥し、その後に溝部4内の電極が乾燥するため、溝部4内の溶剤が電極表面から抜けでようとする際にマッシュルーム形状の表面が爆発した状態(クレータ状態)になり、所望のマッシュルーム形状が得られなくなる。また、急激に冷やすとマッシュルーム形状の表面にヒビが入り、所望のマッシュルーム形状が得られなくなる。
【0026】
(h)は、焼成工程であり、第1の樹脂層2が介在しているため、マッシュルーム形状電極6bの傘部分の電極ペーストは中心部に向かって収縮し、これにより全体として3次元収縮となるため、焼成による膜厚低下を補完することができ、ファインで高膜厚の筒状電極6cが形成できる。
【0027】
なお、この焼成工程は具体的には、昇温50℃/分以下、キープ840〜860℃・10分、降温50℃/分以下、トータル約60分で行っている。これは急激な昇降温を行うと電極と基板との十分な密着強度が得られなくなり、基板との間で剥離状態が生じるからである。
【0028】
図2は、本発明の図1の(g)を詳細に説明するための工程断面図である。
【0029】
ここで、第1の樹脂層2の厚みをT1、溝部4の幅をW1、乾燥後のマッシュルーム形状電極6bの最大幅をW3、差分(W3−W1)/2をW2としたとき、T1>W2の関係を満たすように構成することにより、W2が大きくなりすぎると焼成後に所望の形状が得られにくくなることを防止できる。
【0030】
また、第1の樹脂層2の厚みをT1、乾燥後のマッシュルーム形状の電極6bの最大高をT3、差分(T3−T1)をT2としたとき、ほぼT1=T2の関係を満たすように構成することにより、従来T2の電極膜厚しか得られなかったのが、T3の膜厚を形成することができるとともに、焼成後マッシュルーム形状ではない筒状電極6cを形成することができる。
【0031】
また、基板として予め焼成済みのアルミナ基板1を用いることにより、乾燥から焼成の際のW1の収縮を防止し高精度の筒状電極6cを得ることができる。
【0032】
(実施の形態2)
以下に、本発明の実施の形態2における厚膜印刷回路配線基板の製造方法について、図面を用いながら説明する。図3は本発明の実施の形態2における厚膜印刷回路配線基板の製造方法を説明するための工程断面図であり、本実施の形態1の(a)〜(h)までの工程をそのまま利用するのでその説明および図面は省略し、ここでは(h)以降の工程から説明する。
【0033】
図3において、(i)は、予め焼成されたガラス基板9の表面に(h)工程で焼成された筒状電極6c上に感光性樹脂からなる第3の樹脂層10をディップ等により形成する工程である。ここで、基板として予め焼成されたガラス基板9を用いているのは、後述する(p)の焼成工程において電極の線幅が収縮せず、高精度なファインパターンを得るためである。
【0034】
ここで、第3の樹脂層10としては、次工程で露光できるように、感光性樹脂が用いられている。
【0035】
(j)は、ガラス基板9上に焼成された筒状電極6cをフォトマスクとして用いてガラス基板9の裏面から第3の樹脂層10を露光する工程であり、電極形成位置に光が当らないようにマスクされている。
【0036】
(k)は、現像工程であり、水等で洗浄することにより電極形成位置に溝部11を形成している。
【0037】
(l)は、第4の樹脂層12を第3の樹脂層10及び溝部11の表面に形成する工程であり、ディップ等により形成している。ここで、第4の樹脂層12としては、例えば、アルキルアセタール化ポリビニルアルコール等の樹脂が用いられており、これにより(p)工程での焼成時のガラス基板9と筒状電極13cとの密着性を向上させることができる。また、これにより、(m)工程での印刷直後のマッシュルーム形状電極13a中の溶剤が第4の樹脂層12に染み込むことにより、所望の図2のT2およびW2を得ることができる。
【0038】
(m)は、スクリーン印刷工程であり、電極ペースト13をメッシュマスク14を用いてスクリーン印刷する。スクリーン印刷により、線幅の精細化を図ることができる。特にメッシュマスク14の溝部に対応する部分の開口を溝部11の開口よりも大きくすることにより、マッシュルーム形状を簡単にかつ高精度に形成することができる。
【0039】
(n)は、スクリーン印刷直後のマッシュルーム形状電極13aである。
【0040】
(o)は、電極ペースト中の溶剤分乾燥後のマッシュルーム形状電極13bである。なお、この乾燥工程は具体的には、昇温60℃/分以下、キープ120〜180℃・10分、降温60℃/分以下、トータル約15分で行っている。これは急激な昇温を行うとマッシュルーム形状の電極表面のみが乾燥し、その後に溝部11内の電極が乾燥するため、溝部11内の溶剤が電極表面から抜けでようとする際にマッシュルーム形状の表面が爆発した状態(クレータ状態)になり、所望のマッシュルーム形状が得られなくなる。また、急激に冷やすとマッシュルーム形状の表面にヒビが入り、所望のマッシュルーム形状が得られなくなる。
【0041】
(p)は、焼成工程であり、第3の樹脂層10が介在しているため、マッシュルーム形状電極13bの傘部分の電極ペーストは中心部に向かって収縮し、これにより全体として3次元収縮となるため、焼成による膜厚低下を補完することができ、ファインで高膜厚の筒状電極13cが形成できる。
【0042】
なお、この焼成工程は具体的には、昇温50℃/分以下、キープ550〜650℃・10分、降温50℃/分以下、トータル約60分で行っている。これは急激な昇降温を行うと電極と基板との十分な密着強度が得られなくなり、基板との間で剥離状態が生じるからである。
【0043】
以上の様に、実施の形態2によれば、更にファインで高膜厚の電極を形成することができるとともに、この一連の工程を繰り返すことにより、更によりファインで高膜厚の電極を簡単に形成することができる。
【0044】
(実施の形態3)
以下に、本発明の実施の形態3について、図面を用いながら説明する。なお、本実施の形態は上述した厚膜印刷回路配線基板の製造方法の応用例を示したものであり、図4は実施の形態1,2を用いて製造される電子部品の製造方法を示す工程図である。まず、(q)は、実施の形態1と同様の製造方法を用いて基板16上にファインで高膜厚の第1の電極17が渦状に形成されることによりコイルパターンを形成している。
【0045】
次に(r)は、実施の形態2で第2のペーストを用いて形成していた第2の電極の形成に替えてガラスペーストを用いて、(q)で形成されたコイルパターン上にガラス層18を形成し、第1の電極17と第2の電極20とをその一端で接続させるための溝部19を形成している。
【0046】
次に(s)は、(r)で形成されたガラス層18と溝部19上に実施の形態1と同様の製造方法を用いて、第2の電極20を渦状に形成することにより、コイルパターンを形成している。なお、その際、溝部19内に第2の電極20で用いられた電極ペーストが充填されて上下のコイルパターンがつなげられている。
【0047】
以上の工程により、(t)に示されるような基板16上に上下のコイルパターンが接続された電子部品を形成することができる。
【0048】
【発明の効果】
以上の説明から明らかなように、本発明によれば、焼成時に第1の樹脂層が介在しているため、マッシュルーム形状の傘部分の電極ペーストは中心部に向かって収縮し、これにより全体として3次元収縮となるため、焼成による膜厚低下を補完することができ、ファインで高膜厚の電極を有する厚膜印刷回路配線基板を実現することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における厚膜印刷回路配線基板の製造方法を説明するための工程断面図
【図2】 本発明の実施の形態1における厚膜印刷回路配線基板の製造方法を説明するための断面図
【図3】 本発明の実施の形態2における厚膜印刷回路配線基板の製造方法を説明するための工程断面図
【図4】 本発明の実施の形態3における実施の形態1,2の製造方法を用いて形成された電子部品の製造方法を示す工程図
【符号の説明】
1 アルミナ基板
2 第1の樹脂層(感光性樹脂)
3 フォトマスク
4 溝部
5 第2の樹脂層
6 電極ペースト
6a 印刷直後のマッシュルーム形状電極
6b 乾燥後のマッシュルーム形状電極
6c 筒状電極
7 メッシュマスク
7a メッシュマスクのエマルジョン
8 スキージ
9 ガラス基板
10 第3の樹脂層(感光性樹脂)
11 溝部
12 第4の樹脂層
13 電極ペースト
13a 印刷直後のマッシュルーム形状電極
13b 乾燥後のマッシュルーム形状電極
13c 筒状電極
14 メッシュマスク
14a メッシュマスクのエマルジョン
15 スキージ
16 基板
17 第1の電極
18 ガラス層
19 溝部
20 第2の電極

Claims (8)

  1. 基板の表面に第1の樹脂層を形成する工程と、前記第1の樹脂層の所望位置を除去することにより溝部を形成する工程と、前記溝部内およびその上部にマッシュルーム形状の電極ペーストを印刷し乾燥する工程と、乾燥後焼成することにより前記第1の樹脂層を除去し、前記マッシュルーム形状の電極ペーストを収縮させることで断面がかまぼこ形状の電極を形成する工程とを有したことを特徴とする厚膜印刷回路配線基板の製造方法。
  2. 溝部形成後、第1の樹脂層上面を覆うように第2の樹脂層を形成するとともに、前記第2の樹脂層を介して前記溝部上に電極ペーストを印刷することを特徴とする請求項1記載の厚膜印刷回路配線基板の製造方法。
  3. ガラス基板の表面に第1の樹脂層を形成する工程と、前記第1の樹脂層の所望位置を除去することにより第1の溝部を形成する工程と、前記第1の溝部内およびその上部にマッシュルーム形状の第1の電極ペーストを印刷し乾燥する工程と、乾燥後焼成することにより前記第1の樹脂層を除去し、前記マッシュルーム形状の第1の電極ペーストを収縮させることで断面がかまぼこ形状の第1の電極を形成する工程と、前記第1の電極を覆うように第3の樹脂層を形成する工程と、前記ガラス基板の裏面側から露光して現像することにより前記第3の樹脂層の前記第1の電極上に第2の溝部を形成する工程と、前記第2の溝部内およびその上部にマッシュルーム形状の第2の電極ペーストを印刷し乾燥する工程と、乾燥後焼成することにより前記第3の樹脂層を除去し、前記マッシュルーム形状の第2の電極ペーストを収縮させることで断面がかまぼこ形状の第2の電極を前記第1の電極上に形成する工程とを有する厚膜印刷回路配線基板の製造方法。
  4. 第1の溝部の形成後、第1の樹脂層上面を覆うように第2の樹脂層を形成するとともに、前記第2の樹脂層を介して前記第1の溝部上に第1の電極ペーストを印刷し、第2の溝部の形成後、第1の電極上面を覆うように第4の樹脂層を形成するとともに、前記第4の樹脂層を介して前記第2の溝部上に第2の電極ペーストを印刷することを特徴とする請求項3記載の厚膜印刷回路配線基板の製造方法。
  5. 第2の電極を覆うように第5の樹脂層を形成する工程と、前記ガラス基板の裏面側から露光して現像することにより前記第5の樹脂層の前記第2の電極上に第3の溝部を形成する工程と、前記第3の溝部内およびその上部に第3の電極ペーストを印刷し乾燥する工程と、乾燥後焼成することにより前記第5の樹脂層を除去して断面がかまぼこ形状の第3の電極を前記第2の電極上に形成する工程とを繰り返し行うことにより、所望の高さの電極を形成することを特徴とする請求項3記載の厚膜印刷回路配線基板の製造方法。
  6. 請求項5記載の厚膜印刷回路配線基板の製造方法において第2のペーストを用いた第2の電極の形成に替えてガラスペーストを用いて第1の電極と第2の電極との間に絶縁ガラス層を形成するとともに、前記第1の電極と前記第3の電極とを渦状に形成し、それぞれの一端で接続させることにより前記第1の電極と前記第3の電極とが連続するコイル部を形成したことを特徴とする厚膜印刷回路配線基板の製造方法を用いた電子部品。
  7. コイル部を2本形成するとともに、それらを平行にかつ渦状に形成したことを特徴とする請求項6記載の厚膜印刷回路配線基板の製造方法を用いた電子部品。
  8. 請求項5記載の厚膜印刷回路配線基板の製造方法において第2のペーストを用いた第2の電極の形成に替えてガラスペーストを用いて第1の電極と第2の電極との間に絶縁ガラス層を形成するとともに、前記第1の電極と前記第3の電極とを渦状に形成し、第1の電極を1次側コイル部とし、第3の電極を2次側コイル部としたことを特徴とする厚膜印刷回路配線基板の製造方法を用いた電子部品。
JP2002329456A 2002-02-05 2002-11-13 厚膜印刷回路配線基板の製造方法およびそれを用いた電子部品 Expired - Fee Related JP4403692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002329456A JP4403692B2 (ja) 2002-02-05 2002-11-13 厚膜印刷回路配線基板の製造方法およびそれを用いた電子部品

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-27846 2002-02-05
JP2002027846 2002-02-05
JP2002329456A JP4403692B2 (ja) 2002-02-05 2002-11-13 厚膜印刷回路配線基板の製造方法およびそれを用いた電子部品

Publications (2)

Publication Number Publication Date
JP2003304049A JP2003304049A (ja) 2003-10-24
JP4403692B2 true JP4403692B2 (ja) 2010-01-27

Family

ID=29404824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002329456A Expired - Fee Related JP4403692B2 (ja) 2002-02-05 2002-11-13 厚膜印刷回路配線基板の製造方法およびそれを用いた電子部品

Country Status (1)

Country Link
JP (1) JP4403692B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101284595B1 (ko) * 2011-12-23 2013-07-15 한국생산기술연구원 멀티 터치용 터치 스크린 패널 및 그 제조 방법

Also Published As

Publication number Publication date
JP2003304049A (ja) 2003-10-24

Similar Documents

Publication Publication Date Title
US20060174477A1 (en) Wiring board provided with a resistor and process for manufacturing the same
EP1289355B1 (en) Method for producing ceramic substrate
JP4403692B2 (ja) 厚膜印刷回路配線基板の製造方法およびそれを用いた電子部品
JP4837717B2 (ja) 無収縮セラミック基板の製造方法
JP3164068B2 (ja) 電子部品及びその製造方法
JP4154913B2 (ja) 電子部品およびその製造方法
KR100607568B1 (ko) 이종 유전체를 이용한 다층기판 제조방법
JP2000232019A (ja) インダクタ、およびインダクタの製造方法
JP2556065B2 (ja) 抵抗内蔵電子部品の製造方法
JP4661351B2 (ja) 受動素子内蔵配線板およびその製造方法
WO2000046837B1 (en) Improved circuit board manufacturing process
JP2003324027A (ja) 積層型電子部品の製造方法
JPS6167989A (ja) 多層配線基板の製造方法
JP2710430B2 (ja) パターン形成方法
JPS59201482A (ja) 厚膜回路基板の製造方法
JP2008010674A (ja) 電子部品の製造方法及び電子部品
JPH04363092A (ja) 基板に導電層を形成する方法
JPH07202429A (ja) 多層回路基板の製造方法
JP3813030B2 (ja) セラミック基板のパターン形成方法
JP3816223B2 (ja) 電気部品を備えた回路基板及びその製造方法
JP2755019B2 (ja) 多層配線基板の製造方法
JP2011044683A (ja) セラミック基板及びその製造方法
JP2005340728A (ja) 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられる電極等を内蔵するセラミックグリーンシートの製造方法
JPH08213737A (ja) 導体形成方法
JP2004040029A (ja) 厚膜回路基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051026

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees