JP4403665B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP4403665B2
JP4403665B2 JP2001072414A JP2001072414A JP4403665B2 JP 4403665 B2 JP4403665 B2 JP 4403665B2 JP 2001072414 A JP2001072414 A JP 2001072414A JP 2001072414 A JP2001072414 A JP 2001072414A JP 4403665 B2 JP4403665 B2 JP 4403665B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
surface
electrode
semiconductor
bottom
element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2001072414A
Other languages
Japanese (ja)
Other versions
JP2002270736A5 (en )
JP2002270736A (en )
Inventor
享 木村
光平 村上
建一 林
純司 藤野
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

PROBLEM TO BE SOLVED: To provide a small-sized semiconductor device of large capacity wherein quantity of heat generated in a power semiconductor element can be dissipated sufficiently while ensuring superior profitability. SOLUTION: This semiconductor device is provided with a semiconductor element 21 having a bottom surface electrode and an upper surface electrode, a metal block 26 positioned on a bottom surface side of the semiconductor element, an element fixing layer 23 which is arranged between the bottom surface electrode and the metal block so as to be in contact with them and has conductivity, a bottom surface electrode side lead 30 which is electrically continuous with the bottom surface electrode, an upper surface electrode side lead 29 which is electrically continuous with the upper surface electrode, and sealing resin 24.

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、電力制御のために使用される半導体装置に関し、より具体的には、放熱特性に優れた半導体装置に関するものである。 The present invention relates to a semiconductor device used for power control, and more particularly, it relates to a semiconductor device with excellent heat dissipation characteristics.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
図17は、従来の電力制御用半導体装置を説明する図面である。 Figure 17 is a diagram for explaining a conventional power control semiconductor device. 同図によれば、パワー半導体素子121は、薄金属板からなるリードフレーム130のダイパッド部131にろう材123によって接合されている。 According to the figure, the power semiconductor element 121 are joined by brazing material 123 to the die pad 131 of lead frame 130 made of a thin metal plate. パワー半導体素子121の電極と電極との間、およびパワー半導体素子の電極と内部リード部136との間は、金やアルミ等の金属細線122によって配線される。 Between the electrode and the electrode of the power semiconductor element 121, and between the electrode and the inner lead portions 136 of the power semiconductor element is a wiring by a metal thin wire 122, such as gold or aluminum. ダイパッド部131の下側には、封止樹脂124からなる絶縁層125を挟んでヒートシンクの役割を果たす金属ブロック126が配置される。 The lower the die pad portion 131 serves metal block 126 of the heat sink is arranged to sandwich the insulating layer 125 made of a sealing resin 124. この金属ブロック126の底面は封止樹脂124からなる絶縁層125から露出している。 The bottom surface of the metal block 126 is exposed from the insulating layer 125 made of a sealing resin 124. パワー半導体素子121以外に、制御回路を構成するための素子や回路が、リードフレーム130上に形成される場合もある。 Besides the power semiconductor element 121, elements and circuits for constituting the control circuit, it may be formed on the lead frame 130. 金属ブロック126とリードフレーム130のダイパッド部131との間には、封止樹脂124からなる絶縁層125が介在し、絶縁耐圧を確保している。 Between the die pad portion 131 of the metal block 126 and the lead frame 130, the insulating layer 125 made of a sealing resin 124 is interposed so as to ensure the withstand voltage.
【0003】 [0003]
半導体装置111の稼動中、リードフレーム130から流入する電流がろう材123を介してパワー半導体素子121の底部の電極に流れ込み、パワー半導体素子によって増幅等の変調を受け、パワー半導体素子の上面の電極から金属細線122を経て、内部リード部136に流れ出てゆく。 During operation of the semiconductor device 111, flows into the electrode at the bottom of the power semiconductor device 121 current flowing from the lead frame 130 through a brazing material 123 to receive the modulated such as amplification by the power semiconductor element, the upper surface of the electrode of the power semiconductor element through the thin metal wire 122 from Yuku it flows out to the inner lead portion 136. ろう材123は電流を流通させるので、良導体でなければならない。 Since the brazing material 123 circulating current, it must be a good conductor. 上記パワー半導体素子の稼動中に、パワー半導体素子121の上面に発熱が生じ、この熱はパワー半導体素子121と、ろう材123と、ダイパッド部131と、絶縁層125と、金属ブロック126の順に伝達し、半導体装置の外部に放散される。 Transmitted during operation of the power semiconductor element, heating the upper surface of the power semiconductor element 121 is caused, and the heat power semiconductor element 121, the brazing material 123, a die pad 131, an insulating layer 125, the order of the metal block 126 and it is dissipated to the outside of the semiconductor device.
【0004】 [0004]
リードフレーム上にパワー半導体素子と集積回路素子とをろう付けによって接合し、図17と同様の配線系統を有し、かつ金属ブロックを有するその他の従来の類似の半導体装置として、特開2000-138343号公報の従来の技術に示すものがある。 The power semiconductor device and integrated circuit elements joined by brazing on a lead frame, having the same wiring system as in FIG. 17, and as other conventional similar semiconductor device having a metal block, JP 2000-138343 there is shown in the prior art JP.
【0005】 [0005]
この半導体装置では、上記のリードフレームのパワー半導体素子と集積回路素子とが搭載された面を覆うように1次モールドを形成し、さらに1次モールドを形成したリードフレームとヒートシンクとを一体的に覆うように2次モールドを形成している。 In this semiconductor device, the power semiconductor element of the lead frame and the integrated circuit device to form a first molded so as to cover the mounted on the surface, further with an integral lead frame and the heat sink forming a first molded to form a secondary mold to cover.
【0006】 [0006]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
上述の従来の半導体装置では、リードフレーム130と金属ブロック126との間に、封止樹脂124からなる絶縁層125が介在している。 In the conventional semiconductor device described above, between the lead frame 130 and the metal block 126, the insulating layer 125 is interposed consisting sealing resin 124. この絶縁層125は、金属と比較して熱伝導率が低い。 The insulating layer 125 has a lower thermal conductivity as compared with metal. このため、パワー半導体素子121が動作する際に生じる熱を外部に放散する量を抑止していた。 Therefore, it was suppressed amount to dissipate heat generated when the power semiconductor device 121 is operated to the outside.
【0007】 [0007]
パワー半導体素子と相違するが、半導体回路素子の過熱を防止するための半導体装置として、図18および図19に示す半導体装置がある(特開平8-78461号公報)。 It differs from the power semiconductor element, but as a semiconductor device for preventing overheating of the semiconductor circuit element, there is a semiconductor device shown in FIGS. 18 and 19 (JP-A-8-78461). この半導体装置では、半導体回路素子121は導電性ペースト160により放熱板126に接着されている。 In this semiconductor device is bonded to the radiating plate 126 by the semiconductor circuit element 121 is a conductive paste 160. この半導体装置の特徴は、リード135と放熱板126との電気的接続を遮断しながら所定値以上の熱伝導性を確保する接着剤150にある。 This feature of the semiconductor device is in the adhesive 150 to ensure a predetermined value or more thermally conductive while blocking the electrical connection between the lead 135 and the heat radiating plate 126. この接着剤150によって、リード135は放熱板126に接着され固定されている。 This adhesive 150, lead 135 is bonded to the heat radiating plate 126 fixed. このような接着剤150を用いることにより、半導体回路素子121に発生した熱は、放熱板126を経由してリード135に伝わり、リード135から外部に放散される。 By using such an adhesive 150, the heat generated in the semiconductor circuit element 121 is transmitted to lead 135 via the heat radiating plate 126 is dissipated from lead 135 to the outside.
【0008】 [0008]
しかしながら、上記半導体素子と異なり、本発明が対象とするパワー半導体素子は、要求される絶縁耐圧が数百ボルトから数キロボルトと非常に高く、上記半導体装置のような絶縁層では必要な絶縁耐圧を確保することができない。 However, unlike the semiconductor device, the power semiconductor device to which the present invention is directed, the required very high and several kilovolts withstand voltage of several hundred volts, the breakdown voltage required by the insulating layer as the semiconductor device It can not be ensured. また、絶縁層とモールド樹脂との間で剥離が起こる可能性があり、絶縁信頼性を確保することが困難である。 Further, there is a possibility that peeling occurs between the insulating layer and the molding resin, it is difficult to secure the insulation reliability.
【0009】 [0009]
パワー半導体素子121に発生する熱の放散性を向上させるために、図17において、絶縁層125を形成している封止樹脂124を熱伝導率の高い樹脂に変えることが考えられる。 To improve the dissipation of heat generated in the power semiconductor device 121, in FIG. 17, it is conceivable to vary the sealing resin 124 forming the insulating layer 125 having a high thermal conductivity resin. しかし、熱伝導率の高い樹脂は、一般の樹脂と比較して高価であり、半導体装置の低価格化と放熱性向上とを両立させることは困難であった。 However, high thermal conductivity resin is expensive as compared with ordinary resins, it has been difficult to achieve both improved low cost and heat dissipation of the semiconductor device.
【0010】 [0010]
図17に示す従来の半導体装置においては、パワー半導体素子の上面で発生した熱は、上部から下部へと順に、パワー半導体素子121、ろう材123、ダイパッド部131、絶縁層125、金属ブロック126と伝わり、それら部材において(1)式で表わされる熱抵抗(熱の流れに対する抵抗)を発生させる。 In the conventional semiconductor device shown in FIG. 17, heat generated in the upper surface of the power semiconductor device, from the upper to the lower in the order, the power semiconductor element 121, the brazing material 123, die pad 131, the insulating layer 125, a metal block 126 transmitted, to generate at their member (1) heat resistance represented by the formula (resistance to heat flow). ただし、R(th)は熱抵抗、Lは伝熱距離、λは熱伝導率、Aは伝熱面積である。 However, R (th) is the thermal resistance, L is the heat transfer distance, lambda is the thermal conductivity, A is the heat transfer area.
【0011】 [0011]
R(th)=L/(λ・A) ・・・・・・・・・・・・・・(1) R (th) = L / (λ · A) ·············· (1)
熱は、一般的に、発熱源からの距離が大きくなるにしたがって広がり、伝熱面積が大きくなる。 Heat is generally spread according to the distance from the heat source is increased, the heat transfer area is increased. 図17に示す従来の構造のように、熱伝導率の低い絶縁層125がパワー半導体素子121の近くにある場合、伝熱面積が小さい箇所に熱伝導率の低い部材があることになり、絶縁層の熱抵抗が高くなり、放熱性向上を大きく阻害していた。 As in the conventional structure shown in FIG. 17, when the lower insulating layer 125 thermal conductivity is close to the power semiconductor element 121, will be located lower member having thermal conductivity at locations the heat transfer area is small, insulation thermal resistance of the layer is high, it has been greatly inhibited heat dissipation improved.
【0012】 [0012]
さらに、従来の半導体装置において、熱抵抗の低減をはかるためには、絶縁層厚さを小さくする、つまり(1)式で表わされる伝熱距離Lを小さくすることが望ましい。 Further, in the conventional semiconductor device, in order to achieve a reduction in thermal resistance decreases the insulating layer thickness, that is (1) it is desirable to reduce the heat transfer distance L of formula. しかし、樹脂の未充填を防止し、絶縁性能を確保するためには、絶縁層の厚さを極端に薄くすることはできない。 However, to prevent the unfilled resin, in order to secure insulation performance can not be extremely thin the thickness of the insulating layer. このため、所望の放熱性能を得ることができなかった。 Therefore, it was not possible to obtain a desired radiation performance.
【0013】 [0013]
特開2000-138343公報の従来の技術に示す半導体装置では、1次モールドを形成したリードフレームとヒートシンクとを一体的に覆うように2次モールドを形成している。 SUMMARY OF THE INVENTION In the semiconductor device shown in prior art 2000-138343 publication forms a second molded so as to integrally cover the lead frame and the heat sink forming a first molded. これは、1次モールドがないと、絶縁層125を形成するための空間が狭く、それ以外の空間が広くなり、封止樹脂124は広い空間から充填され、絶縁層125を形成するための空間に充填されるのでが最後になる。 This, in the absence of the primary mold, narrow space for forming the insulating layer 125, and the other space is widened, the sealing resin 124 is filled from a large space, a space for forming the insulating layer 125 because it is filling but be the last to. これによって、絶縁層125に気泡が混入したり、未充填が発生し、絶縁信頼性を確保することが困難になる。 Thereby, or air bubbles are mixed into the insulating layer 125, unfilled occurs, it becomes difficult to secure the insulation reliability. つまり、1次モールドは、絶縁層125を形成するための空間と、それ以外の空間への樹脂の充填のバランスをとるために不可欠のものである。 That is, the primary mold includes a space for forming the insulating layer 125 are those essential in order to balance the filling of resin into the other space. しかし、これによって、1次モールド金型と2次モールド金型の2つの金型が必要となり、さらにモールド工程が2回必要となる。 However, this, requires primary molding die and two molds of the secondary molding die, further molding step is required twice.
【0014】 [0014]
熱抵抗の低減をはかるもう1つの手段としては、パワー半導体素子の面積を大きくする、すなわち、(1)式の伝熱面積Aを大きくすることが考えられる。 The another way to achieve a reduction in thermal resistance, increasing the area of ​​the power semiconductor device, i.e., it is conceivable to increase the heat transfer area A of the formula (1). しかし、半導体装置111の大型化、パワー半導体素子121のコスト上昇という問題があった。 However, there was increase in size of the semiconductor device 111, the cost increase of the power semiconductor element 121.
【0015】 [0015]
放熱性が十分でない場合に生じる性能上の問題は、パワー半導体素子に所望の大きさの電流を流すことができず、容量が制限されることにある。 Performance problems that occur when heat radiation is not sufficient, it is impossible to flow a desired amount of current in the power semiconductor device is that the capacity is limited. したがって、大きな容量を確保するために、放散性を向上させることが必要である。 Therefore, in order to secure a large capacitance, it is necessary to improve the radiation characteristic.
【0016】 [0016]
そこで、本発明は、優れた経済性を確保したうえで、パワー半導体素子に生じる熱量を十分放散することができる、小型で大容量の半導体装置を提供することを目的とする。 Accordingly, the present invention is, while ensuring excellent economic efficiency, the amount of heat generated in the power semiconductor device can be sufficiently dissipated, and an object thereof is to provide a semiconductor device of a small size and large capacity.
【0017】 [0017]
【課題を解決するための手段】 In order to solve the problems]
本発明の半導体装置は、底面および上面のそれぞれに電極を有する半導体素子と、半導体素子の底面側に位置する金属ブロックと、半導体素子の底面電極と金属ブロックとの間に接して配置された、導電性を有する素子固着層と、半導体素子の底面電極と導通する底面電極側リードと、半導体素子の上面電極と導通する上面電極側リードと、金属ブロックと、半導体素子とを覆い、さらに底面電極側リードおよび上面電極側リードを突き出させて封止する封止樹脂とを備え、底面電極側リードが、前記素子固着層に接して固着されることにより、半導体素子の底面電極と導通している、ことを特徴とするものである。 The semiconductor device of the present invention includes a semiconductor element having electrodes on respective bottom and top surface, a metal block located on the bottom side of the semiconductor element, disposed between and in contact with the bottom electrode and the metal block of the semiconductor device, an element fixed layer having conductivity, and the bottom electrode side lead which conducts the bottom surface electrode of the semiconductor element, covering the upper surface electrode side lead conduction with the upper surface electrode of the semiconductor element, and the metal block, and a semiconductor device, further a bottom electrode and a sealing resin for sealing protruding side lead and the upper electrode side lead, the bottom electrode side lead, by being secured in contact with the element fixing layer, is electrically connected to the bottom electrode of the semiconductor element and it is characterized in that.
【0018】 [0018]
この構成により、ヒートシンクの役割を果たす金属ブロックとパワー半導体素子とが導電性接着剤またはろう材からなる素子固着層によって接着または接合される。 This configuration is adhered or joined by elements sticking layer and serves metal block and the power semiconductor element of the heat sink is made of a conductive adhesive or brazing material. したがって、 パワー半導体素子で発熱した熱は、リードフレームや熱伝導率の低い絶縁層を介することなく、熱容量の大きい金属ブロックに伝達されので、 パワー半導体素子から金属ブロックに至る経路の熱抵抗を低減できるとともに、金属ブロックの熱容量によって急激な温度上昇が抑制され、信頼性が向上する。 Therefore, heat generated by the power semiconductor device, without going through the low dielectric layer with a lead frame or the thermal conductivity, than is transferred to a large metal block heat capacity, reduce the thermal resistance of the path from the power semiconductor element in a metal block it is possible, rapid temperature rise by the heat capacity of the metal block is suppressed, and the reliability is improved. このため、熱伝導率の高い高価な封止樹脂を用いることなく、 パワー半導体素子の昇温の程度が大幅に抑制される。 Therefore, without using a high expensive sealing resin thermal conductivity, degree of Atsushi Nobori of the power semiconductor element is greatly suppressed. この結果、良好な経済性を維持したまま、容量を拡大した小型の半導体装置を提供することが可能となる。 As a result, while maintaining a good economy, it is possible to provide a compact semiconductor device in which enlarged capacity. 上記の構成では、 パワー半導体素子は素子固着層によって金属ブロックに固定されるので、 パワー半導体素子の機械的な固定も強固に行なわれ、かつ底面電極側力リードの底面電極への導通も容易に実現することができる。 In the above configuration, since the power semiconductor element is fixed to the metal block by the element fixing layer, mechanical fixing of the power semiconductor element is also carried out firmly, and also continuity of the bottom electrode of the bottom electrode side power leads easily it can be realized. 素子固着層を構成する材料としては、はんだ等のろう材や、銀ペースト等の導電性接着剤が挙げられるが、とくにこれらに限定されるものではなく、導電性がよく、熱伝導率が高く、固着強度が強いものであればどのような材料でもよい。 The material constituting the element fixed layer, and a brazing material such as solder, but electrically conductive adhesive such as silver paste and the like, but the invention is not particularly limited to, electrically conductive well, has high thermal conductivity it may be any material as long as adhesion strength is strong.
【0019】 [0019]
なお、上面電極と上面電極側リードとの接続は、金属細線を超音波圧接によって固相接合する方法が一般的であるが、これに限定するものではなく、金属細線や金属板または金属板を所望の形状に加工したリードフレームを、導電性接着剤やろう材で固着する方法など、何によって接合されてもよい。 The connection between the upper electrode and the upper electrode side lead is a method of solid phase bonding metal wires by ultrasonic pressure is generally not limited thereto, a thin metal wire or a metal plate or a metal plate the lead frame processed into a desired shape, such as a method of fixing with a conductive adhesive bastard material, may be joined by many. 以後の説明においても、上面電極と上面電極側リードとの接続についてとくに限定していない場合は、同様である。 Also in the following description, if not specifically limited for connection between the upper electrode and the upper electrode side lead it is the same.
【0022】 [0022]
上記本発明の半導体装置では、たとえば、平面的に見て、金属ブロックの領域がパワー半導体素子の領域より大きいことが望ましい The semiconductor device of the present invention, for example, in plan view, the area of the metal block is preferably larger than the area of the power semiconductor device.
【0023】 [0023]
この構成によれば、熱伝導率の高い素子固着層を経てパワー半導体素子から金属ブロックに熱が伝達され、金属ブロックで熱の伝達経路が広がり、伝熱面積が拡大されて底部の絶縁層に伝わる。 According to this configuration, through a high element fixed layer thermal conductivity is heat transfer from the power semiconductor element in a metal block, the heat transfer path is spread by a metal block, the insulating layer is enlarged heat transfer area bottom transmitted. このため、従来と同じ熱伝導率を有する封止樹脂を使用し、従来と同じ絶縁層の厚さを用いても、絶縁層の熱抵抗は従来よりも低減されるので、熱の放散性能は大幅に向上する。 Therefore, using a sealing resin having the same thermal conductivity as the conventional, even with the thickness of the conventional same insulating layer, the heat resistance of the insulating layer is reduced smaller than that of the conventional heat dissipation performance of greatly improved.
【0024】 [0024]
また、絶縁層を厚くしても、従来と同等またはそれ以上の放熱性能を維持でき、かつ絶縁層を形成する部分への封止樹脂の充填が容易になり、リードフレームに1次モールドを形成しなくても絶縁層の信頼性を確保することができる。 Further, even when the thickness of the insulating layer, conventional can be maintained equal to or higher heat radiation performance, and facilitates the filling of the sealing resin into portions forming an insulating layer, forming a first molded to the lead frame also it is possible to ensure the reliability of the insulating layer without.
【0035】 [0035]
本発明の半導体装置では、底面および上面のそれぞれに電極を有するパワー半導体素子と、パワー半導体素子の底面側に位置する金属ブロックと、パワー半導体素子の底面電極と金属ブロックとの間に接して配置された、導電性を有する素子固着層と、パワー半導体素子の底面電極と導通する底面電極側リードと、パワー半導体素子の上面電極と導通する上面電極側リードと、金属ブロックと、パワー半導体素子とを覆い、さらに底面電極側リードおよび上面電極側リードを突き出させて封止する封止樹脂とを備える。 In the semiconductor device of the present invention, disposed in contact between the power semiconductor device having an electrode on each of the bottom and top surface, a metal block located on the bottom side of the power semiconductor element, the bottom electrode and the metal block of the power semiconductor element is an element fixed layer having conductivity, and the bottom electrode side lead conduction with the bottom electrode of the power semiconductor element, and the upper electrode side lead to conduction with the upper surface electrode of the power semiconductor element, a metal block, and the power semiconductor element the cover, and a sealing resin for sealing by further protruding the bottom electrode side lead and the upper electrode side lead. そして、底面電極側リードが、素子固着層に接して固着されることにより、半導体素子の底面電極と導通している Then, the bottom electrode side lead, by being secured in contact with the element fixing layer, is electrically connected to the bottom electrode of the semiconductor element.
【0036】 [0036]
この構成により、ろう材または導電性接着剤の供給を1回で完了することができ、かつ金属ブロックを介することなく、パワー素子の底面電極と底面電極側リードとを導通させることができる。 By this configuration, it is possible to complete the supply of the brazing material or conductive adhesive once, and without using a metal block, it is possible to conduct the bottom electrode and the bottom electrode side lead of the power device.
【0037】 [0037]
上記本発明の半導体装置では、底面および上面のそれぞれに電極を有する複数のパワー半導体素子と、パワー半導体素子の底面側に位置する複数の金属ブロックと、パワー半導体素子の底面電極と金属ブロックとの間に接して配置された、導電性を有する複数の素子固着層と、パワー半導体素子の底面電極と導通する複数の底面電極側リードと、パワー半導体素子の上面電極と導通する複数の上面電極側リードと、金属ブロックとパワー半導体素子とを覆い、さらに底面電極側リードおよび上面電極側リードを突き出させて封止する封止樹脂とを備える半導体装置である。 The semiconductor device of the present invention, the plurality of power semiconductor device having an electrode on each of the bottom and top surface, a plurality of metal blocks located on the bottom side of the power semiconductor element, the bottom electrode and the metal block of the power semiconductor element disposed in contact between the plurality of elements fixed layer having conductivity, a plurality of bottom electrode side lead conduction with the bottom electrode of the power semiconductor device, a plurality of upper electrode side which conduct the upper surface electrode of the power semiconductor element covering the lead, and a metal block and the power semiconductor element, a semiconductor device and a sealing resin for sealing by further protruding the bottom electrode side lead and the upper electrode side lead. この半導体装置では、複数の底面電極側リードは、それぞれ少なくとも1つのパワー半導体素子の底面電極と導通し、複数の上面電極側リードは、それぞれ少なくとも1つのパワー半導体素子の上面電極と導通し、複数の金属ブロックは、それぞれ少なくとも1つのパワー半導体素子の底面電極に素子固着層によって固着され、複数の金属ブロックが互いに、封止樹脂を間に挟んで離れている。 In this semiconductor device, a plurality of bottom electrode side lead, respectively electrically connected to the bottom electrode of the at least one power semiconductor element, a plurality of upper electrode side lead are respectively conducted to the upper surface electrode of the at least one power semiconductor element, a plurality the metal block is secured by an element fixed layer on the bottom electrode of the at least one power semiconductor element, respectively, a plurality of metal blocks to each other, separated in between the sealing resin. そして、底面電極側リードが、素子固着層に接して固着されることにより、半導体素子の底面電極と導通している Then, the bottom electrode side lead, by being secured in contact with the element fixing layer, is electrically connected to the bottom electrode of the semiconductor element.
【0038】 [0038]
この構成により、 特に、ろう材または導電性接着剤の供給を1回で完了することができ、かつ金属ブロックを介することなく、パワー素子の底面電極と底面電極側リードとを導通させることができる。 This configuration, in particular, it is possible to complete the supply of the brazing material or conductive adhesive once, and without using a metal block, it is possible to conduct the bottom electrode and the bottom electrode side lead of the power device .
【0058】 [0058]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
次に、図面を用いて本発明の実施の形態について説明する。 It will now be described embodiments of the present invention with reference to the drawings.
【0059】 [0059]
(実施の形態1) (Embodiment 1)
図1は、本発明の実施の形態1における半導体装置を示す断面図である。 Figure 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention. 図1において、パワー半導体素子21は、導電性の素子固着層23を介して金属ブロック26によって支えられている。 In Figure 1, the power semiconductor element 21 is supported by the metal block 26 via a conductive element fixed layer 23. 素子固着層23を構成する材料としては、はんだ等のろう材や、銀ペースト等の導電性接着剤が挙げられるが、とくにこれらに限定されるものではなく、導電性がよく、熱伝導率が高く、固着強度が強いものであればどのような材料でもよい。 The material constituting the element fixed layer 23, and a brazing material such as solder, but electrically conductive adhesive such as silver paste and the like, but the invention is not particularly limited to, electrically conductive well, thermal conductivity high, it may be any material as long as adhesion strength is strong. 薄金属板からなる底面電極側リード30は、導電性のリード固着部31によって金属ブロック26に固着されている。 Bottom electrode side lead 30 made of a thin metal plate is secured to the metal block 26 by a lead fixing portion 31 of the conductive. このため、パワー半導体素子21の底面電極を形成する底面と、底面電極側リード30との導通が確保されている。 Therefore, a bottom surface forming a bottom electrode of the power semiconductor element 21, the conduction between the bottom electrode side lead 30 is secured. 金属ブロック26も、とうぜん、導電性の素子固着層23に接するので底面の電極と導通する。 Metal block 26, of course, be conducted to the bottom surface of the electrode because contact with the conductive element fixed layer 23. しかし、金属ブロック26は、封止樹脂24によって周りを取り囲まれ、上面電極側リード29との間には絶縁層28が、また金属ブロックの底部には絶縁層25が配置されるので、他の部分と金属ブロックとが短絡することはない。 However, the metal block 26 is surrounded around the seal resin 24, since between the upper electrode side lead 29 insulating layer 28, also at the bottom of the metal block is arranged an insulating layer 25, the other never the part and the metal block are short-circuited. これらの絶縁層25,28は、十分な絶縁耐圧が得られる厚さを保ちながら、なるべく薄い絶縁層となるように封止樹脂によって構成されている。 These insulating layers 25 and 28, while maintaining the thickness of a sufficient withstand voltage is obtained, which is constituted by a sealing resin so as to be as thin as possible insulating layer. パワー半導体素子21の上面電極と上面電極側リード29との間は、金属細線22によって配線される。 Between the upper electrode and the upper electrode side lead 29 of the power semiconductor element 21 is wired by a metal thin wire 22.
【0060】 [0060]
本実施の形態によれば、発熱体であるパワー半導体素子21は、金属ブロック26に、導電性の素子固着層23を介して固着されている。 According to this embodiment, the power semiconductor element 21 is a heating element, the metal block 26 is fixed through the conductive element fixed layer 23. このため、従来のように熱伝導率の低い封止樹脂24の層を通ることなく、パワー半導体素子から熱伝導率の高い素子固着層23を経て金属ブロックへ熱が伝導する。 Therefore, without passing through the conventional layers of low sealing resin 24 having thermal conductivity as, heat is conducted to the metal block from the power semiconductor device via a high element fixed layer 23 thermal conductivity. したがって、単位時間あたり多くの熱量が金属ブロックに流入し、かつ金属ブロックで熱流が広がり、伝熱面積が拡大されて底部の絶縁層25に伝熱される。 Therefore, large amount of heat per unit time flows into the metal block, and heat flow spreads in a metal block, the heat transfer area is transferring heat to the insulating layer 25 of expanded bottom. このため、従来と同じ熱伝導率の封止樹脂を使用し、従来と同じ絶縁層厚さを設けても、絶縁層25の熱抵抗は、パワー半導体素子の下に配置されていた従来の場合に比較して低減される。 Therefore, by using the sealing resin of the same thermal conductivity as the conventional, be provided the same insulating layer thickness as the conventional, thermal resistance of the insulating layer 25, the conventional case were arranged beneath the power semiconductor element It is reduced compared to. この結果、熱伝導率の高い高価な封止樹脂を使用することなく、優れた経済性を維持したまま放熱特性が向上した半導体装置を得ることが可能となる。 As a result, without using a high expensive sealing resin thermal conductivity, it is possible to obtain a semiconductor device with improved heat dissipation characteristics while maintaining excellent economy.
【0061】 [0061]
パワー半導体素子21の発熱量は、通電電流の大きさに比例するので、定格容量を超える電流を流すとパワー半導体素子が許容温度範囲を超えて過熱し、最終的には破壊にいたる。 Calorific value of the power semiconductor element 21 is proportional to the magnitude of the applied current, overheat beyond the power semiconductor element is allowable temperature range when a current flows exceeding the rated capacity, eventually leading to breakdown. しかし、本実施の形態の半導体装置では、放熱特性が向上するため、許容温度範囲でより大電流を流すことができる。 However, in the semiconductor device of this embodiment, in order to improve the heat dissipation characteristics can flow larger current allowable temperature range. この結果、上記の本発明の実施の形態により、小型で大容量の半導体装置を安価に得ることが可能になる。 As a result, the embodiment of the present invention described above, it is possible to obtain an inexpensive semiconductor device of a small size and large capacity.
【0062】 [0062]
また、本実施の形態では、パワー半導体素子と金属ブロックとの固着工程と、底面電極側リードと金属ブロックとの固着工程とを分けることができる。 Further, in this embodiment, it can be divided and fixing step of the power semiconductor element and the metal block, and a fixing step between the bottom electrode side lead and the metal block. たとえば、パワー半導体素子と金属ブロックとを融点の高いろう材で固着したのち、底面電極側リードと金属ブロックとを融点の低いろう材または硬化温度の低い導電性接着剤で固着することができる。 For example, after fixing the power semiconductor element and the metal block with a high melting point brazing material, it is possible to fix the bottom electrode side lead and the metal block a low melting point brazing material or low conductive adhesive having a curing temperature. このため、先に固着したパワー半導体素子と金属ブロックとの固着部を再溶融させることなく底面電極側リードと金属ブロックとを固着することができる。 Therefore, it is possible to fix the bottom electrode side lead and the metal block without remelting the fixing portion of the power semiconductor element and the metal block fixed to the first. したがって、固着工程を分けても高度の信頼性を有する固着部を得ることが可能になる。 Therefore, it is possible to be divided a fixing step to obtain a fixing unit having a high degree of reliability.
【0063】 [0063]
(実施の形態2) (Embodiment 2)
図2は、本発明の実施の形態2における半導体装置を示す断面図である。 Figure 2 is a sectional view showing a semiconductor device according to a second embodiment of the present invention. 本実施の形態では、実施の形態1(図1)の半導体装置の金属ブロック26に溝32を設けた点に特徴がある。 In the present embodiment, it is characterized in that a groove 32 in the metal block 26 of the semiconductor device of Embodiment 1 (FIG. 1). 溝32は、平面的に見て、底面電極側リード30と、パワー半導体素子21との間に、両者を分けるように配置される。 Groove 32, in plan view, the bottom electrode side lead 30, between the power semiconductor element 21 is arranged to divide the two. その他の構造は、実施の形態1の半導体装置の構造と同じである。 Other structure is the same as the structure of the semiconductor device of the first embodiment.
【0064】 [0064]
本実施の形態によれば、パワー半導体素子21と金属ブロック26とを固着する素子固着層23と、底面電極側リード30と金属ブロック26とを固着するリード固着部31とが、混合することを防止することができる。 According to this embodiment, the element fixing layer 23 for fixing the power semiconductor element 21 and the metal block 26, that the lead fixing portion 31 for fixing the bottom electrode side lead 30 and the metal block 26, mix it is possible to prevent. 素子固着層23およびリード固着部31は、ともにろう材または導電性接着剤等によって構成されるが、これら材料を、素子固着層とリード固着部とに応じて使い分ける場合がある。 Element pinned layer 23 and the lead fixing portion 31, both composed of a brazing material or a conductive adhesive or the like, these materials, sometimes used depending on the element fixing layer and the lead fixing portion. このような場合、両方の材料が混合することは好ましくないが、上記のように、溝32を設けることにより、上記の混合は防止される。 In such a case, it is not preferable that both materials are mixed, as described above, by providing the groove 32, the mixing of the above is prevented. なお、素子固着層23およびリード固着部31の間に設ける溝の代わりに、山脈状の突起を設けてもよい。 Instead of the groove provided between the element fixed layer 23 and the lead fixing portion 31 may be provided with a mountain range-like projections.
【0065】 [0065]
(実施の形態3) (Embodiment 3)
図3は、本発明の実施の形態3における半導体装置を示す断面図である。 Figure 3 is a sectional view showing a semiconductor device according to a third embodiment of the present invention. 図3において、パワー半導体素子21は、素子固着層23を形成しているろう材や導電性接着剤などを介して金属ブロック26に固着されている。 3, the power semiconductor element 21 is fixed to the metal block 26 via a brazing material or a conductive adhesive which forms the element fixing layer 23. 薄金属板からなる底面電極側リード30は、素子固着層23と一体化しているリード固着部31に挿入され固着されている。 Bottom electrode side lead 30 made of a thin metal plate is fastened is inserted in the lead fixing portion 31 which is integral with the element fixed layer 23. このため、金属ブロックを介さずにパワー半導体素子21の底面電極と、底面側リード30との導通が確保されている。 Thus, the bottom electrode of the power semiconductor element 21 without passing through the metal block, conduction between the bottom-side lead 30 is secured. 金属ブロック26も、素子固着層23およびリード固着部31と接するので底面電極と導通する。 Metal block 26 also conducts the bottom electrode since contact with the element fixed layer 23 and the lead fixing portion 31. しかし、金属ブロック26は、封止樹脂24によって周りを取り囲まれ、上面電極側リード29との間には絶縁層28が、また金属ブロックの底部には絶縁層25が配置される。 However, the metal block 26 is surrounded around the seal resin 24, is formed between the upper electrode side lead 29 insulating layer 28, also at the bottom of the metal block is arranged an insulating layer 25. このため、他の部分と金属ブロックとが短絡することはない。 Therefore, the other portions and the metal blocks will not be short-circuited. これらの絶縁層25,28は、十分な絶縁耐圧が得られる厚さを保ちながら、なるべく薄い絶縁層となるように構成する。 These insulating layers 25 and 28, while maintaining the thickness of a sufficient withstand voltage is obtained, configured to be as thin as possible insulating layer. パワー半導体素子21の上面の電極の間、およびその電極と内部リード36との間は、金属細線22によって配線される。 Between the upper electrode of the power semiconductor element 21, and between the electrode and the inner leads 36 are wired by a metal thin wire 22.
【0066】 [0066]
本実施の形態によれば、優れた放熱特性を得たうえで、金属ブロックにパワー半導体素子および底面電極側リードを固着する固着層を同じ種類の材料で構成して、パワー半導体素子および底面電極側リードを同じタイミングで固着することができる。 According to this embodiment, after obtaining an excellent heat radiation characteristics, it constitutes a fixing layer for fixing the power semiconductor element and bottom electrode side lead to the metal block of the same type of material, the power semiconductor element and bottom electrode it is possible to fix the side lead at the same timing. このため、より経済性に優れた半導体装置を提供することが可能となる。 Therefore, it is possible to provide a semiconductor device having excellent more economical.
【0067】 [0067]
本実施の形態の変形例として、図4に示す半導体装置をあげることができる。 As a modification of this embodiment, it is possible to increase the semiconductor device shown in FIG. 図4の半導体装置では、パワー半導体素子と、底面電極側リードとが固着層23に同じ平面上で接して固着しているので、構造が簡明である。 In the semiconductor device of FIG. 4, a power semiconductor device, since the bottom electrode side lead are fixed in contact on the same plane pinned layer 23, it is straightforward structure. このため、図3の半導体装置と同じ利点を確保したうえで、製造工程を容易化できるので、さらに経済性に優れた半導体装置を提供することが可能となる。 Therefore, while ensuring the same advantages as the semiconductor device of FIG. 3, because the manufacturing process can be facilitated, it is possible to further provide a semiconductor device having excellent economical efficiency.
【0068】 [0068]
(実施の形態4) (Embodiment 4)
図5(a)は、本発明の実施の形態4における半導体装置の平面図であり、図5(b)は、図5(a)におけるA-A断面図である。 5 (a) is a plan view of the semiconductor device in the fourth embodiment of the present invention, FIG. 5 (b) is an A-A sectional view in FIGS. 5 (a). 本実施の形態における半導体装置では、2つのパワー半導体素子が配置されている。 In the semiconductor device of the present embodiment, two power semiconductor element is disposed. パワー半導体素子のそれぞれの下方に配置された金属ブロック26が互いに分れて、その間に絶縁材である封止樹脂が充填されている。 Metal block 26 which are each disposed below the power semiconductor device is divided from one another, the sealing resin is filled as an insulating material between them. 本実施の形態におけるパワー半導体素子は、実施の形態1と同じような独立した内部構成が複数あり、それらが一体的に封止されている。 The power semiconductor device of the present embodiment, there are a plurality of internal structure similar to independent in the first embodiment, they are sealed together.
【0069】 [0069]
本実施の形態によれば、複数のパワー半導体素子を組み合わせて配線し、所望の回路を構成して一括に樹脂封止うることができる。 According to this embodiment, and the wiring by combining a plurality of power semiconductor devices, it is possible that may resin sealing collectively constitute a desired circuit. このため、優れた経済性を維持し、小型で高性能の半導体装置を提供することができる。 Therefore, it is possible to maintain excellent economic efficiency, to provide a high-performance semiconductor device with a small size. たとえば、6個のパワー半導体素子と制御用ICとをリードフレームと金属細線とにより配線して、直流―交流変換回路を構成し、一括して樹脂封止することにより、経済性に優れた小型の電力変換装置を実現することができる。 Small constitute an AC conversion circuit, by the resin sealing collectively, with excellent economy - for example, a control IC and six power semiconductor elements and wiring by the lead frame and the metal thin wire, DC it is possible to realize a power conversion apparatus. さらに、直流―交流変換回路に限定されず、さまざまな用途の半導体装置を提供することが可能になる。 Furthermore, DC - not limited to AC converter, it is possible to provide a semiconductor device for various applications. また、配置されるパワー半導体素子は2つに限定されず、2以上の複数のパワー半導体素子を配置することができる。 The power semiconductor elements arranged is not limited to two, it is possible to place two or more of the plurality of power semiconductor devices.
【0070】 [0070]
(実施の形態5) (Embodiment 5)
図6は、本発明の実施の形態5における半導体装置の断面図である。 Figure 6 is a cross-sectional view of a semiconductor device according to a fifth embodiment of the present invention. 本実施の形態における半導体装置では、2つのパワー半導体素子が多段に接続され、パワー半導体素子のそれぞれの下方に配置された金属ブロック26が互いに分れて、その間に絶縁材である封止樹脂が充填されている。 In the semiconductor device of the present embodiment, two power semiconductor elements connected in multiple stages, the metal block 26, which is respectively disposed under the power semiconductor device is divided from one another, the sealing resin which is an insulating material between them It is filled. 2つのパワー半導体素子の前段のパワー半導体素子の上面電極側リードに相当する箇所に、接続リード40が配置され、その接続リード40が、後段のパワー半導体素子の底面電極側リードとしてリード固着部31に接続されている。 The portion corresponding to the upper electrode side lead of the previous stage of the power semiconductor element of the two power semiconductor devices, the connection leads 40 are arranged, the connecting lead 40, the lead fixing portion as the bottom electrode side lead of the subsequent stage of the power semiconductor element 31 It is connected to the. 多段接続されるパワー半導体素子の数は2個に限られず、より多くの数のパワー半導体素子を用い、より大きな増幅を行なうことができる。 The number of power semiconductor elements connected in multiple stages is not limited to two, using a greater number of power semiconductor devices, it is possible to perform a greater amplification.
【0071】 [0071]
本実施の形態によれば、複数のパワー半導体素子を組み合わせて配線し、所望の回路を構成して一括に樹脂封止うることができる。 According to this embodiment, and the wiring by combining a plurality of power semiconductor devices, it is possible that may resin sealing collectively constitute a desired circuit. このため、優れた経済性を維持し、小型で高性能の半導体装置を提供することができる。 Therefore, it is possible to maintain excellent economic efficiency, to provide a high-performance semiconductor device with a small size. たとえば、6個のパワー半導体素子と制御用ICとをリードフレームと金属細線とにより配線して、直流―交流変換回路を構成し、一括して樹脂封止することにより、経済性に優れた小型の電力変換装置を実現することができる。 Small constitute an AC conversion circuit, by the resin sealing collectively, with excellent economy - for example, a control IC and six power semiconductor elements and wiring by the lead frame and the metal thin wire, DC it is possible to realize a power conversion apparatus. さらに、直流―交流変換回路に限定されず、さまざまな用途の半導体装置を提供することが可能になる。 Furthermore, DC - not limited to AC converter, it is possible to provide a semiconductor device for various applications.
【0072】 [0072]
(実施の形態6) (Embodiment 6)
図7は、本発明の実施の形態6における半導体装置の断面図である。 Figure 7 is a cross-sectional view of a semiconductor device in a sixth embodiment of the present invention. 本実施の形態の半導体装置では、底面電極側リード30が下方に突出部34を有し、その突出部34が金属ブロック36に固相接合または超音波圧接されている。 In the semiconductor device of the present embodiment has a bottom electrode side lead 30 is a protrusion 34 downward, the projecting portion 34 is a solid phase bonding or ultrasonic pressure to the metal block 36. したがって、底面電極側リードの突出部34と金属ブロック36との接合部33は、超音波圧接部または溶接部によって構成される。 Thus, the junction 33 of the projecting portion 34 and the metal block 36 of the bottom electrode side lead is constituted by ultrasonic press-contact portion or welded portion. この結果、短時間の処理工程によって、導通を確保でき、高い強度を有する接合部を確実に得ることが可能になる。 As a result, by brief treatment step, conduct can be ensured, it is possible to reliably obtain the joint having a high strength.
【0073】 [0073]
(実施の形態7) (Embodiment 7)
図8は、本発明の実施の形態7における半導体装置の断面図である。 Figure 8 is a cross-sectional view of a semiconductor device in the seventh embodiment of the present invention. 本実施の形態における半導体装置11では、金属ブロックの下側に位置する絶縁層25が、封止樹脂とは異なる材料で形成されている。 In the semiconductor device 11 of the present embodiment, the insulating layer 25 positioned on the lower side of the metal block is formed of a different material than the sealing resin. 実施の形態3の半導体装置(図3)では、上述のように、従来と同じ熱伝導率を有する封止樹脂を使用し、従来と同じ厚さを設けても、絶縁層25における熱抵抗は、従来の配置における絶縁層よりも低減され放熱特性が向上する。 In the semiconductor device of the third embodiment (FIG. 3), as described above, using a sealing resin having the same thermal conductivity as the conventional, it is provided with a same thickness as the prior art, the thermal resistance of the insulating layer 25 , than the insulating layer in the conventional arrangement is reduced to improve the heat dissipation characteristics.
【0074】 [0074]
しかし、この絶縁層を従来の封止樹脂よりも高い熱伝導率を有する絶縁層とするほうが放熱特性が向上することは、言うまでもない。 However, it is needless to say that better to the insulating layer and the insulating layer having a higher thermal conductivity than the conventional sealing resin is improved heat dissipation characteristics. 本実施の形態では、金属ブロック26の下面以外は、熱伝導率を考慮せず、安価な封止樹脂を用い、放熱経路となる金属ブロックの下側の部分は、熱伝導率の高い材料とする。 In the present embodiment, other than the lower surface of the metal block 26, without considering the thermal conductivity, using an inexpensive sealing resin, the lower portion of the metal block serving as the heat radiation path, a high thermal conductivity material to.
【0075】 [0075]
このため、本実施の形態では、熱伝導率の高い高価な樹脂の使用量を最小限に押さえたうえで、放熱特性をさらに向上させることができる。 Therefore, in this embodiment, the amount of high expensive resin thermal conductivity after having minimized, it is possible to further improve the heat dissipation characteristics. この結果、経済性と放熱特性に優れた小型で大容量の半導体装置を提供することが可能となる。 As a result, it is possible to provide a semiconductor device having a large capacity with excellent small heat dissipation characteristics economy.
【0076】 [0076]
(実施の形態8) (Embodiment 8)
図9は、本発明の実施の形態8における半導体装置を示す断面図である。 Figure 9 is a sectional view showing a semiconductor device according to an eighth embodiment of the present invention. 本実施の形態では、金属ブロック26は直方体または立方体である。 In this embodiment, the metal block 26 is a rectangular parallelepiped or a cube. 底面電極側リード30が沈め加工されることにより、沈め加工によって下方に突き出した突出部34が形成されている。 By the bottom electrode side lead 30 is processed submerged protrusion 34 protruding downward by submerged machining is formed. 底面電極側リード30はこの突出部34において、リード固着部が一体化された素子固着層31に接して固着されている。 In the protruding portion 34 the bottom electrode side lead 30 is fixed in contact with the element layer 31 of the lead fixing portion are integrated. この突出部34を設けることにより、金属ブロックが接触してはならない底面電極側リード30との間の間隔を大きくとり、絶縁層28の厚さを大きくすることができる。 By providing the projecting portion 34, the distance between the bottom electrode side lead 30 of the metal block is not in contact made large, it is possible to increase the thickness of the insulating layer 28. また、上面電極側リード29も、底面電極側リードとは独立に、金属ブロックとの間の間隔を大きくとることができる。 The upper surface electrode side lead 29 can also be taken independently of the bottom electrode side lead, increasing the spacing between the metal blocks.
【0077】 [0077]
金属ブロック26は、鍛造加工または切削加工により形状を整える必要がある。 Metal block 26, it is necessary to adjust the shape by forging or cutting. しかし、鍛造加工は、形状について制約が多く、複雑な形状を加工するためには、複数の金型を必要とするなど、形状が複雑になると加工コストが増大する。 However, forging, restrictions on the shape number, for machining complex shapes, such as requiring multiple molds, shaped to increase the processing cost becomes complicated. 一方、切削加工によっても、複雑な形状の金属ブロックを製造するには、長い加工時間を要するので、やはり加工コストが増大する。 On the other hand, by cutting, to produce a metal block of complex shape, it takes a long processing time, also the processing cost is increased.
【0078】 [0078]
一方、本実施の形態では、金属ブロック26を単純な直方体とし、加工コストが安価な曲げ加工によってリードフレーム30の接合部31を下方に突き出るように曲げて沈め加工を施す。 On the other hand, in this embodiment, the metal block 26 is a simple rectangular parallelepiped, working cost is to perform submerged bent to protrude the junction 31 of the lead frame 30 downward processed by inexpensive bending. このため、接触してはならない底面電極側リード30と金属ブロック26との間に間隔をとり、この間隔に封止樹脂を充填して絶縁層28を形成することができる。 Therefore, contact with taking apart between the bottom electrode side lead 30 and the metal block 26 must, it is possible to form the insulating layer 28 by filling a sealing resin into the gap.
【0079】 [0079]
本発明の実施の形態によれば、金属ブロックを簡単な形状にしたうえで、加工コストが安い曲げ加工により、底面電極側リード30を下方に突き出るように曲げて、沈め加工を施すことにより、絶縁性を確保することができる。 According to the embodiment of the present invention, after the metal block in simple shape, the bending is low manufacturing cost, bent to protrude a bottom electrode side lead 30 downward, by performing submerged machining, it is possible to ensure insulation.
【0080】 [0080]
(実施の形態9) (Embodiment 9)
図10は、本発明の実施の形態9における半導体装置の断面図であり、図11は、その半導体装置の組み立て中の斜視図を示す。 Figure 10 is a cross-sectional view of a semiconductor device according to the ninth embodiment of the present invention, FIG 11 shows a perspective view during assembly of the semiconductor device. 本実施の形態では、金属ブロック26の上端部に設けられた突出部27が、底面電極側リード30に設けられた嵌入部の孔36に嵌め入れられている。 In this embodiment, the projecting portion 27 provided on the upper end portion of the metal block 26 is fitted into the hole 36 of the fitting portion provided on the bottom electrode side lead 30. このため、パワー半導体素子21は、底面電極側リード30と金属ブロック26とに、ろう材23によって固着される。 Therefore, the power semiconductor element 21 and to the bottom electrode side lead 30 and the metal block 26 is fixed by brazing material 23. この構造により、パワー半導体素子の底面電極と、底面電極側リードと、金属ブロックの接合部とは、互いに電気的に導通され、かつ固定される。 With this structure, the bottom electrode of the power semiconductor element, and the bottom electrode side lead and the junction of the metal block are electrically connected to each other and secured.
【0081】 [0081]
上記の本実施の形態では、パワー半導体素子が、底面電極側リード30および突出部27の両方にろう材で接合される場合について説明した。 In the present embodiment described above, the power semiconductor element has been described for the case to be joined by the brazing material on both the bottom electrode side lead 30 and the projection 27. このような場合と異なり、底面電極側リードの孔36よりも突出部をわずかに大きくし、嵌入部を圧入構造とすることにより、ろう材23をもちいることなく嵌入部の電気的な接続と機械的な固定とを実現することができる。 Unlike such a case, slightly larger protrusions than the hole 36 of the bottom electrode side lead, by the fitting portion and the press-fitting structures, the electrical connection without fitting portion By using the brazing material 23 it can be achieved with mechanical fastening. この場合、パワー半導体素子21が突出部27にのみ接続されていても、上記の実施の形態と同様な効果を得られるほか、パワー半導体素子21の下側に突出部と孔36の接触部がないので、長期にわたって高い信頼度を得ることができる。 In this case, even if the power semiconductor element 21 is connected only to the protruding portion 27, in addition to obtain the same effect as the above embodiment, the contact portion of the projection and the hole 36 on the lower side of the power semiconductor element 21 is since there can be obtained a high reliability for a long time.
【0082】 [0082]
(実施の形態10) (Embodiment 10)
図12は、本発明の実施の形態10における半導体装置の断面図であり、図13はその半導体装置の製造途中の主要部を示す斜視図である。 Figure 12 is a cross-sectional view of a semiconductor device according to the tenth embodiment of the present invention, FIG 13 is a perspective view showing a main part of a process of producing a the semiconductor device. 本実施の形態では、突出部27の側面に、凹部である突出方向に延びる溝43を設ける。 In this embodiment, the side surface of the projection 27, provided with a groove 43 extending in the protruding direction is concave. 突出部27と嵌入部の孔36とを嵌め合わせたときに、溝43が隙間となり、この隙間にろう材が充填され、さらにろう材は接合部31の底面に回り込み、底面電極側リード30と金属ブロック26との間の充填層37が形成される。 When fitted to the hole 36 of the fitting portion and the projecting portion 27, groove 43 becomes a gap, the gap brazing material is filled, further brazing material wraparound to the bottom surface of the joint portion 31, and the bottom electrode side lead 30 filling layer 37 between the metal block 26 is formed.
【0083】 [0083]
本実施の形態によれば、ろう材23によってパワー半導体素子から金属ブロックにいたる伝熱経路の伝熱面積が大きくなり、放熱特性を向上させることができる。 According to this embodiment, the heat transfer area of ​​the heat transfer path from the power semiconductor element to the metal block is increased by the brazing material 23, thereby improving the heat dissipation characteristics.
【0084】 [0084]
(実施の形態11) (Embodiment 11)
図14は、本発明の実施の形態11における半導体装置の断面図であり、図15は、製造途中の半導体装置の主要部の斜視図である。 Figure 14 is a cross-sectional view of a semiconductor device in the embodiment 11 of the present invention, FIG 15 is a perspective view of a main part during manufacturing of the semiconductor device. 本実施の形態の半導体装置11では、突出部27の断面形状を略四角形とし、コーナー部に面取り35を設けたことに特徴がある。 In the semiconductor device 11 of this embodiment, the cross-sectional shape of the protruding portion 27 is substantially square, is characterized in that a chamfer 35 is provided at the corner. 突出部27と孔36とを嵌め合わせたとき、面取り部が隙間が生じる。 When fitted to the projecting portion 27 and the hole 36, the chamfered portion is caused a gap. ろう材を用いたとき、この隙間にろう材が流入し、さらに底面側に回り込み、底面電極側リード30と金属ブロック26との間の充填層37を形成する。 When using a brazing material, the brazing material flows into the gap, further sneak on the bottom side, to form the filling layer 37 between the bottom electrode side lead 30 and the metal block 26.
【0085】 [0085]
本実施の形態によれば、ろう材の充填層37により伝熱面積を大きく確保できるので、放熱特性を向上させることができる。 According to this embodiment, since the heat transfer area can be largely ensured by the filling layer 37 of the brazing material, thereby improving the heat dissipation characteristics. また、突出部27の断面が略4角形であり、孔36よりも突出部27の外形をわずかに大きくし、嵌入部の構成を圧入構造とすることにより、コーナー部が最も圧入しにくくなる。 Also, the cross section of the protruding portion 27 is substantially quadrangular, slightly increasing the outer shape of the protruding portion 27 than the hole 36, by the structure of the fitting portion and the press-fitting structures, it is difficult to press-fit the corner portion most. 本実施の形態によれば、コーナー部が面取りされているので、圧入を容易に行なうことができる。 According to this embodiment, since the corner portion is chamfered, it is possible to easily press-fit.
【0086】 [0086]
(実施の形態12) (Embodiment 12)
図16は、本発明の実施の形態13における半導体装置を示す断面図である。 Figure 16 is a sectional view showing a semiconductor device in Embodiment 13 of the present invention. 本実施の形態における半導体装置では、突出部27を孔36よりもわずかに小さくすることにより、嵌合部に隙間ができるように構成する。 In the semiconductor device of the present embodiment, by slightly smaller than the hole 36 of the protruding portion 27, configured to allow a gap in the fitting portion. この隙間にパワー半導体素子21を接合するためのろう材が流入し、さらに接合部31の底面側に流出し、底面電極側リード30と金属ブロック26との間の充填層37を形成する。 Brazing material flows for bonding the power semiconductor element 21 into the gap, and further flows out to the bottom side of the joint portion 31 to form the filling layer 37 between the bottom electrode side lead 30 and the metal block 26.
【0087】 [0087]
本実施の形態によれば、ろう材23によって伝熱面積を確実に確保することができ、放熱特性を向上させることができる。 According to this embodiment, it is possible to reliably secure a heat transfer area by the brazing material 23, thereby improving the heat dissipation characteristics. また、突出部27の周囲が連続して隙間を形成するので、ろう材23が流入しやすく、底面電極側リード30と金属ブロック26との間に充填層37を確実に形成することができる。 Further, since the periphery of the protruding portion 27 to form a gap in succession, it is possible to braze material 23 tends to flow, to reliably form the filling layer 37 between the bottom electrode side lead 30 and the metal block 26. また、ろう材による接合面積が大きいので、電気的接続が確実となり、かつ機械的な固定強度も向上する。 Further, since the bonding area by the brazing material is large, the electrical connection is ensured, and also improved mechanical fixing strength.
【0088】 [0088]
上記において、本発明の実施の形態について説明を行なったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。 In the above, although been explained embodiments of the present invention, the embodiment of the present invention disclosed above are mere examples, the scope of the present invention is not limited to these embodiments. 本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。 The scope of the present invention is shown by the claims, is intended further to include all modifications within the meaning and scope equivalent to the description of the appended claims.
【0089】 [0089]
【発明の効果】 【Effect of the invention】
本発明の半導体装置によれば、熱伝導率の高い高価な封止樹脂を用いることなく、優れた経済性を維持したうえで、放熱性に優れた小型で大容量の半導体装置を得ることができる。 According to the semiconductor device of the present invention, without using a high thermal conductivity expensive sealing resin, in terms of maintaining a good economical efficiency, it is possible to obtain a semiconductor device having a large capacity with excellent small heat dissipation it can. また、複数のパワー半導体素子とそれぞれに付随する金属ブロックを配置することにより、直流-交流変換器など高機能の放熱性に優れた半導体装置を実現することができる。 Further, by disposing the metal block associated with each a plurality of power semiconductor devices, a DC - it is possible to realize a semiconductor device with excellent heat radiation of the AC converter, such as highly functional.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】 本発明の実施の形態1における半導体装置を示す断面図である。 It is a sectional view showing a semiconductor device according to a first embodiment of the present invention; FIG.
【図2】 本発明の実施の形態2における半導体装置を示す断面図である。 It is a sectional view showing a semiconductor device according to a second embodiment of the invention; FIG.
【図3】 本発明の実施の形態3における半導体装置を示す断面図である。 It is a sectional view showing a semiconductor device in FIG. 3 a third embodiment of the present invention.
【図4】 本発明の実施の形態3における変形例を示す半導体装置の断面図である。 It is a cross-sectional view of a semiconductor device showing a modification of the third embodiment of the present invention; FIG.
【図5】 本発明の実施の形態4における半導体装置を示す図である。 5 is a diagram showing a semiconductor device according to a fourth embodiment of the present invention. (a)は、本発明の実施の形態4における半導体装置の平面図であり、(b)は、(a)におけるA-A断面図である。 (A) is a plan view of the semiconductor device in the fourth embodiment of the present invention, (b) is an A-A sectional view in (a).
【図6】 本発明の実施の形態5における半導体装置を示す断面図である。 It is a sectional view showing a semiconductor device according to a fifth embodiment of the present invention; FIG.
【図7】 本発明の実施の形態6における半導体装置を示す断面図である。 7 is a sectional view showing a semiconductor device according to a sixth embodiment of the present invention.
【図8】 本発明の実施の形態7における半導体装置を示す断面図である。 8 is a sectional view showing a semiconductor device according to a seventh embodiment of the present invention.
【図9】 本発明の実施の形態8における半導体装置を示す断面図である。 It is a sectional view showing a semiconductor device according to the eighth embodiment of the present invention; FIG.
【図10】 本発明の実施の形態9における半導体装置を示す断面図である。 Is a sectional view showing a semiconductor device in an embodiment 9 of the present invention; FIG.
【図11】 図10の半導体装置の製造途中の主要部を示す斜視図である。 11 is a perspective view showing a main part of a process of producing a semiconductor device in FIG 10.
【図12】 本発明の実施の形態10における半導体装置を示す断面図である。 It is a sectional view showing a semiconductor device according to the tenth embodiment of the present invention; FIG.
【図13】 図12の半導体装置の製造途中の主要部を示す斜視図である。 13 is a perspective view showing a main part of a process of producing a semiconductor device in FIG 12.
【図14】 本発明の実施の形態11における半導体装置を示す断面図である。 14 is a cross-sectional view showing a semiconductor device in Embodiment 11 of the present invention.
【図15】 図14の半導体装置の製造途中の主要部を示す斜視図である。 15 is a perspective view showing a main part of a process of producing a semiconductor device in FIG 14.
【図16】 本発明の実施の形態12における半導体装置を示す断面図である。 It is a sectional view showing a semiconductor device of the twelfth embodiment of Figure 16 the present invention.
【図17】 従来の半導体装置を示す断面図である。 17 is a sectional view showing a conventional semiconductor device.
【図18】 従来の他の半導体装置を示す平面図である。 18 is a plan view showing another conventional semiconductor device.
【図19】 図18に示す半導体装置の断面図である。 19 is a cross-sectional view of the semiconductor device shown in FIG. 18.
【符号の説明】 DESCRIPTION OF SYMBOLS
11 半導体装置、21 パワー半導体素子、22 金属細線、23 素子固着層(ろう材、導電性接着剤など)、24 封止樹脂、25 金属ブロック底面側の絶縁層、26 金属ブロック、27 金属ブロックの突出部、28 金属ブロック上面側の絶縁層、29 上面電極側リード、30 底面電極側リード、31 リード固着部、32 溝、33 固相接合部(溶接部、超音波圧接部)、34 突出部、35 面取り部、36 孔(嵌入部)、37 底面電極側リードと金属ブロックとの間の充填層、40 接続リード、43 凹部(溝部)。 11 semiconductor device, 21 power semiconductor element, 22 thin metal wire, 23 element fixing layer (brazing material, conductive adhesive, etc.), 24 sealing resin 25 metal block bottom insulating layer, 26 a metal block, the 27 metal block protrusions 28 metal block upper surface of the insulating layer, 29 upper electrode side lead, 30 bottom electrode side lead 31 lead fixing portion, 32 groove, 33 the solid-state joining portion (welded portion, ultrasonic press-contact portion), 34 protrusion , 35 chamfer 36 holes (fitting portion) 37 filling layer between the bottom electrode side lead and the metal block 40 connection leads, 43 recess (groove).

Claims (3)

  1. 底面および上面のそれぞれに電極を有する半導体素子と、 A semiconductor element having electrodes on respective bottom and top surface,
    前記半導体素子の底面側に位置する金属ブロックと、 A metal block located on the bottom side of the semiconductor element,
    前記半導体素子の底面電極と前記金属ブロックとの間に接して配置された、導電性を有する素子固着層と、 An element fixed layer having the arranged conductive contact between the bottom electrode and the metal block of the semiconductor device,
    前記半導体素子の底面電極と導通する底面電極側リードと、 And the bottom electrode side lead which conducts the bottom surface electrode of said semiconductor element,
    前記半導体素子の上面電極と導通する上面電極側リードと、 A top electrode side lead conduction with the upper surface electrode of the semiconductor element,
    前記金属ブロックと、前記半導体素子とを覆い、さらに前記底面電極側リードおよび前記上面電極側リードを突き出させて封止する封止樹脂とを備え、 And the metal block, the cover and a semiconductor device, and a sealing resin for sealing by further protrude the bottom electrode side lead and the upper electrode side lead,
    前記底面電極側リードが、前記素子固着層に接して固着されることにより、前記半導体素子の底面電極と導通している、半導体装置。 The bottom surface electrode side lead, by being secured in contact with the element fixing layer, is electrically connected to the bottom electrode of the semiconductor element, the semiconductor device.
  2. 底面および上面のそれぞれに電極を有する複数の半導体素子と、 A plurality of semiconductor elements having electrodes on each of the bottom and top,
    前記半導体素子の底面側に位置する複数の金属ブロックと、 A plurality of metal blocks located on the bottom side of the semiconductor element,
    前記半導体素子の底面電極と前記金属ブロックとの間に接して配置された、導電性を有する複数の素子固着層と、 A plurality of elements fixed layer having the arranged conductive contact between the bottom electrode and the metal block of the semiconductor device,
    前記半導体素子の底面電極と導通する複数の底面電極側リードと、 A plurality of bottom electrode side lead conduction with the bottom surface electrode of said semiconductor element,
    前記半導体素子の上面電極と導通する複数の上面電極側リードと、 A plurality of upper electrode side lead to conduction with the upper surface electrode of the semiconductor element,
    前記金属ブロックと前記半導体素子とを覆い、さらに前記底面電極側リードおよび前記上面電極側リードを突き出させて封止する封止樹脂とを備える半導体装置であって、 The cover and the metal block and the semiconductor element, a further semiconductor device and a sealing resin for sealing protruding the bottom electrode side lead and the upper electrode side lead,
    前記複数の底面電極側リードは、それぞれ少なくとも1つの半導体素子の底面電極と導通し、 The plurality of bottom electrode side lead, respectively electrically connected to the bottom electrode of the at least one semiconductor element,
    前記複数の上面電極側リードは、それぞれ少なくとも1つの半導体素子の上面電極と導通し、 Wherein the plurality of upper electrode side lead are respectively conducted to the upper surface electrode of the at least one semiconductor element,
    前記複数の金属ブロックは、それぞれ少なくとも1つの半導体素子の底面電極に前記素子固着層によって固着され、 Wherein the plurality of metal blocks are fastened to the bottom electrode of the at least one semiconductor element, respectively, by the element anchoring layer,
    前記複数の金属ブロックが互いに、前記封止樹脂を間に挟んで離れており、 Wherein the plurality of metal blocks to each other, are separated in between the sealing resin,
    前記底面電極側リードが、前記素子固着層に接して固着されることにより、前記半導体素子の底面電極と導通している、半導体装置。 The bottom surface electrode side lead, by being secured in contact with the element fixing layer, is electrically connected to the bottom electrode of the semiconductor element, the semiconductor device.
  3. 平面的に見て、前記金属ブロックの領域が前記半導体素子の領域より大きい、請求項またはに記載の半導体装置。 In plan view, a larger area of the region is the semiconductor element of the metal block, the semiconductor device according to claim 1 or 2.
JP2001072414A 2001-03-14 2001-03-14 Semiconductor device Active JP4403665B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001072414A JP4403665B2 (en) 2001-03-14 2001-03-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001072414A JP4403665B2 (en) 2001-03-14 2001-03-14 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2002270736A true JP2002270736A (en) 2002-09-20
JP2002270736A5 true JP2002270736A5 (en) 2006-11-30
JP4403665B2 true JP4403665B2 (en) 2010-01-27

Family

ID=18930001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001072414A Active JP4403665B2 (en) 2001-03-14 2001-03-14 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4403665B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847311B2 (en) 2014-11-04 2017-12-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method for the semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3740116B2 (en) 2002-11-11 2006-02-01 三菱電機株式会社 Mold resin-sealed power semiconductor device and manufacturing method thereof
JP2004349347A (en) 2003-05-20 2004-12-09 Rohm Co Ltd Semiconductor device
JP4015975B2 (en) 2003-08-27 2007-11-28 三菱電機株式会社 Semiconductor device
JP2006114716A (en) * 2004-10-15 2006-04-27 Mitsubishi Electric Corp Power semiconductor device
JP4784150B2 (en) * 2004-11-10 2011-10-05 富士電機株式会社 The method of manufacturing a semiconductor device and a semiconductor device
JP5415823B2 (en) * 2008-05-16 2014-02-12 株式会社デンソー Electronic circuit device and manufacturing method thereof
JP5947537B2 (en) 2011-04-19 2016-07-06 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof
CN102522340A (en) * 2011-12-21 2012-06-27 杭州士兰集成电路有限公司 Method for installing cooling fin of high-power module
JP2013171891A (en) * 2012-02-17 2013-09-02 Toshiba Corp Semiconductor device, semiconductor module, and semiconductor module manufacturing method
JP5845336B2 (en) 2012-03-07 2016-01-20 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof
WO2015046040A1 (en) * 2013-09-27 2015-04-02 三菱電機株式会社 Crimped heat sink and power module with integrated heat sink
CN106575645A (en) * 2014-08-25 2017-04-19 瑞萨电子株式会社 Semiconductor device and electronic device
JP2017103434A (en) 2015-12-04 2017-06-08 トヨタ自動車株式会社 Semiconductor device
DE102015122259A1 (en) * 2015-12-18 2017-06-22 Infineon Technologies Austria Ag Semiconductor devices with improved thermal and electrical performance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847311B2 (en) 2014-11-04 2017-12-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method for the semiconductor device

Also Published As

Publication number Publication date Type
JP2002270736A (en) 2002-09-20 application

Similar Documents

Publication Publication Date Title
US6448645B1 (en) Semiconductor device
US5920119A (en) Power semiconductor module employing metal based molded case and screw fastening type terminals for high reliability
US5977630A (en) Plural semiconductor die housed in common package with split heat sink
US7190581B1 (en) Low thermal resistance power module assembly
US7045884B2 (en) Semiconductor device package
US6703703B2 (en) Low cost power semiconductor module without substrate
US6642576B1 (en) Power semiconductor device having layered structure of power semiconductor elements and terminal members
US20040089934A1 (en) Stacked semiconductor module and assembling method of the same
US20100007026A1 (en) Semiconductor device and method of manufacturing the same
US5767573A (en) Semiconductor device
US20090231810A1 (en) Direct dipping cooled power module and packaging
US20090302444A1 (en) Resin sealed semiconductor device and manufacturing method therefor
US20100127371A1 (en) Power semiconductor module with segmented base plate
JPH0864634A (en) Semiconductor device and production thereof
JP2004193476A (en) Semiconductor device
US20030075783A1 (en) Semiconductor device
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
JP2004208411A (en) Semiconductor module for half bridge circuit
US20060192253A1 (en) Semiconductor device, electrode member and electrode member fabrication method
JPH11204724A (en) Power module
JP2001308263A (en) Semiconductor switching module and semiconductor device using it
JPH09139461A (en) Semiconductor power module
JP2003007966A (en) Semiconductor device
US6563211B2 (en) Semiconductor device for controlling electricity
JP2002026251A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090422

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250