JP4403665B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4403665B2
JP4403665B2 JP2001072414A JP2001072414A JP4403665B2 JP 4403665 B2 JP4403665 B2 JP 4403665B2 JP 2001072414 A JP2001072414 A JP 2001072414A JP 2001072414 A JP2001072414 A JP 2001072414A JP 4403665 B2 JP4403665 B2 JP 4403665B2
Authority
JP
Japan
Prior art keywords
semiconductor element
bottom electrode
semiconductor device
metal block
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001072414A
Other languages
Japanese (ja)
Other versions
JP2002270736A (en
JP2002270736A5 (en
Inventor
享 木村
光平 村上
純司 藤野
建一 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001072414A priority Critical patent/JP4403665B2/en
Publication of JP2002270736A publication Critical patent/JP2002270736A/en
Publication of JP2002270736A5 publication Critical patent/JP2002270736A5/ja
Application granted granted Critical
Publication of JP4403665B2 publication Critical patent/JP4403665B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電力制御のために使用される半導体装置に関し、より具体的には、放熱特性に優れた半導体装置に関するものである。
【0002】
【従来の技術】
図17は、従来の電力制御用半導体装置を説明する図面である。同図によれば、パワー半導体素子121は、薄金属板からなるリードフレーム130のダイパッド部131にろう材123によって接合されている。パワー半導体素子121の電極と電極との間、およびパワー半導体素子の電極と内部リード部136との間は、金やアルミ等の金属細線122によって配線される。ダイパッド部131の下側には、封止樹脂124からなる絶縁層125を挟んでヒートシンクの役割を果たす金属ブロック126が配置される。この金属ブロック126の底面は封止樹脂124からなる絶縁層125から露出している。パワー半導体素子121以外に、制御回路を構成するための素子や回路が、リードフレーム130上に形成される場合もある。金属ブロック126とリードフレーム130のダイパッド部131との間には、封止樹脂124からなる絶縁層125が介在し、絶縁耐圧を確保している。
【0003】
半導体装置111の稼動中、リードフレーム130から流入する電流がろう材123を介してパワー半導体素子121の底部の電極に流れ込み、パワー半導体素子によって増幅等の変調を受け、パワー半導体素子の上面の電極から金属細線122を経て、内部リード部136に流れ出てゆく。ろう材123は電流を流通させるので、良導体でなければならない。上記パワー半導体素子の稼動中に、パワー半導体素子121の上面に発熱が生じ、この熱はパワー半導体素子121と、ろう材123と、ダイパッド部131と、絶縁層125と、金属ブロック126の順に伝達し、半導体装置の外部に放散される。
【0004】
リードフレーム上にパワー半導体素子と集積回路素子とをろう付けによって接合し、図17と同様の配線系統を有し、かつ金属ブロックを有するその他の従来の類似の半導体装置として、特開2000-138343号公報の従来の技術に示すものがある。
【0005】
この半導体装置では、上記のリードフレームのパワー半導体素子と集積回路素子とが搭載された面を覆うように1次モールドを形成し、さらに1次モールドを形成したリードフレームとヒートシンクとを一体的に覆うように2次モールドを形成している。
【0006】
【発明が解決しようとする課題】
上述の従来の半導体装置では、リードフレーム130と金属ブロック126との間に、封止樹脂124からなる絶縁層125が介在している。この絶縁層125は、金属と比較して熱伝導率が低い。このため、パワー半導体素子121が動作する際に生じる熱を外部に放散する量を抑止していた。
【0007】
パワー半導体素子と相違するが、半導体回路素子の過熱を防止するための半導体装置として、図18および図19に示す半導体装置がある(特開平8-78461号公報)。この半導体装置では、半導体回路素子121は導電性ペースト160により放熱板126に接着されている。この半導体装置の特徴は、リード135と放熱板126との電気的接続を遮断しながら所定値以上の熱伝導性を確保する接着剤150にある。この接着剤150によって、リード135は放熱板126に接着され固定されている。このような接着剤150を用いることにより、半導体回路素子121に発生した熱は、放熱板126を経由してリード135に伝わり、リード135から外部に放散される。
【0008】
しかしながら、上記半導体素子と異なり、本発明が対象とするパワー半導体素子は、要求される絶縁耐圧が数百ボルトから数キロボルトと非常に高く、上記半導体装置のような絶縁層では必要な絶縁耐圧を確保することができない。また、絶縁層とモールド樹脂との間で剥離が起こる可能性があり、絶縁信頼性を確保することが困難である。
【0009】
パワー半導体素子121に発生する熱の放散性を向上させるために、図17において、絶縁層125を形成している封止樹脂124を熱伝導率の高い樹脂に変えることが考えられる。しかし、熱伝導率の高い樹脂は、一般の樹脂と比較して高価であり、半導体装置の低価格化と放熱性向上とを両立させることは困難であった。
【0010】
図17に示す従来の半導体装置においては、パワー半導体素子の上面で発生した熱は、上部から下部へと順に、パワー半導体素子121、ろう材123、ダイパッド部131、絶縁層125、金属ブロック126と伝わり、それら部材において(1)式で表わされる熱抵抗(熱の流れに対する抵抗)を発生させる。ただし、R(th)は熱抵抗、Lは伝熱距離、λは熱伝導率、Aは伝熱面積である。
【0011】
R(th)=L/(λ・A) ・・・・・・・・・・・・・・(1)
熱は、一般的に、発熱源からの距離が大きくなるにしたがって広がり、伝熱面積が大きくなる。図17に示す従来の構造のように、熱伝導率の低い絶縁層125がパワー半導体素子121の近くにある場合、伝熱面積が小さい箇所に熱伝導率の低い部材があることになり、絶縁層の熱抵抗が高くなり、放熱性向上を大きく阻害していた。
【0012】
さらに、従来の半導体装置において、熱抵抗の低減をはかるためには、絶縁層厚さを小さくする、つまり(1)式で表わされる伝熱距離Lを小さくすることが望ましい。しかし、樹脂の未充填を防止し、絶縁性能を確保するためには、絶縁層の厚さを極端に薄くすることはできない。このため、所望の放熱性能を得ることができなかった。
【0013】
特開2000-138343公報の従来の技術に示す半導体装置では、1次モールドを形成したリードフレームとヒートシンクとを一体的に覆うように2次モールドを形成している。これは、1次モールドがないと、絶縁層125を形成するための空間が狭く、それ以外の空間が広くなり、封止樹脂124は広い空間から充填され、絶縁層125を形成するための空間に充填されるのでが最後になる。これによって、絶縁層125に気泡が混入したり、未充填が発生し、絶縁信頼性を確保することが困難になる。つまり、1次モールドは、絶縁層125を形成するための空間と、それ以外の空間への樹脂の充填のバランスをとるために不可欠のものである。しかし、これによって、1次モールド金型と2次モールド金型の2つの金型が必要となり、さらにモールド工程が2回必要となる。
【0014】
熱抵抗の低減をはかるもう1つの手段としては、パワー半導体素子の面積を大きくする、すなわち、(1)式の伝熱面積Aを大きくすることが考えられる。しかし、半導体装置111の大型化、パワー半導体素子121のコスト上昇という問題があった。
【0015】
放熱性が十分でない場合に生じる性能上の問題は、パワー半導体素子に所望の大きさの電流を流すことができず、容量が制限されることにある。したがって、大きな容量を確保するために、放散性を向上させることが必要である。
【0016】
そこで、本発明は、優れた経済性を確保したうえで、パワー半導体素子に生じる熱量を十分放散することができる、小型で大容量の半導体装置を提供することを目的とする。
【0017】
【課題を解決するための手段】
本発明の半導体装置は、底面および上面のそれぞれに電極を有する半導体素子と、半導体素子の底面側に位置する金属ブロックと、半導体素子の底面電極と金属ブロックとの間に接して配置された、導電性を有する素子固着層と、半導体素子の底面電極と導通する底面電極側リードと、半導体素子の上面電極と導通する上面電極側リードと、金属ブロックと、半導体素子とを覆い、さらに底面電極側リードおよび上面電極側リードを突き出させて封止する封止樹脂とを備え、底面電極側リードが、前記素子固着層に接して固着されることにより、半導体素子の底面電極と導通している、ことを特徴とするものである。
【0018】
この構成により、ヒートシンクの役割を果たす金属ブロックとパワー半導体素子とが導電性接着剤またはろう材からなる素子固着層によって接着または接合される。したがって、パワー半導体素子で発熱した熱は、リードフレームや熱伝導率の低い絶縁層を介することなく、熱容量の大きい金属ブロックに伝達されので、パワー半導体素子から金属ブロックに至る経路の熱抵抗を低減できるとともに、金属ブロックの熱容量によって急激な温度上昇が抑制され、信頼性が向上する。このため、熱伝導率の高い高価な封止樹脂を用いることなく、パワー半導体素子の昇温の程度が大幅に抑制される。この結果、良好な経済性を維持したまま、容量を拡大した小型の半導体装置を提供することが可能となる。上記の構成では、パワー半導体素子は素子固着層によって金属ブロックに固定されるので、パワー半導体素子の機械的な固定も強固に行なわれ、かつ底面電極側力リードの底面電極への導通も容易に実現することができる。素子固着層を構成する材料としては、はんだ等のろう材や、銀ペースト等の導電性接着剤が挙げられるが、とくにこれらに限定されるものではなく、導電性がよく、熱伝導率が高く、固着強度が強いものであればどのような材料でもよい。
【0019】
なお、上面電極と上面電極側リードとの接続は、金属細線を超音波圧接によって固相接合する方法が一般的であるが、これに限定するものではなく、金属細線や金属板または金属板を所望の形状に加工したリードフレームを、導電性接着剤やろう材で固着する方法など、何によって接合されてもよい。以後の説明においても、上面電極と上面電極側リードとの接続についてとくに限定していない場合は、同様である。
【0022】
上記本発明の半導体装置では、たとえば、平面的に見て、金属ブロックの領域がパワー半導体素子の領域より大きいことが望ましい
【0023】
この構成によれば、熱伝導率の高い素子固着層を経てパワー半導体素子から金属ブロックに熱が伝達され、金属ブロックで熱の伝達経路が広がり、伝熱面積が拡大されて底部の絶縁層に伝わる。このため、従来と同じ熱伝導率を有する封止樹脂を使用し、従来と同じ絶縁層の厚さを用いても、絶縁層の熱抵抗は従来よりも低減されるので、熱の放散性能は大幅に向上する。
【0024】
また、絶縁層を厚くしても、従来と同等またはそれ以上の放熱性能を維持でき、かつ絶縁層を形成する部分への封止樹脂の充填が容易になり、リードフレームに1次モールドを形成しなくても絶縁層の信頼性を確保することができる。
【0035】
本発明の半導体装置では、底面および上面のそれぞれに電極を有するパワー半導体素子と、パワー半導体素子の底面側に位置する金属ブロックと、パワー半導体素子の底面電極と金属ブロックとの間に接して配置された、導電性を有する素子固着層と、パワー半導体素子の底面電極と導通する底面電極側リードと、パワー半導体素子の上面電極と導通する上面電極側リードと、金属ブロックと、パワー半導体素子とを覆い、さらに底面電極側リードおよび上面電極側リードを突き出させて封止する封止樹脂とを備える。そして、底面電極側リードが、素子固着層に接して固着されることにより、半導体素子の底面電極と導通している
【0036】
この構成により、ろう材または導電性接着剤の供給を1回で完了することができ、かつ金属ブロックを介することなく、パワー素子の底面電極と底面電極側リードとを導通させることができる。
【0037】
上記本発明の半導体装置では、底面および上面のそれぞれに電極を有する複数のパワー半導体素子と、パワー半導体素子の底面側に位置する複数の金属ブロックと、パワー半導体素子の底面電極と金属ブロックとの間に接して配置された、導電性を有する複数の素子固着層と、パワー半導体素子の底面電極と導通する複数の底面電極側リードと、パワー半導体素子の上面電極と導通する複数の上面電極側リードと、金属ブロックとパワー半導体素子とを覆い、さらに底面電極側リードおよび上面電極側リードを突き出させて封止する封止樹脂とを備える半導体装置である。この半導体装置では、複数の底面電極側リードは、それぞれ少なくとも1つのパワー半導体素子の底面電極と導通し、複数の上面電極側リードは、それぞれ少なくとも1つのパワー半導体素子の上面電極と導通し、複数の金属ブロックは、それぞれ少なくとも1つのパワー半導体素子の底面電極に素子固着層によって固着され、複数の金属ブロックが互いに、封止樹脂を間に挟んで離れている。そして、底面電極側リードが、素子固着層に接して固着されることにより、半導体素子の底面電極と導通している
【0038】
この構成により、特に、ろう材または導電性接着剤の供給を1回で完了することができ、かつ金属ブロックを介することなく、パワー素子の底面電極と底面電極側リードとを導通させることができる。
【0058】
【発明の実施の形態】
次に、図面を用いて本発明の実施の形態について説明する。
【0059】
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置を示す断面図である。図1において、パワー半導体素子21は、導電性の素子固着層23を介して金属ブロック26によって支えられている。素子固着層23を構成する材料としては、はんだ等のろう材や、銀ペースト等の導電性接着剤が挙げられるが、とくにこれらに限定されるものではなく、導電性がよく、熱伝導率が高く、固着強度が強いものであればどのような材料でもよい。薄金属板からなる底面電極側リード30は、導電性のリード固着部31によって金属ブロック26に固着されている。このため、パワー半導体素子21の底面電極を形成する底面と、底面電極側リード30との導通が確保されている。金属ブロック26も、とうぜん、導電性の素子固着層23に接するので底面の電極と導通する。しかし、金属ブロック26は、封止樹脂24によって周りを取り囲まれ、上面電極側リード29との間には絶縁層28が、また金属ブロックの底部には絶縁層25が配置されるので、他の部分と金属ブロックとが短絡することはない。これらの絶縁層25,28は、十分な絶縁耐圧が得られる厚さを保ちながら、なるべく薄い絶縁層となるように封止樹脂によって構成されている。パワー半導体素子21の上面電極と上面電極側リード29との間は、金属細線22によって配線される。
【0060】
本実施の形態によれば、発熱体であるパワー半導体素子21は、金属ブロック26に、導電性の素子固着層23を介して固着されている。このため、従来のように熱伝導率の低い封止樹脂24の層を通ることなく、パワー半導体素子から熱伝導率の高い素子固着層23を経て金属ブロックへ熱が伝導する。したがって、単位時間あたり多くの熱量が金属ブロックに流入し、かつ金属ブロックで熱流が広がり、伝熱面積が拡大されて底部の絶縁層25に伝熱される。このため、従来と同じ熱伝導率の封止樹脂を使用し、従来と同じ絶縁層厚さを設けても、絶縁層25の熱抵抗は、パワー半導体素子の下に配置されていた従来の場合に比較して低減される。この結果、熱伝導率の高い高価な封止樹脂を使用することなく、優れた経済性を維持したまま放熱特性が向上した半導体装置を得ることが可能となる。
【0061】
パワー半導体素子21の発熱量は、通電電流の大きさに比例するので、定格容量を超える電流を流すとパワー半導体素子が許容温度範囲を超えて過熱し、最終的には破壊にいたる。しかし、本実施の形態の半導体装置では、放熱特性が向上するため、許容温度範囲でより大電流を流すことができる。この結果、上記の本発明の実施の形態により、小型で大容量の半導体装置を安価に得ることが可能になる。
【0062】
また、本実施の形態では、パワー半導体素子と金属ブロックとの固着工程と、底面電極側リードと金属ブロックとの固着工程とを分けることができる。たとえば、パワー半導体素子と金属ブロックとを融点の高いろう材で固着したのち、底面電極側リードと金属ブロックとを融点の低いろう材または硬化温度の低い導電性接着剤で固着することができる。このため、先に固着したパワー半導体素子と金属ブロックとの固着部を再溶融させることなく底面電極側リードと金属ブロックとを固着することができる。したがって、固着工程を分けても高度の信頼性を有する固着部を得ることが可能になる。
【0063】
(実施の形態2)
図2は、本発明の実施の形態2における半導体装置を示す断面図である。本実施の形態では、実施の形態1(図1)の半導体装置の金属ブロック26に溝32を設けた点に特徴がある。溝32は、平面的に見て、底面電極側リード30と、パワー半導体素子21との間に、両者を分けるように配置される。その他の構造は、実施の形態1の半導体装置の構造と同じである。
【0064】
本実施の形態によれば、パワー半導体素子21と金属ブロック26とを固着する素子固着層23と、底面電極側リード30と金属ブロック26とを固着するリード固着部31とが、混合することを防止することができる。素子固着層23およびリード固着部31は、ともにろう材または導電性接着剤等によって構成されるが、これら材料を、素子固着層とリード固着部とに応じて使い分ける場合がある。このような場合、両方の材料が混合することは好ましくないが、上記のように、溝32を設けることにより、上記の混合は防止される。なお、素子固着層23およびリード固着部31の間に設ける溝の代わりに、山脈状の突起を設けてもよい。
【0065】
(実施の形態3)
図3は、本発明の実施の形態3における半導体装置を示す断面図である。図3において、パワー半導体素子21は、素子固着層23を形成しているろう材や導電性接着剤などを介して金属ブロック26に固着されている。薄金属板からなる底面電極側リード30は、素子固着層23と一体化しているリード固着部31に挿入され固着されている。このため、金属ブロックを介さずにパワー半導体素子21の底面電極と、底面側リード30との導通が確保されている。金属ブロック26も、素子固着層23およびリード固着部31と接するので底面電極と導通する。しかし、金属ブロック26は、封止樹脂24によって周りを取り囲まれ、上面電極側リード29との間には絶縁層28が、また金属ブロックの底部には絶縁層25が配置される。このため、他の部分と金属ブロックとが短絡することはない。これらの絶縁層25,28は、十分な絶縁耐圧が得られる厚さを保ちながら、なるべく薄い絶縁層となるように構成する。パワー半導体素子21の上面の電極の間、およびその電極と内部リード36との間は、金属細線22によって配線される。
【0066】
本実施の形態によれば、優れた放熱特性を得たうえで、金属ブロックにパワー半導体素子および底面電極側リードを固着する固着層を同じ種類の材料で構成して、パワー半導体素子および底面電極側リードを同じタイミングで固着することができる。このため、より経済性に優れた半導体装置を提供することが可能となる。
【0067】
本実施の形態の変形例として、図4に示す半導体装置をあげることができる。図4の半導体装置では、パワー半導体素子と、底面電極側リードとが固着層23に同じ平面上で接して固着しているので、構造が簡明である。このため、図3の半導体装置と同じ利点を確保したうえで、製造工程を容易化できるので、さらに経済性に優れた半導体装置を提供することが可能となる。
【0068】
(実施の形態4)
図5(a)は、本発明の実施の形態4における半導体装置の平面図であり、図5(b)は、図5(a)におけるA-A断面図である。本実施の形態における半導体装置では、2つのパワー半導体素子が配置されている。パワー半導体素子のそれぞれの下方に配置された金属ブロック26が互いに分れて、その間に絶縁材である封止樹脂が充填されている。本実施の形態におけるパワー半導体素子は、実施の形態1と同じような独立した内部構成が複数あり、それらが一体的に封止されている。
【0069】
本実施の形態によれば、複数のパワー半導体素子を組み合わせて配線し、所望の回路を構成して一括に樹脂封止うることができる。このため、優れた経済性を維持し、小型で高性能の半導体装置を提供することができる。たとえば、6個のパワー半導体素子と制御用ICとをリードフレームと金属細線とにより配線して、直流―交流変換回路を構成し、一括して樹脂封止することにより、経済性に優れた小型の電力変換装置を実現することができる。さらに、直流―交流変換回路に限定されず、さまざまな用途の半導体装置を提供することが可能になる。また、配置されるパワー半導体素子は2つに限定されず、2以上の複数のパワー半導体素子を配置することができる。
【0070】
(実施の形態5)
図6は、本発明の実施の形態5における半導体装置の断面図である。本実施の形態における半導体装置では、2つのパワー半導体素子が多段に接続され、パワー半導体素子のそれぞれの下方に配置された金属ブロック26が互いに分れて、その間に絶縁材である封止樹脂が充填されている。2つのパワー半導体素子の前段のパワー半導体素子の上面電極側リードに相当する箇所に、接続リード40が配置され、その接続リード40が、後段のパワー半導体素子の底面電極側リードとしてリード固着部31に接続されている。多段接続されるパワー半導体素子の数は2個に限られず、より多くの数のパワー半導体素子を用い、より大きな増幅を行なうことができる。
【0071】
本実施の形態によれば、複数のパワー半導体素子を組み合わせて配線し、所望の回路を構成して一括に樹脂封止うることができる。このため、優れた経済性を維持し、小型で高性能の半導体装置を提供することができる。たとえば、6個のパワー半導体素子と制御用ICとをリードフレームと金属細線とにより配線して、直流―交流変換回路を構成し、一括して樹脂封止することにより、経済性に優れた小型の電力変換装置を実現することができる。さらに、直流―交流変換回路に限定されず、さまざまな用途の半導体装置を提供することが可能になる。
【0072】
(実施の形態6)
図7は、本発明の実施の形態6における半導体装置の断面図である。本実施の形態の半導体装置では、底面電極側リード30が下方に突出部34を有し、その突出部34が金属ブロック36に固相接合または超音波圧接されている。したがって、底面電極側リードの突出部34と金属ブロック36との接合部33は、超音波圧接部または溶接部によって構成される。この結果、短時間の処理工程によって、導通を確保でき、高い強度を有する接合部を確実に得ることが可能になる。
【0073】
(実施の形態7)
図8は、本発明の実施の形態7における半導体装置の断面図である。本実施の形態における半導体装置11では、金属ブロックの下側に位置する絶縁層25が、封止樹脂とは異なる材料で形成されている。実施の形態3の半導体装置(図3)では、上述のように、従来と同じ熱伝導率を有する封止樹脂を使用し、従来と同じ厚さを設けても、絶縁層25における熱抵抗は、従来の配置における絶縁層よりも低減され放熱特性が向上する。
【0074】
しかし、この絶縁層を従来の封止樹脂よりも高い熱伝導率を有する絶縁層とするほうが放熱特性が向上することは、言うまでもない。本実施の形態では、金属ブロック26の下面以外は、熱伝導率を考慮せず、安価な封止樹脂を用い、放熱経路となる金属ブロックの下側の部分は、熱伝導率の高い材料とする。
【0075】
このため、本実施の形態では、熱伝導率の高い高価な樹脂の使用量を最小限に押さえたうえで、放熱特性をさらに向上させることができる。この結果、経済性と放熱特性に優れた小型で大容量の半導体装置を提供することが可能となる。
【0076】
(実施の形態8)
図9は、本発明の実施の形態8における半導体装置を示す断面図である。本実施の形態では、金属ブロック26は直方体または立方体である。底面電極側リード30が沈め加工されることにより、沈め加工によって下方に突き出した突出部34が形成されている。底面電極側リード30はこの突出部34において、リード固着部が一体化された素子固着層31に接して固着されている。この突出部34を設けることにより、金属ブロックが接触してはならない底面電極側リード30との間の間隔を大きくとり、絶縁層28の厚さを大きくすることができる。また、上面電極側リード29も、底面電極側リードとは独立に、金属ブロックとの間の間隔を大きくとることができる。
【0077】
金属ブロック26は、鍛造加工または切削加工により形状を整える必要がある。しかし、鍛造加工は、形状について制約が多く、複雑な形状を加工するためには、複数の金型を必要とするなど、形状が複雑になると加工コストが増大する。一方、切削加工によっても、複雑な形状の金属ブロックを製造するには、長い加工時間を要するので、やはり加工コストが増大する。
【0078】
一方、本実施の形態では、金属ブロック26を単純な直方体とし、加工コストが安価な曲げ加工によってリードフレーム30の接合部31を下方に突き出るように曲げて沈め加工を施す。このため、接触してはならない底面電極側リード30と金属ブロック26との間に間隔をとり、この間隔に封止樹脂を充填して絶縁層28を形成することができる。
【0079】
本発明の実施の形態によれば、金属ブロックを簡単な形状にしたうえで、加工コストが安い曲げ加工により、底面電極側リード30を下方に突き出るように曲げて、沈め加工を施すことにより、絶縁性を確保することができる。
【0080】
(実施の形態9)
図10は、本発明の実施の形態9における半導体装置の断面図であり、図11は、その半導体装置の組み立て中の斜視図を示す。本実施の形態では、金属ブロック26の上端部に設けられた突出部27が、底面電極側リード30に設けられた嵌入部の孔36に嵌め入れられている。このため、パワー半導体素子21は、底面電極側リード30と金属ブロック26とに、ろう材23によって固着される。この構造により、パワー半導体素子の底面電極と、底面電極側リードと、金属ブロックの接合部とは、互いに電気的に導通され、かつ固定される。
【0081】
上記の本実施の形態では、パワー半導体素子が、底面電極側リード30および突出部27の両方にろう材で接合される場合について説明した。このような場合と異なり、底面電極側リードの孔36よりも突出部をわずかに大きくし、嵌入部を圧入構造とすることにより、ろう材23をもちいることなく嵌入部の電気的な接続と機械的な固定とを実現することができる。この場合、パワー半導体素子21が突出部27にのみ接続されていても、上記の実施の形態と同様な効果を得られるほか、パワー半導体素子21の下側に突出部と孔36の接触部がないので、長期にわたって高い信頼度を得ることができる。
【0082】
(実施の形態10)
図12は、本発明の実施の形態10における半導体装置の断面図であり、図13はその半導体装置の製造途中の主要部を示す斜視図である。本実施の形態では、突出部27の側面に、凹部である突出方向に延びる溝43を設ける。突出部27と嵌入部の孔36とを嵌め合わせたときに、溝43が隙間となり、この隙間にろう材が充填され、さらにろう材は接合部31の底面に回り込み、底面電極側リード30と金属ブロック26との間の充填層37が形成される。
【0083】
本実施の形態によれば、ろう材23によってパワー半導体素子から金属ブロックにいたる伝熱経路の伝熱面積が大きくなり、放熱特性を向上させることができる。
【0084】
(実施の形態11)
図14は、本発明の実施の形態11における半導体装置の断面図であり、図15は、製造途中の半導体装置の主要部の斜視図である。本実施の形態の半導体装置11では、突出部27の断面形状を略四角形とし、コーナー部に面取り35を設けたことに特徴がある。突出部27と孔36とを嵌め合わせたとき、面取り部が隙間が生じる。ろう材を用いたとき、この隙間にろう材が流入し、さらに底面側に回り込み、底面電極側リード30と金属ブロック26との間の充填層37を形成する。
【0085】
本実施の形態によれば、ろう材の充填層37により伝熱面積を大きく確保できるので、放熱特性を向上させることができる。また、突出部27の断面が略4角形であり、孔36よりも突出部27の外形をわずかに大きくし、嵌入部の構成を圧入構造とすることにより、コーナー部が最も圧入しにくくなる。本実施の形態によれば、コーナー部が面取りされているので、圧入を容易に行なうことができる。
【0086】
(実施の形態12)
図16は、本発明の実施の形態13における半導体装置を示す断面図である。本実施の形態における半導体装置では、突出部27を孔36よりもわずかに小さくすることにより、嵌合部に隙間ができるように構成する。この隙間にパワー半導体素子21を接合するためのろう材が流入し、さらに接合部31の底面側に流出し、底面電極側リード30と金属ブロック26との間の充填層37を形成する。
【0087】
本実施の形態によれば、ろう材23によって伝熱面積を確実に確保することができ、放熱特性を向上させることができる。また、突出部27の周囲が連続して隙間を形成するので、ろう材23が流入しやすく、底面電極側リード30と金属ブロック26との間に充填層37を確実に形成することができる。また、ろう材による接合面積が大きいので、電気的接続が確実となり、かつ機械的な固定強度も向上する。
【0088】
上記において、本発明の実施の形態について説明を行なったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【0089】
【発明の効果】
本発明の半導体装置によれば、熱伝導率の高い高価な封止樹脂を用いることなく、優れた経済性を維持したうえで、放熱性に優れた小型で大容量の半導体装置を得ることができる。また、複数のパワー半導体素子とそれぞれに付随する金属ブロックを配置することにより、直流-交流変換器など高機能の放熱性に優れた半導体装置を実現することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における半導体装置を示す断面図である。
【図2】 本発明の実施の形態2における半導体装置を示す断面図である。
【図3】 本発明の実施の形態3における半導体装置を示す断面図である。
【図4】 本発明の実施の形態3における変形例を示す半導体装置の断面図である。
【図5】 本発明の実施の形態4における半導体装置を示す図である。(a)は、本発明の実施の形態4における半導体装置の平面図であり、(b)は、(a)におけるA-A断面図である。
【図6】 本発明の実施の形態5における半導体装置を示す断面図である。
【図7】 本発明の実施の形態6における半導体装置を示す断面図である。
【図8】 本発明の実施の形態7における半導体装置を示す断面図である。
【図9】 本発明の実施の形態8における半導体装置を示す断面図である。
【図10】 本発明の実施の形態9における半導体装置を示す断面図である。
【図11】 図10の半導体装置の製造途中の主要部を示す斜視図である。
【図12】 本発明の実施の形態10における半導体装置を示す断面図である。
【図13】 図12の半導体装置の製造途中の主要部を示す斜視図である。
【図14】 本発明の実施の形態11における半導体装置を示す断面図である。
【図15】 図14の半導体装置の製造途中の主要部を示す斜視図である。
【図16】 本発明の実施の形態12における半導体装置を示す断面図である。
【図17】 従来の半導体装置を示す断面図である。
【図18】 従来の他の半導体装置を示す平面図である。
【図19】 図18に示す半導体装置の断面図である。
【符号の説明】
11 半導体装置、21 パワー半導体素子、22 金属細線、23 素子固着層(ろう材、導電性接着剤など)、24 封止樹脂、25 金属ブロック底面側の絶縁層、26 金属ブロック、27 金属ブロックの突出部、28 金属ブロック上面側の絶縁層、29 上面電極側リード、30 底面電極側リード、31 リード固着部、32 溝、33 固相接合部(溶接部、超音波圧接部)、34 突出部、35 面取り部、36 孔(嵌入部)、37 底面電極側リードと金属ブロックとの間の充填層、40 接続リード、43 凹部(溝部)。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device used for power control, and more specifically to a semiconductor device having excellent heat dissipation characteristics.
[0002]
[Prior art]
FIG. 17 illustrates a conventional power control semiconductor device. According to the figure, the power semiconductor element 121 is joined to a die pad portion 131 of a lead frame 130 made of a thin metal plate by a brazing material 123. Wiring between the electrodes of the power semiconductor element 121 and between the electrodes of the power semiconductor element 121 and the internal lead portion 136 is performed by a thin metal wire 122 such as gold or aluminum. A metal block 126 serving as a heat sink is disposed below the die pad portion 131 with an insulating layer 125 made of a sealing resin 124 interposed therebetween. The bottom surface of the metal block 126 is exposed from the insulating layer 125 made of the sealing resin 124. In addition to the power semiconductor element 121, an element or a circuit for forming a control circuit may be formed on the lead frame 130. An insulating layer 125 made of a sealing resin 124 is interposed between the metal block 126 and the die pad portion 131 of the lead frame 130 to ensure a withstand voltage.
[0003]
During the operation of the semiconductor device 111, the current flowing from the lead frame 130 flows into the bottom electrode of the power semiconductor element 121 through the brazing material 123, undergoes modulation such as amplification by the power semiconductor element, and the electrode on the top surface of the power semiconductor element And flows through the fine metal wire 122 to the internal lead part 136. Since the brazing material 123 allows current to flow, it must be a good conductor. During operation of the power semiconductor element, heat is generated on the upper surface of the power semiconductor element 121, and this heat is transmitted in the order of the power semiconductor element 121, the brazing material 123, the die pad portion 131, the insulating layer 125, and the metal block 126. And diffused outside the semiconductor device.
[0004]
Japanese Patent Application Laid-Open No. 2000-138343 discloses another conventional semiconductor device in which a power semiconductor element and an integrated circuit element are joined on a lead frame by brazing, have a wiring system similar to that shown in FIG. There is what is shown in the prior art of the publication.
[0005]
In this semiconductor device, a primary mold is formed so as to cover the surface of the lead frame on which the power semiconductor element and the integrated circuit element are mounted, and the lead frame on which the primary mold is formed and the heat sink are integrally formed. A secondary mold is formed to cover.
[0006]
[Problems to be solved by the invention]
In the conventional semiconductor device described above, the insulating layer 125 made of the sealing resin 124 is interposed between the lead frame 130 and the metal block 126. This insulating layer 125 has a lower thermal conductivity than a metal. For this reason, the quantity which dissipates the heat which arises when the power semiconductor element 121 operates outside is controlled.
[0007]
Although different from a power semiconductor element, there is a semiconductor device shown in FIGS. 18 and 19 as a semiconductor device for preventing overheating of a semiconductor circuit element (Japanese Patent Laid-Open No. 8-78461). In this semiconductor device, the semiconductor circuit element 121 is bonded to the heat sink 126 with a conductive paste 160. This semiconductor device is characterized by an adhesive 150 that ensures a thermal conductivity of a predetermined value or more while blocking the electrical connection between the lead 135 and the heat sink 126. The lead 135 is bonded and fixed to the heat sink 126 by the adhesive 150. By using such an adhesive 150, heat generated in the semiconductor circuit element 121 is transmitted to the lead 135 via the heat radiating plate 126 and is dissipated to the outside from the lead 135.
[0008]
However, unlike the above semiconductor element, the power semiconductor element targeted by the present invention has a very high required withstand voltage of several hundred volts to several kilovolts, and an insulation layer such as the above semiconductor device has a required withstand voltage. It cannot be secured. In addition, peeling may occur between the insulating layer and the mold resin, and it is difficult to ensure insulation reliability.
[0009]
In order to improve the dissipation of heat generated in the power semiconductor element 121, in FIG. 17, it is conceivable to change the sealing resin 124 forming the insulating layer 125 to a resin having high thermal conductivity. However, a resin having a high thermal conductivity is more expensive than a general resin, and it has been difficult to achieve both a reduction in the price of a semiconductor device and an improvement in heat dissipation.
[0010]
In the conventional semiconductor device shown in FIG. 17, the heat generated on the upper surface of the power semiconductor element is, in order from the upper part to the lower part, the power semiconductor element 121, the brazing material 123, the die pad part 131, the insulating layer 125, and the metal block 126. The heat resistance (resistance to the flow of heat) expressed by the equation (1) is generated in these members. Here, R (th) is the thermal resistance, L is the heat transfer distance, λ is the thermal conductivity, and A is the heat transfer area.
[0011]
R (th) = L / (λ · A) (1)
Generally, heat spreads as the distance from the heat source increases, and the heat transfer area increases. When the insulating layer 125 with low thermal conductivity is near the power semiconductor element 121 as in the conventional structure shown in FIG. 17, there is a member with low thermal conductivity at a location where the heat transfer area is small. The thermal resistance of the layer was increased, greatly hindering improvement in heat dissipation.
[0012]
Further, in the conventional semiconductor device, in order to reduce the thermal resistance, it is desirable to reduce the thickness of the insulating layer, that is, to reduce the heat transfer distance L expressed by the equation (1). However, the thickness of the insulating layer cannot be made extremely thin in order to prevent unfilling of the resin and ensure the insulating performance. For this reason, the desired heat dissipation performance could not be obtained.
[0013]
In the semiconductor device shown in the prior art of Japanese Patent Laid-Open No. 2000-138343, the secondary mold is formed so as to integrally cover the lead frame on which the primary mold is formed and the heat sink. If there is no primary mold, the space for forming the insulating layer 125 is narrow, the other space is widened, and the sealing resin 124 is filled from a wide space and the space for forming the insulating layer 125 is formed. It will be the last because it is filled. As a result, bubbles are mixed in the insulating layer 125 or unfilled, and it is difficult to ensure insulation reliability. That is, the primary mold is indispensable for balancing the space for forming the insulating layer 125 and the filling of the resin into other spaces. However, this requires two molds, a primary mold and a secondary mold, and further requires two molding steps.
[0014]
As another means for reducing the thermal resistance, it is conceivable to increase the area of the power semiconductor element, that is, to increase the heat transfer area A in the equation (1). However, there are problems that the size of the semiconductor device 111 is increased and the cost of the power semiconductor element 121 is increased.
[0015]
A performance problem that arises when heat dissipation is not sufficient is that a current of a desired magnitude cannot be passed through the power semiconductor element, limiting the capacity. Therefore, in order to ensure a large capacity, it is necessary to improve the dispersibility.
[0016]
SUMMARY OF THE INVENTION An object of the present invention is to provide a small-sized and large-capacity semiconductor device that can sufficiently dissipate the amount of heat generated in a power semiconductor element while ensuring excellent economic efficiency.
[0017]
[Means for Solving the Problems]
  The semiconductor device of the present invention is disposed in contact with a semiconductor element having electrodes on each of the bottom surface and the top surface, a metal block located on the bottom surface side of the semiconductor element, and a bottom electrode and the metal block of the semiconductor element. Covering the element fixing layer having conductivity, the bottom electrode side lead conducting with the bottom electrode of the semiconductor element, the top electrode side lead conducting with the top electrode of the semiconductor element, the metal block, and the semiconductor element, and further the bottom electrode A sealing resin that protrudes and seals the side lead and the top electrode side lead, and the bottom electrode side lead is in contact with and fixed to the element fixing layer, thereby being electrically connected to the bottom electrode of the semiconductor element. It is characterized by that.
[0018]
  With this configuration, a metal block that acts as a heat sink andpowerThe semiconductor element is bonded or bonded by an element fixing layer made of a conductive adhesive or a brazing material. Therefore,powerSince the heat generated in the semiconductor element is transferred to the metal block having a large heat capacity without going through the lead frame or the insulating layer having low thermal conductivity,powerThe thermal resistance of the path from the semiconductor element to the metal block can be reduced, and a rapid temperature rise is suppressed by the heat capacity of the metal block, thereby improving the reliability. For this reason, without using expensive sealing resin with high thermal conductivity,powerThe degree of temperature rise of the semiconductor element is greatly suppressed. As a result, it is possible to provide a small semiconductor device with an increased capacity while maintaining good economic efficiency. In the above configuration,powerSince the semiconductor element is fixed to the metal block by the element fixing layer,powerThe semiconductor element is mechanically fixed firmly, and the conduction of the bottom electrode side force lead to the bottom electrode can be easily realized. Examples of the material constituting the element fixing layer include soldering materials such as solder and conductive adhesives such as silver paste. However, the material is not particularly limited to these, and has good conductivity and high thermal conductivity. Any material may be used as long as it has a high fixing strength.
[0019]
The connection between the upper surface electrode and the upper surface electrode side lead is generally a method of solid-phase bonding of a fine metal wire by ultrasonic pressure welding, but is not limited to this, and the fine metal wire, the metal plate, or the metal plate is not limited thereto. The lead frame processed into a desired shape may be joined by any method such as a method of fixing with a conductive adhesive or a brazing material. In the following description, the same applies to the case where the connection between the upper surface electrode and the upper surface electrode side lead is not particularly limited.
[0022]
  In the semiconductor device of the present invention, for example, it is desirable that the metal block region is larger than the power semiconductor device region in plan view..
[0023]
  According to this configuration, through the element fixing layer having high thermal conductivity.powerHeat is transferred from the semiconductor element to the metal block, the heat transfer path is expanded by the metal block, the heat transfer area is expanded, and the heat is transferred to the insulating layer at the bottom. For this reason, even if the sealing resin having the same thermal conductivity as the conventional one is used and the same insulating layer thickness as the conventional one is used, the thermal resistance of the insulating layer is reduced as compared with the conventional one. Greatly improved.
[0024]
In addition, even if the insulating layer is made thicker, heat dissipation performance equivalent to or higher than that of the conventional one can be maintained, and it becomes easy to fill the portion where the insulating layer is formed with sealing resin, and a primary mold is formed on the lead frame. Even if not, the reliability of the insulating layer can be ensured.
[0035]
  In the semiconductor device of the present invention, the power semiconductor element having electrodes on the bottom surface and the top surface, the metal block located on the bottom surface side of the power semiconductor element, and the bottom surface electrode and the metal block of the power semiconductor element are disposed in contact with each other. A conductive element fixing layer, a bottom electrode-side lead conducting to the bottom electrode of the power semiconductor element, a top electrode-side lead conducting to the top electrode of the power semiconductor element, a metal block, and a power semiconductor element And a sealing resin for protruding and sealing the bottom electrode side lead and the top electrode side lead. The bottom electrode-side lead is in contact with the element fixing layer and fixed, thereby being electrically connected to the bottom electrode of the semiconductor element..
[0036]
With this configuration, the supply of the brazing material or the conductive adhesive can be completed in one time, and the bottom electrode of the power element and the bottom electrode-side lead can be conducted without using a metal block.
[0037]
  In the semiconductor device of the present invention, a plurality of power semiconductor elements each having an electrode on each of the bottom surface and the top surface, a plurality of metal blocks positioned on the bottom surface side of the power semiconductor element, and a bottom electrode and a metal block of the power semiconductor element A plurality of element fixing layers having conductivity, a plurality of bottom electrode side leads that conduct to the bottom electrode of the power semiconductor element, and a plurality of top electrode sides that conduct to the top electrode of the power semiconductor element, disposed in contact with each other The semiconductor device includes a lead, a sealing resin that covers the metal block and the power semiconductor element, and further seals the bottom electrode side lead and the top electrode side lead by protruding. In this semiconductor device, each of the plurality of bottom electrode-side leads is electrically connected to the bottom electrode of at least one power semiconductor element, and each of the plurality of top electrode-side leads is electrically connected to the top electrode of at least one power semiconductor element. Each of the metal blocks is fixed to the bottom electrode of at least one power semiconductor element by an element fixing layer, and the plurality of metal blocks are separated from each other with a sealing resin in between. The bottom electrode-side lead is in contact with the element fixing layer and fixed, thereby being electrically connected to the bottom electrode of the semiconductor element..
[0038]
  With this configuration,In particular, the supply of the brazing material or the conductive adhesive can be completed in one time, and the bottom electrode of the power element and the bottom electrode side lead are made conductive without using a metal block.be able to.
[0058]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
[0059]
(Embodiment 1)
FIG. 1 is a sectional view showing a semiconductor device according to the first embodiment of the present invention. In FIG. 1, the power semiconductor element 21 is supported by a metal block 26 via a conductive element fixing layer 23. Examples of the material constituting the element fixing layer 23 include solder materials such as solder and conductive adhesives such as silver paste. However, the material is not particularly limited to these, and has good conductivity and thermal conductivity. Any material may be used as long as it is high and has a high fixing strength. The bottom electrode side lead 30 made of a thin metal plate is fixed to the metal block 26 by a conductive lead fixing portion 31. Therefore, conduction between the bottom surface forming the bottom electrode of the power semiconductor element 21 and the bottom electrode side lead 30 is ensured. Since the metal block 26 is also in contact with the conductive element fixing layer 23, it is electrically connected to the bottom electrode. However, the metal block 26 is surrounded by the sealing resin 24, and the insulating layer 28 is disposed between the upper electrode side lead 29 and the insulating layer 25 is disposed at the bottom of the metal block. There is no short circuit between the part and the metal block. These insulating layers 25 and 28 are made of a sealing resin so as to be as thin as possible while maintaining a thickness with which a sufficient withstand voltage can be obtained. The upper surface electrode of the power semiconductor element 21 and the upper surface electrode side lead 29 are wired by a thin metal wire 22.
[0060]
According to the present embodiment, the power semiconductor element 21 that is a heating element is fixed to the metal block 26 via the conductive element fixing layer 23. Therefore, heat is conducted from the power semiconductor element to the metal block through the element fixing layer 23 having a high thermal conductivity without passing through the sealing resin 24 layer having a low thermal conductivity as in the prior art. Therefore, a large amount of heat per unit time flows into the metal block, the heat flow spreads in the metal block, the heat transfer area is expanded, and the heat is transferred to the insulating layer 25 at the bottom. For this reason, even when a sealing resin having the same thermal conductivity as the conventional one is used and the same insulating layer thickness as the conventional one is provided, the thermal resistance of the insulating layer 25 is arranged under the power semiconductor element. Compared to As a result, it is possible to obtain a semiconductor device having improved heat dissipation characteristics while maintaining excellent economic efficiency without using an expensive sealing resin having high thermal conductivity.
[0061]
Since the amount of heat generated by the power semiconductor element 21 is proportional to the magnitude of the energization current, when a current exceeding the rated capacity is passed, the power semiconductor element overheats beyond the allowable temperature range and eventually breaks down. However, in the semiconductor device of this embodiment, the heat dissipation characteristics are improved, so that a larger current can flow in the allowable temperature range. As a result, the above-described embodiment of the present invention makes it possible to obtain a small and large capacity semiconductor device at low cost.
[0062]
Moreover, in this Embodiment, the adhering process of a power semiconductor element and a metal block and the adhering process of a bottom face electrode side lead and a metal block can be divided. For example, after the power semiconductor element and the metal block are fixed with a brazing material having a high melting point, the bottom electrode side lead and the metal block can be fixed with a brazing material having a low melting point or a conductive adhesive having a low curing temperature. For this reason, it is possible to fix the bottom electrode side lead and the metal block without remelting the fixing portion between the power semiconductor element and the metal block that have been previously fixed. Therefore, even if the fixing process is divided, it is possible to obtain a fixing part having a high degree of reliability.
[0063]
(Embodiment 2)
FIG. 2 is a cross-sectional view showing a semiconductor device according to the second embodiment of the present invention. The present embodiment is characterized in that a groove 32 is provided in the metal block 26 of the semiconductor device of the first embodiment (FIG. 1). The groove 32 is disposed between the bottom electrode-side lead 30 and the power semiconductor element 21 so as to divide both in a plan view. Other structures are the same as those of the semiconductor device of the first embodiment.
[0064]
According to the present embodiment, the element fixing layer 23 that fixes the power semiconductor element 21 and the metal block 26 and the lead fixing portion 31 that fixes the bottom electrode side lead 30 and the metal block 26 are mixed. Can be prevented. The element fixing layer 23 and the lead fixing part 31 are both made of a brazing material, a conductive adhesive, or the like, but these materials may be used depending on the element fixing layer and the lead fixing part. In such a case, it is not preferable that both materials are mixed, but the above mixing is prevented by providing the groove 32 as described above. In place of the groove provided between the element fixing layer 23 and the lead fixing portion 31, a mountain-shaped projection may be provided.
[0065]
(Embodiment 3)
FIG. 3 is a sectional view showing a semiconductor device according to the third embodiment of the present invention. In FIG. 3, the power semiconductor element 21 is fixed to the metal block 26 via a brazing material, a conductive adhesive, or the like forming the element fixing layer 23. The bottom electrode side lead 30 made of a thin metal plate is inserted and fixed in a lead fixing portion 31 integrated with the element fixing layer 23. For this reason, conduction between the bottom electrode of the power semiconductor element 21 and the bottom-side lead 30 is ensured without using a metal block. Since the metal block 26 is also in contact with the element fixing layer 23 and the lead fixing portion 31, it is electrically connected to the bottom electrode. However, the metal block 26 is surrounded by the sealing resin 24, and the insulating layer 28 is disposed between the metal block 26 and the upper electrode side lead 29, and the insulating layer 25 is disposed at the bottom of the metal block. For this reason, another part and a metal block do not short-circuit. These insulating layers 25 and 28 are configured to be as thin as possible while maintaining a thickness with which a sufficient withstand voltage can be obtained. The metal wires 22 are wired between the electrodes on the upper surface of the power semiconductor element 21 and between the electrodes and the internal leads 36.
[0066]
According to the present embodiment, after obtaining excellent heat dissipation characteristics, the fixing layer for fixing the power semiconductor element and the bottom electrode side lead to the metal block is made of the same kind of material, and the power semiconductor element and the bottom electrode The side leads can be fixed at the same timing. For this reason, it becomes possible to provide a more economical semiconductor device.
[0067]
As a modification of this embodiment, the semiconductor device illustrated in FIG. 4 can be given. In the semiconductor device of FIG. 4, the power semiconductor element and the bottom electrode side lead are fixed in contact with and fixed to the fixing layer 23 on the same plane. For this reason, since the manufacturing process can be facilitated while ensuring the same advantages as the semiconductor device of FIG. 3, it is possible to provide a semiconductor device that is more economical.
[0068]
(Embodiment 4)
FIG. 5A is a plan view of the semiconductor device according to the fourth embodiment of the present invention, and FIG. 5B is a cross-sectional view taken along the line AA in FIG. In the semiconductor device in the present embodiment, two power semiconductor elements are arranged. The metal blocks 26 arranged below the respective power semiconductor elements are separated from each other, and a sealing resin as an insulating material is filled therebetween. The power semiconductor element in the present embodiment has a plurality of independent internal configurations similar to those in the first embodiment, and these are integrally sealed.
[0069]
According to the present embodiment, a plurality of power semiconductor elements can be combined and wired, and a desired circuit can be formed and collectively sealed with resin. Therefore, it is possible to provide a small and high performance semiconductor device while maintaining excellent economic efficiency. For example, six power semiconductor elements and a control IC are wired with a lead frame and fine metal wires to form a DC-AC conversion circuit, and the resin is encapsulated together to make a compact, highly economical. The power converter can be realized. Further, the present invention is not limited to the DC-AC conversion circuit, and it is possible to provide semiconductor devices for various uses. Further, the number of power semiconductor elements to be arranged is not limited to two, and two or more power semiconductor elements can be arranged.
[0070]
(Embodiment 5)
FIG. 6 is a cross-sectional view of the semiconductor device according to the fifth embodiment of the present invention. In the semiconductor device according to the present embodiment, two power semiconductor elements are connected in multiple stages, and metal blocks 26 arranged below the respective power semiconductor elements are separated from each other, and a sealing resin as an insulating material is interposed therebetween. Filled. The connection lead 40 is disposed at a position corresponding to the upper surface electrode side lead of the power semiconductor element in the preceding stage of the two power semiconductor elements, and the connection lead 40 serves as the bottom electrode side lead of the power semiconductor element in the subsequent stage. It is connected to the. The number of power semiconductor elements connected in multiple stages is not limited to two, and a larger amplification can be performed using a larger number of power semiconductor elements.
[0071]
According to the present embodiment, a plurality of power semiconductor elements can be combined and wired, and a desired circuit can be formed and collectively sealed with resin. Therefore, it is possible to provide a small and high performance semiconductor device while maintaining excellent economic efficiency. For example, 6 power semiconductor elements and a control IC are wired with a lead frame and fine metal wires to form a DC-AC conversion circuit, and the resin is encapsulated in a single package, making it a compact and highly economical. The power converter can be realized. Further, the present invention is not limited to the DC-AC conversion circuit, and it is possible to provide semiconductor devices for various uses.
[0072]
(Embodiment 6)
FIG. 7 is a cross-sectional view of the semiconductor device according to the sixth embodiment of the present invention. In the semiconductor device of the present embodiment, the bottom electrode-side lead 30 has a protruding portion 34 below, and the protruding portion 34 is solid-phase bonded or ultrasonically pressed to the metal block 36. Therefore, the joint portion 33 between the protruding portion 34 of the bottom electrode side lead and the metal block 36 is constituted by an ultrasonic pressure welding portion or a welding portion. As a result, conduction can be ensured by a short processing step, and a bonded portion having high strength can be reliably obtained.
[0073]
(Embodiment 7)
FIG. 8 is a cross-sectional view of the semiconductor device according to the seventh embodiment of the present invention. In the semiconductor device 11 in the present embodiment, the insulating layer 25 located on the lower side of the metal block is formed of a material different from the sealing resin. In the semiconductor device of the third embodiment (FIG. 3), as described above, even when the sealing resin having the same thermal conductivity as the conventional one is used and the same thickness as the conventional one is provided, the thermal resistance in the insulating layer 25 is Thus, the heat dissipation characteristics are improved by reducing the insulating layer in the conventional arrangement.
[0074]
However, it goes without saying that the heat dissipation characteristics are improved when this insulating layer is made of an insulating layer having a higher thermal conductivity than the conventional sealing resin. In the present embodiment, except for the lower surface of the metal block 26, the thermal conductivity is not taken into consideration, an inexpensive sealing resin is used, and the lower part of the metal block serving as a heat dissipation path is made of a material having a high thermal conductivity. To do.
[0075]
For this reason, in this Embodiment, after suppressing the usage-amount of expensive resin with high heat conductivity to the minimum, a thermal radiation characteristic can be improved further. As a result, it is possible to provide a small-sized and large-capacity semiconductor device excellent in economic efficiency and heat dissipation characteristics.
[0076]
(Embodiment 8)
FIG. 9 is a sectional view showing a semiconductor device according to the eighth embodiment of the present invention. In the present embodiment, the metal block 26 is a rectangular parallelepiped or a cube. When the bottom electrode-side lead 30 is sunk, a projecting portion 34 that protrudes downward is formed by the sunk process. The bottom electrode side lead 30 is fixed to the protruding portion 34 in contact with the element fixing layer 31 in which the lead fixing portion is integrated. By providing the projecting portion 34, it is possible to increase the distance from the bottom electrode-side lead 30 that the metal block should not contact, and to increase the thickness of the insulating layer 28. In addition, the top electrode side lead 29 can also have a large space between the metal block independently of the bottom electrode side lead.
[0077]
The metal block 26 needs to be shaped by forging or cutting. However, the forging process has many restrictions on the shape, and in order to process a complicated shape, a plurality of molds are required. For example, the processing cost increases when the shape becomes complicated. On the other hand, since a long processing time is required to manufacture a metal block having a complicated shape even by cutting, the processing cost also increases.
[0078]
On the other hand, in the present embodiment, the metal block 26 is a simple rectangular parallelepiped, and is bent and bent so that the joint portion 31 of the lead frame 30 protrudes downward by bending with low processing cost. Therefore, the insulating layer 28 can be formed by providing a space between the bottom electrode side lead 30 and the metal block 26 that should not be in contact with each other and filling the space with sealing resin.
[0079]
According to the embodiment of the present invention, by making the metal block a simple shape, bending the bottom electrode side lead 30 so as to protrude downward by bending processing with low processing cost, Insulation can be ensured.
[0080]
(Embodiment 9)
FIG. 10 is a cross-sectional view of the semiconductor device according to the ninth embodiment of the present invention, and FIG. 11 is a perspective view of the semiconductor device during assembly. In the present embodiment, the protruding portion 27 provided at the upper end portion of the metal block 26 is fitted in the hole 36 of the fitting portion provided in the bottom electrode side lead 30. For this reason, the power semiconductor element 21 is fixed to the bottom electrode side lead 30 and the metal block 26 by the brazing material 23. With this structure, the bottom electrode of the power semiconductor element, the bottom electrode side lead, and the joint portion of the metal block are electrically connected to each other and fixed.
[0081]
In the present embodiment, the case where the power semiconductor element is bonded to both the bottom electrode-side lead 30 and the protruding portion 27 with the brazing material has been described. Unlike such a case, the protruding portion is made slightly larger than the hole 36 of the bottom electrode side lead, and the insertion portion has a press-fitting structure, so that the insertion portion can be electrically connected without using the brazing material 23. Mechanical fixation can be realized. In this case, even if the power semiconductor element 21 is connected only to the projecting portion 27, the same effect as that of the above embodiment can be obtained, and a contact portion between the projecting portion and the hole 36 is provided below the power semiconductor element 21. Therefore, high reliability can be obtained over a long period of time.
[0082]
(Embodiment 10)
FIG. 12 is a cross-sectional view of the semiconductor device according to the tenth embodiment of the present invention, and FIG. 13 is a perspective view showing the main part in the process of manufacturing the semiconductor device. In the present embodiment, a groove 43 extending in the protruding direction which is a recess is provided on the side surface of the protruding portion 27. When the projecting portion 27 and the hole 36 of the fitting portion are fitted together, the groove 43 becomes a gap, and the brazing material is filled in this gap, and the brazing material goes around the bottom surface of the joint portion 31, and the bottom electrode side lead 30 and A filling layer 37 between the metal block 26 is formed.
[0083]
According to the present embodiment, the brazing material 23 increases the heat transfer area of the heat transfer path from the power semiconductor element to the metal block, and the heat dissipation characteristics can be improved.
[0084]
(Embodiment 11)
FIG. 14 is a cross-sectional view of the semiconductor device according to the eleventh embodiment of the present invention, and FIG. 15 is a perspective view of the main part of the semiconductor device being manufactured. The semiconductor device 11 according to the present embodiment is characterized in that the cross-sectional shape of the protruding portion 27 is substantially rectangular and chamfers 35 are provided at corner portions. When the projecting portion 27 and the hole 36 are fitted together, a gap is generated in the chamfered portion. When the brazing material is used, the brazing material flows into this gap and further turns to the bottom surface side to form a filling layer 37 between the bottom electrode side lead 30 and the metal block 26.
[0085]
According to the present embodiment, a large heat transfer area can be secured by the filler layer 37 of the brazing material, so that the heat dissipation characteristics can be improved. Further, the cross section of the protruding portion 27 is substantially quadrangular, the outer shape of the protruding portion 27 is slightly larger than the hole 36, and the configuration of the fitting portion is a press-fit structure, so that the corner portion is most difficult to press-fit. According to the present embodiment, since the corner portion is chamfered, press-fitting can be easily performed.
[0086]
(Embodiment 12)
FIG. 16 is a sectional view showing a semiconductor device according to the thirteenth embodiment of the present invention. The semiconductor device according to the present embodiment is configured such that a gap is formed in the fitting portion by making the protruding portion 27 slightly smaller than the hole 36. A brazing material for joining the power semiconductor element 21 flows into this gap and then flows out to the bottom surface side of the joint portion 31 to form a filling layer 37 between the bottom electrode-side lead 30 and the metal block 26.
[0087]
According to the present embodiment, the heat transfer area can be reliably ensured by the brazing material 23, and the heat dissipation characteristics can be improved. In addition, since the gap around the protrusion 27 is continuously formed, the brazing material 23 can easily flow in, and the filling layer 37 can be reliably formed between the bottom electrode-side lead 30 and the metal block 26. Further, since the joining area by the brazing material is large, the electrical connection is ensured and the mechanical fixing strength is improved.
[0088]
While the embodiments of the present invention have been described above, the embodiments of the present invention disclosed above are merely examples, and the scope of the present invention is not limited to these embodiments. The scope of the present invention is indicated by the description of the scope of claims, and further includes meanings equivalent to the description of the scope of claims and all modifications within the scope.
[0089]
【The invention's effect】
According to the semiconductor device of the present invention, it is possible to obtain a small and large-capacity semiconductor device excellent in heat dissipation while maintaining excellent economic efficiency without using an expensive sealing resin having high thermal conductivity. it can. In addition, by disposing a plurality of power semiconductor elements and a metal block attached to each of the power semiconductor elements, it is possible to realize a highly functional semiconductor device with excellent heat dissipation, such as a DC-AC converter.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a semiconductor device in a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a semiconductor device in a second embodiment of the present invention.
FIG. 3 is a sectional view showing a semiconductor device according to a third embodiment of the present invention.
FIG. 4 is a cross-sectional view of a semiconductor device showing a modification of the third embodiment of the present invention.
FIG. 5 is a diagram showing a semiconductor device in a fourth embodiment of the present invention. (A) is a top view of the semiconductor device in Embodiment 4 of this invention, (b) is AA sectional drawing in (a).
FIG. 6 is a sectional view showing a semiconductor device according to a fifth embodiment of the present invention.
FIG. 7 is a sectional view showing a semiconductor device according to a sixth embodiment of the present invention.
FIG. 8 is a sectional view showing a semiconductor device according to a seventh embodiment of the present invention.
FIG. 9 is a sectional view showing a semiconductor device according to an eighth embodiment of the present invention.
FIG. 10 is a sectional view showing a semiconductor device according to a ninth embodiment of the present invention.
11 is a perspective view showing a main part in the middle of manufacturing the semiconductor device of FIG. 10;
FIG. 12 is a sectional view showing a semiconductor device according to a tenth embodiment of the present invention.
13 is a perspective view showing a main part in the middle of manufacturing the semiconductor device of FIG. 12;
FIG. 14 is a sectional view showing a semiconductor device according to an eleventh embodiment of the present invention.
15 is a perspective view showing a main part in the middle of manufacturing the semiconductor device of FIG. 14;
FIG. 16 is a sectional view showing a semiconductor device according to a twelfth embodiment of the present invention.
FIG. 17 is a cross-sectional view showing a conventional semiconductor device.
FIG. 18 is a plan view showing another conventional semiconductor device.
19 is a cross-sectional view of the semiconductor device shown in FIG.
[Explanation of symbols]
11 semiconductor device, 21 power semiconductor element, 22 metal fine wire, 23 element fixing layer (brazing material, conductive adhesive, etc.), 24 sealing resin, 25 insulating layer on the metal block bottom side, 26 metal block, 27 metal block Protruding part, 28 Insulating layer on the upper side of the metal block, 29 Upper surface electrode side lead, 30 Bottom electrode side lead, 31 Lead fixing part, 32 Groove, 33 Solid phase bonding part (welded part, ultrasonic pressure welding part), 34 Protruding part 35, chamfered portion, 36 hole (inserted portion), 37 filling layer between bottom electrode side lead and metal block, 40 connecting lead, 43 recessed portion (groove portion).

Claims (3)

底面および上面のそれぞれに電極を有する半導体素子と、
前記半導体素子の底面側に位置する金属ブロックと、
前記半導体素子の底面電極と前記金属ブロックとの間に接して配置された、導電性を有する素子固着層と、
前記半導体素子の底面電極と導通する底面電極側リードと、
前記半導体素子の上面電極と導通する上面電極側リードと、
前記金属ブロックと、前記半導体素子とを覆い、さらに前記底面電極側リードおよび前記上面電極側リードを突き出させて封止する封止樹脂とを備え、
前記底面電極側リードが、前記素子固着層に接して固着されることにより、前記半導体素子の底面電極と導通している、半導体装置。
A semiconductor element having electrodes on each of the bottom surface and the top surface;
A metal block located on the bottom side of the semiconductor element;
An element fixing layer having conductivity, disposed between and in contact with the bottom electrode of the semiconductor element and the metal block;
A bottom electrode side lead conducting with the bottom electrode of the semiconductor element;
An upper surface electrode side lead electrically connected to the upper surface electrode of the semiconductor element;
A sealing resin that covers the metal block and the semiconductor element, and further seals the bottom electrode side lead and the top electrode side lead by protruding;
The semiconductor device, wherein the bottom electrode-side lead is in contact with and fixed to the element fixing layer, thereby being electrically connected to the bottom electrode of the semiconductor element.
底面および上面のそれぞれに電極を有する複数の半導体素子と、
前記半導体素子の底面側に位置する複数の金属ブロックと、
前記半導体素子の底面電極と前記金属ブロックとの間に接して配置された、導電性を有する複数の素子固着層と、
前記半導体素子の底面電極と導通する複数の底面電極側リードと、
前記半導体素子の上面電極と導通する複数の上面電極側リードと、
前記金属ブロックと前記半導体素子とを覆い、さらに前記底面電極側リードおよび前記上面電極側リードを突き出させて封止する封止樹脂とを備える半導体装置であって、
前記複数の底面電極側リードは、それぞれ少なくとも1つの半導体素子の底面電極と導通し、
前記複数の上面電極側リードは、それぞれ少なくとも1つの半導体素子の上面電極と導通し、
前記複数の金属ブロックは、それぞれ少なくとも1つの半導体素子の底面電極に前記素子固着層によって固着され、
前記複数の金属ブロックが互いに、前記封止樹脂を間に挟んで離れており、
前記底面電極側リードが、前記素子固着層に接して固着されることにより、前記半導体素子の底面電極と導通している、半導体装置。
A plurality of semiconductor elements each having an electrode on a bottom surface and a top surface;
A plurality of metal blocks located on the bottom side of the semiconductor element;
A plurality of element fixing layers having conductivity, disposed between and in contact with the bottom electrode of the semiconductor element and the metal block;
A plurality of bottom electrode-side leads electrically connected to the bottom electrode of the semiconductor element;
A plurality of upper surface electrode side leads that are electrically connected to the upper surface electrode of the semiconductor element;
A semiconductor device comprising: a sealing resin that covers the metal block and the semiconductor element, and further includes a sealing resin that projects and seals the bottom electrode side lead and the top electrode side lead;
The plurality of bottom electrode-side leads are each electrically connected to the bottom electrode of at least one semiconductor element;
The plurality of upper surface electrode side leads are electrically connected to the upper surface electrode of at least one semiconductor element,
The plurality of metal blocks are each fixed to the bottom electrode of at least one semiconductor element by the element fixing layer,
The plurality of metal blocks are separated from each other with the sealing resin in between,
The semiconductor device, wherein the bottom electrode-side lead is in contact with and fixed to the element fixing layer, thereby being electrically connected to the bottom electrode of the semiconductor element.
平面的に見て、前記金属ブロックの領域が前記半導体素子の領域より大きい、請求項またはに記載の半導体装置。In plan view, a larger area of the region is the semiconductor element of the metal block, the semiconductor device according to claim 1 or 2.
JP2001072414A 2001-03-14 2001-03-14 Semiconductor device Expired - Lifetime JP4403665B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001072414A JP4403665B2 (en) 2001-03-14 2001-03-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001072414A JP4403665B2 (en) 2001-03-14 2001-03-14 Semiconductor device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009018542A Division JP4864990B2 (en) 2009-01-29 2009-01-29 Semiconductor device
JP2009104090A Division JP2009164647A (en) 2009-04-22 2009-04-22 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2002270736A JP2002270736A (en) 2002-09-20
JP2002270736A5 JP2002270736A5 (en) 2006-11-30
JP4403665B2 true JP4403665B2 (en) 2010-01-27

Family

ID=18930001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001072414A Expired - Lifetime JP4403665B2 (en) 2001-03-14 2001-03-14 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4403665B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847311B2 (en) 2014-11-04 2017-12-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method for the semiconductor device
US10103090B2 (en) 2014-03-10 2018-10-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3740116B2 (en) 2002-11-11 2006-02-01 三菱電機株式会社 Molded resin encapsulated power semiconductor device and manufacturing method thereof
JP2004349347A (en) 2003-05-20 2004-12-09 Rohm Co Ltd Semiconductor device
JP4015975B2 (en) 2003-08-27 2007-11-28 三菱電機株式会社 Semiconductor device
JP2006114716A (en) * 2004-10-15 2006-04-27 Mitsubishi Electric Corp Power semiconductor device
JP4784150B2 (en) * 2004-11-10 2011-10-05 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5415823B2 (en) * 2008-05-16 2014-02-12 株式会社デンソー Electronic circuit device and manufacturing method thereof
JP5947537B2 (en) 2011-04-19 2016-07-06 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof
CN102522340A (en) * 2011-12-21 2012-06-27 杭州士兰集成电路有限公司 Method for installing cooling fin of high-power module
JP2013171891A (en) * 2012-02-17 2013-09-02 Toshiba Corp Semiconductor device, semiconductor module, and semiconductor module manufacturing method
EP2824696B1 (en) 2012-03-07 2021-05-05 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacture thereof
WO2015046040A1 (en) * 2013-09-27 2015-04-02 三菱電機株式会社 Crimped heat sink and power module with integrated heat sink
JP5892184B2 (en) 2014-03-18 2016-03-23 トヨタ自動車株式会社 Semiconductor device and manufacturing method of semiconductor device
CN106575645B (en) * 2014-08-25 2019-12-24 瑞萨电子株式会社 Semiconductor device and electronic apparatus
JP2017103434A (en) 2015-12-04 2017-06-08 トヨタ自動車株式会社 Semiconductor device
DE102015122259B4 (en) 2015-12-18 2020-12-24 Infineon Technologies Austria Ag Semiconductor devices having a porous insulating layer
JP7501453B2 (en) * 2021-06-11 2024-06-18 株式会社村田製作所 Circuit Module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103090B2 (en) 2014-03-10 2018-10-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9847311B2 (en) 2014-11-04 2017-12-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method for the semiconductor device

Also Published As

Publication number Publication date
JP2002270736A (en) 2002-09-20

Similar Documents

Publication Publication Date Title
JP4403665B2 (en) Semiconductor device
JP4581885B2 (en) Semiconductor device
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
JP4192396B2 (en) Semiconductor switching module and semiconductor device using the same
US9673118B2 (en) Power module and method of manufacturing power module
JP5206822B2 (en) Semiconductor device
WO2016136457A1 (en) Power module
JP5659938B2 (en) Semiconductor unit and semiconductor device using the same
JP5213884B2 (en) Semiconductor device module
JP5863602B2 (en) Power semiconductor device
JP2001156219A (en) Semiconductor device
JP2007184525A (en) Electronic apparatus
JP2010129867A (en) Power semiconductor device
JP6261642B2 (en) Power semiconductor device
JP2009164647A (en) Semiconductor device
JP4127641B2 (en) Semiconductor device
JP7301124B2 (en) semiconductor equipment
JP4100332B2 (en) Electronic device and manufacturing method thereof
JP2011023748A (en) Electronic apparatus
JP4864990B2 (en) Semiconductor device
JP4277168B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP6521754B2 (en) Semiconductor device
WO2021220357A1 (en) Semiconductor device
WO2024116851A1 (en) Semiconductor device and electric power conversion unit
WO2023214500A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061017

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090422

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4403665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term