JP4398541B2 - 不揮発性半導体メモリ - Google Patents
不揮発性半導体メモリ Download PDFInfo
- Publication number
- JP4398541B2 JP4398541B2 JP18705199A JP18705199A JP4398541B2 JP 4398541 B2 JP4398541 B2 JP 4398541B2 JP 18705199 A JP18705199 A JP 18705199A JP 18705199 A JP18705199 A JP 18705199A JP 4398541 B2 JP4398541 B2 JP 4398541B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- control signal
- wiring layer
- mos transistor
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 230000015654 memory Effects 0.000 claims description 103
- 238000009792 diffusion process Methods 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 36
- 230000015556 catabolic process Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 290
- 238000010586 diagram Methods 0.000 description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 102100032670 Endophilin-B1 Human genes 0.000 description 13
- 101000654648 Homo sapiens Endophilin-B1 Proteins 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000006378 damage Effects 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000009467 reduction Effects 0.000 description 6
- 230000001788 irregular Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の属する技術分野】
本発明は、不揮発性半導体メモリのワード線制御回路に関する。
【0002】
【従来の技術】
不揮発性半導体メモリの一つに、フラッシュEEPROMがある。フラッシュEEPROMは、メモリセルアレイを複数のブロックに分け、データ消去をブロックごとに行う。このように、ブロック内の全てのメモリセルのデータを同時に消去するシステムを採用することで、メモリセルの高集積化によるメモリ容量の増大に貢献できる。
【0003】
図43は、フラッシュEEPROMのメモリセル構造の一例を示している。
【0004】
本例のメモリセルは、スタックゲート構造を有している。P型シリコン基板200内には、N型ウェル領域201a及びP型ウェル領域201bから構成されるダブルウェルが形成される。P型ウェル領域201b内には、N型ソース領域202S及びN型ドレイン領域202Dが配置される。ソース領域202Sとドレイン領域202Dの間の領域は、チャネル領域となる。このチャネル領域上には、ゲート絶縁膜203が配置される。
【0005】
ゲート絶縁膜203上には、電気的にフローティング状態のフローティングゲート電極204が配置される。フローティングゲート電極204上には、絶縁膜205が配置される。絶縁膜205上には、コントロールゲート電極(ワード線)206が配置される。フローティングゲート電極204及びコントロールゲート電極206は、例えば、不純物を含んだポリシリコンから構成される。
【0006】
図41のメモリセルの基本動作について説明する。
【0007】
・ 書き込み(Program)動作
書き込み動作時、例えば、メモリセルのドレイン領域202Dには、約6V、シリコン基板(又はウェル)201とソース領域202Sには、0V(接地電位)、コントロールゲート電極206には、約10Vがそれぞれ提供される。この時、フローティングゲート電極204の電位は、シリコン基板201、ソース領域202S、ドレイン領域202D及びコントロールゲート電極206の電位から一義的に決まる。
【0008】
このような電位関係に設定すると、ソース領域202Sとドレイン領域202Dの間に大きな電位差(又は電界)が生じ、ソース領域202S内の電子がドレイン領域202Dに向って加速される。その結果、ドレイン領域202Dの近傍では、高いエネルギーを持った電子、いわゆるホットエレクトロンが発生し、その一部がゲート絶縁膜203のエネルギー障壁を乗り越えてフローティングゲート電極204内に注入される。
【0009】
そして、フローティングゲート電極204に所定量の電子が注入されると、例えば、コントロールゲート電極206に正電位を提供した場合に、チャネルが(P型からN型へ)反転し難くなる。これは、メモリセルの閾値が高くなったことを意味する。書き込み動作は、このように、電子をフローティングゲート電極204に注入し、メモリセルの閾値を高くすることにより行う。
【0010】
・ 消去(Erase)動作
消去動作時、例えば、P型ウェル領域201bとソース領域202Sには、約10V、コントロールゲート電極206には、約−7Vがそれぞれ提供される。この時、ドレイン領域202Dは、例えば、フローティング状態に設定される。その結果、P型ウェル領域201b(ソース領域202Sを含む。)とフローティングゲート電極204の間のゲート絶縁膜203には、非常に強い電界(10MV/cm以上)が発生する。
【0011】
このような非常に強い電界の下では、ゲート絶縁膜203中にF−N(Fowler-Noldheim)トンネル電流が流れるため、フローティングゲート電極204内の電子は、ゲート絶縁膜203を経由して、P型ウェル領域201bへ移動する。
【0012】
そして、フローティングゲート電極204から電子が引き抜かれると、例えば、コントロールゲート電極206に正電位を提供した場合に、チャネルが(P型からN型へ)反転し易くなる。これは、メモリセルの閾値が低くなったことを意味する。消去動作は、このように、電子をフローティングゲート電極204から引き抜き、メモリセルの閾値を低くすることにより行う。
【0013】
・ 読み出し(Read)動作
上述の書き込み動作により高い閾値を有することになったメモリセルを“L”状態のメモリセルとし、上述の消去動作により低い閾値を有することになったメモリセルを“H”状態のメモリセルとする。読み出しは、“L”状態のメモリセルがオフとなり、“H”状態のメモリセルがオンとなるような読み出し電位Vreadを、コントロールゲート電極206に提供することにより行える。
【0014】
具体的には、まず、メモリセルの状態(“L”又は“H”)によらず、常にオフとなる電位(例えば、接地電位)をコントロールゲート電極206に提供する。そして、ソース領域202Sとドレイン領域202Dの間に適当な電位差を与える。例えば、ソース領域202Sを接地電位とし、ドレイン領域202Dを1V程度でフローティング状態とする。
【0015】
この後、コントロールゲート電極206に読み出し電位Vreadを提供する。この時、“H”状態のメモリセルは、オンとなり、そのチャネルに電流が流れる。一方、“L”状態のメモリセルは、オフとなり、そのチャネルには電流が流れない。つまり、コントロールゲート電極206に読み出し電位Vreadを提供したときに、メモリセルに電流が流れる否かを判断することにより、データの読み出しを行うことができる。
【0016】
【発明が解決しようとする課題】
フラッシュEEPROMなどの不揮発性半導体メモリは、上述のように、書き込み、消去及び読み出しの3つの動作モードを有する。
【0017】
また、コントロールゲート電極(ワード線)には、動作モードに応じて、所定の電位が提供される。例えば、この所定の電位は、ワード線制御回路、具体的には、ロウブロックデコーダ(ワード線ドライバ)からCMOS転送回路(ロウサブデコーダ)を経由してコントロールゲート電極に提供される。
【0018】
CMOS転送回路は、コントロールゲート電極(ワード線)に対応して配置される。例えば、8本のワード線WL0,WL1,…WL7に繋がる8つのCMOS転送回路により1つのロウサブユニットが構成される。ロウサブユニットは、ロウメインデコーダから出力される制御信号により選択される。
【0019】
ところで、ロウブロックデコーダの出力をワード線に転送するCMOS転送回路は、コントロールゲート電極(ワード線)の本数と同じ数だけ設けられるため、CMOS転送回路がメモリチップ上に占める面積も大きくなる。しかし、メモリ容量の増大やチップ面積の縮小を達成するには、CMOS転送回路の面積をできるだけ小さくすることが必要となる。
【0020】
本発明の目的は、メモリ容量の増大やチップ面積の縮小に貢献できる不揮発性半導体メモリのCMOS転送回路の新規なレイアウトを提供することにある。
【0021】
【課題を解決するための手段】
上記目的を達成するため、本発明の不揮発性半導体メモリは、ワード線と、第1導電型の第1MOSトランジスタ及び第2導電型の第2MOSトランジスタから構成される転送回路と、前記ワード線と前記転送回路の出力端を接続する第1制御信号線と、前記転送回路の入力端に接続される第2制御信号線と、前記第2制御信号線に接続される第1デコーダと、前記転送回路に接続される第3制御信号線と、前記第3制御信号線に接続され、前記転送回路の動作を制御する制御信号を出力する第2デコーダとを備える。そして、前記第1制御信号線は、第1配線層内に配置される第1部分と前記第1配線層上の第2配線層内に配置される第2部分とから構成され、かつ、前記ワード線は、前記第1制御信号線の前記第1部分を経由して前記第1MOSトランジスタの第1拡散層に接続される。
【0022】
前記ワード線は、前記第1制御信号線の前記第1及び第2部分を経由して前記第2MOSトランジスタの第1拡散層に接続される。
【0023】
前記第2制御信号線は、前記第1配線層内に配置される第1部分と前記第2配線層内に配置される第2部分とから構成される。前記第1デコーダは、前記第2制御信号線の前記第1部分を経由して前記第2MOSトランジスタの第2拡散層に接続され、前記第2制御信号線の前記第1及び第2部分を経由して前記第1MOSトランジスタの第2拡散層に接続される。
【0024】
前記第3制御信号線は、前記第1配線層内に配置される第1部分と前記第2配線層内に配置される第2部分とから構成される。前記第2デコーダは、前記第3制御信号線の前記第1部分を経由して前記第1MOSトランジスタに接続され、前記第3制御信号線の前記第1及び第2部分を経由して前記第2MOSトランジスタに接続される。
【0025】
前記第1制御信号線は、前記ワード線が延びる方向と同じ方向に延び、前記第2制御信号線は、前記第1制御信号線に交差する方向に延びる。前記第3制御信号線は、前記ワード線が延びる方向と同じ方向に延びる。
【0026】
前記第1MOSトランジスタは、前記第2MOSトランジスタよりも前記ワード線に近い側に配置される。
【0027】
前記第1制御信号線の前記第1及び第2部分は、直列接続され、前記第3制御信号線の前記第1及び第2部分は、直列接続され、前記第2制御信号線の前記第1及び第2部分は、互いに並列に配置される。
【0028】
前記第2制御信号線の前記第1部分の一端と前記第2制御信号線の前記第2部分の一端が互いに接続され、前記第2制御信号線の前記第1部分の他端と前記第2制御信号線の前記第2部分の他端が互いに接続される。
【0029】
本発明の不揮発性半導体メモリは、さらに、第1導電型の半導体基板と、前記半導体基板内に配置され、前記第1MOSトランジスタが形成される第2導電型の第1ウェル領域と、前記第1ウェル領域内に配置され、前記第2MOSトランジスタが形成される第1導電型の第2ウェル領域とを備える。
【0030】
本発明の不揮発性半導体メモリは、さらに、前記第1ウェル領域内に配置され、前記半導体基板に電気的に接続される第1導電型の第3ウェル領域を備える。
【0031】
前記第3ウェル領域と前記第1ウェル領域の間のブレイクダウン電圧は、前記半導体基板と前記第1ウェル領域の間のブレイクダウン電圧よりも小さい。
【0032】
前記転送回路は、CMOSトランスファゲートであり、前記第1MOSトランジスタの前記第1拡散層と前記第2MOSトランジスタの前記第1拡散層は、互いに接続され、前記第1MOSトランジスタの前記第2拡散層と前記第2MOSトランジスタの前記第2拡散層は、互いに接続される。
【0033】
本発明の不揮発性半導体メモリは、さらに、ゲートが第1MOSトランジスタのゲートに接続され、一端が前記第1制御信号線に接続される第2導電型の第3MOSトランジスタと、前記第3MOSトランジスタの他端に接続され、前記第2配線層内に配置される第4制御信号線とを備える。前記第4制御信号線は、前記第2制御信号線が延びる方向と同じ方向に延びる。
【0034】
前記ワード線は、前記第1制御信号線の前記第1部分を経由して第1導電型の第3MOSトランジスタの第1拡散層に接続され、前記第3MOSトランジスタの第2拡散層は、前記第1配線層内の信号線及び前記第2配線層内の信号線を経由して前記第2MOSトランジスタの第1拡散層に接続される。
【0035】
前記第2制御信号線は、前記第1配線層内に配置される第1部分と前記第2配線層内に配置される第2部分とから構成される。前記第1デコーダは、前記第2制御信号線の前記第1部分を経由して前記第2MOSトランジスタのゲートに接続され、前記第2制御信号線の前記第1及び第2部分を経由して前記第1MOSトランジスタのゲートに接続される。
【0036】
前記第3制御信号線は、前記第1配線層内に配置される第1部分と前記第2配線層内に配置される第2部分とから構成される。前記第2デコーダは、前記第3制御信号線の前記第1部分を経由して前記第1MOSトランジスタの第2拡散層に接続され、前記第3制御信号線の前記第1及び第2部分を経由して前記第2MOSトランジスタの第2拡散層に接続される。
【0037】
【発明の実施の形態】
以下、図面を参照しながら、本発明の不揮発性半導体メモリについて詳細に説明する。
まず、本発明が適用される不揮発性半導体メモリの一つであるフラッシュEEPROMについて説明する。
【0038】
図1は、フラッシュEEPROMの主要部の一例を示している。
【0039】
外部アドレス信号A0,A1,A17は、直接、又は、アドレスレジスタ12を経由して、マルチプレクサ13に入力される。アドレスカウンタ16は、内部アドレス信号を生成する。マルチプレクサ13は、外部アドレス信号及び内部アドレス信号のうちのいずれか一方をロウデコーダ14及びカラムデコーダ15に与える。
【0040】
ロウデコーダ14は、ロウアドレス信号に基づいて、メモリセルアレイ11における1つのロウ(ワード線)を選択する。カラムデコーダ15は、カラムアドレス信号に基づいて、メモリセルアレイ11における1つのカラムを選択する。ソース・ウェルデコーダ26は、動作モードに応じて、ソース領域及びウェル領域(又はシリコン基板)の電位を設定する。
【0041】
入力データは、入出力バッファ17を経由して、データ入力レジスタ18及びコマンドレジスタ19に与えられる。データ入力レジスタ18のデータは、カラム選択回路20を経由して、メモリセルアレイ11内のメモリセルに供給される。コマンドレジスタ19は、アドレス信号及びデータからなるコマンドを認識し、そのコマンドに応じて、アドレスレジスタ12、マルチプレクサ13、データ入力レジスタ18及び制御回路21に制御信号を出力する。
【0042】
制御回路21は、コマンドレジスタ19から出力される制御信号に基づいて、次に実行すべき動作モードを認識する。
電圧発生回路22は、昇圧回路を備え、動作モードに対応した複数の電圧を生成する。電圧発生回路22により生成された電圧は、書き込み、消去及び読み出しの各動作モードにおいて、メモリセルのコントロールゲート電極(ワード線)やビット線に与えられる。
【0043】
ベリファイ回路23は、選択されたメモリセルに対するデータの書き込み又は消去が確実に行われたか否かを判定し、その結果VERIOKを制御回路21に出力する。
【0044】
最終アドレス検知回路24は、メモリセルアレイ11の各ブロックの最終アドレスの検知の有無を示す検知信号AENDを出力すると共に、メモリセルアレイ11の最終ブロックの検知の有無を示す検知信号BENDを出力する。
【0045】
タイマ25は、選択されたメモリセルに対するデータの書き込み又は消去が何回実行されたかをカウントする。タイマ25は、選択されたメモリセルに対するデータの書き込み又は消去が所定回数に達したときに、タイムアウト信号TIME OUTを制御回路21に出力する。
【0046】
出力データは、メモリセルアレイ11からカラム選択回路20を経由してセンスアンプ27に導かれる。センスアンプ27は、出力データの増幅を行う。そして、センスアンプ27により増幅された出力データは、入出力バッファ17から出力される。
【0047】
図2は、図1のフラッシュEEPROMにおけるメモリセルアレイ11を示している。
【0048】
メモリセルアレイは、m行n列(m,nは、共に、2以上の自然数である。)にマトリックス状に配置された複数のメモリセルMCから構成される。本例では、説明を簡単にするため、メモリセルアレイは、4行4列に配置された16個のメモリセルMCから構成される。
【0049】
16個のメモリセルMCは、例えば、1つのウェル28内に形成される。1つのウェル28内に形成されるメモリセルは、1つのブロックを構成し、消去動作は、この1つのブロック内の全てのメモリセルについて同時に行われる。本例では、1つのブロックのみを示すが、実際は、1チップ内に複数のブロックが形成され、ブロック消去(ブロックごとに消去/非消去を設定)やチップ消去(全てのブロックを消去に設定)を実現している。
【0050】
ワード線WLi(i=1,2,3,4)は、1つの行に配置される4つのメモリセルMCのコントロールゲート電極に共通に接続される。ビット線BLi(i=1,2,3,4)は、1つの列に配置される4つのメモリセルMCのドレイン領域に共通に接続される。ソース線SLは、全てのメモリセルのソース領域に共通に接続される。
【0051】
書き込み動作や読み出し動作においては、例えば、ロウデコーダ(ロウメインデコーダ及びロウブロックデコーダ)により1つの行を選択し、カラムデコーダにより1つの列を選択する。その結果、メモリセルアレイ内の1つのメモリセルが選択される。そして、この選択された1つのメモリセルに対して、書き込み動作又は読み出し動作が実行される。
【0052】
図3乃至図7は、図2のメモリセルアレイのデバイス構造の一例を示している。
【0053】
P型シリコン基板31内には、N型ウェル領域32とP型ウェル領域33から構成されるダブルウェルが配置される。また、シリコン基板31内には、STI(Shallow Trench Isolation)構造を有する素子分離領域34が配置される。P型ウェル領域33の表面領域には、N型ソース領域35S及びN型ドレイン領域35Dが配置される。
【0054】
ソース領域35Sとドレイン領域35Dの間のチャネル領域上には、フローティングゲート電極36及びコントロールゲート電極(ワード線)37が配置される。シリコン基板31上には、フローティングゲート電極36及びコントロールゲート電極37を完全に覆うシリコン酸化膜38が配置される。
【0055】
シリコン酸化膜38には、メモリセルのドレイン領域35Dに達するコンタクトホール39が設けられる。このコンタクトホール39内には、コンタクトプラグ40が配置される。シリコン酸化膜38上には、コンタクトプラグ40に接続されるビット線41が配置される。シリコン酸化膜38上には、ビット線41を完全に覆うシリコン酸化膜42が配置される。
【0056】
図8は、図1のフラッシュEEPROMの主要なブロックのチップ上のレイアウトの一例を示している。
【0057】
本例では、4つの標準コアブロック群50がメモリチップ29上に配置される。標準コアブロック群50の間には、制御回路21及び変則コアブロック群51が配置される。標準コアブロック群50のチップ中央寄りの端部には、ロウメインデコーダ52が配置される。チップ29の中央部には、読み出し・書き込み回路(データ入力レジスタ及びセンスアンプを含む)30が配置される。
【0058】
入出力バッファ17は、チップ29の第1の辺に沿って配置される。アドレスレジスタ12は、チップ29の第1の辺に対向する第2の辺に沿って配置される。電圧発生回路(昇圧回路を含む)22は、入出力バッファ17に近接する位置に配置される。
【0059】
標準コアブロック群50は、同一のメモリ容量を有する複数の標準コアブロックから構成される。標準コアブロックは、メモリセルアレイ、ロウブロックデコーダ、カラムデコーダ及びソース・ウェルデコーダを備えている(これについては、後述する。)。
【0060】
変則コアブロック群51は、異なるメモリ容量を有する複数の変則コアブロックから構成される。変則コアブロックも、標準コアブロックと同様に、メモリセルアレイ、ロウブロックデコーダ、カラムデコーダ及びソース・ウェルデコーダを備えている。但し、メモリセルアレイのメモリ容量は、全ての変則コアブロックにおいて同じになっていない。
【0061】
図9は、図8のチップレイアウト内の標準コアブロック群を示している。
【0062】
本例では、標準コアブロック群は、同一のメモリ容量を有するP個の標準コアブロック50−1,50−2,…50−Pから構成される。P個の標準コアブロック50−1,50−2,…50−Pは、ロウ方向に配置され、かつ、それぞれが、メモリセルアレイ53、CMOS転送回路(ロウサブデコーダ)54及びデコーダ部55を備えている。デコーダ部55は、ロウブロックデコーダ(ワード線ドライバ)、カラムデコーダ及びソース・ウェルデコーダを含んでいる。
【0063】
標準コアブロック50−1,50−2,…50−P内のメモリセルアレイ53は、消去ブロックを構成する。つまり、1つの標準コアブロック内のメモリセルアレイを構成する全てのメモリセルは、1つのウェル内に配置され、同時にデータ消去が実行される。
【0064】
標準コアブロック50−i(iは、奇数)のレイアウトと標準コアブロック50−j(jは、偶数)のレイアウトは、隣接する2つの標準コアブロック50−i,50−jの境界線に対して互いに対称的になっている(いわゆる折り返し構造)。つまり、標準コアブロックのレイアウトは、2種類存在し、一方のレイアウトは、他方のレイアウトの表裏を逆にしたものとなっている。
【0065】
標準コアブロック群のロウ方向の一端には、ロウメインデコーダ52が配置される。本例では、ロウメインデコーダ52からは、128対の制御信号線対Mx,MxB(x=0,1,…127)が延びている。制御信号線対Mx,MxBは、標準コアブロック50−1,50−2,…50−P内のCMOS転送回路54に接続される。
【0066】
図10及び図12は、図9の標準コアブロック群内の1つの標準コアブロックを示している。図11は、図10における1つのロウサブユニットを示し、図13は、図12における1つのロウサブユニットを示している。
【0067】
標準コアブロックは、Q個のロウサブユニットを含んでいる。1つのロウサブユニットは、メモリセルアレイ53−k(k=1,2,…Q)とCMOS転送回路54−k(k=1,2,…Q)を含んでいる。1つのロウサブユニットに対応して、1対の制御信号線対Mx,MxBが設けられる。そして、ロウメインデコーダにより1対の制御信号線対Mx,MxBが選択される。つまり、選択された制御信号線対Mx,MxBに対応するロウサブユニットが選択される。
【0068】
ロウブロックデコーダ(ワード線ドライバ)からは、例えば、8本の制御信号線BiF0,BiF1,…BiF7がカラム方向に延びている。このロウブロックデコーダにより8本の制御信号線BiF0,BiF1,…BiF7のうちの1本が選択される。つまり、選択されたロウサブユニット内の8本のコントロールゲート線(ワード線)WL0,WL1,…WL7のうちの1本が選択される。
【0069】
図14は、CMOS転送回路(ロウサブデコーダ)の第1例を示している。
【0070】
本例では、1つのロウサブユニット内に8本のワード線WL0,WL1,…WL7が配置される。1本のワード線WLj(j=0,1,…7)には、3つのトランジスタが接続される。即ち、1本のワード線WLjには、PチャネルMOSトランジスタTPjとNチャネルMOSトランジスタTNj1から構成されるCMOSトランスファゲート及びNチャネルMOSトランジスタTNj2が接続される。
【0071】
CMOSトランスファゲートは、書き込み動作時又は読み出し動作時に、ロウブロックデコーダから選択されたワード線に選択レベルの電位を転送する役割を果たす。NチャネルMOSトランジスタTNj2は、書き込み動作時又は読み出し動作時に、非選択のワード線に非選択レベルの電位を与え、かつ、消去動作時に、選択された標準コアブロック内の全てのワード線に消去のための電位を与える役割を果たす。
【0072】
メインロウデコーダから延びる制御信号線Mxは、8つのNチャネルMOSトランジスタTN01,TN11,…TN71のゲートに接続される。メインロウデコーダから延びる制御信号線MxBは、8つのPチャネルMOSトランジスタTP0,TP1,…TP7のゲート及び8つのNチャネルMOSトランジスタTN02,TN12,…TN72のゲートに接続される(MxとMxBは、相補信号である。)。
【0073】
選択されたロウサブユニット(Mx=“H”,MxB=“L”)では、CMOSトランスファゲートがオン状態となり、かつ、NチャネルMOSトランジスタTN02,TN12,…TN72がオフ状態となる。一方、非選択のロウサブユニット(Mx=“L”,MxB=“H”)では、CMOSトランスファゲートがオフ状態となり、かつ、NチャネルMOSトランジスタTN02,TN12,…TN72がオン状態となる。
【0074】
8本のワード線WL0,WL1,…WL7は、それぞれCMOSトランスファゲートを経由して8本の制御信号線BiFj(iは、標準コアブロック番号、jは、0,1,…7)に接続される。
【0075】
また、例えば、1つの標準コアブロック内には、128個のロウサブユニットが配置される。この場合、ロウメインデコーダから延びる制御信号線対Mx,MxBも、128対となる。また、1つのロウサブユニット内には、8本のワード線が配置される。その結果、1つの標準コアブロック内には、1024(128×8)本のワード線が配置される。
【0076】
次に、書き込み動作時、読み出し動作時及び消去動作時における図14のCMOS転送回路の動作について説明する。
【0077】
書き込み動作では、まず、ロウメインデコーダにより、128対の制御信号線対Mx,MxBのうちの1つが選択される。選択された制御信号線対Mx,MxBでは、Mx=“H”、MxB=“L”となるため、この制御信号線対Mx,MxBに対応するロウサブユニット内のCMOSトランスファゲートがオン状態になる。
【0078】
一方、非選択の制御信号線対Mx,MxBでは、Mx=“L”、MxB=“H”となるため、この制御信号線対Mx,MxBに対応するロウサブユニット内のCMOSトランスファゲートは、全てオフ状態になる。
【0079】
この後、ロウブロックデコーダにより、8本の制御信号線BiFj(j=0,1,…7)のうちの1本が選択される。選択された制御信号線BiFjには、ロウブロックデコーダから書き込みのための高電位が与えられ、非選択の制御信号線BiFjには、ロウブロックデコーダから非選択電位(例えば、接地電位)が与えられる。
【0080】
選択されたロウサブユニットでは、CMOSトランスファゲートが全てオン状態であるため、制御信号線BiFjの電位がワード線WLjに伝達される。即ち、選択されたワード線WLjの電位は、書き込みのための高電位となり、非選択のワード線WLjの電位は、非選択電位(例えば、接地電位)となる。
【0081】
非選択のロウサブユニットでは、CMOSトランスファゲートが全てオフ状態であるため、制御信号線BiFjの電位は、ワード線WLjに伝達されない。非選択のロウサブユニットでは、NチャネルMOSトランジスタTNj2がオン状態であるため、非選択のロウサブユニット内の全てのワード線WLjの電位は、VBBBi(非選択電位、例えば、接地電位)となる。
【0082】
消去動作では、ロウメインデコーダにより、128対の制御信号線対Mx,MxBの全てを非選択状態にする。即ち、全ての制御信号線対Mx,MxBにおいて、Mx=“L”、MxB=“H”となるため、全てのロウサブユニット内のCMOSトランスファゲートがオフ状態になる。
【0083】
よって、消去動作では、制御信号線BiFjの電位は、ワード線WLjに伝達されない。しかし、NチャネルMOSトランジスタTNj2がオン状態であるため、全てのロウサブユニット内のワード線WLjの電位は、VBBBi(消去のための負電位)となる。
【0084】
読み出し動作では、まず、ロウメインデコーダにより、128対の制御信号線対Mx,MxBのうちの1つが選択される。選択された制御信号線対Mx,MxBでは、Mx=“H”、MxB=“L”となるため、この制御信号線対Mx,MxBに対応するロウサブユニット内のCMOSトランスファゲートがオン状態になる。
【0085】
一方、非選択の制御信号線対Mx,MxBでは、Mx=“L”、MxB=“H”となるため、この制御信号線対Mx,MxBに対応するロウサブユニット内のCMOSトランスファゲートは、全てオフ状態になる。
【0086】
この後、ロウブロックデコーダにより、8本の制御信号線BiFj(j=0,1,…7)のうちの1本が選択される。選択された制御信号線BiFjには、ロウブロックデコーダから読み出しのための電位が与えられ、非選択の制御信号線BiFjには、ロウブロックデコーダから非選択電位(例えば、接地電位)が与えられる。
【0087】
選択されたロウサブユニットでは、CMOSトランスファゲートが全てオン状態であるため、制御信号線BiFjの電位がワード線WLjに伝達される。即ち、選択されたワード線WLjの電位は、読み出しのための読み出し電位となり、非選択のワード線WLjの電位は、非選択電位(例えば、接地電位)となる。
【0088】
非選択のロウサブユニットでは、CMOSトランスファゲートが全てオフ状態であるため、制御信号線BiFjの電位は、ワード線WLjに伝達されない。非選択のロウサブユニットでは、NチャネルMOSトランジスタTNj2がオン状態であるため、非選択のロウサブユニット内の全てのワード線WLjの電位は、VBBBi(非選択電位、例えば、接地電位)となる。
【0089】
次に、ロウデコーダのレイアウトがチップ面積に与える影響について簡単に説明する。
【0090】
図8に示すように、メモリチップ29内には、複数の標準コアブロック群50が配置される。そして、これら標準コアブロック群50がチップ29内の大部分を占めていることは明白である。つまり、標準コアブロック群を構成する標準コアブロックの面積は、チップサイズに大きな影響を与える。よって、チップサイズを縮小させるためには、如何にして標準コアブロックの面積を小さくするかを検討することが重要となる。
【0091】
標準コアブロックは、図9に示すように、メモリセルアレイ53、CMOS転送回路54及びデコーダ部(ロウブロックデコーダ(ワード線ドライバ)、カラムデコーダ及びソース・ウェルデコーダ)55を含んでいる。メモリセルアレイ53の面積は、主に、プロセス技術により決定されるため、メモリセルアレイ53の面積に関して、レイアウト設計者による考慮の余地はほとんどない。
【0092】
これに対し、CMOS転送回路(ロウサブデコーダ)54やデコーダ部55の面積は、プロセス技術の他、そのレイアウトにも大きな影響を受ける。即ち、メモリセルアレイのレイアウトは、一定パターンの繰り返しであり、画一的に決まるのがほとんどであるが、CMOS転送回路54やデコーダ部55のレイアウトは、レイアウト設計者により様々なバリエーションを持たせることができる。
【0093】
よって、レイアウトを変更することにより、CMOS転送回路54やデコーダ部55の面積を小さくし、標準コアブロックの面積を小さくして、結果として、チップ面積の縮小に貢献することは可能である。
【0094】
以下では、動作モードに応じた所定の電位をワード線に供給するためのCMOS転送回路のレイアウトについて検討する。
【0095】
図15は、CMOS転送回路が配置されるウェル領域の一例を示している。図16は、図15のXVI−XVI線に沿う断面図である。
50−i(iは、奇数)及び50−j(jは、偶数)は、標準コアブロックを表しており、図9のレイアウトに対応している。
【0096】
CMOS転送回路は、図14に示すように、CMOSトランスファゲートTPj,TNj1とNチャネルMOSトランジスタTNj2とから構成される。消去動作時、NチャネルMOSトランジスタTNj2は、ワード線WLjに負の高電位VBBBiを与えるために使用される。従って、このNチャネルMOSトランジスタTNj2は、P型シリコン基板31内に形成することができない。P型シリコン基板31は、常に、接地電位に設定されているためである。
【0097】
そこで、NチャネルMOSトランジスタTNj2は、NチャネルMOSトランジスタTNj1と共に、P型シリコン基板31内のN型ウェル領域32内のP型ウェル領域33内に形成される(ダブルウェル構造)。
【0098】
ところで、標準コアブロックのレイアウトは、図9で示したように、いわゆる折り返し構造となっている。この折り返し構造を考慮し、Nウェル領域32内には1つのPウェル領域33を配置し、この1つのPウェル領域33内に、隣接する2つの標準コアブロック内のCMOS転送回路のNチャネルMOSトランジスタTNj1,TNj2を配置する。
【0099】
従って、1つの標準コアブロック内においては、メモリセルアレイ53に近い側にN型ウェル領域32が配置され、メモリセルアレイ53に遠い側にP型ウェル領域33が配置される。そして、N型ウェル領域32内に、CMOS転送回路のPチャネルMOSトランジスタTPjが配置され、P型ウェル領域33内に、CMOS転送回路のNチャネルMOSトランジスタTNj1,TNj2が配置される。
【0100】
このような構造を有するダブルウェルを用いれば、1つのN型ウェル領域32及び1つのP型ウェル領域33を、隣接する2つの標準コアブロック50−i,50−jで共有することができる。通常、N型ウェル領域32とP型ウェル領域33の境界においては、十分な分離領域を確保する必要があると共に、いわゆるガードリング領域を設ける必要があるため、上述のようなダブルウェル構造は、CMOS転送回路が配置される領域の面積を縮小できる。
【0101】
図17は、CMOS転送回路が配置されるウェル領域の他の例を示している。図18は、図17のXVIII−XVIII線に沿う断面図である。
本例では、隣接する2つの標準コアブロック50−i,50−jに共通の1つのNウェル領域32内に2つのPウェル領域33を配置し、1つの標準コアブロック内に1つのPウェル領域33を配置している。
【0102】
従って、1つの標準コアブロック内においては、メモリセルアレイ53に近い側にP型ウェル領域33が配置され、メモリセルアレイ53に遠い側にN型ウェル領域32が配置される。そして、P型ウェル領域33内に、CMOS転送回路のNチャネルMOSトランジスタTNj1,TNj2が配置され、N型ウェル領域32内に、CMOS転送回路のPチャネルMOSトランジスタTPjが配置される。
【0103】
このようなダブルウェル構造の場合、標準コアブロックごとに1つのP型ウェル領域33が形成される。このため、CMOS転送回路が配置される領域の面積の縮小に関しては、図15及び図16の例は、図17及び図18の例よりも優れているということができる。
【0104】
図19は、標準コアブロック内の1つのロウサブユニットを示している。図20は、1つのロウサブユニット内のCMOS転送回路を構成するMOSトランジスタの配置を示している。
【0105】
本例は、図15及び図16の例に対応している。即ち、1つの標準コアブロック内においては、メモリセルアレイ53に近い側にN型ウェル領域32が配置され、メモリセルアレイ53に遠い側にP型ウェル領域33が配置される。そして、N型ウェル領域32内に、CMOS転送回路のPチャネルMOSトランジスタTPjが配置され、P型ウェル領域33内に、CMOS転送回路のNチャネルMOSトランジスタTNj1,TNj2が配置される。
【0106】
具体的には、N型ウェル領域32内には、CMOS転送回路を構成する8個のPチャネルMOSトランジスタTP0,TP1,…TP7が配置され、P型ウェル領域33内には、CMOS転送回路を構成する16個のNチャネルMOSトランジスタTN01,TN11,…TN71,TN02,TN12,…TN72が配置される。
【0107】
次に、CMOS転送回路を構成する複数のMOSトランジスタの結線構造について説明する。
【0108】
まず、第1配線層及び第2配線層について、以下のように定義する。
配線層は、シリコン基板の表面に平行な方向に延びる配線が形成される1つの層のことをいい、異なる2つの配線層を接続するコンタクト部(コンタクトホールやビアホール内に形成される導電層)は除かれる。
【0109】
第1配線層は、シリコン基板内の拡散層又はシリコン基板上のポリシリコン層に達するコンタクトホール上に直接形成される配線層をいうものとする。即ち、第1配線層は、MOSトランジスタのソース、ドレイン又はゲートに他の配線層を経由せずに直接接続される配線層を意味する。
【0110】
第2配線層は、シリコン基板内の拡散層及びシリコン基板上のポリシリコン層に達するコンタクトホール上に直接形成されず、第1配線層に達するコンタクトホール又はビアホール上に直接形成される配線層をいうものとする。即ち、第2配線層は、第1配線層上に形成される配線層を意味する。
【0111】
具体的には、第1配線層及び第2配線層は、図21に示すような配線層をいうことになる。
シリコン基板61内の拡散層62又はシリコン基板61上のポリシリコン層63に達するコンタクトホール66上に直接形成される配線層64は、第1配線層ということができる。シリコン基板61内の拡散層62及びシリコン基板61上のポリシリコン層63に達するコンタクトホール66上に直接形成されず、第1配線層64に達するコンタクトホール(又はビアホール)67上に直接形成される配線層65は、第2配線層ということができる。
【0112】
図19及び図20に示すロウサブユニット内には、8本のワード線WL0,WL1,…WL7と複数のMOSトランジスタを結線する8本の信号線、i番目の標準コアブロック内のロウブロックデコーダから延びる8本の制御信号線BiFj(j=0,1,…7)、メインロウデコーダから延びる1対の制御信号線対Mx,MxB及びVBBBiを提供する1本の信号線VBBBiが配置される。
【0113】
そして、これらの信号線が、第1配線層及び第2配線層に所定のレイアウトで配置されることにより、CMOS転送回路における結線構造が完成する。
【0114】
ここで、ワード線WLjがロウ方向に延びているものとすると、ワード線WLjとMOSトランジスタを繋ぐ信号線もロウ方向に延びる。また、制御信号線対Mx,MxBは、ロウメインデコーダからロウ方向に延びるもので、ロウ方向に規則的に配置される複数の標準コアブロックに共通になっている。よって、ロウサブユニット内においては、制御信号線対Mx,MxBは、ワード線WLjと同様に、ロウ方向に延びる。
【0115】
また、ロウブロックデコーダから延びる制御信号線BiFj(j=0,1,…7)は、標準コアブロックごとに設けられ、かつ、1つの標準コアブロック内の複数のロウサブユニットに共通に設けられる。このため、制御信号線BiFjは、カラム方向に延びる。VBBBiを提供する信号線VBBBiは、制御信号線BiFjと同様に、カラム方向に延びる。
【0116】
従って、CMOS転送回路の結線構造においては、これらロウ方向に延びる信号線(ワード線に繋がる信号線及び制御信号線対Mx,MxB)と、カラム方向に延びる信号線(制御信号線BiFj及び信号線VBBBi)とを、どのようにして第1及び第2配線層に割り当てるかか重要となる。
【0117】
図22は、CMOS転送回路を構成するMOSトランジスタに対する結線構造(レイアウト)の第1例を示している。
なお、図22のレイアウトにおけるMOSトランジスタの記号TPj,TNj1,TNj2は、図14の回路におけるMOSトランジスタの記号TPj,TNj1,TNj2に対応している。
【0118】
このレイアウトの特徴は、カラム方向に延びる信号線(制御信号線BiFj及び信号線VBBBi)を第1配線層に配置し、ロウ方向に延びる信号線(ワード線に繋がる信号線及び制御信号線対Mx,MxB)を第2配線層に配置した点にある。
【0119】
具体的には、N型ウェル領域32上において、カラム方向に延びる8本の制御信号線BiF0,BiF1,…BiF7は、第1配線層に配置され、かつ、N型ウェル領域32内の8個のPチャネル型MOSトランジスタTP0,TP1,…TP7の拡散層に接続される。また、P型ウェル領域33上において、カラム方向に延びる8本の制御信号線BiF0,BiF1,…BiF7は、第1配線層に配置され、かつ、P型ウェル領域33内の8個のNチャネル型MOSトランジスタTN01,TN11,…TN71の拡散層に接続される。
【0120】
また、第1配線層に配置されるVBBBi線は、N型ウェル領域32上及びP型ウェル領域33上において、カラム方向に延び、かつ、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7の拡散層及びP型ウェル領域33内のNチャネル型MOSトランジスタTN02,TN12,…TN72の拡散層にそれぞれ接続される。
【0121】
一方、ワード線(ポリシリコン層)WL0,WL1,…WL7には、第1配線層に配置される信号線56を経由して、第2配線層に配置される信号線57が接続される。信号線57は、N型ウェル領域32上及びP型ウェル領域33上において、ロウ方向に延び、かつ、第1配線層に配置される信号線を経由して、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7の拡散層及びP型ウェル領域33内のNチャネル型MOSトランジスタTN01,TN11,…TN71,TN02,TN12,…TN72の拡散層にそれぞれ接続される。
【0122】
また、第2配線層に配置される制御信号線対Mx,MxBは、N型ウェル領域32上及びP型ウェル領域33上において、ロウ方向に延び、かつ、第1配線層に配置される信号線を経由して、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7のゲート電極(ポリシリコン層)及びP型ウェル領域33内のNチャネル型MOSトランジスタTN01,TN11,…TN71,TN02,TN12,…TN72のゲート電極(ポリシリコン層)にそれぞれ接続される。
【0123】
図23及び図24は、図22のレイアウトを採用した場合におけるデバイス構造の概略を示している。
【0124】
ワード線WL3,WL4は、第1配線層における信号線56のみを経由して、PチャネルMOSトランジスタの拡散層に電気的に接続される。ワード線WL0,WL1,WL2,WL5,WL6,WL7は、第1配線層における信号線56及び第2配線層における信号線57を経由して、PチャネルMOSトランジスタの拡散層に電気的に接続される。
【0125】
ここで、図22のレイアウトを採用した場合には、以下の問題が生じる。
即ち、図25及び図26に示すように、第1配線層内の信号線56に達するコンタクトホール(又はビアホール)58を形成するに当たって、例えば、レジストパターン59をマスクにしたRIEを用いると、シリコン酸化膜(層間絶縁膜)60のエッチング時に、強力なプラズマが発生し、信号線56が電荷を帯びるようになる。
【0126】
この時、図25に示すデバイス構造の場合には、信号線56に発生した電荷は、PチャネルMOSトランジスタTP3,TP4のP型拡散層を経由して、N型ウェル領域に放出される。つまり、信号線56に発生した電荷がワード線WL3,WL4に伝わることがないため、メモリセルが大きなダメージを受けることもない。
【0127】
しかし、図26に示すデバイス構造の場合、第1配線層内の信号線56に達するコンタクトホール58を形成する際には、信号線56は、ワード線WL0,WL1,WL2,WL5,WL6,WL7のみに接続される。よって、信号線56に発生した電荷は、ワード線WL0,WL1,WL2,WL5,WL6,WL7に伝達されるため、メモリセルが大きなダメージ(閾値の変動など)を受けたり、又はメモリセルが破壊される場合がある。
【0128】
図27は、CMOS転送回路を構成するMOSトランジスタに対する結線構造(レイアウト)の第2例を示している。
本例のレイアウトは、上述の第1例(図22)の変形例であり、第1例における問題点、即ち、第1配線層を形成する際に発生する電荷によるメモリセルのダメージを防止するものである。
【0129】
このレイアウトの特徴は、ワード線WL0,WL1,…WL7に繋がる第1配線層内の信号線56に保護ダイオードを接続した点にある。その他の点については、上述の第1例と全く同じである。
【0130】
図28は、図27のレイアウトを採用した場合におけるデバイス構造の概略を示している。図29は、図27のレイアウトにおける1本のワード線WLjに繋がる素子の等価回路を示している。
【0131】
本例では、全てのワード線WL0,WL1,…WL7は、第1配線層における信号線56を経由して、第2配線層における信号線57に接続される。また、第1配線層における信号線56には、保護ダイオードD1が接続される。
【0132】
この場合、第1配線層内の信号線56に達するコンタクトホール(又はビアホール)58をRIEにより形成しても、このときに発生する電荷は、保護ダイオードD1を経由して、N型ウェル領域に放出される。つまり、信号線56に発生した電荷がワード線WL0,WL1,…WL7に伝わることがないため、メモリセルが大きなダメージを受けることもない。
【0133】
しかし、本例のレイアウトでは、保護ダイオードを新規に設けるため、保護ダイオードの面積だけ、必然的にCMOS転送回路の面積が大きくなる。このため、上述の第2例では、製造時におけるメモリセルのダメージや破壊を防止できるが、チップサイズの縮小を達成することができない。
【0134】
図30は、CMOS転送回路を構成するMOSトランジスタに対する結線構造(レイアウト)の第3例を示している。
なお、図30のレイアウトにおけるMOSトランジスタの記号TPj,TNj1,TNj2は、図14の回路におけるMOSトランジスタの記号TPj,TNj1,TNj2に対応している。
【0135】
このレイアウトの特徴は、ロウ方向に延びる信号線(ワード線に繋がる信号線及び制御信号線対Mx,MxB)を第1配線層に配置し、カラム方向に延びる信号線(制御信号線BiFj及び信号線VBBBi)を第2配線層に配置した点にある。
【0136】
具体的には、ワード線(ポリシリコン層)WL0,WL1,…WL7には、第1配線層に配置される信号線56が接続される。信号線56は、N型ウェル領域32上及びP型ウェル領域33上において、ロウ方向に延び、かつ、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7の拡散層及びP型ウェル領域33内のNチャネル型MOSトランジスタTN01,TN11,…TN71,TN02,TN12,…TN72の拡散層にそれぞれ接続される。
【0137】
また、第1配線層に配置される制御信号線対Mx,MxBは、N型ウェル領域32上及びP型ウェル領域33上において、ロウ方向に延び、かつ、第2配線層に配置される信号線を経由して、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7のゲート電極(ポリシリコン層)及びP型ウェル領域33内のNチャネル型MOSトランジスタTN01,TN11,…TN71,TN02,TN12,…TN72のゲート電極(ポリシリコン層)にそれぞれ接続される。
【0138】
一方、N型ウェル領域32上において、カラム方向に延びる8本の制御信号線BiF0,BiF1,…BiF7は、第2配線層に配置され、かつ、第1配線層内の信号線を経由して、N型ウェル領域32内の8個のPチャネル型MOSトランジスタTP0,TP1,…TP7の拡散層に接続される。また、P型ウェル領域33上において、カラム方向に延びる8本の制御信号線BiF0,BiF1,…BiF7は、第2配線層に配置され、かつ、第1配線層内の信号線を経由して、P型ウェル領域33内の8個のNチャネル型MOSトランジスタTN01,TN11,…TN71の拡散層に接続される。
【0139】
また、第2配線層に配置されるVBBBi線は、N型ウェル領域32上及びP型ウェル領域33上において、カラム方向に延び、かつ、第1配線層に配置される信号線を経由して、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7の拡散層及びP型ウェル領域33内のNチャネル型MOSトランジスタTN02,TN12,…TN72の拡散層に接続される。
【0140】
図31は、図30のレイアウトを採用した場合におけるデバイス構造の概略を示している。
【0141】
本例では、全てのワード線WL0,WL1,…WL7は、第1配線層における信号線56を経由して、PチャネルMOSトランジスタTP0,TP1,…TP7の拡散層に電気的に接続される。また、本例のレイアウトでは、信号線56に対するコンタクトホール(又はビアホール)が形成されないため、メモリセルが大きなダメージを受けることもない。
【0142】
仮に、信号線56に達するコンタクトホール(又はビアホール)をRIEにより形成する場合でも、このときに発生する電荷は、PチャネルMOSトランジスタTP0,TP1,…TP7のP型拡散層を経由して、N型ウェル領域に放出される。つまり、信号線56に発生した電荷がワード線WL0,WL1,…WL7に伝達されないため、保護ダイオードなどの追加の素子を設けることなく、メモリセルのダメージを防止できる。
【0143】
しかし、図30に示すレイアウトの場合、ワード線WL0,WL1,…WL7とMOSトランジスタTPj,TNj1,TNj2は、第1配線層における信号線56のみによって互いに電気的に接続される。また、信号線56には、MOSトランジスタTPj,TNj1,TNj2の拡散層にコンタクトする部分に、大きな面積を有するコンタクト領域を確保しなければならない。さらに、第1配線層内には、第2配線層内の信号線BiFj,VBBBiを、MOSトランジスタの拡散層に接続するための中継用の配線領域も確保なければならない。
【0144】
このため、第1配線層に配置される信号線56の間隔(又はピッチ)が非常に狭くなり、レイアウトが難しくなる問題がある。特に、※で示す部分は、信号線56が最も密に配置される箇所となっている。
【0145】
図32は、CMOS転送回路を構成するMOSトランジスタに対する結線構造(レイアウト)の第4例を示している。
本例のレイアウトは、上述の第1例と第3例を組み合わせたものであり、第1例の利点(チップサイズの縮小)と第3例の利点(メモリセルのダメージ防止)を合わせ持つ。
【0146】
このレイアウトの特徴は、(1)PチャネルMOSトランジスタTPjが形成されるN型ウェル領域32上においては、ロウ方向に延びる信号線(ワード線に繋がる信号線及び制御信号線対Mx,MxB)を第1配線層に配置し、カラム方向に延びる信号線(制御信号線BiFj及び信号線VBBBi)を第2配線層に配置し、(2)NチャネルMOSトランジスタTNj1,TNj2が形成されるP型ウェル領域33上においては、カラム方向に延びる信号線(制御信号線BiFj及び信号線VBBBi)を第1配線層に配置し、ロウ方向に延びる信号線(ワード線に繋がる信号線及び制御信号線対Mx,MxB)を第2配線層に配置した点にある。
【0147】
具体的には、ワード線(ポリシリコン層)WL0,WL1,…WL7には、第1配線層に配置される信号線56が接続される。信号線56は、N型ウェル領域32上において、ロウ方向に延び、かつ、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7の拡散層に接続される。また、信号線56の一部には、第2配線層に配置される信号線57が接続される。信号線57は、P型ウェル領域33上において、ロウ方向に延び、かつ、P型ウェル領域33内のNチャネル型MOSトランジスタTN01,TN11,…TN71,TN02,TN12,…TN72の拡散層に接続される。
【0148】
また、第1配線層に配置される制御信号線対Mx,MxBは、N型ウェル領域32上において、ロウ方向に延び、かつ、第2配線層に配置される信号線を経由して、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7のゲート電極(ポリシリコン層)に接続される。また、第1配線層に配置される制御信号線対Mx,MxBには、第2配線層に配置される制御信号線対Mx,MxBが接続される。第2配線層内の制御信号線対Mx,MxBは、P型ウェル領域33上において、ロウ方向に延び、かつ、P型ウェル領域33内のNチャネル型MOSトランジスタTN01,TN11,…TN71,TN02,TN12,…TN72のゲート電極(ポリシリコン層)に接続される。
【0149】
一方、N型ウェル領域32上において、カラム方向に延びる8本の制御信号線BiF0,BiF1,…BiF7は、第2配線層に配置され、かつ、第1配線層内の信号線を経由して、N型ウェル領域32内の8個のPチャネル型MOSトランジスタTP0,TP1,…TP7の拡散層に接続される。また、P型ウェル領域33上において、カラム方向に延びる8本の制御信号線BiF0,BiF1,…BiF7は、第1配線層に配置され、かつ、P型ウェル領域33内の8個のNチャネル型MOSトランジスタTN01,TN11,…TN71の拡散層に接続される。
【0150】
また、第2配線層に配置されるVBBBi線は、N型ウェル領域32上において、カラム方向に延び、かつ、第1配線層に配置される信号線を経由して、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7の拡散層に接続される。また、第1配線層に配置されるVBBBi線は、P型ウェル領域33上において、カラム方向に延び、かつ、P型ウェル領域33内のNチャネル型MOSトランジスタTN02,TN12,…TN72の拡散層に接続される。
【0151】
図33は、図32のレイアウトを採用した場合におけるデバイス構造の概略を示している。
【0152】
本例では、全てのワード線WL0,WL1,…WL7は、第1配線層における信号線56を経由して、PチャネルMOSトランジスタTP0,TP1,…TP7の拡散層に電気的に接続される。また、第1配線層内の信号線56は、第2配線層内の信号線57に接続される。
【0153】
ここで、図34に示すように、信号線56に達するコンタクトホール(又はビアホール)58をRIEにより形成する場合、このRIEにより信号線56に発生する電荷は、PチャネルMOSトランジスタTP0,TP1,…TP7のP型拡散層を経由して、N型ウェル領域に放出される。つまり、信号線56に発生した電荷がワード線WL0,WL1,…WL7に伝達されないため、保護ダイオードなどの追加の素子を設けることなく、メモリセルのダメージを防止できる。
【0154】
また、図32に示すレイアウトの場合、ワード線WL0,WL1,…WL7とPチャネルMOSトランジスタTPjは、第1配線層における信号線56によって互いに接続され、ワード線WL0,WL1,…WL7とNチャネルMOSトランジスタTNj1,TNj2は、第1配線層における信号線56と第2配線層における信号線57によって互いに接続される。
【0155】
つまり、P型ウェル領域33上においては、ワード線WL0,WL1,…WL7に繋がるロウ方向に延びる信号線57は、第2配線層に形成される。このため、P型ウェル領域33上における各信号線が非常に密に配置されることがなく、レイアウトを容易に決定できると共に、CMOS転送回路の面積縮小によるチップサイズの縮小に貢献できる。
【0156】
表1は、上述の第2例、第3例及び第4例の主要部の構成及び効果を簡単にまとめたものである。
【0157】
【表1】
【0158】
第1例は、メモリセルの保護が不十分なため、表1には示していない。第2例及び第3例は、それぞれ製造時にメモリセルにダメージを与えないための手段を提供する。
【0159】
第2例では、ロウ方向に延びる信号線(ワード線に繋がる信号線及び制御信号線対Mx,MxB)が、N型ウェル領域上及びP型ウェル領域上で、共に、第2配線層に配置され、カラム方向に延びる信号線(制御信号線BiFj及び信号線VBBBi)が、N型ウェル領域上及びP型ウェル領域上で、共に、第1配線層に配置される。このため、第2例では、特に第1配線層において配線密度が異常に高くなることがない。
【0160】
第2例では、製造時におけるメモリセルのダメージを防ぐ手段として、コンタクトホール形成時に生じる電荷をシリコン基板に逃がすための保護ダイオードを設けている。よって、第2例では、チップ上に、この保護ダイオードを配置する領域を確保しなければならず、チップサイズの縮小に関する効果は小さい。
【0161】
第3例では、ロウ方向に延びる信号線(ワード線に繋がる信号線及び制御信号線対Mx,MxB)が、N型ウェル領域上及びP型ウェル領域上で、共に、第1配線層に配置され、カラム方向に延びる信号線(制御信号線BiFj及び信号線VBBBi)が、N型ウェル領域上及びP型ウェル領域上で、共に、第2配線層に配置される。
【0162】
つまり、第3例では、ワード線とMOSトランジスタの接続を第1配線層に配置される信号線のみで行えるため、N型ウェル領域内のPチャネルMOSトランジスタを保護ダイオードの代わりとして用いることができる。よって、第3例では、製造時におけるメモリセルのダメージを防ぐことができると共に、保護ダイオードが不要となる分、CMOS転送回路の面積を小さくでき、第2例に比べれば、チップサイズの縮小に貢献できる。
【0163】
しかし、第3例では、ワード線とMOSトランジスタの接続が第1配線層に配置される信号線のみで行われる。このため、特に、P型ウェル領域上(NチャネルMOSトランジスタ領域上)において、第1配線層に配置される信号線の密度が高くなり、レイアウトが難しくなる。つまり、Pウェル領域上の第1配線層内の信号線と中継用配線の数の合計が多くなる。
【0164】
第4例では、ロウ方向に延びる信号線(ワード線に繋がる信号線及び制御信号線対Mx,MxB)が、N型ウェル領域上で、第1配線層に配置され、P型ウェル領域上で、第2配線層に配置される。また、カラム方向に延びる信号線(制御信号線BiFj及び信号線VBBBi)が、N型ウェル領域上で、第2配線層に配置され、P型ウェル領域上で、第1配線層に配置される。
【0165】
つまり、第4例では、ワード線とPチャネルMOSトランジスタの接続を第1配線層に配置される信号線のみで行うため、N型ウェル領域内のPチャネルMOSトランジスタを保護ダイオードの代わりとして用いることができる。よって、第4例では、保護ダイオードが不要となる分、CMOS転送回路の面積を小さくでき、チップサイズの縮小に貢献できる。
【0166】
また、第4例では、ワード線とNチャネルMOSトランジスタの接続が第1配線層に配置される信号線と第2配線層に配置される信号線によって行われる。つまり、P型ウェル領域上(NチャネルMOSトランジスタ領域上)においては、ワード線に繋がる信号線は、第2配線層に配置されるため、P型ウェル領域上における第1配線層内の信号線と中継用配線の密度が高くなることがなく、各信号線のレイアウトも容易になる。
【0167】
つまり、第4例では、第1配線層内の信号線(中継用配線を含む)の密度と第2配線層内の信号線(中継用配線を含む)の密度をほぼ均等にできるものであり、その結果、各配線層内での信号線のレイアウトを容易に行えるものである。但し、第1配線層内での各信号線の最小ピッチと第2配線層内での各信号線の最小ピッチは同じであると仮定する(従来は、上層ほど、ピッチを広くする必要があったが、近年では、平坦化技術の進歩により各層のピッチを等しくできるようになっている。)。これに対し、第3例では、特に、P型ウェル領域上において第1配線層内の信号線の密度が第2配線層内の信号線の密度よりも高くなるため、第1配線層内での信号線のレイアウトが困難となる。
【0168】
図35は、CMOS転送回路を構成するMOSトランジスタに対する結線構造(レイアウト)の第5例を示している。図36は、図35の制御信号線BiFj(隣接する2つの標準コアブロック内の制御信号線BiFj)のレイアウトを詳細に示している。
【0169】
本例のレイアウトは、上述の第4例のレイアウトの変形例である。第4例では、N型ウェル領域32上の制御信号線BiFj(iは、標準コアブロック番号、jは、0,1,…7)とP型ウェル領域33上の制御信号線BiFjの関係は、特に規定されていなかった。
【0170】
通常は、図37に示すように、1つの標準コアブロック内において、N型ウェル領域32上の制御信号線BiFjとP型ウェル領域33上の制御信号線BiFjは、ロウブロックデコーダ側で互いに接続されている。
【0171】
これに対し、本例では、N型ウェル領域32上の制御信号線BiFjとP型ウェル領域33上の制御信号線BiFjを、ロウブロックデコーダ側の端部とロウブロックデコーダ側と反対側の端部の双方で互いに接続している。これにより、N型ウェル領域32上の制御信号線BiFjとP型ウェル領域33上の制御信号線BiFjは、全体としてリング状にレイアウトされることになる。
【0172】
このようなレイアウトにすると、以下の効果を得ることができる。
第4例では、N型ウェル領域32上(PチャネルMOSトランジスタ領域上)の制御信号線BiFjは、第2配線層に配置され、P型ウェル領域33上(NチャネルMOSトランジスタ領域上)の制御信号線BiFjは、第1配線層に配置される。また、第1配線層の制御信号線BiFjと第2配線層の制御信号線BiFjは、例えば、互いに同じ材料(例えば、アルミニウム、銅などの金属)から構成されるが、それでも、互いに異なる配線層に形成されるため、互いに異なる配線抵抗(又は信号遅延量)を持つ場合がある。
【0173】
この場合、N型ウェル領域32上の制御信号線BiFjとP型ウェル領域33上の制御信号線BiFjでは、制御信号が伝わる速さが異なり、MOSトランジスタがそれぞれ異なるタイミングで動作するため、各動作モードのおける動作タイミングの規定が難しくなると共に、誤動作が生じることも考えられる。
【0174】
第5例では、N型ウェル領域32上の制御信号線BiFjとP型ウェル領域33上の制御信号線BiFjを、ロウブロックデコーダ側の端部とロウブロックデコーダ側と反対側の端部の双方で互いに接続しているため、第1配線層の制御信号線BiFjと第2配線層の制御信号線BiFjは、互いにほぼ同じ信号遅延量を持つことになる。
【0175】
従って、N型ウェル領域32上の制御信号線BiFjとP型ウェル領域33上の制御信号線BiFjでは、制御信号が伝わる速さがほぼ同じであり、MOSトランジスタがそれぞれ同一のタイミングで動作するため、各動作モードのおける動作タイミングの規定が容易であり、誤動作も生じない。
【0176】
また、第5例では、N型ウェル領域32上の制御信号線BiFjとP型ウェル領域33上の制御信号線BiFjを全体的にリング状となるようにレイアウトしたため、第4例と比べて、NチャネルMOSトランジスタTNj1,TNj2の位置が変わっている。但し、等価回路は、第4例及び第5例ともに、図14に示すようになる。
【0177】
当然に、第4例のMOSトランジスタTPj,TNj1,TNj2の位置を変えることなく、N型ウェル領域32上の制御信号線BiFjとP型ウェル領域33上の制御信号線BiFjの接続関係を調整することにより、各制御信号線BiFjをリング状とし、第1配線層の制御信号線BiFjの信号遅延量と第2配線層の制御信号線BiFjの信号遅延量が等しくなるようにしてもよい。
【0178】
また、第5例では、第4例と同様に、PチャネルMOSトランジスタTPjが形成されるN型ウェル領域32上においては、ロウ方向に延びる信号線(ワード線に繋がる信号線及び制御信号線対Mx,MxB)が第1配線層に配置され、カラム方向に延びる信号線(制御信号線BiFj及び信号線VBBBi)が第2配線層に配置され、NチャネルMOSトランジスタTNj1,TNj2が形成されるP型ウェル領域33上においては、カラム方向に延びる信号線(制御信号線BiFj及び信号線VBBBi)が第1配線層に配置され、ロウ方向に延びる信号線(ワード線に繋がる信号線及び制御信号線対Mx,MxB)が第2配線層に配置される。
【0179】
具体的には、ワード線(ポリシリコン層)WL0,WL1,…WL7には、第1配線層に配置される信号線56が接続される。信号線56は、N型ウェル領域32上において、ロウ方向に延び、かつ、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7の拡散層に接続される。また、信号線56の一部には、第2配線層に配置される信号線57が接続される。信号線57は、P型ウェル領域33上において、ロウ方向に延び、かつ、P型ウェル領域33内のNチャネル型MOSトランジスタTN01,TN11,…TN71,TN02,TN12,…TN72の拡散層に接続される。
【0180】
また、第1配線層に配置される制御信号線対Mx,MxBは、N型ウェル領域32上において、ロウ方向に延び、かつ、第2配線層に配置される信号線を経由して、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7のゲート電極(ポリシリコン層)に接続される。また、第1配線層に配置される制御信号線対Mx,MxBには、第2配線層に配置される制御信号線対Mx,MxBが接続される。第2配線層内の制御信号線対Mx,MxBは、P型ウェル領域33上において、ロウ方向に延び、かつ、P型ウェル領域33内のNチャネル型MOSトランジスタTN01,TN11,…TN71,TN02,TN12,…TN72のゲート電極(ポリシリコン層)に接続される。
【0181】
一方、N型ウェル領域32上において、カラム方向に延びる8本の制御信号線BiF0,BiF1,…BiF7は、第2配線層に配置され、かつ、第1配線層内の信号線を経由して、N型ウェル領域32内の8個のPチャネル型MOSトランジスタTP0,TP1,…TP7の拡散層に接続される。また、P型ウェル領域33上において、カラム方向に延びる8本の制御信号線BiF0,BiF1,…BiF7は、第1配線層に配置され、かつ、P型ウェル領域33内の8個のNチャネル型MOSトランジスタTN01,TN11,…TN71の拡散層に接続される。
【0182】
また、第2配線層に配置されるVBBBi線は、N型ウェル領域32上において、カラム方向に延び、かつ、第1配線層に配置される信号線を経由して、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7の拡散層に接続される。また、第1配線層に配置されるVBBBi線は、P型ウェル領域33上において、カラム方向に延び、かつ、P型ウェル領域33内のNチャネル型MOSトランジスタTN02,TN12,…TN72の拡散層に接続される。
【0183】
従って、第5例においても、第4例と同様に、保護ダイオードを必要とすることがなく、かつ、P型ウェル領域上の第1配線層が非常に密になってレイアウトに支障をきたすこともなく、CMOS転送回路の面積縮小によるチップサイズの縮小を図ることができる。
【0184】
図38は、CMOS転送回路を構成するMOSトランジスタに対する結線構造(レイアウト)の第6例を示している。
本例は、上述の第5例の変形例(第4例の変形例としても適用可能)であり、N型ウェル領域32内に、製造時に発生する電荷(高電位)からメモリセルを保護するためのP型領域70を形成した点に特徴を有する。
【0185】
第5例(又は第4例)では、上述のように、CMOS転送回路を構成するPチャネルMOSトランジスタを、製造時にメモリセルを電荷から保護するための保護ダイオードとして機能させている。
【0186】
第5例(又は第4例)では、例えば、図39に示すように、コンタクトホール(又はビアホール)58の形成時に、第1配線層内の信号線56に正の電荷(数十V)が生じ、その正電荷は、PチャネルMOSトランジスタの拡散層を経由してN型ウェル領域32に転送される。さらに、その正電荷による電位とP型基板(接地電位)71の電位差が、P型基板71とN型ウェル領域32の間のPN接合のブレイクダウン電圧(breakdown voltage)を越えると、その正電荷は、P型基板71に放出される。
【0187】
つまり、P型基板71とN型ウェル領域32の間のPN接合のブレイクダウン電圧をVBDsubとすると、第4例のレイアウトでは、コンタクトホール58の形成時に、ワード線WLjの電位がVBDsub以上にならないようにして、メモリセルを保護することができる。
【0188】
しかし、このVBDsubは、通常、書き込み(プログラム)動作時にワード線WLjに与える電位(例えば、10V程度)の2倍程度の値に設定されている。VBDsubは、コンタクトホール58の形成時に生じる電荷からメモリセルを保護するに当たって十分な値であるが、さらに、メモリセルの保護を完全にするためには、VBDsubよりも低い値でブレイクダウンを起こすような構造を提供すればよい。
【0189】
そこで、第6例では、図40に示すように、N型ウェル領域32内に、P型基板71に電気的に接続されるP型領域70を食い込ませている。このP型領域70は、例えば、P型ウェル領域33と同時に形成され、P型ウェル領域33と同じ不純物濃度を持っている。
【0190】
この場合、P型領域70とN型ウェル領域32の間のPN接合のブレイクダウン電圧VBDpwellは、P型基板71とN型ウェル領域32の間のPN接合のブレイクダウン電圧VBDsubよりも小さくなる。
【0191】
従って、図40に示すように、コンタクトホール58の形成時に、ワード線WLjの電位は、VBDpwell以上になることはなく、製造時におけるメモリセルのダメージを低減し、信頼性を向上させることができる。
【0192】
また、第6例では、第4例及び第5例と同様に、PチャネルMOSトランジスタTPjが形成されるN型ウェル領域32上においては、ロウ方向に延びる信号線(ワード線に繋がる信号線及び制御信号線対Mx,MxB)が第1配線層に配置され、カラム方向に延びる信号線(制御信号線BiFj及び信号線VBBBi)が第2配線層に配置され、NチャネルMOSトランジスタTNj1,TNj2が形成されるP型ウェル領域33上においては、カラム方向に延びる信号線(制御信号線BiFj及び信号線VBBBi)が第1配線層に配置され、ロウ方向に延びる信号線(ワード線に繋がる信号線及び制御信号線対Mx,MxB)が第2配線層に配置される。
【0193】
具体的には、ワード線(ポリシリコン層)WL0,WL1,…WL7には、第1配線層に配置される信号線56が接続される。信号線56は、N型ウェル領域32上において、ロウ方向に延び、かつ、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7の拡散層に接続される。また、信号線56の一部には、第2配線層に配置される信号線57が接続される。信号線57は、P型ウェル領域33上において、ロウ方向に延び、かつ、P型ウェル領域33内のNチャネル型MOSトランジスタTN01,TN11,…TN71,TN02,TN12,…TN72の拡散層に接続される。
【0194】
また、第1配線層に配置される制御信号線対Mx,MxBは、N型ウェル領域32上において、ロウ方向に延び、かつ、第2配線層に配置される信号線を経由して、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7のゲート電極(ポリシリコン層)に接続される。また、第1配線層に配置される制御信号線対Mx,MxBには、第2配線層に配置される制御信号線対Mx,MxBが接続される。第2配線層内の制御信号線対Mx,MxBは、P型ウェル領域33上において、ロウ方向に延び、かつ、P型ウェル領域33内のNチャネル型MOSトランジスタTN01,TN11,…TN71,TN02,TN12,…TN72のゲート電極(ポリシリコン層)に接続される。
【0195】
一方、N型ウェル領域32上において、カラム方向に延びる8本の制御信号線BiF0,BiF1,…BiF7は、第2配線層に配置され、かつ、第1配線層内の信号線を経由して、N型ウェル領域32内の8個のPチャネル型MOSトランジスタTP0,TP1,…TP7の拡散層に接続される。また、P型ウェル領域33上において、カラム方向に延びる8本の制御信号線BiF0,BiF1,…BiF7は、第1配線層に配置され、かつ、P型ウェル領域33内の8個のNチャネル型MOSトランジスタTN01,TN11,…TN71の拡散層に接続される。
【0196】
また、第2配線層に配置されるVBBBi線は、N型ウェル領域32上において、カラム方向に延び、かつ、第1配線層に配置される信号線を経由して、N型ウェル領域32内のPチャネルMOSトランジスタTP0,TP1,…TP7の拡散層に接続される。また、第1配線層に配置されるVBBBi線は、P型ウェル領域33上において、カラム方向に延び、かつ、P型ウェル領域33内のNチャネル型MOSトランジスタTN02,TN12,…TN72の拡散層に接続される。
【0197】
従って、第6例においても、第4例及び第5例と同様に、保護ダイオードを必要とすることがなく、かつ、P型ウェル領域上の第1配線層が非常に密になってレイアウトに支障をきたすこともなく、CMOS転送回路の面積縮小によるチップサイズの縮小を図ることができる。
【0198】
図41は、CMOS転送回路(ロウサブデコーダ)の第2例を示している。
【0199】
図14のCMOS転送回路は、CMOSトランスファゲートを用いたものであったが、本例のCMOS転送回路は、インバータ型の転送回路となっている。
【0200】
本例では、説明を簡単にするため、1つのロウサブユニット内に2本のワード線WL0,WL1が配置されるものとする。1本のワード線WLj(j=0,1)には、3つのトランジスタが接続される。即ち、1本のワード線WLjには、PチャネルMOSトランジスタTPj1,TPj2とNチャネルMOSトランジスタTNjが接続される。
【0201】
信号線Xiとワード線WLjの間には、PチャネルMOSトランジスタTPj1が接続される。信号線Yiとワード線WLjの間には、PチャネルMOSトランジスタTPj2とNチャネルMOSトランジスタTNjが直列接続される。
【0202】
信号線Xi,Yiは、制御信号線対を構成し、この制御信号線対は、ロウメインデコーダに接続される。選択されたロウサブユニットでは、信号線Xi,Yiの電位は、動作モードに応じた所定値となる。非選択のロウサブユニットでは、信号線Xi,Yiの電位は、例えば、共に、非選択電位(例えば、接地電位)となる。
【0203】
PチャネルMOSトランジスタTPj1とNチャネルMOSトランジスタTNjのゲートには、制御信号線Aijが接続される。PチャネルMOSトランジスタTPj2のゲートには、制御信号線Biが接続される。
【0204】
次に、書き込み動作時、読み出し動作時及び消去動作時における図41のCMOS転送回路の動作について説明する。
【0205】
書き込み動作では、まず、ロウメインデコーダにより、1つのロウサブユニット、即ち、1つの制御信号線対Xi,Yiが選択される。選択された制御信号線対Xi,Yiでは、例えば、信号線Xiがプログラム電位(正の高電位)となり、信号線Yiが接地電位となる。一方、非選択のロウサブユニット、即ち、非選択の制御信号線対Xi,Yiでは、例えば、信号線Xi,Yiが、共に、非選択電位(例えば、接地電位)となる。
【0206】
この後、ロウブロックデコーダ(ワード線ドライバ)により、2本の制御信号線Aij(j=0,1)のうちの1本が選択される。選択された制御信号線Aijには、ロウブロックデコーダから選択電位(“L”)が与えられ、非選択の制御信号線Aijには、ロウブロックデコーダから非選択電位(“H”)が与えられる。制御信号線Biの電位は、“L”である。
【0207】
選択されたロウサブユニット内では、制御信号線Aijが選択電位(“L”)の場合、PチャネルMOSトランジスタTPj1がオン状態、NチャネルMOSトランジスタTNjがオフ状態となるため、プログラム電位が信号線Xiからワード線WLjに与えられる。制御信号線Aijが非選択電位(“H”)の場合、PチャネルMOSトランジスタTPj1がオフ状態、NチャネルMOSトランジスタTNjがオン状態となるため、非選択電位(例えば、接地電位)が信号線Yiからワード線WLjに与えられる。
【0208】
非選択のロウサブユニット内においては、制御信号線Aijが選択電位(“L”)及び非選択電位(“H”)のいずれの場合にも、ワード線WLjには、非選択電位(例えば、接地電位)が与えられる。
【0209】
例えば、制御信号線Aijが選択電位(“L”)の場合、PチャネルMOSトランジスタTPj1がオン状態、NチャネルMOSトランジスタTNjがオフ状態となるため、非選択電位(例えば、接地電位)が信号線Xiからワード線WLjに与えられる。制御信号線Aijが非選択電位(“H”)の場合、PチャネルMOSトランジスタTPj1がオフ状態、NチャネルMOSトランジスタTNjがオン状態となるため、非選択電位(例えば、接地電位)が信号線Yiからワード線WLjに与えられる。
【0210】
消去動作では、選択された標準コアブロック内においては、ロウブロックデコーダにより、全ての制御信号線Aij(j=0,1),Biが“H”に設定される。この時、PチャネルMOSトランジスタTPj1,TPj2がオフとなるため、ワード線WLjは、制御信号線対Xi,Yiから切り離される。一方、端子Cが消去電位に設定され、端子Cからワード線WLjに消去電位が伝達される。
【0211】
読み出し動作では、まず、ロウメインデコーダにより、1つのロウサブユニット、即ち、1つの制御信号線対Xi,Yiが選択される。選択された制御信号線対Xi,Yiでは、例えば、信号線Xiが読み出し電位(正の電位)となり、信号線Yiが接地電位となる。一方、非選択のロウサブユニット、即ち、非選択の制御信号線対Xi,Yiでは、例えば、信号線Xi,Yiが、共に、非選択電位(例えば、接地電位)となる。
【0212】
この後、ロウブロックデコーダ(ワード線ドライバ)により、2本の制御信号線Aij(j=0,1)のうちの1本が選択される。選択された制御信号線Aijには、ロウブロックデコーダから選択電位(“L”)が与えられ、非選択の制御信号線Aijには、ロウブロックデコーダから非選択電位(“H”)が与えられる。制御信号線Biの電位は、“L”である。
【0213】
選択されたロウサブユニット内では、制御信号線Aijが選択電位(“L”)の場合、PチャネルMOSトランジスタTPj1がオン状態、NチャネルMOSトランジスタTNjがオフ状態となるため、読み出し電位が信号線Xiからワード線WLjに与えられる。制御信号線Aijが非選択電位(“H”)の場合、PチャネルMOSトランジスタTPj1がオフ状態、NチャネルMOSトランジスタTNjがオン状態となるため、非選択電位(例えば、接地電位)が信号線Yiからワード線WLjに与えられる。
【0214】
非選択のロウサブユニット内においては、制御信号線Aijが選択電位(“L”)及び非選択電位(“H”)のいずれの場合にも、ワード線WLjには、非選択電位(例えば、接地電位)が与えられる。
【0215】
例えば、制御信号線Aijが選択電位(“L”)の場合、PチャネルMOSトランジスタTPj1がオン状態、NチャネルMOSトランジスタTNjがオフ状態となるため、非選択電位(例えば、接地電位)が信号線Xiからワード線WLjに与えられる。制御信号線Aijが非選択電位(“H”)の場合、PチャネルMOSトランジスタTPj1がオフ状態、NチャネルMOSトランジスタTNjがオン状態となるため、非選択電位(例えば、接地電位)が信号線Yiからワード線WLjに与えられる。
【0216】
図42は、CMOS転送回路を構成するMOSトランジスタに対する結線構造(レイアウト)の第7例を示している。
本例のレイアウトは、図41のCMOS転送回路に適用される。
【0217】
このレイアウトの特徴は、(1)PチャネルMOSトランジスタTPj1,TPj2が形成されるN型ウェル領域32上においては、ロウ方向に延びる信号線(ワード線に繋がる信号線56及び制御信号線対Xi,Yi)を第1配線層に配置し、カラム方向に延びる信号線(制御信号線Aij,Bi)を第2配線層に配置し、(2)NチャネルMOSトランジスタTNjが形成されるP型ウェル領域33上においては、カラム方向に延びる信号線(制御信号線Aij)を第1配線層に配置し、ロウ方向に延びる信号線(信号線57及び制御信号線対Xi,Yi)を第2配線層に配置した点にある。
【0218】
具体的には、ワード線(ポリシリコン層)WL0,WL1には、第1配線層に配置される信号線56が接続される。信号線56は、N型ウェル領域32上において、ロウ方向に延び、かつ、N型ウェル領域32内のPチャネルMOSトランジスタTP01,TP02,TP11,TP12の拡散層に接続される。
【0219】
信号線57は、P型ウェル領域33上において、ロウ方向に延び、かつ、P型ウェル領域33内のNチャネル型MOSトランジスタTN0,TN1の拡散層に接続される。また、信号線57は、N型ウェル領域32内のPチャネルMOSトランジスタTP02,TP12の拡散層に接続される。
【0220】
また、第1配線層に配置される制御信号線対Xi,Yiは、N型ウェル領域32上において、ロウ方向に延び、かつ、第2配線層に配置される信号線を経由して、N型ウェル領域32内のPチャネルMOSトランジスタTP01,TP02の拡散層に接続される。また、第1配線層に配置される制御信号線対Xi,Yiには、第2配線層に配置される制御信号線対Xi,Yiが接続される。第2配線層内の制御信号線対Xi,Yiは、P型ウェル領域33上において、ロウ方向に延び、かつ、P型ウェル領域33内のNチャネル型MOSトランジスタTN0,TN1の拡散層に接続される。
【0221】
一方、N型ウェル領域32上において、カラム方向に延びる2本の制御信号線Ai0,Ai1は、第2配線層内に配置され、かつ、第1配線層内の信号線を経由して、N型ウェル領域32内のPチャネル型MOSトランジスタTP01,TP11のゲート(ポリシリコン層)に接続される。また、P型ウェル領域33上において、カラム方向に延びる2本の制御信号線Ai0,Ai1は、第1配線層に配置され、かつ、P型ウェル領域33内のNチャネル型MOSトランジスタTN0,TN1のゲート(ポリシリコン層)に接続される。
【0222】
また、第2配線層に配置される制御信号線Bi線は、N型ウェル領域32上において、カラム方向に延び、かつ、第1配線層に配置される信号線を経由して、N型ウェル領域32内のPチャネルMOSトランジスタTP02,TP12のゲート(ポリシリコン層)に接続される。
【0223】
このような構成によれば、PチャネルMOSトランジスタが形成されるN型ウェル領域上では、ロウ方向に延びる信号線(ワード線に繋がる信号線56及び制御信号線対Xi,Yi)が第1配線層に配置され、カラム方向に延びる信号線(制御信号線Aij,Bi)が第2配線層に配置され、NチャネルMOSトランジスタが形成されるP型ウェル領域上では、カラム方向に延びる信号線(制御信号線Aij)が第1配線層に配置され、ロウ方向に延びる信号線(信号線57及び制御信号線対Xi,Yi)が第2配線層に配置される。
【0224】
これにより、メモリセルを保護するための保護ダイオードを新たに必要とすることがなく、かつ、P型ウェル領域33上の第1配線層が非常に密になってレイアウトに支障をきたすこともなく、CMOS転送回路の面積縮小によるチップサイズの縮小を図ることができる。
【0225】
【発明の効果】
以上、説明したように、本発明の不揮発性半導体メモリによれば、ワード線に動作モードに応じた所定の電位を転送するCMOS転送回路(ロウサブデコーダ。トランスファゲート型及びインバータ型を含む。)のレイアウトにおいて、PチャネルMOSトランジスタが形成されるN型ウェル領域上では、ロウ方向に延びる信号線(ワード線に繋がる信号線を含む)を第1配線層に配置し、カラム方向に延びる信号線を第2配線層に配置し、NチャネルMOSトランジスタが形成されるP型ウェル領域上では、カラム方向に延びる信号線を第1配線層に配置し、ロウ方向に延びる信号線を第2配線層に配置している。これにより、メモリセルを保護するための保護ダイオードを新たに必要とすることがなく、かつ、P型ウェル領域上の第1配線層が非常に密になってレイアウトに支障をきたすこともなく、CMOS転送回路の面積縮小によるチップサイズの縮小を図ることができる。
【図面の簡単な説明】
【図1】フラッシュEEPROMの主要部を示すブロック図。
【図2】メモリセルアレイを示す回路図。
【図3】メモリセルアレイのデバイス構造を示す平面図。
【図4】図3のIV−IV線に沿う断面図。
【図5】図3のV−V線に沿う断面図。
【図6】図3のVI−VI線に沿う断面図。
【図7】図3のVII−VII線に沿う断面図。
【図8】フラッシュEEPROMのチップレイアウトの一例を示す図。
【図9】標準コアブロック群のレイアウトの一例を示す図。
【図10】標準コアブロックのレイアウトの一例を示す図。
【図11】標準コアブロック内のロウサブユニットのレイアウトの一例を示す図。
【図12】標準コアブロックのレイアウトの一例を示す図。
【図13】標準コアブロック内のロウサブユニットのレイアウトの一例を示す図。
【図14】ロウサブユニット内のCMOS転送回路の第1例を示す回路図。
【図15】CMOS転送回路が配置されるウェルのレイアウトの一例を示す図。
【図16】図15のXVI−XVI線に沿う断面図。
【図17】CMOS転送回路が配置されるウェルのレイアウトの他の例を示す図。
【図18】図17のXVIII−XVIII線に沿う断面図。
【図19】隣接する2つの標準コアブロック内のロウサブユニットを示す図。
【図20】CMOS転送回路を構成するトランジスタの配置の一例を示す図。
【図21】第1及び第2配線層の定義を説明する図。
【図22】CMOS転送回路の結線構造(レイアウト)の第1例を示す図。
【図23】図22のCMOS転送回路のデバイス構造の一部を示す断面図。
【図24】図22のCMOS転送回路のデバイス構造の一部を示す断面図。
【図25】図23の構造において製造時に生じる電荷の流れを示す図。
【図26】図24の構造において製造時に生じる電荷の流れを示す図。
【図27】CMOS転送回路の結線構造(レイアウト)の第2例を示す図。
【図28】図21のCMOS転送回路のデバイス構造の一部を示す断面図。
【図29】図21のCMOS転送回路のワード線に繋がる素子の等価回路を示す図。
【図30】CMOS転送回路の結線構造(レイアウト)の第3例を示す図。
【図31】図30のCMOS転送回路のデバイス構造の一部を示す断面図。
【図32】CMOS転送回路の結線構造(レイアウト)の第4例を示す図。
【図33】図32のCMOS転送回路のデバイス構造の一部を示す断面図。
【図34】図33の構造において製造時に生じる電荷の流れを示す図。
【図35】CMOS転送回路の結線構造(レイアウト)の第5例を示す図。
【図36】図35の制御信号線BiFjのレイアウトの一例を示す図。
【図37】図35の制御信号線BiFjのレイアウトの他の例を示す図。
【図38】CMOS転送回路の結線構造(レイアウト)の第6例を示す図。
【図39】第4例のCMOS転送回路のデバイス構造の一部を示す断面図。
【図40】第6例のCMOS転送回路のデバイス構造の一部を示す断面図。
【図41】ロウサブユニット内のCMOS転送回路の第2例を示す回路図。
【図42】CMOS転送回路の結線構造(レイアウト)の第7例を示す図。
【図43】従来のスタックゲート構造のメモリセルを示す図。
【符号の説明】
11 :メモリセルアレイ、
12 :アドレスレジスタ、
13 :マルチプレクサ、
14 :ロウデコーダ、
15 :カラムデコーダ、
16 :アドレスカウンタ、
17 :入出力バッファ、
18 :データ入力レジスタ、
19 :コマンドレジスタ、
20 :カラム選択回路、
21 :制御回路、
22 :電圧発生回路、
23 :ベリファイ回路、
24 :最終アドレス検知回路、
25 :タイマ、
26 :ソース・ウェルデコーダ、
27 :センスアンプ、
28 :ウェル領域、
31 :P型シリコン基板、
32 :N型ウェル領域、
33 :P型ウェル領域、
34 :素子分離領域、
35S :ソース領域、
35D :ドレイン領域、
36 :フローティングゲート電極、
37 :コントロールゲート電極、
38,42 :シリコン酸化膜、
39 :コンタクトホール、
40 :コンタクトプラグ、
41 :ビット線、
50 :標準コアブロック群、
50−1,50−2,…50−P :標準コアブロック、
51 :変則コアブロック群、
52 :ロウメインデコーダ、
53 :メモリセルアレイ、
54 :CMOS転送回路、
55 :デコーダ部、
56 :信号線(第1配線層)、
57 :信号線(第2配線層)、
58 :コンタクトホール、
59 :レジストパターン、
60 :シリコン酸化膜、
61 :シリコン基板、
62 :拡散層、
63 :ポリシリコン層、
64 :第1配線層、
65 :第2配線層、
66,67 :コンタクトホール(ビアホール)、
WL0,WL1,…WL7 :ワード線、
Mx,MxB :制御信号線対、
BiF0,BiF1,…BiF7 :制御信号線、
TP0,TP1,…TP7 :PチャネルMOSトランジスタ、
TN01,…TN71,TN02,…TN72 :NチャネルMOSトランジスタ。
Claims (14)
- ワード線と、
第1導電型の第1MOSトランジスタ及び第2導電型の第2MOSトランジスタから構成される転送回路と、
前記ワード線と前記転送回路の出力端を接続する第1制御信号線と、
前記転送回路の入力端に接続される第2制御信号線と、
前記第2制御信号線に接続される第1デコーダと、
前記転送回路に接続される第3制御信号線と、
前記第3制御信号線に接続され、前記転送回路の動作を制御する制御信号を出力する第2デコーダとを具備し、
前記第1制御信号線は、第1配線層内に配置される第1部分と前記第1配線層上の第2配線層内に配置される第2部分とから構成され、かつ、前記ワード線は、前記第1制御信号線の前記第1部分を経由して前記第1MOSトランジスタの第1拡散層に接続され、
前記ワード線は、前記第1制御信号線の前記第1及び第2部分を経由して前記第2MOSトランジスタの第1拡散層に接続され、
前記第2制御信号線は、前記第1配線層内に配置される第1部分と前記第2配線層内に配置される第2部分とから構成され、
前記第1デコーダは、前記第2制御信号線の前記第1部分を経由して前記第2MOSトランジスタの第2拡散層に接続され、前記第2制御信号線の前記第1及び第2部分を経由して前記第1MOSトランジスタの第2拡散層に接続される
ことを特徴とする不揮発性半導体メモリ。 - 前記第3制御信号線は、前記第1配線層内に配置される第1部分と前記第2配線層内に配置される第2部分とから構成され、
前記第2デコーダは、前記第3制御信号線の前記第1部分を経由して前記第1MOSトランジスタに接続され、前記第3制御信号線の前記第1及び第2部分を経由して前記第2MOSトランジスタに接続されることを特徴とする請求項1記載の不揮発性半導体メモリ。 - 前記第1制御信号線は、前記ワード線が延びる方向と同じ方向に延び、前記第2制御信号線は、前記第1制御信号線に交差する方向に延びることを特徴とする請求項2記載の不揮発性半導体メモリ。
- 前記第3制御信号線は、前記ワード線が延びる方向と同じ方向に延びることを特徴とする請求項3記載の不揮発性半導体メモリ。
- 前記第1MOSトランジスタは、前記第2MOSトランジスタよりも前記ワード線に近い側に配置されることを特徴とする請求項4記載の不揮発性半導体メモリ。
- 前記第1制御信号線の前記第1及び第2部分は、直列接続され、前記第3制御信号線の前記第1及び第2部分は、直列接続され、前記第2制御信号線の前記第1及び第2部分は、互いに並列に配置されていることを特徴とする請求項5記載の不揮発性半導体メモリ。
- 前記第2制御信号線の前記第1部分の一端と前記第2制御信号線の前記第2部分の一端が互いに接続され、前記第2制御信号線の前記第1部分の他端と前記第2制御信号線の前記第2部分の他端が互いに接続されることを特徴とする請求項6記載の不揮発性半導体メモリ。
- 請求項1記載の不揮発性半導体メモリにおいて、
第1導電型の半導体基板と、
前記半導体基板内に配置され、前記第1MOSトランジスタが形成される第2導電型の第1ウェル領域と、
前記第1ウェル領域内に配置され、前記第2MOSトランジスタが形成される第1導電型の第2ウェル領域と、
前記第1ウェル領域内に配置され、前記半導体基板に電気的に接続される第1導電型の第3ウェル領域と
をさらに具備することを特徴とする不揮発性半導体メモリ。 - 前記第3ウェル領域と前記第1ウェル領域の間のブレイクダウン電圧は、前記半導体基板と前記第1ウェル領域の間のブレイクダウン電圧よりも小さいことを特徴とする請求項8記載の不揮発性半導体メモリ。
- 請求項1記載の不揮発性半導体メモリにおいて、
ゲートが第1MOSトランジスタのゲートに接続され、一端が前記第1制御信号線に接続される第2導電型の第3MOSトランジスタと、
前記第3MOSトランジスタの他端に接続され、前記第2配線層内に配置される第4制御信号線と
をさらに具備し、
前記転送回路は、CMOSトランスファゲートであり、前記第1MOSトランジスタの前記第1拡散層と前記第2MOSトランジスタの前記第1拡散層は、互いに接続され、前記第1MOSトランジスタの前記第2拡散層と前記第2MOSトランジスタの前記第2拡散層は、互いに接続される
ことを特徴とする不揮発性半導体メモリ。 - 前記第4制御信号線は、前記第2制御信号線が延びる方向と同じ方向に延びることを特徴とする請求項10記載の不揮発性半導体メモリ。
- 前記ワード線は、前記第1制御信号線の前記第1部分を経由して第1導電型の第3MOSトランジスタの第1拡散層に接続され、前記第3MOSトランジスタの第2拡散層は、前記第1配線層内の信号線及び前記第2配線層内の信号線を経由して前記第2MOSトランジスタの第1拡散層に接続されることを特徴とする請求項1記載の不揮発性半導体メモリ。
- 前記第2制御信号線は、前記第1配線層内に配置される第1部分と前記第2配線層内に配置される第2部分とから構成され、
前記第1デコーダは、前記第2制御信号線の前記第1部分を経由して前記第2MOSトランジスタのゲートに接続され、前記第2制御信号線の前記第1及び第2部分を経由して前記第1MOSトランジスタのゲートに接続されることを特徴とする請求項12記載の不揮発性半導体メモリ。 - 前記第3制御信号線は、前記第1配線層内に配置される第1部分と前記第2配線層内に配置される第2部分とから構成され、
前記第2デコーダは、前記第3制御信号線の前記第1部分を経由して前記第1MOSトランジスタの第2拡散層に接続され、前記第3制御信号線の前記第1及び第2部分を経由して前記第2MOSトランジスタの第2拡散層に接続されることを特徴とする請求項13記載の不揮発性半導体メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18705199A JP4398541B2 (ja) | 1999-06-30 | 1999-06-30 | 不揮発性半導体メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18705199A JP4398541B2 (ja) | 1999-06-30 | 1999-06-30 | 不揮発性半導体メモリ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001015718A JP2001015718A (ja) | 2001-01-19 |
JP2001015718A5 JP2001015718A5 (ja) | 2005-10-06 |
JP4398541B2 true JP4398541B2 (ja) | 2010-01-13 |
Family
ID=16199325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18705199A Expired - Fee Related JP4398541B2 (ja) | 1999-06-30 | 1999-06-30 | 不揮発性半導体メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4398541B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024598A (ja) | 2004-07-06 | 2006-01-26 | Fujitsu Ltd | 半導体装置の製造方法 |
JP4857682B2 (ja) * | 2005-09-16 | 2012-01-18 | セイコーエプソン株式会社 | 半導体集積回路装置及び電子機器 |
JP7091130B2 (ja) * | 2018-05-08 | 2022-06-27 | キオクシア株式会社 | 半導体記憶装置 |
-
1999
- 1999-06-30 JP JP18705199A patent/JP4398541B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001015718A (ja) | 2001-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6420754B2 (en) | Semiconductor integrated circuit device | |
US6570810B2 (en) | Contactless flash memory with buried diffusion bit/virtual ground lines | |
US8687455B2 (en) | Nonvolatile semiconductor memory | |
JP4619190B2 (ja) | プログラム可能な不揮発性メモリ | |
JP5051342B2 (ja) | 不揮発性半導体メモリ及びその駆動方法 | |
US7940574B2 (en) | Nonvolatile semiconductor memory and method of driving the same | |
JP4504402B2 (ja) | 不揮発性半導体記憶装置 | |
US7528436B2 (en) | Scalable electrically eraseable and programmable memory | |
JP5159289B2 (ja) | 不揮発性半導体記憶装置 | |
US6646916B2 (en) | Non-volatile semiconductor memory device | |
JP4223859B2 (ja) | 不揮発性半導体記憶装置 | |
KR100346991B1 (ko) | 반도체 기억 장치 | |
US20210090655A1 (en) | Semiconductor memory device | |
US7671399B2 (en) | Semiconductor storage device | |
US7233513B2 (en) | Semiconductor memory device with MOS transistors each having floating gate and control gate | |
JP2013235631A (ja) | 半導体記憶装置及びその駆動方法 | |
US7053441B2 (en) | Nonvolatile semiconductor memory device | |
JP4398541B2 (ja) | 不揮発性半導体メモリ | |
JP3985689B2 (ja) | 不揮発性半導体記憶装置 | |
JP6623247B2 (ja) | フラッシュメモリおよびその製造方法 | |
US7053442B2 (en) | Nonvolatile semiconductor memory device | |
JP2007123917A (ja) | 半導体集積回路装置の製造方法 | |
JP2005260253A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2007310999A (ja) | 半導体記憶装置 | |
JPH07122089A (ja) | フラッシュ型不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080109 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091023 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |