JP4397044B2 - 表面付着物検査装置、電子装置の製造方法、表面付着物検査方法、制御プログラムおよび可読記録媒体 - Google Patents

表面付着物検査装置、電子装置の製造方法、表面付着物検査方法、制御プログラムおよび可読記録媒体 Download PDF

Info

Publication number
JP4397044B2
JP4397044B2 JP2005090210A JP2005090210A JP4397044B2 JP 4397044 B2 JP4397044 B2 JP 4397044B2 JP 2005090210 A JP2005090210 A JP 2005090210A JP 2005090210 A JP2005090210 A JP 2005090210A JP 4397044 B2 JP4397044 B2 JP 4397044B2
Authority
JP
Japan
Prior art keywords
sample
deposit
charge amount
inspection
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005090210A
Other languages
English (en)
Other versions
JP2006275517A (ja
Inventor
紀将 岩井
泰男 溝腰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005090210A priority Critical patent/JP4397044B2/ja
Publication of JP2006275517A publication Critical patent/JP2006275517A/ja
Application granted granted Critical
Publication of JP4397044B2 publication Critical patent/JP4397044B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Description

本発明は、基板を吸着固定するために用いられるステージやチャックなどの表面に付着物があるか否かを自動的に検査する表面付着物検査装置、これを用いた例えば液晶パネルなどの表示パネルやICチップ(半導体集積回路)などの電子装置の製造方法、表面付着物検査方法、この表面付着物検査方法の各処理工程をコンピュータに実行させるための制御プログラムおよび、これを記録したコンピュータ読み出し可能な可読記録媒体に関する。
従来、液晶パネルの製造において、基板を吸着固定するステージやチャックなどの表面に付着物(汚れ)が付着すると、その付着物(汚れ)が基板に付着して、絶縁不良や光学特性の劣化などを引き起こすため、表面付着物の有無を検査する必要がある。
従来、ステージやチャックなどの表面に付着している異物の検査を行うためには、顕微鏡、UV(紫外線)、IRなどを用いて光学的に検査する方法が用いられている。
このような光学的検査方法としては、例えば、ステージやチャックなどの被検査物の表面に付着している異物の検査を行うために、レーザ光や紫外線などを被検査物に照射し、この被検査物の表面に付着している異物による散乱光を光電子増倍管などで捉えて電気信号に変換することにより、異物の検出を行う方法が知られている。
図5(a)および図5(b)は、従来の各表面付着物検査方法について説明するための模式図である。
図5(a)に示すように、ステージやチャックなどの被検査物1の表面に白色ランプ11で白色光を照射して、これを光学顕微鏡12で観察することにより、被検査物1の表面に付着物10があるか無いかを検査することができる。
図5(b)に示すように、ステージやチャックなどの被検査物1の表面に紫外線ランプ13で紫外線を照射して、これをカメラ14で撮像することにより、被検査物1の表面に付着物10があるか否かを検査することができる。
しかしながら、ステージなどの表面には、数μm程度の凹凸があるため、0.3μm以下の小さな異物を検査するためには、高精度の検出手段が必要である。よって、溶剤雰囲気下で使用されるステージや、薄膜形成時に使用されるステージなどでは、表面に薄膜や有機系の異物など微細な異物が付着すると、これを検出することが困難であった。
そこで、例えば特許文献1〜4には、薄膜や有機系の異物などのように微細な異物を検出するために、蛍光(紫外線)を用いる方法が開示されている。
特開2001−147198号公報 特開平2−307047号公報 特開平2−227642号公報 特開2001−124704号公報
上記従来技術は、いずれも、蛍光を用いて光学的手段により被検査物の表面に付着物があるか否かを検査する方法である。
本発明は、上記従来の問題を解決するもので、ステージやチャックなどの被検査物の表面に薄膜などの微細な異物が付着しているか否かを、より容易かつ確実に検査することができる表面付着物検査装置、これを用いた例えば液晶パネルなどの表示パネルやICチップなどの電子装置の製造方法、表面付着物検査方法、この表面付着物検査方法をコンピュータに実行させるための制御プログラムおよび、これを記録したコンピュータ読み出し可能な可読記録媒体を提供することを目的とする。
本発明の表面付着物検査装置は、被検査物の表面に試料を接触させた後に剥離させる接触・剥離動作手段と、該試料の剥離帯電量を測定する帯電量測定手段と、該帯電量測定手段による測定値から該被検査物の表面に付着物があるか否かを検出する付着物検出手段とを有しており、そのことにより上記目的が達成される。
また、好ましくは、本発明の表面付着物検査装置における付着物検出手段は、基準位置と検査位置で測定した各剥離帯電量の変化量を演算し、該変化量に基づいて前記付着物の有無を判定する付着物判定手段を有する。
さらに、好ましくは、本発明の表面付着物検査装置における付着物検出手段は、前記帯電量測定手段で測定した前記剥離帯電量を記録するメモリ手段を更に有し、該メモリ手段からのデータを用いて前記剥離帯電量の変化量を演算する。
さらに、好ましくは、本発明の表面付着物検査装置における付着物検出手段は、基準位置で測定された剥離帯電量の初期測定値と、検査位置で測定された剥離帯電量の本測定値とを、所定条件によって比較し、この比較結果に基づいて前記付着物の有無を判定する付着物判定手段を有する。
さらに、好ましくは、本発明の表面付着物検査装置における付着物判定手段は、前記変化量が前記基準位置における測定値の±20%以上のときに、前記被検査物の表面に付着物があると判定し、該変化量が該基準位置における測定値の±20%未満のときに、該被検査物の表面に付着物がないと判定する。
さらに、好ましくは、本発明の表面付着物検査装置における所定条件は、
I.本測定値<初期測定値×0.8
または本測定値>初期測定値×1.2
II.本測定値=初期測定値
または初期測定値×0.8<本測定値<初期測定値×1.2
で表される条件式であり、
前記付着物判定手段は、該条件式Iを満足する場合に前記被検査物の表面に付着物があると判定し、該条件式IIを満足する場合に該被検査物の表面に付着物がないと判定する。
さらに、好ましくは、本発明の表面付着物検査装置における接触・剥離動作手段は、基準位置と検査位置に前記試料を移動させる移動手段を有する。
さらに、好ましくは、本発明の表面付着物検査装置における基準位置は、前記被検査物の表面に前記付着物がないと予想される位置であり、前記検査位置は、該被検査物の表面に該付着物があるか否かを検査する位置である。
さらに、好ましくは、本発明の表面付着物検査装置における帯電量測定手段は、前記試料の表面電位を測定する表面電位計または電荷量測定装置である。
さらに、好ましくは、本発明の表面付着物検査装置における試料は、導電性プレート、基板または絶縁性プレートである。
さらに、好ましくは、本発明の表面付着物検査装置における試料が導電性プレートの場合に、該導電性プレートの電荷を接地してリセットするリセット手段を更に有する。
さらに、好ましくは、本発明の表面付着物検査装置における試料が絶縁性プレートの場合に、該絶縁性プレートの表面を除電してリセットするリセット手段を更に有する。
さらに、好ましくは、本発明の表面付着物検査装置における少なくとも前記被検査物、前記試料および前記帯電量測定手段を覆って磁気的に遮蔽するシールドカバー手段を更に有する。
さらに、好ましくは、本発明の表面付着物検査装置における少なくとも接触・剥離動作手段、帯電量測定手段、メモリ手段およびリセット手段を制御する制御手段を更に有し、該制御手段は、前記被検査物の表面に付着物がないと予想される基準位置に接触・剥離動作手段により前記試料を移動させる移動処理手段と、該接触・剥離動作手段により該試料を下降させて該被検査物の表面と接触させる処理手段と、所定時間経過後、該接触・剥離動作手段により該試料を上昇させて該被検査物の表面から剥離させる処理手段と、該帯電量測定手段により該試料の剥離帯電量を測定し、該剥離帯電量をメモリ手段に記録させる処理手段と、該剥離帯電量の測定終了後、リセット手段により該試料の帯電をリセットさせる処理手段と、前記被検査物の表面に付着物があるか否かを検査する検査位置に該接触・剥離動作手段により前記試料を移動させる移動処理手段と、該接触・剥離動作手段によって該試料を下降させて該被検査物の表面と接触させる処理手段と、所定時間経過後、該接触・剥離動作手段によって該試料を上昇させて、該被検査物の表面から剥離させる処理手段と、該帯電量測定手段によって該試料の剥離帯電量を測定させる処理手段と、当該剥離帯電量の測定終了後、該リセット手段により該試料の帯電をリセットさせる処理手段とを有している。
本発明の電子装置の製造方法は、本発明の上記表面付着物検査装置を用いて、前記被検査物の表面に付着物があるか否かを検査する検査工程と、該検査工程で検査された良品の被検査物を用いて電子装置を製造する製造工程とを有し、そのことにより上記目的が達成される。
また、好ましくは、本発明の電子装置の製造方法における被検査物は部材固定用のステージまたはチャックである。
さらに、好ましくは、本発明の電子装置の製造方法における電子装置は表示パネルまたはICチップである。
本発明の表面付着物検査方法は、基準位置と検査位置で被検査物の表面に試料を接触後に剥離させて、該各位置での該試料の各剥離帯電量をそれぞれ測定させる剥離帯電量測定処理工程と、測定した各剥離帯電量の変化量を演算し、該変化量に基づいて該被検査物の表面に付着物があるか否かを検出する付着物検出処理工程とを有し、そのことにより上記目的が達成される。
また、好ましくは、本発明の表面付着物検査方法における剥離帯電量測定処理工程は、 前記基準位置に前記試料を移動させる処理工程と、接触・剥離動作手段により該試料を下降させて被検査物の表面と接触させる処理工程と、所定時間経過後、該接触・剥離動作手段により該試料を上昇させて該被検査物の表面から剥離させる処理工程と、帯電量測定手段により該試料の剥離帯電量を測定し、該剥離帯電量をメモリ手段に記録させる処理工程と、該剥離帯電量の測定終了後、リセット手段により該試料の帯電をリセットさせる処理工程と、前記検査位置に該試料を移動させる処理工程と、該接触・剥離動作手段により該試料を下降させて該被検査物の表面と接触させる処理工程と、所定時間経過後、該接触・剥離動作手段により該試料を上昇させて該被検査物の表面から剥離させる処理工程と、 該帯電量測定手段によって該試料の剥離帯電量を測定させる処理工程と、当該剥離帯電量の測定終了後、該リセット手段により該試料の帯電をリセットさせる処理工程とを有している。
さらに、好ましくは、本発明の表面付着物検査方法における付着物検出処理工程は、
前記基準位置での剥離帯電量の初期測定値と、前記検査位置での剥離帯電量の本測定値とを、下記条件式によって比較し、
条件式:
I.本測定値<初期測定値×0.8
または本測定値>初期測定値×1.2
II.本測定値=初期測定値
または初期測定値×0.8<本測定値<初期測定値×1.2
但し、Iの場合は付着物有り、IIの場合は付着物なし
上記条件式による比較結果に基づいて前記被検査物の表面に付着物があるか否かを判定する処理を行う。
本発明の制御プログラムは、本発明の上記表面付着物検査方法の各処理工程をコンピュータに実行させるためのものであり、そのことにより上記目的が達成される。
本発明の可読記録媒体は、本発明の上記制御プログラムが記録されたコンピュータ読み出し可能なものであり、そのことにより上記目的が達成される。
上記構成により、以下に、本発明の作用について説明する。
まず、本発明の表面付着物検査方法の原理について説明する。
本発明は、ステージやチャックなどの被検査物の表面に接触した試料が剥離される際に発生する剥離帯電量が、ステージやチャックなどの被検査物の表面に付着する異物がある場合と無い場合とで変化する現象を利用している。
物質と物質とが接触すると、その接触部で電子の授受が行われる。例えば、ステージ表面には無数の凹凸があり、その凸部と試料の凸部とが接触すると、その接触部で電子の授受が行われる。ここで、電子の授受とは、片側にプラスイオン、反対側にマイナスイオン(電子)が移動することである。
その後、両者を剥離したときに、一部の電子が片方に偏ったまま残され、一方の表面はプラス帯電した状態となり、他方はマイナス帯電した状態となる。一般に、剥離帯電量は、被検査物および試料の材質・接触面積・接触圧力などによって左右される。
異物が付着していない場合には、ステージおよび試料は、一方がプラスに帯電し、他方がマイナスに帯電する。但し、ステージが金属製の場合には、ステージ表面の電荷がアースへ逃げるため、試料のみが帯電する。
また、ステージ表面に溶剤などの付着物がある場合には、試料とステージ表面の接触と言うよりも、試料とステージ表面の付着物とが接触する状態となるため、例えば図1(a)に示すようにステージやチャックなどの被検査物1の表面に付着物が無い状態よりも、図1(b)に示すように被検査物1の表面に付着物10がある状態の方が試料2の剥離帯電量が大きくなる傾向にある。但し、付着物の種類によって帯電量が小さくなる場合もある。現象的には、数オングストローム(原子サイズ)の付着物(薄膜など)があっても、剥離帯電量は変化するため、付着物を検出することが可能と考えられる。
そこで、本発明にあっては、ステージまたはチャックなどの被検査物の表面に、金属製プレート、基板またはガラス製プレートなどの試料を接触・剥離させ、試料の表面電位や電荷などを測定する。
被検査物の表面に異物が付着すると、試料の剥離帯電量が変化するため、被検査物の表面に付着物が無い位置および付着物があると予想される位置において測定を行い、各位置での測定結果を比較して、剥離帯電量の増加または減少などの変化を検出することによって、被検査物の表面に付着物があるか否かを検査することが可能となる。
以上説明したように、本発明によれば、被検査物の表面に試料を接触・剥離させて剥離帯電量の変化を検出することによって、被検査物の表面に付着物があるか否かを容易かつ確実に検査することができる。
本発明の表面付着物検査装置を液晶パネルやICチップの製造ラインに導入することによって、リアルタイムでステージやチャックの表面状態を検査することができるため、ステージやチャックなどのメンテナンス時期を早急に判断でき、常に用品のステージやチャックなどを用いて液晶パネルやICチップなどの電子装置を製造することができる。これによって、液晶パネルやICチップの製造不良を未然に防ぐことができて、品質の良い電子装置を安定的に得ることができる。
以下に、本発明の表面付着物検査方法および表面付着物検査装置の実施形態について、図面を参照しながら詳細に説明する。
本発明は、ための表面付着物検査方法および表面付着物検査装置である。
このために、
図1(a)および図1(b)は、本発明の表面付着物検査方法の動作原理を説明するための模式図である。
図1(a)に示すようにステージやチャックなどの被検査物1の表面に、薄膜や異物などの付着物10が無い状態よりも、図1(b)に示すように被検査物1の表面に、薄膜や異物などの付着物10がある状態の方が試料2の剥離帯電量が大きくなる傾向にある。
これを用いて、ステージまたはチャックなどの被検査物1の表面に、薄膜や異物などの付着物10があるか否かを検査することができる。即ち、被検査物1の表面に、金属製プレート、基板またはガラス製プレートなどの試料2を接触後に剥離させて、試料2の表面電位や電荷などを測定し、被検査物1の表面に付着物(異物)10が付着する前(基準位置)と後(検査位置)で各測定結果を比較し、この変化量に基づいて被検査物1の表面に付着物10があるか否かを検査することができる。
図2(a)〜図3(d)は、本発明の実施形態に係る表面付着物検査装置の構成例を模式的に示す要部断面図である。
図2(a)において、本実施形態の表面付着物検査装置20は、接触・剥離動作手段としての上下動作機構21と、帯電量測定手段としての表面電位計22と、付着物検出手段としてのメモリ機構23と、リセット手段としてのリセット機構24と、これらをタイミング制御する制御手段25と、磁気シールド手段としてのシールドカバー26とを有している。
上下動作機構21は、モータやエアーなどを駆動原として構成されており、ステージまたはチャックなどの被検査物1の表面に対して試料2を上下動作させて、被検査物1の表面に試料2を接触させた後に剥離させる。また、上下動作機構21には、移動手段としての図示しない左右動作機構も設けられており、左右動作機構によって、被検査物1の表面に付着物がない基準位置と、付着物の有無を検出する検査位置とに、少なくとも試料2を移動させることができる。
表面電位計22では非接触式であり、導電性プレートとしての金属製プレート、半導体基板などの基板または、絶縁性プレートとしてのガラス製プレートなどの試料2の表面電位を測定することによって、試料2の剥離帯電量を測定することができる。また、試料2の電荷量を測定する接触式の電荷量測定装置(例えばクーロンメータ)によって、試料2の剥離帯電量を測定することも可能である。
メモリ機構23は、図示しないCPU(中央演算処理装置;付着物判定手段)およびメモリ手段で構成されたパーソナルコンピュータ(PC)であって、表面電位計22の測定値をメモリ手段に記録して、被検査物1の表面に付着物がない基準位置で測定した値(初期測定値)と、付着物があると予想される検査位置で測定した値(本測定値)とを比較し、その変化量に基づいて被検査物1の表面に付着物があるか否かを検出する。即ち、付着物判定手段は、基準位置と検査位置で測定した各剥離帯電量の変化量を演算し、この変化量に基づいて付着物の有無を判定している。この場合に、メモリ手段からのデータ(基準位置での剥離帯電量の初期測定値)と、検査位置での剥離帯電量の本測定値とを用いて変化量を演算する。
リセット機構24は、試料2の電荷を逃がしてリセット処理するものである。試料2が導電性プレートとしての金属製プレートなどの場合には、リセット機構24として図4(c)に示すように接地手段としてのアース線3などが用いられ、図4(a)および図4(b)に示すように試料2を被検査物1の表面に接触・剥離させた後、試料2の電荷をGNDに逃がしてリセットさせることができる。また、この試料2が絶縁性プレートとしてのガラス製プレートなどの場合には、リセット機構24として図4(d)に示すようにイオナイザー4などの除電手段が用いられ、試料2の表面を除電してリセットさせることができる。
制御手段25は、図示しないCPU(中央演算処理装置)およびメモリ手段で構成され、 被検査物1の表面に付着物がないと予想される基準位置に上下動作機構21の移動手段により試料2を移動させる移動処理手段と、上下動作機構21により試料2を下降させて被検査物1の表面と接触させる処理手段と、これから所定時間経過後、上下動作機構21により試料2を上昇させて被検査物1の表面から剥離させる処理手段と、表面電位計22により試料2の表面電位(剥離帯電量)を測定し、剥離帯電量をメモリ手段に記録させる処理手段と、この剥離帯電量の測定終了後、リセット機構24により試料2の帯電をリセットさせる処理手段と、被検査物1の表面に付着物があるか否かを検査する検査位置に上下動作機構21の移動手段により試料2を移動させる移動処理手段と、上下動作機構21によって試料2を下降させて被検査物1の表面と接触させる処理手段と、これから所定時間経過後、上下動作機構21によって試料2を上昇させて被検査物1の表面から剥離させる処理手段と、表面電位計22によって試料2の剥離帯電量を測定させる処理手段と、この検査位置での剥離帯電量の測定終了後、リセット機構24により試料2の帯電をリセットさせる処理手段とを有している。
シールドカバー26は、少なくとも被検査物1、試料2および表面電位計22などを覆って外部からの磁気的影響を遮断することができる。本実施形態の表面付着物検査装置20では、試料2の表面電位の変化を測定するために、外部からの影響を極力抑える必要があるため、アースされた金属製のシールドカバー26を設けている。
図2(a)に示す表面付着物検査装置20では、被検査物1であるステージ表面上に、試料2の全面が入るようにセットされる。試料2としては、金属製プレートまたは表面抵抗が低い材料からなる導電性プレートや、基板、ガラスなどの絶縁性材料からなる絶縁性プレートを用いることができる。
ここで、試料2の面積を0.01mとすると、測定範囲は±10V程度であるため、測定精度が±0.1V程度の表面電位計が必要となる。その測定値は、メモリ機構23によって記録保存される。
上記構成により、以下、その動作を説明する。
本実施形態の表面付着物検査装置20では、(1)初期値測定、(2)本測定、(3)付着物有無の判定の順に行なわれる。なお、(1)および(2)は制御手段25によって各部が自動的にタイミング制御(コンピュータ制御)されて行われる。(3)は付着物検出手段としてのメモリ機構23によって行われる。
(1)初期値測定
まず、被検査物1の表面に付着物がない基準位置に、本実施形態の表面付着物検査装置20を移動手段により左右に移動させてセットする。ここで、付着物がないと予想される位置(基準位置)とは、未使用状態のステージ表面や基板やウェハなどが接触しない部分(ステージ周辺部)であり、この未使用状態のステージ表面をリファレンスとするかまたは、基板やウェハなどが接触しない部分(ステージ周辺部)をリファレンスする。
次に、図2(b)に示すように、上下動作機構21によって試料2を下降動作させて、被検査物1の表面と接触させる。
一定時間経過後、図3(c)に示すように、上下動作機構21によって試料2を元の高さまで上昇動作させて、被検査物1の表面から剥離させる。これらの動作は、上下動作機構21を自動制御することによって自動的に行うことができる。
その後、試料2の上方に設置された表面電位計22によって試料2の表面電位を測定し、そのときの電位をパーソナルコンピュータ(PC)などのメモリ機構23によって記録保存しておく。これにより、被検査物1の表面に付着物がない基準位置で、試料2を被検査物1の表面と接触・剥離させたときの剥離帯電量が測定され、この測定データがメモリ機構23内に記録保存される。
測定終了後、図3(d)に示すように、リセット機構6により試料2の電荷をGNDに逃すことなどにより、測定前の初期状態に戻しておく。例えば、ゼロアジャストボタンなどを設けて、そのボタンを押すことによって自動的にリセットされるようにしてもよい。
(2)本測定
次に、被検査物1の表面に付着物があると予想される箇所(検査位置)に、本実施形態の表面付着物検査装置20を移動させて、上記(1)初期値測定の場合と同様の動作を行う。これにより、被検査物1の表面に付着物があるか否かを検査する検査位置で、試料2を被検査物1の表面と接触後に剥離させたときの剥離帯電量が測定され、この測定データがメモリ機構23内のメモリ手段に記録保存される。
(3)付着物有無の判定
このメモリ機構23によって、上記(1)初期値測定で得られた電位値(初期測定値)と、上記(2)本測定で得られた電位値(本測定値)とを比較して、下記条件式によって被検査物1の表面に付着物があるか否かを判定する。
条件式:
I.本測定値<初期測定値×0.8
または本測定値>初期測定値×1.2・・・付着物あり
II.本測定値=初期測定値
または初期測定値×0.8<本測定値<初期測定値×1.2・・・付着物なし
上記条件式Iを満足する場合は被検査物1の表面に付着物があることを意味しており、例えば、表示パネルやICチップなどの製造ラインであれば、ステージ表面の清掃時期を判断する目安となる。
なお、上記条件式は、例えば、電位変化が初期値の±20%以上であれば、「付着物あり」と判定する場合の条件式であり、この判定基準値(しきい値)は、任意に設定可能とすることができる。
即ち、初期測定値と本測定値との変化量が基準位置における測定値の±20%以上のときに、被検査物1の表面に付着物があると判定し、その変化量が基準位置における測定値の±20%未満のときに、被検査物の表面に付着物がないと判定することができる。この場合、「±20%以上」は+20%以上で−20%以下を意味し、「±20%未満」は−20%を超え+20%未満を意味している。ここで、±20%以上および±20%未満は一例であり、判定しきい値は任意で、ここで言う20%は、過去の実績から不良が出始める帯電量変化(しきい値)を示している。
このように、本実施形態の表面付着物検査装置20を用いて、被検査物1の表面に試料2を接触・剥離させて表面電位の変化量を検出することによって、被検査物1の表面に付着物があるか否かを容易かつ確実に検査することができる。これによって、この表面付着物検査装置20を液晶パネルやICチップの製造ラインに導入することによって、リアルタイムでステージやチャックの表面状態を検査して、ステージやチャックなどのメンテナンス時期を適切に判断することができる。このため、検査された良品のステージやチャックを用いて液晶パネルやICチップを製造することができて、液晶パネルやICチップの不良を前もって防ぐことができ、品質の良い液晶パネルやICチップなどの電子装置を製造することができる。
また、リセット機構24によって試料2の電荷を接地してリセットすることにより、測定を繰り返して行うことができる。さらに、上記一連の動作中、試料2や表面電位計22などを覆う金属製シールドカバー26を設けることによって、外部との磁気的な干渉を遮断(シールド)して、測定精度をいっそう向上させることができる。
ここで、本実施形態の表面付着物検査装置20を用いて行なった表面付着物検査方法の具体例として次の実施例1,2について説明する。
(実施例1)
本実施例1では、試料2として金属製プレートを用いて、図2(a)〜図3(d)に示す表面付着物検査装置20による検査を行った。
試料2を被検査物(ステージ)1の表面と接触・剥離させたときの表面電位は、被検査物1の表面に異物または薄膜などの付着物が無い位置での初期測定値が−10V であり、被検査物1の表面に付着物があると予想される位置での測定値が −75Vであった。この測定値を上記条件式に当てはめると、被検査物1の表面に付着物があると考えられる。
測定後、試料2を初期状態にするためには、図4(c)に示すアース線3によって、試料2の電荷をGNDに逃がしてリセットすることができる。
(実施例2)
本実施例2では、試料2としてガラス製プレートを用いて、図2(a)〜図3(d)に示す表面付着物検査装置20による検査を行った。
試料2を被検査物(ステージ)1の表面と接触・剥離させたときの表面電位は、被検査物1の表面に異物または薄膜などの付着物が無い位置での初期測定値が−800V程度であり、被検査物1の表面に付着物があると予想される位置での本測定値が−5000Vであった。この測定値を上記条件式に当てはめると、初期測定値の6倍近く表面電位が大きくなっていることから、被検査物1の表面に付着物があると考えられる。
測定後、試料2を初期状態にするためには、図4(d)に示すイオナイザー4によって、試料2の表面を除電してリセットすることができる。
以上により、本実施形態によれば、ステージやチャックなどの被検査物1の表面に試料2を接触・剥離させて、試料2の剥離帯電量の変化を測定する。被検査物1の表面に付着物が無い位置と、付着物がある位置とでは、試料2の表面電位が異なるため、両位置で測定した表面電位値(剥離帯電量)を比較することによって、被検査物1の表面に付着物があるか否かを検査することができる。このように、ステージやチャックなどの被検査物1の表面に異物や薄膜などの微細な異物が付着しているか否かを容易かつ確実に検査可能な表面付着物検査装置20を得ることができる。
なお、上記実施形態では、特に説明を行っていないが、表面付着物検査装置20の構造を工夫して、検査精度を向上させることによって、付着物(異物や薄膜)の材質や、付着物が存在する箇所の特定(試料2の移動量により位置検出)も可能となる。
さらに、上記実施形態では、表面付着物検査装置20のメモリ機構23や制御手段25にはそれぞれ、CPU(中央演算処理装置)およびメモリ手段が設けられるように構成したが、これらのメモリ機構23や制御手段25はパーソナルコンピュータ内に一体化していてもよい。また、表面付着物検査装置20は、上記本発明の表面付着物検査方法の各処理工程をコンピュータにより実行させるための手順が記述された制御プログラムおよびそのデータが格納されている可読記録媒体としてのROMと、制御手段がワークメモリとして利用するRAMとを有している。これらのROMおよびRAMによりメモリ手段を構成している。
可読記録媒体としては、各種ICメモリ、ハードディスク(HD)、光ディスク(例えばCD)および磁気記録媒体(例えばFD)などの記憶装置であり、本発明の制御プログラムおよびそのデータがコンピュータ読み取り可能な記録媒体であって、この記録媒体から読み取られた制御プログラムおよびそのデータがROMからRAM内に格納されてCPUによって実行される。
即ち、本発明では、本発明の制御プログラムおよびそのデータに基づいて、制御手段25が各部材を用いて、基準位置と検査位置で被検査物1の表面に試料2を接触後に剥離させて、各位置での試料2の各剥離帯電量をそれぞれ測定させる剥離帯電量測定処理工程を実行し、メモリ機構23が、この測定した各剥離帯電量の変化量を演算し、この演算した変化量に基づいて被検査物1の表面に付着物があるか否かを検出する付着物検出処理工程を実行する。
この剥離帯電量測定処理工程として、基準位置に試料2を移動させる処理工程と、上下動作機構21により試料2を下降させて被検査物1の表面と接触させる処理工程と、所定時間経過後、上下動作機構21により試料2を上昇させて被検査物1の表面から剥離させる処理工程と、表面電位計22により試料2の剥離帯電量を測定し、この測定した剥離帯電量をメモリ手段に記録させる処理工程と、剥離帯電量の測定終了後、リセット手段により試料2の帯電をリセットさせる処理工程と、検査位置に試料2を移動させる処理工程と、上下動作機構21により試料2を下降させて被検査物1の表面と接触させる処理工程と、所定時間経過後、上下動作機構21により試料2を上昇させて被検査物1の表面から剥離させる処理工程と、表面電位計22により試料2の剥離帯電量を測定させる処理工程と、この検査位置での剥離帯電量の測定終了後、リセット手段により試料2の帯電をリセットさせる処理工程とを実行する。
また、」付着物検出処理工程として、基準位置での剥離帯電量の初期測定値と、検査位置での剥離帯電量の本測定値とを、下記条件式によって比較し、
条件式:
I.本測定値<初期測定値×0.8
または本測定値>初期測定値×1.2
II.本測定値=初期測定値
または初期測定値×0.8<本測定値<初期測定値×1.2
但し、Iの場合は付着物有り、IIの場合は付着物なし
上記条件式による比較結果に基づいて被検査物1の表面に付着物があるか否かを判定する処理を実行する。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、基板を吸着固定するために用いられるステージやチャックなどの表面に付着物があるか否かを自動的に検査する表面付着物検査装置、これを用いた例えば液晶パネルなどの表示パネルやICチップなどの電子装置の製造方法、表面付着物検査方法、この表面付着物検査方法をコンピュータに実行させるための制御プログラムおよび、これを記録したコンピュータ読み出し可能な可読記録媒体の分野において、基板を吸着固定するために用いられるステージやチャックなどの被検査物の表面に、試料を接触・剥離させて剥離帯電量の変化を検出することによって、被検査物の表面に付着物があるか否かを検査することができる。本発明の表面付着物検査装置を液晶パネルやICチップの製造ラインに導入することによって、リアルタイムでステージやチャックの表面状態を検査することができるため、ステージのメンテナンス時期を早急に判断して、液晶パネルやICチップの製造不良を未然に防ぐことができる。
(a)および(b)は、本発明の表面付着物検査方法の動作原理を説明するための模式図である。 (a)および(b)は、本発明の実施形態に係る表面付着物検査装置の構成例および動作手順1を模式的に示す要部断面図である。 (c)および(d)は、本発明の実施形態に係る表面付着物検査装置の動作手順2を模式的に示す要部断面図である。 (a)〜(d)は、本発明の実施形態に係る表面付着物検査装置において、試料表面に溜まった電荷を除去して初期状態にリセットする方法を説明するための模式図である。 (a)および(b)は、従来の各表面付着物検査方法について説明するための模式図である。
符号の説明
1 被検査物
2 試料
3 アース線
4 イオナイザー
10 付着物
20 表面付着物検査装置
21 上下動作機構
22 表面電位計
23 メモリ機構
24 リセット機構
25 制御手段
26 シールドカバー

Claims (22)

  1. 被検査物の表面に試料を接触させた後に剥離させる接触・剥離動作手段と、
    該試料の剥離帯電量を測定する帯電量測定手段と、
    該帯電量測定手段による測定値から該被検査物の表面に付着物があるか否かを検出する付着物検出手段とを有する表面付着物検査装置。
  2. 前記付着物検出手段は、基準位置と検査位置で測定した各剥離帯電量の変化量を演算し、該変化量に基づいて前記付着物の有無を判定する付着物判定手段を有する請求項1に記載の表面付着物検査装置。
  3. 前記付着物検出手段は、基準位置で測定された剥離帯電量の初期測定値と、検査位置で測定された剥離帯電量の本測定値とを、所定条件によって比較し、この比較結果に基づいて前記付着物の有無を判定する付着物判定手段を有する請求項1に記載の表面付着物検査装置。
  4. 前記付着物検出手段は、前記帯電量測定手段で測定した前記剥離帯電量を記録するメモリ手段を更に有し、該メモリ手段からのデータを用いて前記剥離帯電量の変化量を演算する請求項2または3に記載の表面付着物検査装置。
  5. 前記付着物判定手段は、前記変化量が前記基準位置における測定値の±20%以上のときに、前記被検査物の表面に付着物があると判定し、該変化量が該基準位置における測定値の±20%未満のときに、該被検査物の表面に付着物がないと判定する請求項2に記載の表面付着物検査装置。
  6. 前記所定条件は、
    I.本測定値<初期測定値×0.8
    または本測定値>初期測定値×1.2
    II.本測定値=初期測定値
    または初期測定値×0.8<本測定値<初期測定値×1.2
    で表される条件式であり、
    前記付着物判定手段は、該条件式Iを満足する場合に前記被検査物の表面に付着物があると判定し、該条件式IIを満足する場合に該被検査物の表面に付着物がないと判定する請求項3に記載の表面付着物検査装置。
  7. 前記接触・剥離動作手段は、基準位置と検査位置に前記試料を移動させる移動手段を有する請求項1に記載の表面付着物検査装置。
  8. 前記基準位置は、前記被検査物の表面に前記付着物がないと予想される位置であり、前記検査位置は、該被検査物の表面に該付着物があるか否かを検査する位置である請求項2、3、5および7のいずれかに記載の表面付着物検査装置。
  9. 前記帯電量測定手段は、前記試料の表面電位を測定する表面電位計または電荷量測定装置である請求項1に記載の表面付着物検査装置。
  10. 前記試料は、導電性プレート、基板または絶縁性プレートである請求項1、8および9のいずれかに記載の表面付着物検査装置。
  11. 前記試料が導電性プレートの場合に、該導電性プレートの電荷を接地してリセットするリセット手段を更に有する請求項1または10に記載の表面付着物検査装置。
  12. 前記試料が絶縁性プレートの場合に、該絶縁性プレートの表面を除電してリセットするリセット手段を更に有する請求項1または10に記載の表面付着物検査装置。
  13. 少なくとも前記被検査物、前記試料および前記帯電量測定手段を覆って磁気的に遮蔽するシールドカバー手段を更に有する請求項1に記載の表面付着物検査装置。
  14. 少なくとも前記接触・剥離動作手段、前記帯電量測定手段、メモリ手段およびリセット手段を制御する制御手段を更に有し、
    該制御手段は、
    前記被検査物の表面に付着物がないと予想される基準位置に接触・剥離動作手段により前記試料を移動させる移動処理手段と、
    該接触・剥離動作手段により該試料を下降させて該被検査物の表面と接触させる処理手段と、
    所定時間経過後、該接触・剥離動作手段により該試料を上昇させて該被検査物の表面から剥離させる処理手段と、
    該帯電量測定手段により該試料の剥離帯電量を測定し、該剥離帯電量をメモリ手段に記録させる処理手段と、
    該剥離帯電量の測定終了後、リセット手段により該試料の帯電をリセットさせる処理手段と、
    前記被検査物の表面に付着物があるか否かを検査する検査位置に該接触・剥離動作手段により前記試料を移動させる移動処理手段と、
    該接触・剥離動作手段によって該試料を下降させて該被検査物の表面と接触させる処理手段と、
    所定時間経過後、該接触・剥離動作手段によって該試料を上昇させて、該被検査物の表面から剥離させる処理手段と、
    該帯電量測定手段によって該試料の剥離帯電量を測定させる処理手段と、
    当該剥離帯電量の測定終了後、該リセット手段により該試料の帯電をリセットさせる処理手段とを有する請求項1、7および9〜13のいずれかに記載の表面付着物検査装置。
  15. 請求項1〜14のいずれかに記載の表面付着物検査装置を用いて、前記被検査物の表面に付着物があるか否かを検査する検査工程と、
    該検査工程で検査された良品の被検査物を用いて電子装置を製造する製造工程とを有する電子装置の製造方法。
  16. 前記被検査物は部材固定用のステージまたはチャックである請求項15に記載の電子装置の製造方法。
  17. 前記電子装置は表示パネルまたはICチップである請求項15または16に記載の電子装置の製造方法。
  18. 基準位置と検査位置で被検査物の表面に試料を接触後に剥離させて、該各位置での該試料の各剥離帯電量をそれぞれ測定させる剥離帯電量測定処理工程と、
    測定した各剥離帯電量の変化量を演算し、該変化量に基づいて該被検査物の表面に付着物があるか否かを検出する付着物検出処理工程とを有する表面付着物検査方法。
  19. 前記剥離帯電量測定処理工程は、
    前記基準位置に前記試料を移動させる処理工程と、
    接触・剥離動作手段により該試料を下降させて被検査物の表面と接触させる処理工程と、
    所定時間経過後、該接触・剥離動作手段により該試料を上昇させて該被検査物の表面から剥離させる処理工程と、
    帯電量測定手段により該試料の剥離帯電量を測定し、該剥離帯電量をメモリ手段に記録させる処理工程と、
    該剥離帯電量の測定終了後、リセット手段により該試料の帯電をリセットさせる処理工程と、
    前記検査位置に該試料を移動させる処理工程と、
    該接触・剥離動作手段により該試料を下降させて該被検査物の表面と接触させる処理工程と、
    所定時間経過後、該接触・剥離動作手段により該試料を上昇させて該被検査物の表面から剥離させる処理工程と、
    該帯電量測定手段によって該試料の剥離帯電量を測定させる処理工程と、
    当該剥離帯電量の測定終了後、該リセット手段により該試料の帯電をリセットさせる処理工程とを有する請求項18に記載の表面付着物検査方法。
  20. 前記付着物検出処理工程は、
    前記基準位置での剥離帯電量の初期測定値と、前記検査位置での剥離帯電量の本測定値とを、下記条件式によって比較し、
    条件式:
    I.本測定値<初期測定値×0.8
    または本測定値>初期測定値×1.2
    II.本測定値=初期測定値
    または初期測定値×0.8<本測定値<初期測定値×1.2
    但し、Iの場合は付着物有り、IIの場合は付着物なし
    上記条件式による比較結果に基づいて前記被検査物の表面に付着物があるか否かを判定する処理を行う請求項18または19に記載の表面付着物検査方法。
  21. 請求項18〜20のいずれかに記載の表面付着物検査方法の各処理工程をコンピュータに実行させるための制御プログラム。
  22. 請求項21に記載の制御プログラムが記録されたコンピュータ読み出し可能な可読記録媒体。
JP2005090210A 2005-03-25 2005-03-25 表面付着物検査装置、電子装置の製造方法、表面付着物検査方法、制御プログラムおよび可読記録媒体 Expired - Fee Related JP4397044B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005090210A JP4397044B2 (ja) 2005-03-25 2005-03-25 表面付着物検査装置、電子装置の製造方法、表面付着物検査方法、制御プログラムおよび可読記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005090210A JP4397044B2 (ja) 2005-03-25 2005-03-25 表面付着物検査装置、電子装置の製造方法、表面付着物検査方法、制御プログラムおよび可読記録媒体

Publications (2)

Publication Number Publication Date
JP2006275517A JP2006275517A (ja) 2006-10-12
JP4397044B2 true JP4397044B2 (ja) 2010-01-13

Family

ID=37210456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005090210A Expired - Fee Related JP4397044B2 (ja) 2005-03-25 2005-03-25 表面付着物検査装置、電子装置の製造方法、表面付着物検査方法、制御プログラムおよび可読記録媒体

Country Status (1)

Country Link
JP (1) JP4397044B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010243381A (ja) * 2009-04-08 2010-10-28 Avanstrate Inc 帯電性に基づくガラス板の評価方法、それを用いたガラス板の製造方法、その評価に用いる装置
JP6318694B2 (ja) * 2014-02-25 2018-05-09 オムロン株式会社 検査装置、検査方法、プログラムおよび記録媒体
JP7123663B2 (ja) * 2018-06-29 2022-08-23 株式会社東芝 製造ライン内の静電気測定方法

Also Published As

Publication number Publication date
JP2006275517A (ja) 2006-10-12

Similar Documents

Publication Publication Date Title
JP3973372B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
JP4404159B2 (ja) 検査方法
JP4828162B2 (ja) 電子顕微鏡応用装置および試料検査方法
JP2005164451A5 (ja)
US7308367B2 (en) Wafer inspection system
JP2005164451A (ja) 荷電粒子ビームによる検査方法および検査装置
JPH0671038B2 (ja) 結晶欠陥認識処理方法
US8275564B2 (en) Patterned wafer inspection system using a non-vibrating contact potential difference sensor
US6903338B2 (en) Method and apparatus for reducing substrate edge effects in electron lenses
JP4397044B2 (ja) 表面付着物検査装置、電子装置の製造方法、表面付着物検査方法、制御プログラムおよび可読記録媒体
WO2010113232A1 (ja) 検査方法及び検査装置
JP2008252085A (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
KR100351059B1 (ko) 반도체 소자의 전기적 결함 검사 장치, 이를 이용한 반도체 소자의 전기적 결함 검사 방법
WO2010004914A1 (ja) 致命傷の検出方法
JP4972472B2 (ja) 半導体検査装置
JP4147233B2 (ja) 電子線装置
JP6476617B2 (ja) 半導体基板表面の有機物汚染評価方法およびその利用
JPH05215696A (ja) 欠陥検査方法および装置
JP2006024921A5 (ja)
JP2001077163A (ja) 欠陥検出方法
JP2009252995A (ja) 半導体検査方法
JPH06252230A (ja) 欠陥検査方法および装置
JP2020046491A (ja) 異物除去方法、検査方法、露光方法、異物除去装置、検査装置及び露光装置
KR102419162B1 (ko) 패턴 검사 방법 및 그를 사용하는 기판 제조 장치
JP2011242310A (ja) 検査装置、及び検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091019

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees