JP4396059B2 - 直列接続された電圧駆動型半導体素子の制御装置 - Google Patents
直列接続された電圧駆動型半導体素子の制御装置 Download PDFInfo
- Publication number
- JP4396059B2 JP4396059B2 JP2001194716A JP2001194716A JP4396059B2 JP 4396059 B2 JP4396059 B2 JP 4396059B2 JP 2001194716 A JP2001194716 A JP 2001194716A JP 2001194716 A JP2001194716 A JP 2001194716A JP 4396059 B2 JP4396059 B2 JP 4396059B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- circuit
- driven semiconductor
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
【発明の属する技術分野】
この発明は、複数個直列接続された電圧駆動型半導体素子を同時にオン・オフさせる場合におけるスイッチングタイミングの制御装置に関する。
【0002】
【従来の技術】
直列接続された半導体スイッチング素子を備えた電力変換装置において、各スイッチング素子を同時にオン・オフさせるために数多くの課題と解決策とが知られている。特に電圧駆動型の半導体スイッチング素子を直列接続した場合における問題点を、図14に示すように半導体スイッチング素子が2個直列接続されている回路を例にとって説明する。
【0003】
図14において、Q1およびQ2は電圧駆動型半導体素子で、各段のコレクタ−エミッタ間電圧はそれぞれVCE1、VCE2で示され、ゲート電圧はそれぞれVGE1、VGE2で示されている。
【0004】
直列接続されている素子Q1、Q2がスイッチングした時、ゲート駆動回路や素子の遅延時間が同じであり、スイッチングタイミングが同じであれば、2つの素子の分担電圧は等しくなる。しかし、実際にはこれらの遅延時間のばらつきがあり、また温度によっても遅延時間が変化するため、素子のスイッチングタイミングは異なる。
【0005】
そのため、図15(a)に示すように、素子Q1の方が素子Q2よりも速くオフした場合には素子Q1に高い電圧が印加され、また、図5(b)に示すように素子Q1の方が素子Q2よりも速くオンした場合には素子Q2に高い電圧が印加されることになって、スイッチングタイミング差が大きい場合には素子が過電圧となり破壊する恐れがある。
【0006】
この電圧分担の不平衡を抑制する従来の一手段として、素子と並列にスナバ回路を接続する方法がある。このスナバ回路を適用した回路例を図16に示す。この回路は2レベルインバータの1相分であり、素子としてIGBT(絶縁ゲートバイポーラトランジスタ)を直列接続している。Q1〜Q4はIGBTであり、それぞれに並列に接続されている抵抗R、コンデンサC、ダイオードDからなる回路がスナバ回路である。また、GDU1〜GDU4はゲート駆動回路、電源電圧はEdである。この回路において、上アーム、すなわちQ1,Q2がターンオフ動作をする際に、Q1がQ2より早いタイミングでオフした時、スナバ回路が無い場合の動作波形を図17(a)、スナバ回路が有る場合を図17(b)に示す。この波形のように、Q1が先にターンオフ動作を開始し、この開始時点よりΔtの期間ではQ2がまだオン状態にあることから、Q1の素子電圧VCE(Q1)のみが上昇し、電圧アンバランスが生じる。しかし、スナバ回路を接続すると、接続していないときと比較して、素子電圧の上昇率dv/dtを低減することができる。このdv/dtは、スナバ回路のCの容量に依存しており、これを増加させるほど電圧アンバランス低減効果を増加させることができる。
【0007】
【発明が解決しようとする課題】
このように、素子と並列にスナバ回路を接続し、素子電圧のdv/dtを低減させることでスイッチングタイミング差による素子電圧のアンバランスを低減することが可能となるが、回路の大型化、損失増加という問題が生ずる。
【0008】
従って、この発明の課題は、より簡単な回路で、直列接続された素子のスイッチングタイミングのばらつきを抑制することにある。
【0009】
【課題を解決するための手段】
前記課題を解決するために、この発明によれば、直列に接続された素子のゲート線を磁気結合させて、素子がオンまたはオフする際に各ゲート線に流れる電流値が異なれば、その差分に応じてゲート線のインピーダンスを瞬時に変化させることで、各ゲート電流を一致させてスイッチングタイミングのばらつきを抑制させると共に、この磁気結合に基づき蓄えられた励磁エネルギーは前記リセット巻線を介してリセットさせて各素子の高速スイッチング動作を可能にしている。
【0010】
より具体的にいえば、この発明によれば、直列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするために当該電圧駆動型半導体素子のゲート端子にゲート信号を供給するゲート駆動回路とからなる半導体スイッチ回路において、ゲート駆動回路と電圧駆動型半導体素子のゲート端子を接続するゲート線を互いに磁気結合させる巻線及びそのリセット巻線を設け、この磁気結合に基づき蓄えられた励磁エネルギーは前記リセット巻線を介してリセットさせることを特徴とする(請求項1記載の発明)。
【0011】
また、この発明によれば、 直列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするために当該電圧駆動型半導体素子のゲート端子にゲート信号を供給するゲート駆動回路とからなる半導体スイッチ回路において、各段の電圧駆動型半導体素子のゲート線に流れる電流値を一致させるために、初段のゲート線と次段のゲート線とを磁気結合させる巻線及びそのリセット巻線を有する磁気回路を設け、初段を除く各段のゲート線は前段のゲート線と次段のゲート線とを磁気結合させる巻線及びそのリセット巻線を有する磁気回路を設けたことにより、多数の直列接続された電圧駆動型半導体素子に対応可能である(請求項2記載の発明)。
【0012】
この発明の他の解決手段によれば、請求項1又は2に記載の半導体スイッチ回路において、前記ゲート駆動回路と前記電圧駆動型半導体素子のエミッタ端子を接続するエミッタ線同士、またはゲート線とエミッタ線とを磁気結合させたことにより、同様な効果を発揮させることができる(請求項3記載の発明)。
【0013】
【発明の実施の形態】
この発明の第1の実施の形態について、IGBTの直列接続を2組として構成された回路を例に説明する。
【0014】
図1は、この発明の半導体スイッチ回路を用いた回路構成例を示すもので、この回路は図16と同様に2レベルインバータの1相分である。
【0015】
すなわち、図1に示した回路構成が図16に示した回路構成に対してスナバ回路が省略され、また、ゲート駆動回路GDU1、GDU3に代えてGDU1a、GDU3aを備え、さらに、磁気回路MC1、MC2が追加されている。
【0016】
図2は図1に示したゲート駆動回路GDU1a(GDU3a)の詳細回路構成例であり、GDU2(GDU4)に対して後述のリセット回路用ロジックとリセット回路が付加されている。
【0017】
図1の回路構成における特徴は、上アームのゲート線は磁気回路MC1により磁気結合しており、同様に、下アームのゲート線は磁気回路MC2により磁気結合している点である。磁気結合させるときには、例として図3のようにそれぞれそれぞれのゲート線を同じ磁性体に巻き付ける(なお、図3では後述のリセット巻線の図示を省略している)。これにより、例えばゲート電流Ig1が流れると磁気回路にΦ1の磁束が発生し、これがGDU2のゲート線を横切る。同様に、Ig2が流れるとΦ2の磁束が発生し、これがGDU1aのゲート線を横切る。これによって各ゲート線が磁気結合される。このとき、前記磁性体への巻数N1、N2を同じとして、Ig1=Ig2の時に|Φ1|=|Φ2|となるようにし、Ig1とIg2が逆極性の時に、Φ1とΦ2が逆極性となるようにする。この時の回路動作を、ターンオフを例にとって以下に説明する。
【0018】
先ず、Q1とQ2のターンオフのタイミングが同時の場合、それぞれのゲート(G)−エミッタ(E)間電圧波形VGE(Q1)、VGE(Q2)はほぼ等しくなる。IGBTのG−E間は図4のように等価的にコンデンサCiesと見做すことができるため、Ig1、Ig2には同波形で過渡的にCiesの放電電流が流れる。この時、磁気回路のIg1とIg2は極性が逆となり、Φ1とΦ2は同レベルで逆極性となるため磁気回路に発生する磁束Φ1とΦ2が互いに打ち消しあい、「0」となる。そのため、磁気結合はせず、Ig1とIg2はそれぞれのCiesから放電電流として流れる。
【0019】
次に、Q1とQ2のターンオフタイミングがアンバランスとなった時、例えばQ1が先にターンオフした時、すなわち、Ig1がIg2よりも先に流れ出した時、Φ1≠Φ2となるため、磁気回路には|Φ1−Φ2|の磁束が発生し、磁気結合する。この時、それぞれのゲート線にはインダクタンス分L1とL2が発生し、これらは|Φ1−Φ2|に比例する特性がある。すなわち、Ig1とIg2のアンバランス分が大きい程、L1とL2も大きくなる。また、L1,L2が増加する程、ゲート線のインピーダンスが増加するため、Ig1とIg2が流れにくくなる。この動作により、図5のようにIg1とIg2のアンバランス分に応じて自動的にゲート線のインピーダンスが変化し、Ig1は減少する方向、Ig2と増加する方向に作用して、Ig1とIg2が一致するように動作する。
【0020】
上述の如く、磁気回路MC1によりQ1とQ2のターンオフタイミングのばらつきを遅れなく抑制することが可能となる。これはターンオンタイミングのばらつき抑制に対しても同様に有効に動作する。
【0021】
図1,図2に示した半導体スイッチ回路のターンオフ時の詳細動作を、図6に示した上アームのスイッチング時の等価回路図、図7に示したタイミングチャート、図8〜図10に示した動作説明図を参照しつつ、以下に説明する。
【0022】
先ず、図2に示したゲート駆動回路GDU1aにおいて、リセット回路は抵抗Rrと双方向に電流が流せる半導体スイッチ素子SWから構成され、また、リセット用ロジック回路はリセット回路の半導体スイッチ素子SWを動作させるための信号を生成し、また、素子駆動部は素子Q1をオン・オフさせるために素子Q1のゲート部に順バイアスまたは逆バイアスを印加させるために備えており、ここで、リセット用ロジック回路により素子Q1への入力信号Viが素子駆動部へ逆バイアス動作を指令した時から所定の時限後に生成されるワンショットパルスの発生期間に半導体スイッチ素子SWをオン状態になるものとする。
【0023】
また、図6に示した等価回路において、それぞれのFET(on)およびFET(off)はゲート駆動回路(GDU1a,GDU2)の順バイアス用および逆バイアス用のMOSFET、それぞれのRg(on)およびRg(off)はオン用およびオフ用ゲート抵抗、Lmはこの磁気回路MC1の励磁インダクタンス、Vc1,Vc2は磁気回路MC1の端子電圧、Cies1およびCies2はQ1およびQ2の入力容量を示している。なお、磁気回路MC1における漏れインダクタンスの図示を省略している。
【0024】
次に、図7はこの上アームの素子Q1と素子Q2のターンオフ時に、GDU1aが先に逆バイアス動作をした時の各部の動作波形を示すタイミングチャートであり、これらを図示のようにモード1〜3に分けて説明する。
【0025】
モード1はGDU1aが先に逆バイアス動作を開始し、GDU2はまだ順バアイアス動作中の期間を示し、この時には、図8に示すようにGDU1a側のFET(off)が導通することで太実線矢印のような電流が流れ、この電流により磁気回路MC1にはVc1,Vc2の電圧が発生するが、この電圧はそれぞれのゲート線に対して逆極性のため、Ig1が減少する方向、Ig2が増加する方向に作用し、従って、Ig1とIg2が一致するように動作する。
【0026】
モード2は上記モード1の状態からGDU2も逆バイアス動作になった期間を示し、この時には、図9に示すようにGDU2側のFET(off)も導通することで太実線矢印のような電流が双方のゲート線に流れ、この電流によりIg1によるCies1の放電電流とIg2によるCies2の放電電流とはやがて0となると共に、図10に示す等価回路となり励磁インダクタンスLmとQ1、Q2の入力容量Cies1,Cies2によって、図7のVc1,Vc2の如く振動する。この振動の減衰はそれぞれのRg(off)の値によるが、通常Rg(off)は数Ωに設定されるため、減衰して0になるまでの時間、すなわち、磁気回路MC1の磁性体がリセットされる時間が長くなり(モード3の破線参照)、従って、素子Q1、Q2のスイッチングの繰り返し周波数を高くすると、前記磁性体が飽和する恐れがある。
【0027】
そこで、磁性体の飽和を防止し、素子Q1、Q2のスイッチングの繰り返し周波数をより高くするために、Ig1,Ig2がほぼ「0」となった後、モード3の状態に入り、この時、リセット用ロジック回路によりワンショットパルスの発生させて半導体スイッチ素子SWをオン状態にし、抵抗Rrを低抵抗に設定することにより、モード3の実線の如く、この振動を短時間に消滅させることができる。
【0028】
図11は、図2に示したリセット回路とは異なったリセット回路の構成例を示し、この回路では、ダイオードD1〜D4によって磁気回路のリセット巻線に流れる電流を直流に変換し、一方向通電のFET(MOSFET)をオンさせることで抵抗Rrを介して磁性体をリセットさせる。
【0029】
図12はこの発明の第2の実施の形態を示す回路構成例であり、素子をn個直列接続したときの回路構成を示している。図から明らかなように、Q11とQ12のゲート線を磁気結合してゲート電流を一致させ、これらの電流値を基準としてQ13のゲート電流を一致させるために、Q12とQ13のゲート線を磁気結合する、というようにゲート線を従属的に磁気結合することで、瞬時に全ての素子のスイッチングタイミングのアンバランスを抑制することが可能となり、また、2本のゲート線当たり1個の磁気回路を取り付けるだけで済むため、配線を簡単化することができる。
【0030】
また、ゲート電流は一巡のルートで流れることから、ゲート線とエミッタ線に流れる電流値は同じとなる。そのため、この発明の第3の実施の形態として、図13のようにゲート線とエミッタ線、またはエミッタ線とエミッタ線を磁気結合しても、図1に示した第1の実施の形態回路と同様の原理でスイッチングタイミングのばらつきの抑制に対して有効に動作する。
【0031】
【発明の効果】
この発明によれば、電圧駆動型半導体素子を多数直列接続するとき、各アーム毎にゲート線を磁気結合させ、ゲート電流のアンバランス量に応じてゲート線のインピーダンスを瞬時に変化させることにより、非常に簡単な回路で遅れ時間無くスイッチングタイミングのばらつきを抑制することが可能となり、また、スイッチングタイミングのアンバランスに対して、リセット巻線とリセット回路を設けることで、電圧駆動型半導体素子の高速スイッチングが可能になる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態を示す回路構成図
【図2】図1の部分詳細回路構成図
【図3】この発明の動作を説明する模式的構成図
【図4】この発明の動作を説明する部分回路図
【図5】この発明の動作を説明する部分等価回路図
【図6】この発明の動作を説明する等価回路
【図7】この発明の動作を説明するタイミングチャート
【図8】この発明の動作を説明する部分等価回路図
【図9】この発明の動作を説明する部分等価回路図
【図10】この発明の動作を説明する部分等価回路図
【図11】図2とは異なった部分回路構成例図
【図12】この発明の第2の実施の形態を示す回路構成図
【図13】この発明の第3の実施の形態を示す回路構成図
【図14】素子の2個直列接続の回路構成図
【図15】図14の動作を説明するタイミイングチャート
【図16】従来例を示す回路構成図
【図17】従来例の動作を説明するタイミングチャート
Claims (3)
- 直列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするために当該電圧駆動型半導体素子のゲート端子にゲート信号を供給するゲート駆動回路とからなる半導体スイッチ回路において、ゲート駆動回路と電圧駆動型半導体素子のゲート端子を接続するゲート線を互いに磁気結合させる巻線及びそのリセット巻線を設け、この磁気結合に基づき蓄えられた励磁エネルギーは前記リセット巻線を介してリセットさせることを特徴とする直列接続された電圧駆動型半導体素子の制御装置。
- 直列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするために当該電圧駆動型半導体素子のゲート端子にゲート信号を供給するゲート駆動回路とからなる半導体スイッチ回路において、各段の電圧駆動型半導体素子のゲート線に流れる電流値を一致させるために、初段のゲート線と次段のゲート線とを磁気結合させる巻線及びそのリセット巻線を有する磁気回路を設け、初段を除く各段のゲート線は前段のゲート線と次段のゲート線とを磁気結合させる巻線及びそのリセット巻線を有する磁気回路を設けたことを特徴とする直列接続された電圧駆動型半導体素子の制御装置。
- 請求項1又は2に記載の半導体スイッチ回路において、前記ゲート駆動回路と前記電圧駆動型半導体素子のエミッタ端子を接続するエミッタ線同士、またはゲート線とエミッタ線とを磁気結合させたことを特徴とする直列接続された電圧駆動型半導体素子の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001194716A JP4396059B2 (ja) | 2001-06-27 | 2001-06-27 | 直列接続された電圧駆動型半導体素子の制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001194716A JP4396059B2 (ja) | 2001-06-27 | 2001-06-27 | 直列接続された電圧駆動型半導体素子の制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003018820A JP2003018820A (ja) | 2003-01-17 |
JP4396059B2 true JP4396059B2 (ja) | 2010-01-13 |
Family
ID=19032805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001194716A Expired - Lifetime JP4396059B2 (ja) | 2001-06-27 | 2001-06-27 | 直列接続された電圧駆動型半導体素子の制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4396059B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008043003A (ja) * | 2006-08-03 | 2008-02-21 | Fuji Electric Systems Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
JPWO2023095244A1 (ja) * | 2021-11-25 | 2023-06-01 |
-
2001
- 2001-06-27 JP JP2001194716A patent/JP4396059B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003018820A (ja) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3666843B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
US10831225B2 (en) | Drive circuit for switch | |
JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
JP4396036B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
JP4161737B2 (ja) | 半導体装置の駆動方法および装置 | |
JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
JP2001223571A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
US7212063B2 (en) | Half-bridge circuit with phase output | |
JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JP2006340579A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JP4396059B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
JP3767740B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
JP2008043003A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
JP4026054B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
JP3778351B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
JP4715346B2 (ja) | 直列接続された電圧駆動型半導体素子の駆動装置 | |
Bayerer et al. | Low impedance gate drive for full control of voltage controlled power devices | |
JPH10209832A (ja) | 半導体スイッチ回路 | |
JP2005167535A (ja) | 半導体スイッチング回路 | |
JP4631409B2 (ja) | 半導体スイッチ回路 | |
JP4639687B2 (ja) | 電圧駆動型半導体素子の電圧ばらつき抑制方式 | |
JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
JP2004088892A (ja) | 絶縁ゲート型半導体素子のゲート回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4396059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |