JP4391318B2 - 電界電子放出素子およびその製造方法 - Google Patents
電界電子放出素子およびその製造方法 Download PDFInfo
- Publication number
- JP4391318B2 JP4391318B2 JP2004148191A JP2004148191A JP4391318B2 JP 4391318 B2 JP4391318 B2 JP 4391318B2 JP 2004148191 A JP2004148191 A JP 2004148191A JP 2004148191 A JP2004148191 A JP 2004148191A JP 4391318 B2 JP4391318 B2 JP 4391318B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- forming
- conductive layer
- electron emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
図1は本発明により得られる電界電子放出素子の構成を概略的示す基板と反対側から見た透視図である。図1において、ゲート分離溝201により分離されて基板100上にストライプ状に形成されたゲート電極(第1の導電層)101上には、カソード電極(第2の導電層)106による配線が形成される。図1では例えばストライプ状の配線により格子状に交わっている。ゲート電極101とカソード電極106の交差する部分には、それぞれに例えばスリット状の第1の貫通孔202、第2の貫通孔203が互いに交差するように形成されている。ゲート電極101の第1の貫通孔202内にはCNT105が形成され、両貫通孔202,203の交差部が電子放出領域(電子放出部)501となっている。
上記実施の形態1にて示した製造方法において、基板100のエッチングは等方的に行われるため、ゲート電極101中に形成される貫通孔202の間隔(隣接する貫通孔との距離)とカソード電極106中の貫通孔203の間隔(隣接する貫通孔との距離)に制約が生じる。詳細には、図1のB-B’方向における断面図である図9に示すように、ゲート電極101の貫通孔202の間隔202-zがカソード電極106の貫通孔203の間隔より狭い場合には、基板100の等方性エッチング時において、ゲート電極101と基板100が大面積の領域において接触しなくなる現象が生じる。また、ゲート電極101の貫通孔202の間隔202-zの幅によっては、接触部が存在している場合でも、その接触面積が減少することにより、ゲート電極101が基板100より剥離する可能性が生じる。対策として、ゲート電極101の貫通孔202間の間隔202-zを広く形成することが考えられるが、その場合、CNT105の成長領域が減少するため、電子放出部の領域が小さくなり、電子放出特性が低下する恐れがある。
この実施の形態による製造方法について、図1内のA-A’方向およびB-B’方向における断面図をそれぞれ示す図12の(a)、(b)を用いて説明を行う。上記各実施の形態に示した製造方法において、第1の犠牲層104のエッチング終了後、基板100裏面より、開口部204を形成(基板の少なくとも一部を除去)し、CNT105を露出させることも可能である。この場合、アノードを基板100裏面方向に形成すれば、CNT105先端はアノード側に向くことになり、放出された電子がアノードへ到達するのに対する障害を低減することができる。
この実施の形態による製造方法では、上記実施の形態3で基板100に基板開口部204を形成する代わりに、基板100にシール状のシート基板を用い、シート基板の剥離(剥がす)を行う。これによりCNT105ならびにゲート電極101を露出させる(開口部を設ける)ことも可能である。また、上記シート基板とゲート電極101の間に、TEOSなどの薄膜をスパッタ法などにより形成し、シート剥離後、フッ化水素酸などによる全面除去する方法も可能である。この場合には、シート剥離時にゲート電極101が絶縁膜102から剥離する可能性を低減できる。
この実施の形態による製造方法について、図1内のA-A’方向およびB-B’方向における断面図をそれぞれ示す図13の(a)、(b)を用いて説明を行う。上記実施の形態3、4に示した製造方法において、カソード電極106の堆積後、ポリイミドなどの絶縁支持層(膜)302をスパッタ法などにより形成する。これらの支持層を形成することにより、素子全体の機械的強度の向上が見込める。この絶縁支持膜302の形成に関しては、カソード電極106の堆積直後であれば、カソード電極106と同様のエッチング貫通孔203のパターンにエッチングされることになることから、カソード電極106のエッチングを行い、貫通孔203パターンを形成した後に堆積を行う方が望ましい。
Claims (5)
- 基板の平坦面上に形成されたゲート電極と、
前記ゲート電極上に形成された絶縁膜と、
前記ゲート電極及び前記絶縁膜を貫通する第1の貫通孔内及び前記絶縁膜上に形成されたカソード電極と、
前記第1の貫通孔内の前記カソード電極から前記基板側に向かって突出し、先端が前記基板の平坦面と平行な面上に位置するカーボンナノチューブと、
前記基板に設けられた基板裏面側に電子を放出する開口部と、
を備えたことを特徴とする電界電子放出素子。 - 前記カソード電極上に絶縁支持層が形成されていることを特徴とする請求項1に記載の電界電子放出素子。
- 基板上にゲート電極となる第1の導電層を形成する工程と、
前記第1の導電層上に絶縁膜を形成する工程と、
前記第1の導電層及び前記絶縁膜を貫通する第1の貫通孔を形成する工程と、
前記第1の貫通孔内にカーボンナノチューブ成長用の触媒を形成する工程と、
前記第1の貫通孔内の側壁に犠牲層を形成する工程と、
前記第1の貫通孔内の前記触媒が形成された領域にカーボンナノチューブを成長させる工程と、
上記カーボンナノチューブを包含するように、前記第1の貫通孔内及び前記絶縁膜上に、カソード電極となる第2の導電層を形成する工程と、
前記第2の導電層に第2の貫通孔を形成し、前記犠牲層を露出させる工程と、
前記犠牲層、前記基板の表面側、及び、前記第2の導電層の前記第1の貫通孔内の底面側をエッチングすることにより、前記カーボンナノチューブの先端を露出させる工程と、
前記第2の導電層を形成する工程後のいずれか1つの工程の前又は後で、前記カーボンナノチューブに対向する部分の基板を除去する工程と、
を備えることを特徴とする電界電子放出素子の製造方法。 - 基板上にゲート電極となる第1の導電層を形成する工程と、
前記第1の導電層上に絶縁膜を形成する工程と、
前記第1の導電層及び前記絶縁膜を貫通する第1の貫通孔を形成する工程と、
前記第1の貫通孔内に犠牲層を形成する工程と、
前記第1の貫通孔内の前記犠牲層上にカーボンナノチューブ成長用の触媒を形成する工程と、
前記第1の貫通孔内の前記触媒が形成された領域にカーボンナノチューブを成長させる工程と、
上記カーボンナノチューブを包含するように、前記第1の貫通孔内及び前記絶縁膜上に、カソード電極となる第2の導電層を形成する工程と、
前記第2の導電層に第2の貫通孔を形成し、前記犠牲層を露出させる工程と、
前記犠牲層及び前記第2の導電層の前記第1の貫通孔内の底面側をエッチングすることにより、前記カーボンナノチューブの先端を露出させる工程と、
前記第2の導電層を形成する工程後のいずれか1つの工程の前又は後で、前記カーボンナノチューブに対向する部分の基板を除去する工程と、
を備えることを特徴とする電界電子放出素子の製造方法。 - 前記基板にシール状のシール基板を用い、前記基板を除去する工程において、前記シール状のシール基板を剥離することを特徴とする請求項3又は4に記載の電界電子放出素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004148191A JP4391318B2 (ja) | 2004-05-18 | 2004-05-18 | 電界電子放出素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004148191A JP4391318B2 (ja) | 2004-05-18 | 2004-05-18 | 電界電子放出素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005332638A JP2005332638A (ja) | 2005-12-02 |
JP4391318B2 true JP4391318B2 (ja) | 2009-12-24 |
Family
ID=35487139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004148191A Expired - Fee Related JP4391318B2 (ja) | 2004-05-18 | 2004-05-18 | 電界電子放出素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4391318B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11370005B2 (en) * | 2014-03-17 | 2022-06-28 | Korea Institute Of Science And Technology | Nano composite structure with nano patterned structure on its surface and method of preparing the same |
-
2004
- 2004-05-18 JP JP2004148191A patent/JP4391318B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005332638A (ja) | 2005-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5493173A (en) | Field emission cold cathode and method for manufacturing the same | |
US7397175B2 (en) | Solid state vacuum devices | |
KR100480773B1 (ko) | 카본 나노 튜브를 이용한 3극 전계방출소자의 제작방법 | |
JPH0799666B2 (ja) | 集積真空超小型電子素子の製造方法及びその構造 | |
JP2002056771A (ja) | 電子放出素子、電子源及び画像形成装置 | |
JP2007207753A (ja) | 電界放出素子の製造方法 | |
US20090325452A1 (en) | Cathode substrate having cathode electrode layer, insulator layer, and gate electrode layer formed thereon | |
US20100072878A1 (en) | High frequency, cold cathode, triode-type, field-emitter vacuum tube and process for manufacturing the same | |
US7005783B2 (en) | Solid state vacuum devices and method for making the same | |
US8159119B2 (en) | Vacuum channel transistor and manufacturing method thereof | |
KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
JP4391318B2 (ja) | 電界電子放出素子およびその製造方法 | |
JP2900837B2 (ja) | 電界放射型冷陰極装置及びその製造方法 | |
JP2002093307A (ja) | 電子放出素子及び電子放出素子の製造方法及び電子源及び画像形成装置 | |
JPH06162919A (ja) | 電界放出冷陰極素子 | |
KR100441751B1 (ko) | 전계 방출 소자의 제조 방법 | |
JP3156903B2 (ja) | 電界放出型電子源 | |
JPH05242797A (ja) | 電子放出素子の製造方法 | |
JP3295864B2 (ja) | 電界放出陰極とその製造方法 | |
KR102592733B1 (ko) | 원형 관통홀에 의한 메시 게이트를 이용한 전계방출 장치 | |
KR20010058196A (ko) | 전계방출표시소자 및 그 제조방법 | |
JP4371976B2 (ja) | 電界電子放出装置 | |
JP4206480B2 (ja) | 電界放出型電子源 | |
JPH11238451A (ja) | 電界放出冷陰極及びその製造方法 | |
JP2010262892A (ja) | 電子線装置及びこれを用いた画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |