JP4389610B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP4389610B2 JP4389610B2 JP2004060182A JP2004060182A JP4389610B2 JP 4389610 B2 JP4389610 B2 JP 4389610B2 JP 2004060182 A JP2004060182 A JP 2004060182A JP 2004060182 A JP2004060182 A JP 2004060182A JP 4389610 B2 JP4389610 B2 JP 4389610B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating sheet
- wiring portion
- lead frame
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
配線(13)は、一方に入力端部と他方に出力端部を形成し、該端部に配線を介して結線したものである。前記入力端部及び出力端部では、ワイヤーボンデング(33)の接続位置の役割をもつものである。
ートが、前記アイランド上に第1の接着剤で接着され、上面に第2の配線部を配置した第2の絶縁シートが前記第1の絶縁シート及び前記第1の配線部の上に第2の接着剤で接着されてなる多層複合リードフレームに半導体素子を搭載した半導体パッケージであって、前記多層複合リードフレームの前記第1の配線部と前記第2の配線部は、各配線部の表面に配置された入端子と出端子との各端子が所定の配線幅の配線を介して各配線部内で導通された配線部であり、前記第1の配線部の配線の配線層厚と前記第2の配線部の配線層厚を異ならせ、電源供給の配線を、高速の信号線よりも配線層厚の厚い配線部に形成するとともに配線幅を広く形成し、前記アイランド上の全面に前記第1の絶縁シートが接着され、前記第1の絶縁シート上に前記第1の配線部の配線が自由に配置し形成され、前記第1の配線部の配線の端子が前記第2の絶縁シートより露出するように前記第1の配線部の配線の端子の位置を除外した領域に前記第2の絶縁シートが接着され、前記第2の絶縁シートの上の前記第2の配線部の上に第3の接着剤が、前記第2の配線部の配線の端子が露出する位置を除外した領域に形成され、前記第2の絶縁シートは、貫通孔及びデバイスホールを有し、前記第1の絶縁シートには貫通孔及びデバイスホールを設けず、前記デバイスホールにおける前記第1の絶縁シート及び前記第1の配線部の上に第4の接着剤で第1の半導体素子を接着し、前記第2の絶縁シート及び前記第2の配線部の上に前記第3の接着剤で第2の半導体素子を接着し、前記第1の半導体素子の端子と前記第1の配線部の配線の端子が第1のワイヤーボンディングで接続され、前記第2の半導体素子の第1の端子と前記第2の配線部の配線の端子が第2のワイヤーボンディングで接続され、前記第2の半導体素子の第2の端子と前記貫通孔から露出した前記第1の配線部の配線の端子が第3のワイヤーボンディングで接続され、前記第1の配線部及び前記第2の配線部の配線の端子が前記リードにワイヤーボンディングで接続されていることを特徴とする半導体パッケージである。
の配線、又は2層目の配線を経由して導通され特性のよい半導体パッケージが完成する。
れた半導体パッケージである。デバイスホールに搭載された半導体素子(30a)の入出力端子よりの信号は、ワイヤーボンデング(33)により1層目の配線(13)の入端部に入り、配線を介して、1層目の配線(13)の出端部に伝送され、該出端部からワイヤーボンデング(33)によりリード(3)に伝達される半導体パッケージである。最表面に搭載された半導体素子(30b)の入出力端子よりの信号は、貫通孔(15)を通るワイヤーボンデング(33)により1層目の配線(13)の入端部と、又は直接にワイヤーボンデング(33)することにより2層目の配線(13)の入端部とに結線され、配線を介して、1層目の配線(13)又は2層目の配線(13)の出端部に電送され、該出端部からワイヤーボンデング(33)によりリード(3)に伝達される半導体パッケージである。
露光後、現像、エッチング、剥膜処理により二層目の絶縁シートを製造した。該シート上の配線は、幅20μmで形成され、該銅配線表面に部分金めっきを形成し、電源線及び接地線としての役割の配線部を形成した。
2…アイランド
3…リード
4…枠
10…絶縁シート
11…デバイスホール
13…配線
14…配線部
15…貫通孔
20…接着剤
30、30a、30b…半導体素子
33…ワイアーボンデング
101…一層目の配線部
102…二層目の配線部
131a…1層目の配線の入端子
131b…1層目の配線の出端子
132a…2層目の配線の入端子
132b…2層目の配線の出端子
Claims (1)
- アイランドとその外周部に多数のリードが配置された金属材からなるリードフレームを本体とし、上面に第1の配線部を配置した第1の絶縁シートが、前記アイランド上に第1の接着剤で接着され、上面に第2の配線部を配置した第2の絶縁シートが前記第1の絶縁シート及び前記第1の配線部の上に第2の接着剤で接着されてなる多層複合リードフレームに半導体素子を搭載した半導体パッケージであって、前記多層複合リードフレームの前記第1の配線部と前記第2の配線部は、各配線部の表面に配置された入端子と出端子との各端子が所定の配線幅の配線を介して各配線部内で導通された配線部であり、前記第1の配線部の配線の配線層厚と前記第2の配線部の配線層厚を異ならせ、電源供給の配線を、高速の信号線よりも配線層厚の厚い配線部に形成するとともに配線幅を広く形成し、前記アイランド上の全面に前記第1の絶縁シートが接着され、前記第1の絶縁シート上に前記第1の配線部の配線が自由に配置し形成され、前記第1の配線部の配線の端子が前記第2の絶縁シートより露出するように前記第1の配線部の配線の端子の位置を除外した領域に前記第2の絶縁シートが接着され、前記第2の絶縁シートの上の前記第2の配線部の上に第3の接着剤が、前記第2の配線部の配線の端子が露出する位置を除外した領域に形成され、前記第2の絶縁シートは、貫通孔及びデバイスホールを有し、前記第1の絶縁シートには貫通孔及びデバイスホールを設けず、前記デバイスホールにおける前記第1の絶縁シート及び前記第1の配線部の上に第4の接着剤で第1の半導体素子を接着し、前記第2の絶縁シート及び前記第2の配線部の上に前記第3の接着剤で第2の半導体素子を接着し、前記第1の半導体素子の端子と前記第1の配線部の配線の端子が第1のワイヤーボンディングで接続され、前記第2の半導体素子の第1の端子と前記第2の配線部の配線の端子が第2のワイヤーボンディングで接続され、前記第2の半導体素子の第2の端子と前記貫通孔から露出した前記第1の配線部の配線の端子が第3のワイヤーボンディングで接続され、前記第1の配線部及び前記第2の配線部の配線の端子が前記リードにワイヤーボンディングで接続されていることを特徴とする半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004060182A JP4389610B2 (ja) | 2004-03-04 | 2004-03-04 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004060182A JP4389610B2 (ja) | 2004-03-04 | 2004-03-04 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005251969A JP2005251969A (ja) | 2005-09-15 |
JP4389610B2 true JP4389610B2 (ja) | 2009-12-24 |
Family
ID=35032169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004060182A Expired - Fee Related JP4389610B2 (ja) | 2004-03-04 | 2004-03-04 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4389610B2 (ja) |
-
2004
- 2004-03-04 JP JP2004060182A patent/JP4389610B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005251969A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5010737B2 (ja) | プリント配線板 | |
JP5339928B2 (ja) | 配線基板及びその製造方法 | |
JP4935139B2 (ja) | 多層プリント配線板 | |
JP5700241B2 (ja) | 多層配線基板及びその製造方法 | |
TWI463928B (zh) | 晶片封裝基板和結構及其製作方法 | |
JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
CN101896037A (zh) | 刚挠性电路板及其制造方法 | |
KR100335454B1 (ko) | 반도체칩 모듈용 다층 회로기판 및 그의 제조방법 | |
TW200824055A (en) | Carrier structure embedded with chip and method for fabricating thereof | |
CN105228343A (zh) | 一种软硬结合板及其制作方法 | |
TW201410097A (zh) | 柔性多層電路板及其製作方法 | |
JP5672381B2 (ja) | 多層配線板 | |
JP2013058726A (ja) | 実装基板および実装基板を用いた回路装置 | |
JP2000232180A (ja) | 配線基板および半導体装置 | |
JP2005286057A (ja) | 回路装置およびその製造方法 | |
JP2006310277A (ja) | チップ型ヒューズ | |
JP2007288109A (ja) | 半導体装置及びその製造方法 | |
JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
JP4389610B2 (ja) | 半導体パッケージ | |
JP2000261152A (ja) | プリント配線組立体 | |
JP2014204088A (ja) | 多層配線基板およびその製造方法 | |
JP2011108922A (ja) | 回路基板 | |
TW201722224A (zh) | 印刷電路板及其製作方法 | |
JPS61150253A (ja) | 半導体リ−ドフレ−ム | |
CN112566390B (zh) | 多层柔性线路板及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |