JP4389610B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP4389610B2
JP4389610B2 JP2004060182A JP2004060182A JP4389610B2 JP 4389610 B2 JP4389610 B2 JP 4389610B2 JP 2004060182 A JP2004060182 A JP 2004060182A JP 2004060182 A JP2004060182 A JP 2004060182A JP 4389610 B2 JP4389610 B2 JP 4389610B2
Authority
JP
Japan
Prior art keywords
wiring
insulating sheet
wiring portion
lead frame
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004060182A
Other languages
English (en)
Other versions
JP2005251969A (ja
Inventor
紀彦 宮原
泰孝 明楽
忠勝 太田
文男 大本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2004060182A priority Critical patent/JP4389610B2/ja
Publication of JP2005251969A publication Critical patent/JP2005251969A/ja
Application granted granted Critical
Publication of JP4389610B2 publication Critical patent/JP4389610B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体素子を搭載する半導体パッケージに使用する多層複合リードフレーム及びそれを用いた半導体パッケージに関する。
従来の半導体素子を搭載する半導体パッケージに使用する複合リードフレームは、半導体素子を搭載するアイランドと、該アイランドから外方に延びる多数のリードが一体化された金属製、例えば銅材からなるリードフレームと、アイランドの中央部に半導体素子を収容する空間孔であるデバイスホールを設け、且つデバイスホールの外周のアイランドの周辺部に多数の配線をその表面に形成した絶縁シートを複数枚積層し貼着してなるものである。
図6は、従来の半導体素子を搭載する半導体パッケージに使用する複合リードフレーム及び半導体素子を搭載する半導体パッケージの一例を示す概略図である。図6(a)は、リードフレームの部分拡大の平面図で、図6(b)は、絶縁シートの平面図、図6(c)は、絶縁シートのA−Aの側断面図あり、図6(d)は、リードフレームと絶縁シートを貼着した複合リードフレームのA−Aの側断面図あり、図6(e)は、その複合リードフレームに半導体素子を搭載した半導体パッケージのA−Aの側断面図である。図6(a)は、リードフレームの部分拡大の平面図で、中央にアイランド(2)が形成され、その周辺に多数のリード(3)を形成し、該リード(3)と、前記アイランド上に搭載する半導体素子の入出力端子とをワイヤーボンデングにより結線するものである。図6(b)に示す絶縁シート(10)は、その形状及びサイズが、リードフレーム(1)のアイランド(2)と同じものである。絶縁シートは、その中央部にデバイスホール(11)の空間孔が形成され、その周辺部は配線部(14)が配置されている。配線部(14)には、配線(13)を自由に配置することができる。前記配線部(14)の面積は、アイランド(2)の面積より小さく、デバイスホール(11)の面積が大きくなれば配線部(14)の面積は減少する。すなわち、デバイスホール(11)の面積が大きくなれば配線部(14)が減少し、そのため配線の自由度が低下する問題がある。一方デバイスホール(11)は、放熱性を保つために必須であり、その面積を半導体素子の底面積よりも減少できない悩みがある。近年、半導体素子の高機能化による放熱性の解決が要求され、また出入力端子の多ピン化により、配線の自由度アップが必要となりつつある。
図6(d)は、配線の自由度アップを解決する方法の一つである複合リードフレームの層構造であり、一体化したリードフレーム(1)のアイランド(2)上に接着剤(20)を介して絶縁シート(10)を貼り合わせたものである。多層化では、前記と同様の方法で、順番に絶縁シート(10)を貼り合わせて多層化する。多層化の場合、デバイスホールの面積でみると、上方の絶縁シートになるほど下方の絶縁シートよりも面積が大きくなるように形成し、少なくともデバイスホールの側端部において、上方になるほどデバイスホールが広口になるような段部を設けている。すなわち、多層化では、上方になるほど(多層となる)デバイスホールの面積が拡大し、配線部の面積が減少する問題がある(特許文献1参照)。
図6(e)は、図6(d)の複合リードフレームに半導体素子を搭載した図である。デバイスホール内に半導体素子(30)を配置し、該半導体素子(30)の出入力端子より絶縁シート(10)に配置した配線(13)の入端部へのワイヤーボンデング(33)により導通させた後、さらに、前記配線(13)の他方の出端部よりリードフレーム(1)のリード(3)へのワイヤーボンデング(33)により導通させた。なお、絶縁シートの
配線(13)は、一方に入力端部と他方に出力端部を形成し、該端部に配線を介して結線したものである。前記入力端部及び出力端部では、ワイヤーボンデング(33)の接続位置の役割をもつものである。
以下に公知文献を記す。
特開平5−183091号公報
上述のように複合リードフレームにおいて、半導体素子の出力端子の多ピン化対応では、多数の配線を形成した絶縁シートを多数積層することにより可能とし、半導体素子の高機能化に伴う発熱量の増加への対応では、絶縁シートにデバイスホールを形成することにより可能となる改善がなされている。しかし、従来技術の多層化では、放熱性の改善のためデバイスホールの面積が上方になるほど大きくなり、その配線エリアの面積が減少する。従って、配線の自由度は、減少方向となっているため必要以上に多層化される問題があり、無駄な製造コストを掛ける問題がある。
本発明の課題は、複合リードフレームに半導体素子を搭載した半導体パッケージが、アイランド上の全面に配線を自由に配置できる、放熱性及び信号特性の高機能化及び形状の軽薄短小化が可能となる複合リードフレームを提供することである。さらに、複合リードフレーム形成では、必要以上に多層化となること、無駄な製造コストが掛かること等の問題を解消することを課題とする。
本発明の請求項1に係る発明は、アイランドとその外周部に多数のリードが配置された金属材からなるリードフレームを本体とし、上面に第1の配線部を配置した第1の絶縁シ
ートが、前記アイランド上に第1の接着剤で接着され、上面に第2の配線部を配置した第2の絶縁シートが前記第1の絶縁シート及び前記第1の配線部の上に第2の接着剤で接着されてなる多層複合リードフレームに半導体素子を搭載した半導体パッケージであって、前記多層複合リードフレームの前記第1の配線部と前記第2の配線部は、各配線部の表面に配置された入端子と出端子との各端子が所定の配線幅の配線を介して各配線部内で導通された配線部であり、前記第1の配線部の配線の配線層厚と前記第2の配線部の配線層厚を異ならせ、電源供給の配線を、高速の信号線よりも配線層厚の厚い配線部に形成するとともに配線幅を広く形成し、前記アイランド上の全面に前記第1の絶縁シートが接着され、前記第1の絶縁シート上に前記第1の配線部の配線が自由に配置し形成され、前記第1の配線部の配線の端子が前記第2の絶縁シートより露出するように前記第1の配線部の配線の端子の位置を除外した領域に前記第2の絶縁シートが接着され、前記第2の絶縁シートの上の前記第2の配線部の上に第3の接着剤が、前記第2の配線部の配線の端子が露出する位置を除外した領域に形成され、前記第2の絶縁シートは、貫通孔及びデバイスホールを有し、前記第1の絶縁シートには貫通孔及びデバイスホールを設けず、前記デバイスホールにおける前記第1の絶縁シート及び前記第1の配線部の上に第4の接着剤で第1の半導体素子を接着し、前記第2の絶縁シート及び前記第2の配線部の上に前記第3の接着剤で第2の半導体素子を接着し、前記第1の半導体素子の端子と前記第1の配線部の配線の端子が第1のワイヤーボンディングで接続され、前記第2の半導体素子の第1の端子と前記第2の配線部の配線の端子が第2のワイヤーボンディングで接続され、前記第2の半導体素子の第2の端子と前記貫通孔から露出した前記第1の配線部の配線の端子が第3のワイヤーボンディングで接続され、前記第1の配線部及び前記第2の配線部の配線の端子が前記リードにワイヤーボンディングで接続されていることを特徴とする半導体パッケージである。
本発明の半導体素子を搭載する複合リードフレームでは、デバイスホールが無くなるため、アイランド上の全面に配線を自由に配置できることにより、半導体素子の出入力の信号線に最適な層位置で、且つ配線の幅及び厚さを最適な形状で配置形成することができる、配線の自由度が大きくなる構造である。放熱性の改善のため形成するデバイスホールが無くなるため、アイランド上の全面に半導体素子を配置し搭載することができるため、より多くの半導体素子が搭載可能となり半導体パッケージとしての高機能化及び形状の短小軽薄化が可能となる。本発明の方法により、必要以上の多層化と、無駄な製造コスト等の問題を解消できる効果がある。
本発明の多層複合リードフレームを一実施形態に基づいて以下説明する。図1は、本発明の多層複合リードフレームを用いた半導体パッケージの説明図で、側断面模式図である。図1に示すように、リードフレームのアイランド(2)上には、1層目の絶縁シート(10)と、その上に接着剤(20)を介して2層目の絶縁シート(10)と順次積層された多層複合リードフレームである。1層目の絶縁シート(10)は、配線部のみを形成した導体層が形成されている。その面積は、アイランドと同程度であり、配線の配置位置及び配線形状、例えば配線幅や配線層厚は自由に選択され配線の自由度が大きくできる。2層目の絶縁シート(10)は、配線部と、2カ所に貫通孔(15)を形成した導体層が形成されている。その配線部の面積は、1層目の導体層より若干縮小された程度であり、1層目の配線の入端部及び出端部の位置を除外したエリアであり、且つエリア内の2カ所の貫通孔(15)の配置位置以外である。前記配線部内では、配線幅や配線層厚は自由に選択され配線の自由度が大きくできる。前記1層目及び2層目の配線部は、各層内毎に独立した配線であり、各層内毎に独立した製造仕様に従って配線部を形成できる。例えば、電源供給の信号線では、その導体厚を増加すること、又は信号線の線幅を特大にする等の工夫ができる。高速の信号線では、配線長を短く均一化し、配線を微細化することも可能となる。すなわち、半導体装置の入出力端子からの入出力線の役割により分類して、グループに分けて、低い導体抵抗等の導体層、又は均一化した特性インピーダンス等の導体層を介してリードフレームのリードまで導通することができる。
次に、本発明の多層複合リードフレーム上に2個の半導体素子を搭載した。半導体素子(30)上の出入力端子からリードフレームのリード(3)への導通では、出入力端子から2層目の入端子へワイヤーボンデング(33)により結線され、出入力端子から1層目の入端子へは貫通孔を介してワイヤーボンデング(33)により結線されている。次に、2層目の出端子からリード(3)へワイヤーボンデング(33)により結線され、1層目の出端子からリード(3)へワイヤーボンデング(33)により結線されている。すなわち、半導体素子(30)上の出入力端子からリードフレームのリード(3)へは、1層目
の配線、又は2層目の配線を経由して導通され特性のよい半導体パッケージが完成する。
図2は、本発明の絶縁シート上の配線の入出力先を説明する概略図である。図2では、外周部にリード(3)が配置され、アイランドと同じ面積の1層目の絶縁シート上に、1層目の配線部(101)と、第2層目の絶縁シート上に、2層目の配線部(102)と、その上に半導体素子(30)が階層して形成されている。以下に、各々の配線の結線の経路について説明する。半導体素子(30)の一つの入出力端子(図左上)は、ワイヤーボンデング(33)により1層目の配線の入端子(131a)に結線されている。該配線の入端子(131a)は、1層目の配線を経由し1層目の配線の出端子(131b)に結線されている。該出端子(131b)は、ワイヤーボンデング(33)により多層複合リードフレームのリード(3)に結線されている。次に、入出力端子(図左上より二番目の)は、ワイヤーボンデング(33)により直接、リード(3)に結線されている。次に、入出力端子(図左上より三番目の)は、ワイヤーボンデング(33)により2層目の配線の入端子(132a)に結線されている。該配線の入端子(132a)は、2層目の配線を経由し2層目の配線の出端子(132b)に結線されている。該出端子(132b)は、ワイヤーボンデング(33)により多層複合リードフレームのリード(3)に結線されている。すなわち、半導体素子の出入力端子よりの信号は、第1層目の絶縁シートの配線部(101)を経由して多層複合リードフレームのリード(3)に伝達されるか、又は直接、リード(3)に伝達されるか、又は第2層目の絶縁シートの配線部(102)を経由して多層複合リードフレームのリード(3)に伝達されるの3通りの経路が形成され、配線の自由度は大きい。
図3は、本発明の多層複合リードフレームを用いた半導体パッケージの一実施例の部分側断面図である。図3は、2層の絶縁シートを用いた構造の多層複合リードフレームであり、アイランド(2)上全面に、1層目の絶縁シート(10)の配線部が形成されている。2層目の絶縁シート(10)上に配線(13)及びデバイスホール(11)が形成され、該デバイスホールに半導体素子(30)が並列して2個搭載された半導体パッケージである。半導体素子(30)の入出力端子よりの信号は、ワイヤーボンデング(33)により1層目の配線(13)又は2層目の配線(13)の入端部に入り、配線を介して、1層目の配線(13)又は2層目の配線(13)の出端部に伝送され、該出端部からワイヤーボンデング(33)によりリード(3)に伝達される半導体パッケージである。
図4は、本発明の多層複合リードフレームを用いた半導体パッケージの一実施例の部分側断面図である。図4は、2層の絶縁シートを用いた構造の多層複合リードフレームであり、アイランド(2)上全面に、1層目の絶縁シート(10)の配線部が形成され、その全面に2層目の絶縁シート(10)の配線部が形成されている。2層目の絶縁シート(10)上に配線(13)が形成され、該配線(13)上に絶縁樹脂からなる接着剤を介して半導体素子(30)が搭載された半導体パッケージである。半導体素子(30)の入出力端子よりの信号は、ワイヤーボンデング(33)により1層目の配線(13)又は2層目の配線(13)の入端部に入り、配線を介して、1層目の配線(13)又は2層目の配線(13)の出端部に伝送され、該出端部からワイヤーボンデング(33)によりリード(3)に伝達される半導体パッケージである。
図5は、本発明の多層複合リードフレームを用いた半導体パッケージの一実施例の部分側断面図である。図5は、2層の絶縁シートを用いた構造の多層複合リードフレームであり、アイランド(2)上全面に、1層目の絶縁シート(10)の配線部が形成されている。2層目の絶縁シート(10)上に配線(13)及びデバイスホール(11)及び貫通孔(15)が形成され、該デバイスホールの1層目の絶縁シート(10)上に絶縁樹脂よりなる接着剤(20)を介して、半導体素子(30a)が搭載され、2層目の絶縁シート(10)上にも絶縁樹脂よりなる接着剤(20)を介して、半導体素子(30b)が搭載さ
れた半導体パッケージである。デバイスホールに搭載された半導体素子(30a)の入出力端子よりの信号は、ワイヤーボンデング(33)により1層目の配線(13)の入端部に入り、配線を介して、1層目の配線(13)の出端部に伝送され、該出端部からワイヤーボンデング(33)によりリード(3)に伝達される半導体パッケージである。最表面に搭載された半導体素子(30b)の入出力端子よりの信号は、貫通孔(15)を通るワイヤーボンデング(33)により1層目の配線(13)の入端部と、又は直接にワイヤーボンデング(33)することにより2層目の配線(13)の入端部とに結線され、配線を介して、1層目の配線(13)又は2層目の配線(13)の出端部に電送され、該出端部からワイヤーボンデング(33)によりリード(3)に伝達される半導体パッケージである。
本発明の多層複合リードフレームにおいて使用される材料について説明する。前記絶縁シートでは、フイルム状に加工が可能であり、耐熱性に優れた電気絶縁性物質で有ればいずれも使用可能である。一般では、加工性等の面からポリイミド樹脂等の軟質絶縁樹脂フイルムが使用される。半導体素子搭載時のワイヤーボンデング性の向上を重視する場合、セラミックス、ガラスエポキシ樹脂等の硬質絶縁樹脂薄膜板でも使用が可能である。絶縁シートの厚さでは、25μm〜100μmより適宜選択することにより多層複合リードフレーム自体の厚さを増すことなく形成でき、該絶縁シート上の配線を信号線、又は電源線、接地線等適宜の目的に応じて使い分けるために所望の層数を積層できる。
前記配線を形成する配線部を形成する材料は、銅よりなる薄膜、例えば銅箔等を、又は、電気めっきによる金属薄膜等を用いることができる。金属としては、銅、錫、ニッケル、金、銀等が使用可能となる。配線部を形成する材料厚さは、10μm〜25μmより適宜選択して使用する。なお、配線は、配線の表面に電気めっきにより0.1μm〜2.5μmの金属薄膜を形成する複合層の場合もあり、用途により適宜選択し使用することがある。
次に、接着剤は、耐熱性を有する絶縁性のある樹脂、又はフイルムを使用し、その樹脂としてエポキシ樹脂、アクリル樹脂、シリコーン樹脂等目的に応じて適宜選択が可能である。接着剤の厚さは、5μm〜50μmより適宜選択して使用する。接着剤を用いた貼り合わせは、接着する両方のシート間に接着剤を挿入し、所定の温度圧力の加熱加圧で行うことができる。
次に、図2を参照し、その製造方法を説明する。まずベースとなるリードフレームは、公知の製造方法により通常の材料を用いて製造した。ベース材料は、一般材料である銅材又は42アロイ材であり、厚さ0.15mmを用いた。装置は連続生産方式のエッチング装置を使用し、材料両面にドライフイルムを貼り合わせ、レジスト層を形成し、該レジスト面の表及び裏パターンを形成したフォトマスクを両面に密着させ、照射量130mJ/cm2を照射露光後、現像、エッチング、剥膜処理によりリードフレームを製造した。
次に、一層目の絶縁シートと、二層目の絶縁シートを各々製造した。一層目の絶縁シートは、厚さ50μmのポリイミド樹脂フイルム上に18μm厚の銅箔を貼り合わせたものを使用した。装置は、連続生産方式のフレキシブル配線基板用のエッチング装置を使用し、銅表面に0.1μm厚のポジレジストを塗布後、フォトマスクを介して、照射量30mJ/cm2を照射露光後、現像、エッチング、剥膜処理により一層目の絶縁シートを製造した。該シート上の配線は、幅20μmで形成され、該銅配線表面に部分金めっきを形成し、信号線としての役割の配線部を形成した。次に、二層目の絶縁シートは、厚さ50μmのポリイミド樹脂フイルム上に18μm厚の銅箔を貼り合わせたものを使用した。装置は、連続生産方式のフレキシブル配線基板用のエッチング装置を使用し、銅表面に0.1μm厚のポジレジストを塗布後、フォトマスクを介して、照射量30mJ/cm2を照射
露光後、現像、エッチング、剥膜処理により二層目の絶縁シートを製造した。該シート上の配線は、幅20μmで形成され、該銅配線表面に部分金めっきを形成し、電源線及び接地線としての役割の配線部を形成した。
次に、一層目及び二層目の絶縁シートは、所定の寸法に切断され、前記リードフレームのアイランド上に、厚さ30μmのエポキシ樹脂フイルムからなる接着剤を介して、一層目、二層目と順次貼り合わせて多層複合リードフレームが完成した。
本発明の多層複合リードフレームを用いた半導体パッケージの説明図で、側断面図である。 本発明の多層複合リードフレームの絶縁シート上の配線の入出力先を説明する部分平面図である。 本発明の多層複合リードフレームを用いた半導体パッケージの一実施例の部分側断面図である。 本発明の多層複合リードフレームを用いた半導体パッケージの一実施例の部分側断面図である。 本発明の多層複合リードフレームを用いた半導体パッケージの一実施例の部分側断面図である。 従来の複合リードフレームを示す部分拡図で、(a)は、リードフレームの平面図、(b)は、絶縁シートの平面図、(c)は、絶縁シートの側断面図、(d)は、複合リードフレームの側断面図、(e)は、半導体素子を搭載した半導体パッケージの側断面図である。
符号の説明
1…リードフレーム
2…アイランド
3…リード
4…枠
10…絶縁シート
11…デバイスホール
13…配線
14…配線部
15…貫通孔
20…接着剤
30、30a、30b…半導体素子
33…ワイアーボンデング
101…一層目の配線部
102…二層目の配線部
131a…1層目の配線の入端子
131b…1層目の配線の出端子
132a…2層目の配線の入端子
132b…2層目の配線の出端子

Claims (1)

  1. アイランドとその外周部に多数のリードが配置された金属材からなるリードフレームを本体とし、上面に第1の配線部を配置した第1の絶縁シートが、前記アイランド上に第1の接着剤で接着され、上面に第2の配線部を配置した第2の絶縁シートが前記第1の絶縁シート及び前記第1の配線部の上に第2の接着剤で接着されてなる多層複合リードフレームに半導体素子を搭載した半導体パッケージであって、前記多層複合リードフレームの前記第1の配線部と前記第2の配線部は、各配線部の表面に配置された入端子と出端子との各端子が所定の配線幅の配線を介して各配線部内で導通された配線部であり、前記第1の配線部の配線の配線層厚と前記第2の配線部の配線層厚を異ならせ、電源供給の配線を、高速の信号線よりも配線層厚の厚い配線部に形成するとともに配線幅を広く形成し、前記アイランド上の全面に前記第1の絶縁シートが接着され、前記第1の絶縁シート上に前記第1の配線部の配線が自由に配置し形成され、前記第1の配線部の配線の端子が前記第2の絶縁シートより露出するように前記第1の配線部の配線の端子の位置を除外した領域に前記第2の絶縁シートが接着され、前記第2の絶縁シートの上の前記第2の配線部の上に第3の接着剤が、前記第2の配線部の配線の端子が露出する位置を除外した領域に形成され、前記第2の絶縁シートは、貫通孔及びデバイスホールを有し、前記第1の絶縁シートには貫通孔及びデバイスホールを設けず、前記デバイスホールにおける前記第1の絶縁シート及び前記第1の配線部の上に第4の接着剤で第1の半導体素子を接着し、前記第2の絶縁シート及び前記第2の配線部の上に前記第3の接着剤で第2の半導体素子を接着し、前記第1の半導体素子の端子と前記第1の配線部の配線の端子が第1のワイヤーボンディングで接続され、前記第2の半導体素子の第1の端子と前記第2の配線部の配線の端子が第2のワイヤーボンディングで接続され、前記第2の半導体素子の第2の端子と前記貫通孔から露出した前記第1の配線部の配線の端子が第3のワイヤーボンディングで接続され、前記第1の配線部及び前記第2の配線部の配線の端子が前記リードにワイヤーボンディングで接続されていることを特徴とする半導体パッケージ。
JP2004060182A 2004-03-04 2004-03-04 半導体パッケージ Expired - Fee Related JP4389610B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004060182A JP4389610B2 (ja) 2004-03-04 2004-03-04 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004060182A JP4389610B2 (ja) 2004-03-04 2004-03-04 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2005251969A JP2005251969A (ja) 2005-09-15
JP4389610B2 true JP4389610B2 (ja) 2009-12-24

Family

ID=35032169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004060182A Expired - Fee Related JP4389610B2 (ja) 2004-03-04 2004-03-04 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP4389610B2 (ja)

Also Published As

Publication number Publication date
JP2005251969A (ja) 2005-09-15

Similar Documents

Publication Publication Date Title
JP5010737B2 (ja) プリント配線板
JP5339928B2 (ja) 配線基板及びその製造方法
JP4935139B2 (ja) 多層プリント配線板
JP5700241B2 (ja) 多層配線基板及びその製造方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
JPH0936549A (ja) ベアチップ実装用プリント基板
CN101896037A (zh) 刚挠性电路板及其制造方法
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
TW200824055A (en) Carrier structure embedded with chip and method for fabricating thereof
CN105228343A (zh) 一种软硬结合板及其制作方法
TW201410097A (zh) 柔性多層電路板及其製作方法
JP5672381B2 (ja) 多層配線板
JP2013058726A (ja) 実装基板および実装基板を用いた回路装置
JP2000232180A (ja) 配線基板および半導体装置
JP2005286057A (ja) 回路装置およびその製造方法
JP2006310277A (ja) チップ型ヒューズ
JP2007288109A (ja) 半導体装置及びその製造方法
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP4389610B2 (ja) 半導体パッケージ
JP2000261152A (ja) プリント配線組立体
JP2014204088A (ja) 多層配線基板およびその製造方法
JP2011108922A (ja) 回路基板
TW201722224A (zh) 印刷電路板及其製作方法
JPS61150253A (ja) 半導体リ−ドフレ−ム
CN112566390B (zh) 多层柔性线路板及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees