JP4377749B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4377749B2 JP4377749B2 JP2004169331A JP2004169331A JP4377749B2 JP 4377749 B2 JP4377749 B2 JP 4377749B2 JP 2004169331 A JP2004169331 A JP 2004169331A JP 2004169331 A JP2004169331 A JP 2004169331A JP 4377749 B2 JP4377749 B2 JP 4377749B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- lower gate
- gate
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
S. Harrison, et al, IEDM 2003, p. 449.
第1の実施の形態に係わるGAA構造MOSFETについて図1(a)及び(b)を参照して説明する。
変形例1.1に係わるGAA構造MOSFETについて図3(a)を参照して、第1の実施の形態と異なる箇所について説明する。
変形例1.2に係わるGAA構造MOSFETについて図3(b)を参照して、変形例1.1と異なる箇所について説明する。
第2の実施の形態に係わるGAA構造MOSFETについて図5(a)及び(b)を参照し、第1の実施の形態と異なる箇所について説明する。
変形例2.1に係わるGAA構造MOSFETについて図5(b)を参照して、第2の実施の形態と異なる箇所について説明する。
第3の実施の形態に係わるGAA構造MOSFETについて図6を参照し、第1の実施の形態と異なる箇所について説明する。
2 絶縁層
3 半導体層
4 下部ゲート
5 下部ゲート絶縁膜
5a 第1の下部ゲート絶縁膜
5b 第2の下部ゲート絶縁膜
6 チャネル領域
7 第1のソース・ドレイン領域
8 第2のソース・ドレイン領域
9 上部ゲート絶縁膜
10 上部ゲート
11 側部ゲート絶縁膜
12 側部ゲート
13 ゲート側壁
14 マスク
15 単結晶Si層
16 低誘電率領域
Claims (5)
- 半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層中に形成された下部ゲートと、
前記下部ゲート上の前記絶縁層に形成された下部ゲート絶縁膜と、
前記下部ゲート上に前記下部ゲート絶縁膜を介して形成され、チャネル領域となる第1の半導体層と、
前記下部ゲート上に前記下部ゲート絶縁膜を介して形成され、前記第1の半導体層をゲート長方向に挟む一対の不純物拡散層と、
前記下部ゲート上に前記下部ゲート絶縁膜を介して形成され、前記第1の半導体層及び前記不純物拡散層をゲート長方向に挟み、前記第1の半導体層と同じ材料で構成された一対の第2の半導体層と、
前記下部ゲート上に、前記下部ゲート絶縁膜および前記第2の半導体層を介して形成され、前記第1の半導体層及び前記不純物拡散層をゲート長方向に挟み、金属元素を含む一対の金属層と、
前記第1の半導体層上に形成された上部ゲート絶縁膜と、
前記上部ゲート絶縁膜上に形成され、前記下部ゲートに比して短いゲート長を有する上部ゲートとを備え、
前記下部ゲートと前記金属層の間の実効的な絶縁層の厚さが、前記下部ゲート絶縁膜の厚さより厚いことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層中に形成された下部ゲートと、
前記下部ゲート上の前記絶縁層に形成された下部ゲート絶縁膜と、
前記下部ゲート上に前記下部ゲート絶縁膜を介して形成され、チャネル領域となる第1の半導体層と、
前記下部ゲート上に前記下部ゲート絶縁膜を介して形成され、前記第1の半導体層をゲート長方向に挟む一対の不純物拡散層と、
前記下部ゲート上に前記下部ゲート絶縁膜を介して形成され、前記第1の半導体層及び前記不純物拡散層をゲート長方向に挟み、前記第1の半導体層を構成する半導体元素より比誘電率が低い低誘電率層と、
前記下部ゲート上に前記下部ゲート絶縁膜および前記低誘電率層を介して形成され、前記第1の半導体層及び前記不純物拡散層をゲート長方向に挟み、金属元素を含む一対の金属層と、
前記第1の半導体層上に形成された上部ゲート絶縁膜と、
前記上部ゲート絶縁膜上に形成され、前記下部ゲートに比して短いゲート長を有する上部ゲートとを備えることを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層中に形成された下部ゲートと、
前記下部ゲート上の前記絶縁層に形成された下部ゲート絶縁膜と、
前記下部ゲート上に前記下部ゲート絶縁膜を介して形成され、チャネル領域となる第1の半導体層と、
前記下部ゲート絶縁膜下の前記絶縁層中に形成され、ゲート長方向に前記下部ゲートを挟み、前記第1の半導体層を構成する半導体元素より比誘電率が低い第1の低誘電率層と、
前記第1の低誘電率層上に前記下部ゲート絶縁膜を介して形成され、前記第1の半導体層をゲート長方向に挟む一対の不純物拡散層と、
前記第1の低誘電率層上に前記下部ゲート絶縁膜を介して形成され、前記第1の半導体層及び前記不純物拡散層をゲート長方向に挟み、前記第1の半導体層を構成する半導体元素より比誘電率が低い第2の低誘電率層と、
前記第1の低誘電率層上に前記下部ゲート絶縁膜および前記第2の低誘電率層を介して形成され、前記第1の半導体層及び前記不純物拡散層をゲート長方向に挟み、金属元素を含む一対の金属層と、
前記第1の半導体層上に形成された上部ゲート絶縁膜と、
前記上部ゲート絶縁膜上に形成された上部ゲートと、
を備えることを特徴とする半導体装置。 - 前記低誘電率層は、半導体元素とNもしくはOを含有することを特徴とする請求項2に記載の半導体装置。
- 前記上部ゲート絶縁膜、前記チャネル領域及び前記下部ゲート絶縁膜をゲート幅方向に挟む側部ゲート絶縁膜と、
前記上部ゲート絶縁膜、前記チャネル領域及び前記下部ゲート絶縁膜を、前記側部ゲート絶縁膜を介して挟む側部ゲートとを備えることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004169331A JP4377749B2 (ja) | 2004-06-08 | 2004-06-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004169331A JP4377749B2 (ja) | 2004-06-08 | 2004-06-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005353618A JP2005353618A (ja) | 2005-12-22 |
JP4377749B2 true JP4377749B2 (ja) | 2009-12-02 |
Family
ID=35587860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004169331A Active JP4377749B2 (ja) | 2004-06-08 | 2004-06-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4377749B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6050034B2 (ja) * | 2012-06-12 | 2016-12-21 | 猛英 白土 | 半導体装置及びその製造方法 |
KR102158963B1 (ko) | 2014-05-23 | 2020-09-24 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
KR102476143B1 (ko) * | 2016-02-26 | 2022-12-12 | 삼성전자주식회사 | 반도체 장치 |
-
2004
- 2004-06-08 JP JP2004169331A patent/JP4377749B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2005353618A (ja) | 2005-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108122909B (zh) | 半导体器件及其制造方法 | |
US9184053B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5559201B2 (ja) | メモリデバイス及びメモリデバイスの形成方法 | |
KR100781580B1 (ko) | 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법 | |
TWI473271B (zh) | 雙重金屬閘極角隅 | |
US11043491B2 (en) | Semiconductor device and a method for fabricating the same | |
US10418361B2 (en) | Circuit incorporating multiple gate stack compositions | |
JPWO2005022637A1 (ja) | フィン型電界効果トランジスタを有する半導体装置 | |
US20210280673A1 (en) | Semiconductor device | |
US11756835B2 (en) | Semiconductor device with air gaps between metal gates and method of forming the same | |
US20050093105A1 (en) | Semiconductor-on-insulator chip with<100>-oriented transistors | |
US20100167475A1 (en) | Semiconductor device and producing method thereof | |
US9876089B2 (en) | High-k and p-type work function metal first fabrication process having improved annealing process flows | |
US20230197821A1 (en) | Gate-all-around devices with optimized gate spacers and gate end dielectric | |
WO2005020325A1 (ja) | 半導体装置及びその製造方法 | |
CN101364599B (zh) | Cmos结构和处理cmos结构的方法以及包括至少cmos电路的处理器 | |
CN113421854A (zh) | 形成半导体装置的方法 | |
JP4377749B2 (ja) | 半導体装置 | |
JP2004247341A (ja) | 半導体装置 | |
CN110838470A (zh) | 制造半导体装置的方法 | |
TWI787866B (zh) | 半導體結構及其製造方法 | |
KR102526325B1 (ko) | 최적화된 게이트 스페이서 및 게이트 단부 유전체를 갖는 게이트 올 어라운드 디바이스 | |
JP2006049895A (ja) | 半導体デバイス、半導体チップ及び半導体デバイス製造方法 | |
JP4011014B2 (ja) | 半導体装置およびその製造方法 | |
US11562910B2 (en) | Semiconductor structure and method for forming thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090223 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090911 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |