CN110838470A - 制造半导体装置的方法 - Google Patents

制造半导体装置的方法 Download PDF

Info

Publication number
CN110838470A
CN110838470A CN201910760089.4A CN201910760089A CN110838470A CN 110838470 A CN110838470 A CN 110838470A CN 201910760089 A CN201910760089 A CN 201910760089A CN 110838470 A CN110838470 A CN 110838470A
Authority
CN
China
Prior art keywords
pattern
fin
patterns
layout
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910760089.4A
Other languages
English (en)
Other versions
CN110838470B (zh
Inventor
谢启文
洪健平
张岐康
傅士奇
陈桂顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110838470A publication Critical patent/CN110838470A/zh
Application granted granted Critical
Publication of CN110838470B publication Critical patent/CN110838470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在制造半导体装置的方法中，制备布局。布局包括主动区域图案、第一鳍切割图案及第二鳍切割图案，其中每个主动区域图案对应于单个或两个鳍结构。选自由第一鳍切割图案及第二鳍切割图案组成的群组的至少一个图案具有非矩形形状。布局通过添加一或多个虚设主动区域图案并且通过将至少一个图案改变为矩形图案来修改。根据包括主动区域图案及虚设主动区域图案的修改布局形成基部鳍结构。根据第一鳍切割图案的修改布局及第二鳍切割图案的修改布局的一个移除基部鳍结构的部分。

Description

制造半导体装置的方法
技术领域
本揭露是关于一种制造半导体装置的方法。
背景技术
传统的平面薄膜装置提供了具有低功率消耗的优异效能。为了增强装置可控性并且减少由平面装置占据的基板表面积，半导体工业为实现较高装置密度、较高效能、及较低成本而已经进展到纳米技术制程节点。来自制造及设计问题的挑战已导致三维设计的发展，诸如多栅极场效晶体管(FET)，包括鳍式场效晶体管(FinFET)及栅极全包围(GAA)场效晶体管(FET)。在FinFET中，栅极邻近通道区域的三个侧表面，其间插入栅极介电层。因为栅极结构围绕(缠绕)三个表面(亦即，顶表面及相对的侧面)上的鳍，晶体管基本上具有控制穿过鳍或通道区域的电流的三个栅极(在顶表面及相对的侧面中的每一个处有一个栅极)。通道底部的第四侧面远离栅极并且因此不在邻近栅极的控制之下。相比之下，在GAA FET中，通道区域的所有侧表面(亦即，顶表面、相对侧面、及底表面)由栅极围绕，归因于较急剧的子阈值电流摇摆(SS)及较小的漏极引发的阻障降低(DIBL)，此允许通道区域中的完全耗尽并且导致减少的短通道效应。由于晶体管尺寸持续按比例缩小到次10-15nm技术节点，需要FinFET及/或GAA FET的进一步改进。
发明内容
本揭露的一实施方式提供了一种制造半导体装置的方法，包含制备一布局，该布局包含多个主动区域图案、多个第一鳍切割图案及多个第二鳍切割图案。各主动区域图案对应于单个或两个鳍结构，其中选自由第一鳍切割图案及第二鳍切割图案组成的群组的至少一个图案具有非矩形形状。通过添加至少一虚设主动区域图案并且通过将图案改变为矩形图案来修改布局。根据包括主动区域图案及虚设主动区域图案的修改后的布局来形成多个基部鳍结构。根据第一鳍切割图案的修改布局及第二鳍切割图案的修改布局中的一者来移除基部鳍结构的部分，其中图案已经改变为矩形图案。
本揭露的另一实施方式提供了一种制造半导体装置的方法，包含制备一布局，布局包含多个主动区域图案、多个第一鳍切割图案、多个第二鳍切割图案及多个鳍端栅极切割图案。各主动区域图案对应于单个或两个鳍结构，其中第一鳍切割图案的至少一个图案具有非矩形形状。通过添加至少一虚设主动区域图案、通过将图案改变为一矩形图案并且通过添加至少一额外的鳍端栅极切割图案来修改布局。根据包括主动区域图案及虚设主动区域图案的修改布局来形成多个基部鳍结构。根据第一鳍切割图案的修改布局移除基部鳍结构的部分，其中图案已经改变为矩形图案，由此形成多个鳍结构。形成多个虚设栅极结构。使用对应于包括鳍端栅极切割图案及额外的鳍端栅极切割图案的修改布局的蚀刻遮罩移除虚设栅极结构及鳍结构的部分，由此形成一或多个凹槽。
附图说明
当结合随附附图阅读时，自以下详细描述将很好地理解本揭示。应注意，根据工业中的标准实务，各个特征并非按比例绘制，并且仅出于说明目的而使用。事实上，出于论述清晰的目的，可任意增加或减小各个特征的尺寸。
图1A为根据本揭示的一个实施例的半导体装置的连续制造操作的各个阶段之一的俯视(平面)图，并且图1B为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的横截面图；
图2A为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的俯视(平面)图，并且图2B为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的横截面图；
图3A为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的俯视(平面)图，并且图3B为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的横截面图；
图4A为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的俯视(平面)图，并且图4B为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的横截面图；
图5A为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的俯视(平面)图，并且图5B为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的横截面图；
图6A为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的俯视(平面)图，并且图6B为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的横截面图；
图7A为遮罩图案并且图7B为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的俯视(平面)图；
图8A为遮罩图案并且图8B为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的俯视(平面)图；
图9A为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的横截面图；
图9B为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的横截面图；
图10A为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的俯视图，并且图10B为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的透视图；
图11为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的横截面图；
图12为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的横截面图；
图13为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的透视图；
图14A及图14B为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的横截面图；
图15A及图15B为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的横截面图；
图16为根据本揭示的一实施例的用于主动区域的布局图案；
图17为用于主动区域并且根据本揭示的一实施例的心轴(虚设)图案及布局图案；
图18为根据本揭示的一实施例的用于主动区域的鳍结构及布局图案；
图19为根据本揭示的一实施例的用于主动区域的在移除非必要部分之后的鳍结构及布局图案；
图20为根据本揭示的一实施例的用于主动区域的移除鳍结构的部分的第一遮罩图案及布局图案；
图21为根据本揭示的一实施例的用于主动区域的移除鳍结构的部分的第二遮罩图案及布局图案；
图22为根据本揭示的另一实施例的用于主动区域的移除鳍结构的部分的第一遮罩图案及布局图案；
图23为根据本揭示的另一实施例的用于主动区域的移除鳍结构的部分的第二遮罩图案及布局图案；
图24为根据本揭示的一实施例的在添加虚设主动区域图案之后的用于主动区域的布局图案；
图25为用于主动区域并且根据本揭示的一实施例的心轴(虚设)图案及布局图案；
图26为根据本揭示的一实施例的鳍结构及用于主动区域的布局图案；
图27为根据本揭示的一实施例的移除鳍结构的部分的遮罩图案以用于主动区域的布局图案；
图28为根据本揭示的一实施例的在移除非必要部分之后的鳍结构及用于主动区域的布局图案；
图29为根据本揭示的一实施例的栅极图案(虚设栅极图案)的布局及用于主动区域的布局图案；
图30为根据本揭示的一实施例的在添加虚设主动区域图案之后栅极图案(虚设栅极图案)的布局及用于主动区域的布局图案；
图31为根据本揭示的一实施例的在添加额外的鳍端栅极切割图案之后的栅极图案的布局以及在添加虚设主动区域图案之后的用于主动区域的布局图案；
图32为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的俯视图；
图33为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的俯视图；
图34为根据本揭示的一实施例的半导体装置的连续制造操作的各个阶段之一的俯视图；
图35为根据本揭示的一实施例的包括主动区域、第一遮罩图案、第二遮罩图案及鳍端栅极切割图案的初始布局；
图36为根据本揭示的一实施例的包括虚设主动区域及额外的鳍端栅极切割图案的布局。
【符号说明】
10 基板
15 第一层
20 第二层
25 第一硬遮罩层
30 第一心轴层
32 第二心轴图案
35 第二硬遮罩层
40 第二心轴层
42 第一心轴图案
45 第三硬遮罩层
50 心轴图案
55 侧壁间隔图案
60 侧壁间隔图案
70 第一遮罩图案
75 第二遮罩图案
90 遮罩图案
95 开口
100 鳍结构
110 隔离绝缘层
120 虚设栅极介电层
130 虚设栅极层
140 栅极侧壁间隔件
145 源极/漏极磊晶层
150 层间介电(ILD)层
155 ILD层
160 介电材料
170 遮罩层
175 开口
180 介电材料
210 主动区域
212 主动区域
213 虚设主动区域
214 主动区域
215 虚设主动区域
216 主动区域
220 心轴图案
230 鳍结构
235 部分
240 第一遮罩图案
245 第一遮罩图案
250 第二遮罩图案
255 第二遮罩图案
260 矩形遮罩图案
270 栅极图案
280 鳍端栅极切割图案
285 鳍端栅极切割图案
300 虚设栅极结构
310 介电材料
B1 封闭部分
具体实施方式
应理解，以下揭示提供了众多不同的实施例或实例，以用于实现本揭露的不同特征。下文描述部件及布置的具体实施例或实例以简化本揭示。当然，此等仅为实例且并不意欲为限制性。例如，元件的尺寸不限于所揭示的范围或值，但可取决于制程条件及/或装置的期望性质。此外，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括插入第一特征及第二特征而形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。各种特征可出于简便性及清晰目的而以不同比例任意绘制。
另外，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所示出的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且由此可类似解读本文所使用的空间相对性描述词。此外，术语“由……制成(made of)”可意谓“包含(comprising)”或“由……组成(consisting of)”。在本揭示中，短语“A、B及C的一者”意谓“A、B及/或C”(A、B、C，A及B，A及C，B及C，或A、B及C)，并且不意谓来自A的一个元素、来自B的一个元素及来自C的一个元素，除非另外描述。
在本揭示中，源极/漏极指源极及/或漏极。应注意，在本揭示中，源极及漏极可互换使用，并且其结构实质上相同。
图1A至图8B为根据本揭示的一实施例的用于制造鳍结构的连续操作。将理解，额外操作可以在此等图所示的制程之前、期间及之后提供，并且下文描述的一些操作可以替换或消除来用于方法的额外实施例。操作/制程的次序是可互换的。鳍结构随后用作FinFET的通道区域及源极/漏极区域。在一些实施例中，一或多个鳍结构被称为主动区域。
图1A为鳍结构的连续制造操作的各个阶段之一的俯视(平面)图，并且图1B为鳍结构的连续制造操作的各个阶段之一的横截面图。如图1A及图1B所示，一或多个心轴图案50(虚设或牺牲图案)在基板10上形成的堆叠层上方形成。在一些实施例中，心轴图案50由光阻剂制成。
例如，基板10是具有在约1×1015cm-3至约5×1015cm-3的范围中的杂质浓度的p型硅基板。在其他实施例中，基板10是具有在约1×1015cm-3至约5×1015cm-3的范围中的杂质浓度的n型硅基板。
或者，基板10可包含：另一元素半导体，诸如锗；化合物半导体，包括第IV族-第IV族化合物半导体，诸如SiC及SiGe，第III族-第V族化合物半导体，诸如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其组合。在一个实施例中，基板10是SOI(绝缘体上硅)基板的硅层。非晶基板(诸如非晶Si或非晶SiC)、或绝缘材料(诸如氧化硅)亦可用作基板10。基板10可包括已经用杂质(例如，p型或n型导电性)适宜地掺杂的各种区域。
在一些实施例中，从更靠近基板的侧面，堆叠层包括第一层15、第二层20、第一硬遮罩层25、第一心轴层30、第二硬遮罩层35、第二心轴层40及第三硬遮罩层45。堆叠层中的材料与相邻层不同以确保足够的蚀刻选择性。
在一些实施例中，第一层15及第二层20包括由介电材料(诸如，SiO2、SiN、SiON、SiCN或SiOCN)制成的一或多层。在某些实施例中，第一层15由氧化硅制成。在某些实施例中，第二层20由基于氮化硅的材料制成，诸如SiN及SiON。
在一些实施例中，第一至第三硬遮罩层25、35及45中的每一个包括由介电材料(诸如，SiO2、SiN、SiON、SiCN、SiOCN、氧化铝、氧化铪、氧化钛及氧化锆)制成的一或多层。在其他实施例中，金属氮化物(诸如TiN或TaN)用于硬遮罩层。
在一些实施例中，第一心轴层30及第二心轴层40中的每一个包括一或多层多晶或非晶硅、锗硅或锗。在其他实施例中，心轴层由有机材料制成。
堆叠层中的每一个可通过下列形成：物理气相沉积(PVD)，诸如溅射方法；化学气相沉积(CVD)，包括电浆增强化学气相沉积(PECVD)、大气压化学气相沉积(APCVD)、低压CVD(LPCVD)、高密度电浆CVD(HDPCVD)；原子层沉积(ALD)；及/或其他适宜的膜形成制程。
图2A为鳍结构的连续制造操作的各个阶段之一的俯视(平面)图，并且图2B为鳍结构的连续制造操作的各个阶段之一的横截面图。第三硬遮罩层45通过使用光阻心轴图案50作为蚀刻遮罩来图案化。另外，如图2A及图2B所示，通过使用图案化的第三硬遮罩层45作为蚀刻遮罩，图案化第二心轴层40并且随后移除图案化的第三硬遮罩层45来形成第一心轴图案42。
图3A为鳍结构的连续制造操作的各个阶段之一的顶部(平面)图，并且图3B为鳍结构的连续制造操作的各个阶段之一的横截面图。在形成第一心轴图案42之后，介电材料(诸如，SiO2、SiN、SiON、SiCN或SiOCN)的毯覆层在第一心轴图案42上方形成。
接下来，非等向性蚀刻在毯覆层上执行，由此在第一心轴图案42周围形成侧壁间隔图案55。随后，如图3A及图3B所示，第一心轴图案42通过适宜蚀刻操作移除，由此获得第一侧壁间隔图案55。通过调节毯覆层的厚度，可以调节第一侧壁间隔图案55的宽度。
图4A为鳍结构的连续制造操作的各个阶段之一的顶部(平面)图，并且图4B为鳍结构的连续制造操作的各个阶段之一的横截面图。如图4A及图4B所示，通过使用第一侧壁间隔图案55作为蚀刻遮罩，图案化第二硬遮罩层35，并且进一步地，通过使用图案化的第二硬遮罩层35作为蚀刻遮罩，图案化第一心轴层30并且随后移除图案化的第二硬遮罩层35以形成第二心轴图案32。
图5A为鳍结构的连续制造操作的各个阶段之一的俯视(平面)图，并且图5B为鳍结构的连续制造操作的各个阶段之一的横截面图。在形成第二心轴图案32之后，介电材料(诸如，SiO2、SiN、SiON、SiCN或SiOCN)的毯覆层在第二心轴图案32上方形成。接下来，非等向性蚀刻在毯覆层上执行，由此在第二心轴图案32周围形成侧壁间隔图案60。随后，如图5A及图5B所示，第二心轴图案32通过适宜的蚀刻操作移除，由此获得第二侧壁间隔图案60。通过调节毯覆层的厚度，可以调节第二侧壁间隔图案60的宽度。
图6A为鳍结构的连续制造操作的各个阶段之一的俯视(平面)图，并且图6B为鳍结构的连续制造操作的各个阶段之一的横截面图。如图6A及图6B所示，通过使用第二侧壁间隔图案60作为蚀刻遮罩，图案化第一硬遮罩层25，并且进一步地，通过使用图案化的第一硬遮罩层25作为蚀刻遮罩，图案化第二层20及第一层15以及基板10，由此形成鳍结构100。
如图6A所示，一对环形(或框架形)鳍结构(对应于第二侧壁间隔图案60)在对应于心轴图案50的周边的位置处形成。另外，在一些实施例中，鳍结构包括虚设鳍结构。由此，在本揭示的一些实施例中，移除鳍结构的非必要部分。
图7A为遮罩图案并且图7B为鳍结构的连续制造操作的各个阶段之一的俯视(平面)图。图8A为遮罩图案并且图8B为鳍结构的连续制造操作的各个阶段之一的俯视(平面)图。在一些实施例中，通过使用图7A所示的第一遮罩图案(第一鳍切割图案或精细鳍切割图案)70，移除鳍结构的部分。在一些实施例中，第一遮罩图案70的开口在与心轴图案50及鳍结构延伸的方向平行的Y方向上延伸。另外，在一些实施例中，通过使用图8A所示的第二遮罩图案75(第二鳍切割图案或粗略鳍切割图案)，移除鳍结构的部分。在一些实施例中，第二遮罩图案75经设计以沿着X方向切割或移除鳍结构。第一及第二鳍切割操作的次序是可互换的。注意到，在一些实施例中，通过使用第一遮罩图案的布局资料制造的第一光遮罩以及通过使用第二遮罩图案的布局资料制造的第二光遮罩用于微影及蚀刻操作以切割鳍结构。
图9A至图15B为根据本揭示的一实施例在鳍结构上方制造栅极结构的连续操作。将理解，额外操作可以在此等图所示的制程之前、期间及之后提供，并且下文描述的一些操作可以替换或消除来用于方法的额外实施例。操作/制程的次序是可互换的。在一些实施例中，栅极结构是虚设栅极结构，此虚设栅极结构随后移除并且用金属栅极结构替换。
在如上文(图1A至图8B)阐述地形成鳍结构100之后，如图9A所示，用于形成隔离绝缘层的绝缘材料层100在基板10上方形成，以便完全覆盖鳍结构100。图9A为横截面图。
例如，用于隔离绝缘层110的绝缘材料是由二氧化硅制成，此二氧化硅由LPCVD(低压化学气相沉积)、电浆CVD或可流动CVD形成。在可流动CVD中，沉积可流动介电材料替代氧化硅。如其名称表示，可流动介电材料可以在沉积期间“流动”以填充间隙或具有高深宽比的空间。通常，将各种化学试剂添加到含硅前驱物以允许沉积的膜流动。在一些实施例中，添加氮氢化物粘接剂。可流动介电前驱物(特别地可流动氧化硅前驱物)的实例包括硅酸盐、硅氧烷、甲基倍半氧硅烷(MSQ)、氢倍半氧硅烷(HSQ)、MSQ/HSQ、全氢硅氮烷(TCPS)、全氢-多晶硅氮烷(PSZ)、正硅酸四乙酯(TEOS)、或硅烷基胺，诸如三硅烷基胺(TSA)。此等可流动氧化硅材料在多操作制程中形成。在沉积可流动膜之后，执行一或多个退火操作。隔离绝缘层110可是SOG、SiO、SiON、SiOCN或氟掺杂的硅酸盐玻璃(FSG)。隔离绝缘层110可用硼及/或磷掺杂。
在形成隔离绝缘层110之后，执行平坦化操作，以便移除隔离绝缘层110及第一硬遮罩层25的上部、第二层20及第一层15。随后，如图9B所示，进一步移除隔离绝缘层110，使得暴露出鳍结构100的上部，此上部将成为通道区域。在形成隔离绝缘层110之后，视情况执行热制程(例如，退火制程)以改进隔离绝缘层110的品质。在某些实施例中，热制程通过在惰性气体环境(例如，N2、Ar、或He环境)中在从约900℃至约1050℃的范围中的温度下使用快速热退火(RTA)达约1.5秒至约10秒来执行。
在从隔离绝缘层110暴露出鳍结构100的上部之后，用于虚设栅极的虚设栅极介电层120(参见图11)及多晶硅层130在隔离绝缘层110及暴露的鳍结构100上方形成。随后，如图10A及图10B所示，执行一或多个图案化操作，以便获得由多晶硅制成的虚设栅极层130。图10A为俯视图并且图10B为透视图。虚设栅极介电层120可是通过CVD、PVD、ALD、电子束蒸发、或其他适宜制程形成的氧化硅。在一些实施例中，多晶硅层的厚度是在从约5至约100nm的范围中。
在图案化多晶硅层之后，栅极侧壁间隔件140亦在虚设栅极层130的两个侧面处形成。栅极侧壁间隔件140由一或多层基于氧化硅或氮化硅的材料(诸如，SiN、SiCN、SiON或SiOCN)制成。在一个实施例中，使用氮化硅。在一些实施例中，在形成栅极侧壁间隔件140之后，待用作接触蚀刻终止层(CESL)的绝缘层(未图示)在虚设栅极层130及栅极侧壁间隔件140上方形成。CESL层由一或多层基于氧化硅或氮化硅的材料(诸如，SiN、SiCN、SiON或SiOCN)制成。在一个实施例中，使用氮化硅。
另外，层间介电层(ILD)150在虚设栅极层130与栅极侧壁间隔件140之间的空间中形成。ILD层150可包括氧化硅、氮化硅、氮氧化硅(SiON)、SiOCN、氟掺杂的硅酸盐玻璃(FSG)、或低介电常数介电材料，并且可由CVD或其他适宜制程制成。用于隔离绝缘层110的绝缘材料可与用于ILD层150的绝缘材料相同或不同。执行平坦化操作(诸如蚀刻回制程及/或化学机械抛光(CMP)制程)，以便获得图10A及图10B所示的结构。图10B对应于图10A中的封闭部分B1。在一些实施例中，如图10A及图10B所示，虚设栅极层130在一个方向(X方向)上以固定间距延伸的线及空间布置中形成。虚设栅极层130覆盖与鳍结构100一起形成的FinFET的通道区域。换言之，虚设栅极层130在通道区域上方形成。通过适当的源极/漏极制造操作，未由栅极层覆盖的鳍结构将成为源极/漏极区域。
接下来，如图11所示，具有开口95的遮罩图案90在图10A及图10B所示的结构上方形成。在一些实施例中，在形成遮罩图案90之前，一或多个介电层在虚设栅极层130上方形成。通过使用遮罩图案90作为蚀刻遮罩，将在X方向上延伸的虚设栅极层130切割或分为多个虚设栅极。遮罩图案90在一些实施例中是光阻图案，并且在其他实施例中是硬遮罩层。另外，如图12所示，通过切割虚设栅极层130形成的空间通过介电材料160(诸如，SiN、SiCN、SiON或SiOCN)填充。在一些实施例中，一或多层不同的介电材料用作介电材料160。
另外，在一些实施例中，在分开虚设栅极并且填充介电材料160之后，源极/漏极磊晶层145(参见图14A至图15B)在鳍结构100的源极/漏极区域上或中形成。在其他实施例中，在分开虚设栅极层130之前形成源极/漏极磊晶层145。
图13为在分开虚设栅极层130之后的结构的透视图。在一些实施例中，移除虚设栅极层130的部分及鳍结构100的部分。在一些实施例中，移除鳍结构的边缘部分连同设置在其上的虚设栅极(鳍端栅极切割操作)。另外，将一或多个鳍结构100分开以形成用于多个FinFET的电气分离的鳍结构。
图14A至图15B为根据本揭示的一实施例的鳍端栅极切割制程。图14A为对应于图13的线Y1-Y1的横截面图，并且图14B为对应于图13的线Y2-Y2的横截面图。在一些实施例中，额外的ILD层155在ILD层150上方形成。另外，在一些实施例中，如图14A及图14B所示，具有开口175的遮罩层170在额外的ILD层155上方形成。如图15A及图15B所示，通过使用遮罩层170作为蚀刻遮罩，ILD层150、155、虚设栅极层130、虚设栅极介电层120、隔离绝缘层110(图14A)及鳍结构100经蚀刻以形成沟槽或凹槽，并且沟槽或凹槽用介电材料180(诸如，SiN、SiCN、SiON或SiOCN)填充。在一些实施例中，一或多层不同的介电材料用作介电材料180。在一些实施例中，如图15A及图15B所示，在沟槽或凹槽由介电材料填充之后，执行平坦化操作(诸如CMP制程)以暴露虚设栅极层130的上表面。换言之，虚设栅极层130用作CMP制程的停止点。
在用于暴露虚设栅极层130的平坦化操作之后，虚设栅极层130及虚设栅极介电层120通过使用适宜的干式蚀刻及/或湿式蚀刻技术移除，由此形成栅极开口。随后，形成包括栅极介电层及金属栅极层的金属栅极结构。在某些实施例中，栅极介电层包括一或多层介电材料，诸如氧化硅、氮化硅、或高介电常数介电材料、其他适宜介电材料、及/或其组合。高介电常数介电材料的实例包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化锆、氧化铝、氧化钛、二氧化铪-氧化铝(HfO2-Al2O3)合金、其他适宜的高介电常数介电材料、及/或其组合。金属栅极层包括任何适宜材料，诸如铝、铜、钛、钽、钨、钴、钼、氮化钽、硅化镍、硅化钴、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金属合金、其他适宜材料、及/或其组合。
在某些实施例中，一或多个功函数调节层亦在栅极介电层与金属栅极层之间设置。功函数调节层由导电材料制成，诸如TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi、或TiAlC的单层，或者两种或多种此等材料的多层。对于n通道FET而言，TaN、TaAlC、TiN、TiC、Co、TiAl、HfTi、TiSi及TaSi的一或多个用作功函数调节层，并且对于p通道FET而言，TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC及Co的一或多个用作功函数调节层。功函数调节层可通过ALD、PVD、CVD、电子束蒸发、或其他适宜制程来形成。另外，功函数调节层可单独地针对n通道Fin FET及p通道Fin FET形成，此等Fin FET可使用不同的金属层。
在形成金属栅极结构时，栅极介电层、功函数调节层及栅极层通过适宜的膜形成方法(例如，用于栅极介电层的CVD或ALD，以及用于金属层的CVD、PVD、ALD或电镀)形成，并且随后执行平坦化操作，诸如CMP。
将理解，在形成金属栅极之后的结构经历进一步的CMOS制程以形成各种特征，诸如互连通孔、互连金属层、钝化层等等。
图16为根据本揭示的一实施例的用于主动区域的布局图案。在本揭示的实施例中，布局图案是用于逻辑电路，此逻辑电路不作为记忆体单元(诸如静态随机存取记忆体单元)、不作为虚设结构，此处虚设结构为不具有功能的电路、不作为输入/输出电路并且不作为出于半导体制造制程的目的使用的图案/结构(例如，对准遮罩)。在平面FET装置中，主动区域是半导体基板的表面区域(其通常是平坦的)，并且包括通道区域、源极区域及漏极区域(源极/漏极区域)。取决于电气性质需求，主动区域(如通道区域)具有不同宽度(沿着与栅极延伸方向平行的方向)。在FinFET中，取决于电气性质需求，主动区域包括不同数量的鳍结构。例如，在图16中，主动区域212包括单个鳍结构，而主动区域214包括两个鳍结构。
在图16中，由主动区域212及214共同组成的主动区域210具有L形，而主动区域216具有矩形形状。在一些实施例中，布局图案包括T形主动区域。
图17为根据本揭示的一实施例的用于主动区域的心轴(虚设)图案及布局图案。如上文阐述，一对鳍结构在心轴图案220的周边周围形成。因此，心轴图案220如图17所示地放置，使得心轴图案220的垂直边缘线(Y方向)位于具有两个鳍的主动区域(例如，主动区域214及216)的中心处或附近。
图18及图19为根据本揭示的一实施例的鳍结构及用于主动区域的布局图案。通过如上文阐述的制造操作，形成鳍结构230。图18为鳍结构230的相对位置及主动区域210的布局。另外，如图19所示，移除鳍结构230的非必要部分以获得对应于布局主动区域210的期望鳍结构。
为了移除鳍结构230的非必要部分，在一些实施例中执行两个图案化操作。在一个实施例中，如图20及图21所示，通过使用第一遮罩图案240，移除通常在Y方向上延伸的鳍结构230的部分，如透过光蚀刻制程移除对应于第一遮罩图案240的位置的鳍结构，并且随后通过使用第二遮罩图案250，移除或切割对应于第二遮罩图案250的位置的鳍结构230的部分。在其他实施例中，如图22及图23所示，通过使用第一遮罩图案245，移除通常在Y方向上延伸的鳍结构230的部分，如透过光蚀刻制程移除对应于第一遮罩图案245的位置的鳍结构，并且随后通过使用第二遮罩图案255，移除或切割对应于第二遮罩图案255的位置的鳍结构230的部分。在图20及图21的实施例中，第一遮罩图案240不作为矩形(如在布局上设计)且包括突起，并且在图22及图23的实施例中，第二遮罩图案255不作为矩形并且包括突起。在一些实施例中，遮罩图案包括压痕(凹入部分)。在两个实施例中，用于切割单个鳍结构的小图案包括在第二遮罩图案中。当待由微影制程印刷的图案大小接近微影设备的解析度限制时，突起、压痕及/或小图案可能不如期望地印刷。
在本揭示的一些实施例中，用于根据主动区域的布局移除或切割鳍结构的第一及/或第二遮罩图案仅包括矩形图案(如设计)。在某些实施例中，第一及/或第二遮罩图案仅包括矩形图案(如设计)，此矩形图案具有等于或大于阈值的尺寸。在一些实施例中，第一及/或第二遮罩图案不包括用于切割仅单个鳍结构的图案。在某些实施例中，不执行使用第二遮罩图案的光蚀刻操作。
为了实现此目标，在本揭示的一些实施例中，将一或多个虚设主动区域的图案添加到主动区域的初始布局。图24为在添加虚设主动区域图案之后用于主动区域的布局图案。添加虚设主动区域图案，使得所有第一遮罩图案(第一鳍切割图案)成为矩形。在一些实施例中，添加虚设主动区域213及215的图案以使主动区域图案对称。
类似于图17，图25为用于主动区域的心轴(虚设)图案及布局图案。
通过如上文阐述的制造操作，形成鳍结构230。图26为鳍结构230的相对位置及具有虚设主动区域的主动区域210的布局。另外，如图27所示，移除鳍结构230的非必要部分以获得对应于布局主动区域210的期望鳍结构。如图27所示，矩形遮罩图案260用于切割鳍结构230的非必要部分。
如图28所示，在一些实施例中，鳍结构的部分235需要移除或与剩余鳍结构(主动鳍结构)电气隔离。图29至图34为根据本揭示的一实施例如何电气隔离图28所示的部分235。
图29为根据本揭示的一实施例的栅极图案270(虚设栅极图案)的布局及用于主动区域210的布局图案。布局进一步图示鳍端栅极切割图案280(参见图13至图15B)。
图30为在添加虚设主动区域213、215的图案之后的栅极图案270的布局及用于主动区域的布局图案。
另外，如图31所示，将一或多个额外的鳍端栅极切割图案285添加到布局。在如图28所示的非必要鳍结构的部分235的视图中，在一些实施例中决定额外的鳍端栅极切割图案285的位置。
图32为在鳍结构230上方形成虚设栅极结构300之后的俯视图。虚设栅极结构300通过如上文阐述的操作形成，并且在一些实施例中包括虚设栅极介电层、虚设栅极、及栅极侧壁间隔件。
通过图13至图15B说明的操作，如图33所示，虚设栅极、虚设栅极介电层、隔离绝缘层及鳍结构经蚀刻以形成沟槽或凹槽，并且如图34所示，沟槽或凹槽用介电材料310填充。非必要的鳍结构的部分235通过介电材料310与其他鳍结构(亦即，用于主动FinFET的主动鳍结构)电气分离。
在一些实施例中，用于切割鳍结构的第二遮罩图案用额外的鳍端栅极切割图案替换。
图35及图36为本揭示的另一实施例。图35为初始布局，包括主动区域、第一遮罩图案、第二遮罩图案及鳍端栅极切割图案。在图35中，两个第一遮罩图案包括突起。
图36为在产生虚设主动区域及额外的鳍端栅极切割图案之后的布局。在一些实施例中，第二遮罩图案用虚设主动区域及额外的鳍端栅极切割图案替换。在一些实施例中，额外的鳍端栅极切割图案沿着第二遮罩图案沿着Y方向的边缘产生。在一些实施例中，添加虚设主动区域以连接由第二遮罩图案另外分开的相邻主动区域。在一些实施例中，虚设主动区域的宽度等于两个鳍的主动区域的宽度及/或单个鳍的主动区域的宽度。另外，在一些实施例中，将具有突起的第一遮罩图案重新定型为矩形图案。
在一些实施例中，第二遮罩图案用于沿着Y方向(环(或框架)形状的鳍结构的短侧及拐角)切割端部。在某些实施例中，在第二遮罩图案中的逻辑电路区域中不包括图案。在此种情况下，第二遮罩图案具有沿着X方向延伸的矩形形状。在一些实施例中，通过第一遮罩图案切割或移除沿着鳍结构的Y方向的端部连同环(框架)形状的鳍结构的长侧的部分。
在以上实施例中，通过添加虚设主动区域图案，可能避免在鳍切割图案中的通常难以图案化的非矩形图案，并且可能实现仅具有矩形图案的鳍切割图案。另外，通过添加额外的鳍端栅极切割图案，可能从主动鳍结构电气分离非必要的鳍结构(虚设鳍结构)。
将理解，本文无需论述所有优点，不需要针对所有实施例或实例的特定优点，且其他实施例或实例可提供不同优点。
根据本揭示的一态样，在制造半导体装置的方法中，制备布局。布局包括主动区域图案(主动区域图案中的每一个对应于单个或两个鳍结构)、第一鳍切割图案及第二鳍切割图案。选自由第一鳍切割图案及第二鳍切割图案组成的群组的至少一个图案具有非矩形形状。布局通过添加一或多个虚设主动区域图案并且通过将至少一个图案改变为矩形图案来修改。根据包括主动区域图案及虚设主动区域图案的修改布局形成基部鳍结构。根据第一鳍切割图案的修改布局及第二鳍切割图案的修改布局的一个移除基部鳍结构的部分，其中至少一个图案已经改变为矩形图案。在以上或以下实施例的一或多个中，第一鳍切割图案包括至少一个图案，并且还包含具有非矩形形状的图案，并且具有第一鳍切割图案的非矩形形状的所有图案改变为矩形形状。在以上或以下实施例的一或多个中，第二遮罩图案不包括非矩形图案。在以上或以下实施例的一或多个中，方法还包含基于主动区域图案及虚设主动区域图案产生心轴图案，并且基部鳍结构包括对应于心轴图案的周边的一对环形鳍结构。在以上或以下实施例的一或多个中，此对环形鳍结构中的每一个具有在第一方向上延伸的较长侧以及在与第一方向相交的第二方向上延伸的较短侧，并且在基部鳍结构的移除部分中，对应于第一遮罩图案的蚀刻遮罩图案用于移除此对环形鳍结构的较长侧的部分。在以上或以下实施例的一或多个中，此对环形鳍结构的较短侧的部分不通过对应于第一遮罩图案的蚀刻遮罩图案移除。在以上或以下实施例的一或多个中，根据第二鳍切割图案进一步切割基部鳍结构的部分。在以上或以下实施例的一或多个中，在切割基部鳍结构的部分时，对应于第二遮罩图案的蚀刻遮罩图案用于移除此对环形鳍结构的较短侧的部分。在以上或以下实施例的一或多个中，此对环形鳍结构的拐角通过使用对应于第二遮罩图案的蚀刻遮罩图案来移除。在以上或以下实施例的一或多个中，此对鳍结构的一个的部分通过使用对应于第一遮罩图案的蚀刻遮罩图案来移除。
根据本揭示的另一态样，在制造半导体装置的方法，制备布局。布局包括主动区域图案(主动区域图案中的每一个对应于单个或两个鳍结构)、第一鳍切割图案、第二鳍切割图案及鳍端栅极切割图案。第一鳍切割图案的至少一个图案具有非矩形形状。布局通过添加一或多个虚设主动区域图案、通过将至少一个图案改变为矩形图案以及通过添加一或多个额外的鳍端栅极切割图案来修改。根据包括主动区域图案及虚设主动区域图案的修改布局形成基部鳍结构。根据第一鳍切割图案的修改布局移除基部鳍结构的部分，其中至少一个图案已经改变为矩形图案，由此形成鳍结构。形成虚设栅极结构。使用对应于包括鳍端栅极切割图案及额外的鳍端栅极切割图案的修改布局的蚀刻遮罩移除虚设栅极结构及鳍结构的部分，由此形成一或多个凹槽。在以上或以下实施例的一或多个中，额外的鳍端栅极切割图案对应于第二鳍切割图案的纵向边缘。在以上或以下实施例的一或多个中，在产生额外的鳍端栅极切割图案之后，从布局移除第二鳍切割图案。在以上或以下实施例的一或多个中，虚设主动区域图案中的每一个直接邻接两个额外的鳍端栅极切割图案或一个额外的鳍端栅极切割图案及单个鳍端栅极切割图案。在以上或以下实施例的一或多个中，一或多个凹槽用一或多种介电材料填充。在以上或以下实施例的一或多个中，方法还包含基于主动区域图案及虚设主动区域图案产生心轴图案，并且基部鳍结构包括对应于心轴图案的周边的一对环形鳍结构。在以上或以下实施例的一或多个中，此对环形鳍结构中的每一个具有在第一方向上延伸的较长侧以及在与第一方向相交的第二方向上延伸的较短侧，并且在基部鳍结构的移除部分中，对应于第一遮罩图案的蚀刻遮罩图案用于移除此对环形鳍结构的较长侧的部分。在以上或以下实施例的一或多个中，此对环形鳍结构的较短侧的部分不通过对应于第一遮罩图案的蚀刻遮罩图案移除。在以上或以下实施例的一或多个中，此对环形鳍结构的较短侧通过对应于第一遮罩图案的蚀刻遮罩图案来移除。
根据本揭示的另一态样，一种包括鳍式场效晶体管的半导体装置包括设置在基板上的多个主动鳍结构、虚设鳍结构、及两个鳍分离介电层。虚设鳍结构邻近多个主动鳍结构的一个(其中插入两个鳍分离介电层的一个)并且邻近多个主动鳍结构的另一个(其中插入两个鳍分离介电层的另一个)。
上文概述了若干实施例或实例的特征，使得熟悉此项技术者可更好地理解本揭示的态样。熟悉此项技术者应了解，可轻易使用本揭示作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例或实例的相同目的及/或实现相同优点。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭示的精神及范畴，且可在不脱离本揭示的精神及范畴的情况下产生本文的各种变化、替代及更改。

Claims (10)

1.一种制造半导体装置的方法，其特征在于，包含：
制备一布局，该布局包含多个主动区域图案、多个第一鳍切割图案及多个第二鳍切割图案，各该主动区域图案对应于单个或两个鳍结构，其中选自由该些第一鳍切割图案及该些第二鳍切割图案组成的该群组的至少一个图案具有非矩形形状；
通过添加至少一虚设主动区域图案并且通过将该至少一个图案改变为一矩形图案来修改该布局；
根据包括该些主动区域图案及该至少一虚设主动区域图案的一修改布局来形成多个基部鳍结构；以及
根据该些第一鳍切割图案的一修改布局及该些第二鳍切割图案的一修改布局中的一者来移除该些基部鳍结构的部分，其中该至少一个图案已经改变为该矩形图案。
2.根据权利要求1所述的方法，其中：
该些第一鳍切割图案包括该至少一个图案，并且还包含具有非矩形形状的另一图案，以及
该方法包含将具有该些第一鳍切割图案的非矩形形状的所有图案改变为矩形形状。
3.根据权利要求2所述的方法，还包含：
基于该主动区域图案及虚设主动区域图案产生一心轴图案，
其中该些基部鳍结构包括对应于该心轴图案的一周边的一对环形鳍结构。
4.根据权利要求3所述的方法，其中：
该对环形鳍结构中的每一个具有在一第一方向上延伸的一较长侧以及在与该第一方向相交的一第二方向上延伸的一较短侧，以及
在该些基部鳍结构的被移除的部分中，对应于该些第一遮罩图案的一蚀刻遮罩图案用于移除该对环形鳍结构的较长侧的部分。
5.根据权利要求4所述的方法，其中该对环形鳍结构的较短侧的部分不会通过对应于该些第一遮罩图案的该蚀刻遮罩图案移除。
6.根据权利要求4所述的方法，还包含根据该些第二鳍切割图案切割该些基部鳍结构的部分。
7.根据权利要求6所述的方法，其中在该切割该些基部鳍结构的部分时，对应于该些第二遮罩图案的一蚀刻遮罩图案用于移除该对环形鳍结构的较短侧的部分。
8.根据权利要求7所述的方法，其中该对环形鳍结构的拐角通过使用对应于该些第二遮罩图案的该蚀刻遮罩图案来移除。
9.一种制造半导体装置的方法，其特征在于，包含：
制备一布局，该布局包含多个主动区域图案、多个第一鳍切割图案、多个第二鳍切割图案及多个鳍端栅极切割图案，各该主动区域图案对应于单个或两个鳍结构，其中该些第一鳍切割图案的至少一个图案具有非矩形形状；
通过添加至少一虚设主动区域图案、通过将该至少一个图案改变为一矩形图案并且通过添加至少一额外的鳍端栅极切割图案来修改该布局；
根据包括该些主动区域图案及该些虚设主动区域图案的一修改布局来形成多个基部鳍结构；
根据该些第一鳍切割图案的一修改布局移除该些基部鳍结构的部分，其中该至少一个图案已经改变为该矩形图案，由此形成多个鳍结构；
形成多个虚设栅极结构；以及
使用对应于包括该些鳍端栅极切割图案及该些额外的鳍端栅极切割图案的一修改布局的一蚀刻遮罩移除该些虚设栅极结构及该些鳍结构的部分，由此形成一或多个凹槽。
10.根据权利要求9所述的方法，其中该些额外的鳍端栅极切割图案对应于该些第二鳍切割图案的纵向边缘，以及，
其中在产生该些额外的鳍端栅极切割图案之后，从该布局移除该些第二鳍切割图案。
CN201910760089.4A 2018-08-17 2019-08-16 制造半导体装置的方法与半导体装置 Active CN110838470B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862719300P 2018-08-17 2018-08-17
US62/719,300 2018-08-17
US16/507,951 US11094802B2 (en) 2018-08-17 2019-07-10 Method of manufacturing a semiconductor device and semiconductor device
US16/507,951 2019-07-10

Publications (2)

Publication Number Publication Date
CN110838470A true CN110838470A (zh) 2020-02-25
CN110838470B CN110838470B (zh) 2022-04-01

Family

ID=69523447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910760089.4A Active CN110838470B (zh) 2018-08-17 2019-08-16 制造半导体装置的方法与半导体装置

Country Status (3)

Country Link
US (2) US11094802B2 (zh)
CN (1) CN110838470B (zh)
TW (1) TWI716970B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916639B1 (en) * 2019-07-15 2021-02-09 Nanya Technology Corporation Semiconductor device structure and method for preparing the same
KR20220110379A (ko) 2021-01-29 2022-08-08 삼성전자주식회사 반도체 소자 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296023A (zh) * 2012-03-01 2013-09-11 台湾积体电路制造股份有限公司 半导体器件及其制造和设计方法
CN103378155A (zh) * 2012-04-24 2013-10-30 台湾积体电路制造股份有限公司 伪FinFET结构及其制造方法
CN106910738A (zh) * 2015-10-30 2017-06-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20170330957A1 (en) * 2016-05-11 2017-11-16 International Business Machines Corporation Fabrication Of Vertical Field Effect Transistor Structure With Strained Channels

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8799833B2 (en) * 2011-04-29 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8561003B2 (en) 2011-07-29 2013-10-15 Synopsys, Inc. N-channel and P-channel finFET cell architecture with inter-block insulator
US9355209B2 (en) * 2011-11-17 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Revising layout design through OPC to reduce corner rounding effect
US11037923B2 (en) 2012-06-29 2021-06-15 Intel Corporation Through gate fin isolation
US20160027778A1 (en) * 2013-03-13 2016-01-28 Yoshikazu Moriwaki Semiconductor device
KR102143501B1 (ko) * 2013-12-05 2020-08-11 삼성전자 주식회사 레이아웃 디자인 시스템 및 이를 이용하여 제조한 반도체 장치
US9257439B2 (en) 2014-02-27 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET SRAM
EP4187619A1 (en) 2014-03-24 2023-05-31 Intel Corporation Transistoren with multiple fin dimensions on a single die
KR102327143B1 (ko) * 2015-03-03 2021-11-16 삼성전자주식회사 집적회로 소자
KR102170701B1 (ko) 2015-04-15 2020-10-27 삼성전자주식회사 반도체 장치 제조 방법
TWI681542B (zh) 2016-05-04 2020-01-01 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
TWI675454B (zh) 2016-07-04 2019-10-21 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
US10282504B2 (en) * 2016-09-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving circuit layout for manufacturability
KR102596528B1 (ko) * 2018-01-15 2023-11-01 삼성전자주식회사 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296023A (zh) * 2012-03-01 2013-09-11 台湾积体电路制造股份有限公司 半导体器件及其制造和设计方法
CN103378155A (zh) * 2012-04-24 2013-10-30 台湾积体电路制造股份有限公司 伪FinFET结构及其制造方法
CN106910738A (zh) * 2015-10-30 2017-06-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20170330957A1 (en) * 2016-05-11 2017-11-16 International Business Machines Corporation Fabrication Of Vertical Field Effect Transistor Structure With Strained Channels

Also Published As

Publication number Publication date
US20210376116A1 (en) 2021-12-02
US20200058762A1 (en) 2020-02-20
CN110838470B (zh) 2022-04-01
TWI716970B (zh) 2021-01-21
US11094802B2 (en) 2021-08-17
TW202027231A (zh) 2020-07-16

Similar Documents

Publication Publication Date Title
US10879374B2 (en) Semiconductor device and manufacturing method thereof
US10872825B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
CN108269803B (zh) 半导体器件及其制造方法
CN108231687B (zh) 半导体器件以及半导体器件制造的方法
CN107154384B (zh) 半导体器件及其制造方法
US10134844B2 (en) Semiconductor device including fin structures disposed over buffer structures
TWI740447B (zh) 具有標準單元的半導體元件及其製造方法
US20160322477A1 (en) Semiconductor device including fin-fet and manufacturing method thereof
US10872892B2 (en) Semiconductor device and manufacturing method thereof
US11728411B2 (en) Stacked gate spacers
TW201926685A (zh) 半導體裝置及其製造方法
US20210376116A1 (en) Method of manufacturing a semiconductor device and semiconductor device
US11721694B2 (en) Semiconductor device and manufacturing method thereof
CN112750782A (zh) 制造半导体器件的方法和半导体器件
CN110970427A (zh) 具有鳍片端间隔物插塞的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant