JP4372407B2 - Multilayer printed wiring board - Google Patents

Multilayer printed wiring board Download PDF

Info

Publication number
JP4372407B2
JP4372407B2 JP2002327774A JP2002327774A JP4372407B2 JP 4372407 B2 JP4372407 B2 JP 4372407B2 JP 2002327774 A JP2002327774 A JP 2002327774A JP 2002327774 A JP2002327774 A JP 2002327774A JP 4372407 B2 JP4372407 B2 JP 4372407B2
Authority
JP
Japan
Prior art keywords
wiring board
double
substrate
conductor pattern
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002327774A
Other languages
Japanese (ja)
Other versions
JP2004165318A (en
Inventor
輝正 二の丸
正樹 木崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2002327774A priority Critical patent/JP4372407B2/en
Publication of JP2004165318A publication Critical patent/JP2004165318A/en
Application granted granted Critical
Publication of JP4372407B2 publication Critical patent/JP4372407B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多層プリント配線板に係り、より詳しくは電子部品を搭載した多層プリント配線板に関する。
【0002】
【従来の技術】
従来から、電子部品の高密度実装に対応するために、電子部品を搭載したチップ・イン・ボード型の多層プリント配線板が使用されている。こうしたチップ・イン・ボード型の多層プリント配線板に係る技術として、LSIのベアチップ等の電子部品を凹部に収納した部品収納基板に、この部品収納基板の電子部品搭載側に他の基板を積層することにより、多層プリント配線板内部に電子部品を実装する技術が提案されている(例えば、特許文献1参照)。また、互いに異なる層を形成する基板にそれぞれに電子部品を実装し、それらの基板を、枠基板を介して積層することにより、電子部品の実装密度を向上する技術も提案されている(例えば、特許文献2参照)。
【0003】
こうしたチップ・イン・ボード型の多層プリント配線板は、マザーボードに装着されることから、その多層プリント配線板の一方の表面には、マザーボード装着用の接続端子である多数の球状の半田バンプが形成されている。また、多層プリント配線板の各層を形成する基板同士もスルーホールや半田バンプといった層間接続構造を介して、所定の導体パターン同士が導通接続されている。
【0004】
【特許文献1】
特開平7−283335号公報
【特許文献2】
特開2001−210954号公報
【0005】
【発明が解決しようとする課題】
上述した従来技術のチップ・イン・ボード型の多層プリント配線板は、電子部品の実装密度を向上させるという点では優れたものである。しかし、近年においては、動作信頼性を維持しつつ更に電子部品の実装密度を向上することが求められている。
【0006】
例えば、移動体通信に用いられるプリント配線基板ではアナログ回路とデジタル回路との混在が要請される。ここで、アナログ回路部では、多くの抵抗素子、キャパシタンス素子及びインダクタンス素子(以下、総称するときには「ディスクリート素子」と呼ぶ)が必要であり、各ディスクリート素子はアナログ回路の特性調整等のために交換可能であることが望ましい。また、実装密度向上のためにアナログ回路を搭載した基板とデジタル回路を搭載した基板とを積層すると、両者の配設位置間の距離が非常に短くなることから、電磁的な輻射ノイズを有効に低減させることを考慮することも必要になる。
【0007】
本発明は、かかる事情を鑑みてなされたものであり、簡易な構成で、電子部品の実装密度を向上することができる多層プリント配線板を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明の多層プリント配線板は、複数の電子部品を搭載した多層プリント配線板であって、両面に導体パターンが形成された両面配線基板と;前記両面配線基板の一方側に配置され、前記両面配線基板の側とは反対側の表面に導体パターンが形成されて、前記複数の電子部品の内の少なくとも1つの電子部品が搭載されるとともに、層間導通接続構造が形成された少なくとも1つの一方側配線基板と;前記両面配線基板の他方側に配置され、前記両面配線基板の側とは反対側の表面に導体パターンが形成されて、前記複数の電子部品の内の少なくとも1つが搭載されるとともに、層間導通接続構造が形成された少なくとも1つの他方側配線基板と;前記一方側配線基板が複数存在する場合には、前記一方側配線基板間に配置され、前記他方側配線基板が複数存在する場合には、前記他方側配線基板間に配置され、前記電子部品を収納する開口が形成されるとともに、導体パターンと層間導通接続構造とが形成された開口形成配線基板と;を備え、前記両面配線基板、前記一方側配線基板、前記他方側配線基板及び前記開口形成配線基板の積層状態における各配線基板間には、層間接続用の半田部材が設けられている、ことを特徴とする多層プリント配線板である。
【0009】
この本発明の多層プリント配線板では、両面配線基板上に順次積層される配線基板における当該両面配線基板の側とは反対側の表面上に導体パターンが形成される。この結果、本発明の多層プリント配線板では、一方側の表面が、その一方側における最外層の配線基板において導体パターンが形成されている表面となり、また、他方側の表面が、その他方側における最外層の配線基板において導体パターンが形成されている表面となる。このため、本発明の多層プリント配線板においては、両面のいずれにおいても、電子部品の装着やマザーボードへの装着を図ることができる。
さらに、前記電子部品を収納する開口が形成されるとともに、導体パターンと層間導通接続構造とが形成された複数の配線基板を、前記の各配線基板間に配置し、これらを、層間接続用の半田部材で接続する
【0010】
このため、本発明の多層プリント配線板では、一方の表面をマザーボードへの装着用に利用することにしたときでも、他方の表面を電子部品の装着用に利用することができる。したがって、本発明の多層プリント配線板によれば、簡易な構成で、複数の電子部品を搭載しつつ、電子部品の実装密度を向上させることができる。
【0011】
本発明の多層プリント配線板では、前記両面配線基板の表面の少なくとも一方にシールドパターンが形成され、前記シールドパターンに対する前記一方側の領域と前記他方側の領域とが電磁的に遮断されている構成とすることができる。かかる構成とした場合には、シールドパターンに対する前記一方側の領域と前記他方側の領域との間を伝搬する電磁的な輻射ノイズを低減させることができる。
また、本発明の多層プリント配線板では、前記第1〜6配線基板には、前記両面配線基板の側とは反対側の表面にのみ導体パターンが形成されるようにすることができる。
【0012】
また、本発明のプリント配線板では、前記両面配線基板の一方側の表面上に配置され、前記両面配線基板の側とは反対側の表面に導体パターンが形成されて、前記複数の電子部品の内の少なくとも1つの電子部品が搭載されるとともに、層間導通接続構造が形成された第1配線基板と;前記第1配線基板の前記両面配線基板の側とは反対側の表面上に配置され、前記第1配線基板に搭載された電子部品を収納する開口が形成されるとともに、前記両面配線基板の側とは反対側の表面に導体パターンが形成され、更に層間導通接続構造が形成された第2配線基板と;前記第2配線基板の前記両面配線基板の側とは反対側の表面上に配置され、前記第2配線基板の開口を覆うとともに、前記両面配線基板の側とは反対側の表面に導体パターンが形成された第3配線基板と;前記両面配線基板の他方側の表面上に配置され、前記両面配線基板の側とは反対側の表面に導体パターンが形成されて、前記複数の電子部品の内の少なくとも1つが搭載されるとともに、層間導通接続構造が形成された第4配線基板と;前記第4配線基板の前記両面配線基板の側とは反対側の表面上に配置され、前記第4配線基板に搭載された電子部品を収納する開口が形成されるとともに、前記両面配線基板の側とは反対側の表面に導体パターンが形成され、更に層間導通接続構造が形成された第5配線基板と;前記第5配線基板の前記両面配線基板の側とは反対側に配置され、前記第5配線基板の開口を覆うとともに、前記両面配線基板の側とは反対側の表面に導体パターンが形成された第6配線基板と;を備える構成とすることができる。
ここで、前記第3及び第6基板の少なくとも一方の前記両面配線基板の側とは反対側の表面に、前記複数の電子部品の内の少なくとも1つの電子部品が搭載されるようにすることができる。
さらに、本発明の多層プリント配線板では、最外層の表面の少なくとも一方に接続端子を有する構成とすることができる。かかる場合には、本発明の多層プリント配線板への電子部品の装着や、本発明の多層プリント配線板のマザーボードへの装着を容易に行うことができる。
【0013】
【発明の実施の形態】
以下、本発明の一実施形態を、図1〜図7を参照して説明する。
【0014】
図1(A)及び図1(B)には、本発明の一実施形態に係る多層プリント配線板10の外観構成が模式的に示されている。ここで、図1(A)は斜め上方からの視図であり、図1(B)は斜め下方からの視図である。
【0015】
この多層プリント配線板10には、図1(A)に示されるように、その+Z方向側表面に導体パターン51Uが形成されるとともに、導体パターン51Uの所定位置上には、抵抗素子R、キャパシタンス素子C及びインダクタンス素子Lといったディスクリート素子を装着するための半田パッドが設けられている。
【0016】
また、多層プリント配線板10には、図1(B)に示されるように、その−Z方向側表面に導体パターン51L及びマザーボードMBへの装着用に複数の半田ボール55Lが形成されている。ここで、複数の半田ボール55Lのうち最も外側のものは後述するスルーホール(図2参照)上に形成され、内側のものは導体パターン51L上に形成されている。
【0017】
多層プリント配線板10は、図2において断面図にて示されるように、基板20と、基板20の+Z方向側に順次積層された基板30U、基板40U及び基板50Uを備えている。また、多層プリント配線板10は、基板20の−Z方向側に順次積層された基板30L1、基板40L1、基板30L2、基板40L2及び基板50Lを備えている。
【0018】
基板20は平板状の基板であり、その+Z方向側表面には、電気信号や電源供給の経路(以下、総称するときには、「電気信号等経路」と呼ぶ)である導体パターン21Uが形成されている。また、基板20の−Z方向側表面には、ベタの導体パターンであるシールドパターン25が外縁部を除くほぼ全面にわたって形成されるとともに、外縁部付近には、電気信号等経路である導体パターン21Lが形成されている。さらに、基板20の外縁部付近その他の領域には、電気信号等経路であるスルーホール22(図3参照)が形成されている。これらのスルーホール22を介して、導体パターン21Uの一部とシールドパターン25との導通や、導体パターン21Uの他の一部と導体パターン21Lとの導通が図られるようになっている。ここで形成されるスルーホール22の内部には、銅等の導電体が充填されている。後述する他のスルーホールにも同様に銅等の導電体が充填されている。
【0019】
基板30Uは平板状の基板であり、その+Z方向側表面には、電気信号等経路である導体パターン31Uが形成されている。また、基板30Uの外縁部付近には、電気信号等経路であるスルーホール32U(図4参照)が形成されている。これらのスルーホール32U及びスルーホール32Uの−Z方向側端部上の半田バンプ33U(図4参照)を介して、上述した導体パターン31Uと導体パターン21Uとの導通が図られるようになっている。
【0020】
また、基板30Uの+Z方向側表面の中央部には、大規模集積回路(LSI)のベアチップ等の電子部品35Uが搭載されている。この電子部品35Uは、その信号入出力端子及び電源供給端子が半田バンプ36を介して導体パターン31Uに固定的に導通接続されている。また、電子部品35Uは、アンダーフィル樹脂37により、基板30Uに固定的に装着されている。ここで、アンダーフィル樹脂37としては、異方導電性樹脂、非導電性樹脂等を使用することが好ましい。
【0021】
なお、基板30Uの−Z方向側表面には、スルーホール32Uの−Z方向側端部を除いて、導体部が存在しないようになっている。これは、基板30Uの−Z方向側表面に導体パターンが形成されていると、基板30Uを基板20に積層したときに、こうした導体パターンと基板20の+Z方向側表面に形成された導体パターン21Uとの短絡を防止するためである。
【0022】
基板40Uは、中央部に電子部品35Uを収納するための開口(以下、「デバイスホール」と呼ぶ)が形成されたロ字状の基板であり、その+Z方向側表面には、電気信号等経路である導体パターン41Uが形成されている。基板40Uは、基板30U上に積層されたときに、その+Z方向側表面が、基板30Uに装着された電子部品35Uの+Z方向側表面よりも高い位置となるような厚みを有している。この結果、基板30Uと40Uとで形成される中央部の空洞部に電子部品35U全体が収納されるようになっている。なお、基板40Uの厚みは、搭載する電子部品及びこれら電子部品搭載用の半田バンプの厚み等に応じて適宜調節すればよい。
【0023】
また、基板40Uには、電気信号等経路であるスルーホール42U(図5参照)が形成されている。これらのスルーホール42U及びスルーホール42Uの−Z方向側端部上の半田バンプ43U(図5参照)を介して、導体パターン41Uと上述した導体パターン31Uとの導通が図られるようになっている。
【0024】
なお、基板40Uの−Z方向側表面には、基板30Uの場合と同様に、基板30の+Z方向側表面に形成された導体パターン31Uとの短絡を防止するため、スルーホール42Uの−Z方向側端部を除いて、導体部が存在しないようになっている。
【0025】
基板50Uは平板上の基板であり、その+Z方向側表面には、上述したように、電気信号等経路である導体パターン51Uが形成されており、導体パターン51の所定位置には、ディスクリート部品R,C,Lの装着用の半田パッドが形成されている。また、基板50Uの外縁部付近には、電気信号等経路であるスルーホール52U(図6参照)が形成されている。これらのスルーホール52U及びスルーホール52Uの−Z方向側端部上の半田バンプ53U(図6参照)を介して、導体パターン51Uと上述した導体パターン41Uとの導通が図られるようになっている。
【0026】
なお、基板50Uの−Z方向側表面には、基板30U及び基板40Uの場合と同様に、基板40Uの+Z方向側表面に形成された導体パターン41U及び電子部品35Uとの短絡を防止するため、スルーホール52Uの−Z方向側端部を除いて、導体部が存在しないようになっている。
【0027】
基板30L1は、その導体パターン31L1の形成面、電子部品35L1の搭載面が−Z方向側表面であること、及び、半田バンプが基板30L1のスルーホールの+Z方向端部に形成されていることを除いて、上述した基板30Uと同様に構成されている。そして、これらのスルーホール及び半田バンプを介して、導体パターン31L1と上述した導体パターン21Lやシールドパターン25との導通が図られるようになっている。
【0028】
基板40L1は、その導体パターン41L1の形成面が−Z方向側表面であること、及び、半田バンプが基板40L1のスルーホールの+Z方向端部に形成されていることを除いて、上述した基板40Uと同様に構成されている。そして、これらのスルーホール及び半田バンプを介して、導体パターン41L1と上述した導体パターン31L1との導通が図られるようになっている。
【0029】
基板30L2は、その導体パターン31L2の形成面、電子部品35L2の搭載面が−Z方向側表面であること、及び、半田バンプが基板30L2のスルーホールの+Z方向端部に形成されていることを除いて、上述した基板30Uと同様に構成されている。そして、これらのスルーホール及び半田バンプを介して、導体パターン31L2と上述した導体パターン41L1との導通が図られるようになっている。
【0030】
基板40L2は、その導体パターン41L2の形成面が−Z方向側表面であること、及び、半田バンプが基板40L2のスルーホールの+Z方向端部に形成されていることを除いて、上述した基板40Uと同様に構成されている。そして、これらのスルーホール及び半田バンプを介して、導体パターン41L2と上述した導体パターン31L2との導通が図られるようになっている。
【0031】
基板50Lは平板状の基板であり、その−Z方向側表面には、上述したように、電気信号等経路である導体パターン51Lが形成されており、導体パターン51Lの所定位置上には、マザーボードMBへの装着用の半田ボール55Lが形成されている。また、基板50Lの外縁部付近には、電気信号等経路であるスルーホール52L(図7参照)が形成されている。これらのスルーホール52L及びスルーホール52Lの+Z方向側端部上の半田バンプ53L(図7参照)を介して、導体パターン51Lと上述した導体パターン41L2との導通が図られるようになっている。また、所定位置(本実施形態では、外縁部)のスルーホール52Lにおける−Z方向側の端部上にも半田ボール55Lが形成されている。
【0032】
なお、基板50Lの−Z方向側表面には、基板40L2の−Z方向側表面に形成された導体パターン41L2及び電子部品35L2との短絡を防止するため、スルーホール52Lの+Z方向側端部を除いて、導体部が存在しないようになっている。
【0033】
以上のように構成される多層プリント配線板10の製造にあたっては、基板20、電子部品35Uが搭載された基板30U、基板40U、及び基板50Uが個別に製造される。また、電子部品35L1が搭載された基板30L1、基板40L1、電子部品35L2が搭載された基板30L2、基板40L2、及び基板50Uが個別に製造される。
【0034】
ここで、基板20の製造に際しては、例えば両面にベタで銅の導体パターン29が形成され、絶縁層28がガラスエポキシ材である銅張ガラスエポキシ基板を出発材20Aとする(図3(A)参照)。なお、出発材としては銅張ガラスポリイミド基板を採用することもできる。
【0035】
この出発材20Aに、周知のサブトラクティブ法によるパターン形成法を適用することにより、+Z方向側表面に導体パターン21Uを、−Z方向側表面に導体パターン21L及びシールドパターン25を形成する。また、周知のスルーホール形成法を適用することにより、スルーホール22を形成する(図3(B)参照)。こうして、基板20が製造される。
【0036】
また、基板30Uの製造に際しては、上記の基板20の場合と同様に、銅張ガラスエポキシ基板等を出発材30Aとする(図4(A)参照)。この出発材30Aに、周知のサブトラクティブ法によるパターン形成法を適用することにより、+Z方向側表面に導体パターン31Uを形成する。また、周知のスルーホール形成法を適用することにより、スルーホール32Uを形成する(図4(B)参照)。
【0037】
引き続き、周知の半田バンプ形成法により、導体パターン31U上における電子部品35Uの信号端子及び電源供給端子を配置されるべき位置に半田バンプ36を、また、スルーホール32Uの−Z方向側端部上に半田バンプ33Uを形成する(図4(C)参照)。そして、電子部品35Uの信号端子及び電源供給端子を、半田バンプ36を介して導体パターン31Uと固定的に導通接続させるとともに、アンダーフィル樹脂37を電子部品35Uと基板表面との間に充填する(図4(D)参照)。こうして、電子部品35Uが搭載された基板30Uが製造される。
【0038】
なお、電子部品35L1が搭載された基板30L1及び電子部品35L2が搭載された基板30L2は、上記の電子部品35Uが搭載された基板30Uと同様にして製造される。
【0039】
また、基板40Uの製造に際しては、上記の基板20の場合と同様に、銅張ガラスエポキシ基板等を出発材40Aとする(図5(A)参照)。この出発材40Aに、周知のサブトラクティブ法によるパターン形成法を適用することにより、+Z方向側表面に導体パターン41Uを形成する。また、周知のスルーホール形成法を適用することにより、スルーホール42Uを形成する(図5(B)参照)。
【0040】
引き続き、周知の半田バンプ形成法により、スルーホール42Uの−Z方向側端部上に半田バンプ43Uを形成する(図5(C)参照)。そして、電子部品35Uを収納するためのデバイスホールを、打ち抜き、切断加工等により形成する(図5(D)参照)。なお、デバイスホールを、打ち抜き、切断加工等により形成した後に、導体パターン41U、スルーホール42U及び半田バンプ43Uを形成してもよい。こうして、基板40Uが製造される。
【0041】
基板40L1及び基板40L2は、上記の基板40Uと同様にして製造される。
【0042】
また、基板50Uの製造に際しては、上記の基板20の場合と同様に、銅張ガラスエポキシ板等を出発材50Aとする(図6(A)参照)。この出発材50Aに、周知のサブトラクティブ法によるパターン形成法を適用することにより、+Z方向側表面に導体パターン51Uを形成する。また、周知のスルーホール形成法を適用することにより、スルーホール52Uを形成する(図6(B)参照)。
【0043】
引き続き、周知の半田バンプ形成法により、スルーホール52Uの−Z方向側端部上に半田バンプ53Uを形成する(図6(C)参照)。こうして、基板50Uが製造される。
【0044】
また、基板50Lの製造に際しては、基板50Uの場合と同様に、出発材50Aを採用する(図7(A)参照)。この出発材50Aに、周知のサブトラクティブ法によるパターン形成法を適用することにより、−Z方向側表面に導体パターン51Lを形成する。また、周知のスルーホール形成法を適用することにより、スルーホール52Lを形成する(図7(B)参照)。
【0045】
引き続き、周知の半田バンプ形成法により、スルーホール52Uの+Z方向側端部上に半田バンプ53Lを形成する。また、所定位置のスルーホール52Uにおける+Z方向側端部上及び導体パターン51Lの所定位置上に半田ボール55Lを形成する。こうして、基板50Lが製造される。
【0046】
こうして多層プリント配線板10を構成する各要素基板が製造されると、これらの要素基板を、上述した図2における順で積層させることにより、多層プリント配線板10が製造される。本実施形態では、かかる積層にあたっては、全体を加熱しつつ、全ての要素基板同士を所定の圧力で押し付ける一括積層プレス法を採用している。こうして、多層プリント配線板10が製造される。なお、多層プリント配線板10の両面におけるソルダレジストの形成は、一括積層プレス前に行ってもよいし、一括積層プレス後に行ってもよい。
【0047】
以上説明した本実施形態に係る多層プリント配線板10によれば、+Z方向側に導体パターンが形成されるとともに、層間導通接続構造であるスルーホールと半田バンプが形成された配線基板が、両面配線基板である基板20の+Z方向側に配置されている。また、−Z方向側に導体パターンが形成されるとともに、層間導通接続構造であるスルーホールと半田バンプが形成された配線基板が、基板20の−Z方向側に配置されている。したがって、電子部品を基板内部に搭載したうえで、−Z方向側表面上にマザーボード装着用の半田ボールを形成できるとともに、+Z方向側表面上に電子部品を搭載用の半田パッドを形成することができるので、簡易な構成で、電子部品の実装密度を向上することができる。
【0048】
例えば、多層プリント配線板10においてアナログ回路部があるときには、そのアナログ回路の動作特性の調整に使用されるディスクリート素子を、多層プリント配線板10の+Z方向側表面に搭載することができるので、電子部品の実装密度を向上することができる。
【0049】
また、基板20の−Z方向側表面にシールドパターン25を形成しているので、シールドパターン25の+Z方向側領域と−Z方向側領域とを電磁的に遮断することができるので、両領域間を伝搬する電磁的な輻射ノイズ量を飛躍的に低減することができる。例えば、アナログ回路部とデジタル回路部とが混在するときには、これらの間にシールドパターン25を配置することにより、アナログ回路部とデジタル回路部との間を伝搬する電磁的な輻射ノイズを有効に低減させることができる。
【0050】
また、多層プリント配線板10の−Z方向側表面上にマザーボード装着用の半田ボールが形成されているので、多層プリント配線板10をマザーボードに容易に装着することができる。
【0051】
本発明は、上記の実施形態に限定されるものではなく、様々な変形が可能である。
【0052】
例えば、上記の実施形態では、多層プリント配線板10内部の3つの基板にベアチップ等の電子部品を搭載することにしたが、2つ又は4つ以上の内層基板にベアチップ等の電子部品を搭載することとすることができる。なお、ベアチップ等の電子部品を搭載する内層基板の数に応じて、多層プリント配線板を構成する要素基板の数を増減してもよいことは勿論である。
【0053】
また、両面配線基板を多層プリント配線板のどの層とするかは任意である。上記の実施形態のように、両面配線基板の一方の面に形成される導体パターンの少なくとも一部をシールドパターンとする場合には、互いにの間に電磁シールドが必要となる領域間にシールドパターンが位置するように、両面配線基板の多層プリント配線板中における位置を定めればよい。
【0054】
また、上記の実施形態では、多層プリント配線板10の+Z方向側にはディスクリート部品を搭載することとしたが、図8に示されるように、本実施形態の多層プリント配線板10と同様の多層プリント配線板10Aの+Z方向側表面に、やはり本実施形態の多層プリント配線板10と同様の多層プリント配線板10Bを搭載することとしてもよい。
【0055】
【発明の効果】
以上詳細に説明したように、本発明の多層プリント配線板によれば、簡易な構成で、電子部品の実装密度を向上することができるという顕著な効果を奏することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る多層プリント配線板の外観構成を概略的に示す斜視図である。
【図2】本発明の一実施形態に係る多層プリント配線板の構成を説明するための断面構成図である。
【図3】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図(その1)である。
【図4】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図(その2)である。
【図5】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図(その3)である。
【図6】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図(その4)である。
【図7】本発明の一実施形態に係る多層プリント配線板を構成する要素基板の製造工程を説明するための図(その5)である。
【図8】一変形例を説明するための図である。
【符号の説明】
10…多層プリント配線板、20…基板(両面配線基板)、21U,21L…導体パターン、22…スルーホール、25…シールドパターン、30U,40U,50U…基板(配線基板)、31U,41U,51U…導体パターン、32U,42U,52U…スルーホール(層間接続構造の一部)、33U,43U,53U…半田バンプ(層間接続構造の一部)、35U…電子部品、30L1,30L2,40L1,40L2,50L…基板(配線基板)、31L1,31L2,41L1,41L2,51L…導体パターン、52L…スルーホール(層間接続構造の一部)、53L…半田バンプ(層間接続構造の一部)、35L1,35L2…電子部品、36…半田バンプ、37…アンダーフィル樹脂、55L…半田ボール。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer printed wiring board, and more particularly to a multilayer printed wiring board on which electronic components are mounted.
[0002]
[Prior art]
Conventionally, a chip-in-board type multilayer printed wiring board on which electronic components are mounted has been used in order to support high-density mounting of electronic components. As a technology related to such a chip-in-board type multilayer printed wiring board, another board is laminated on the electronic component mounting side of this component storage board on the component storage board in which electronic components such as LSI bare chips are stored in the recesses. Thus, a technique for mounting electronic components inside a multilayer printed wiring board has been proposed (see, for example, Patent Document 1). Further, a technique for improving the mounting density of electronic components by mounting electronic components on substrates that form different layers and laminating those substrates via a frame substrate has also been proposed (for example, Patent Document 2).
[0003]
Since such a chip-in-board type multilayer printed wiring board is mounted on a motherboard, a large number of spherical solder bumps, which are connecting terminals for mounting the motherboard, are formed on one surface of the multilayer printed wiring board. Has been. Also, predetermined conductor patterns are conductively connected to each other on the substrates forming the respective layers of the multilayer printed wiring board through an interlayer connection structure such as a through hole or a solder bump.
[0004]
[Patent Document 1]
JP-A-7-283335
[Patent Document 2]
Japanese Patent Laid-Open No. 2001-210554
[0005]
[Problems to be solved by the invention]
The above-described conventional chip-in-board type multilayer printed wiring board is excellent in terms of improving the mounting density of electronic components. However, in recent years, it has been required to further improve the mounting density of electronic components while maintaining operation reliability.
[0006]
For example, a printed wiring board used for mobile communication requires a mixture of analog circuits and digital circuits. Here, in the analog circuit section, many resistance elements, capacitance elements, and inductance elements (hereinafter collectively referred to as “discrete elements”) are necessary, and each discrete element is exchanged for adjusting the characteristics of the analog circuit. It is desirable to be possible. In addition, stacking a board with an analog circuit and a board with a digital circuit to increase the mounting density makes the distance between the two locations extremely short, effectively reducing electromagnetic radiation noise. It is also necessary to consider the reduction.
[0007]
The present invention has been made in view of such circumstances, and an object thereof is to provide a multilayer printed wiring board capable of improving the mounting density of electronic components with a simple configuration.
[0008]
[Means for Solving the Problems]
  The multilayer printed wiring board of the present invention is a multilayer printed wiring board on which a plurality of electronic components are mounted, and a double-sided wiring board having a conductor pattern formed on both sides thereof; disposed on one side of the double-sided wiring board; A conductor pattern is formed on the surface opposite to the side of the wiring board, and at least one electronic component of the plurality of electronic components is mounted and at least one side where an interlayer conductive connection structure is formed A wiring board; disposed on the other side of the double-sided wiring board, having a conductor pattern formed on a surface opposite to the side of the double-sided wiring board, and mounting at least one of the plurality of electronic components; , At least one other wiring board on which an interlayer conductive connection structure is formed; and when there are a plurality of the one side wiring boards, the other side wiring board is disposed between the one side wiring boards.wiringWhen there are a plurality of substrates, the other sidewiringAn opening-formed wiring board disposed between the boards and formed with an opening for accommodating the electronic component and formed with a conductor pattern and an interlayer conductive connection structure; and the double-sided wiring board and the one-side wiring board , The other side wiring substrate and the opening formationwiringThe multilayer printed wiring board is characterized in that a solder member for interlayer connection is provided between the wiring boards in the laminated state of the boards.
[0009]
  In the multilayer printed wiring board of the present invention, a conductor pattern is formed on the surface of the wiring board sequentially laminated on the double-sided wiring board on the side opposite to the double-sided wiring board. As a result, in the multilayer printed wiring board of the present invention, the surface on one side is the surface on which the conductor pattern is formed on the outermost layer wiring board on one side, and the surface on the other side is on the other side. This is the surface on which the conductor pattern is formed on the outermost wiring board. For this reason, in the multilayer printed wiring board of the present invention, it is possible to mount an electronic component or a motherboard on both sides.
  Furthermore, an opening for accommodating the electronic component is formed, and a plurality of wiring boards on which a conductor pattern and an interlayer conductive connection structure are formed are arranged between the wiring boards, and these are used for interlayer connection. Connect with solder material.
[0010]
  For this reason, in the multilayer printed wiring board of the present invention, even when one surface is used for mounting on a mother board, the other surface can be used for mounting electronic components. Therefore, according to the multilayer printed wiring board of the present invention, it is possible to improve the mounting density of electronic components while mounting a plurality of electronic components with a simple configuration.it can.
[0011]
  In the multilayer printed wiring board of the present invention, a shield pattern is formed on at least one of the surfaces of the double-sided wiring board, and the one side region and the other side region with respect to the shield pattern are electromagnetically cut off. It can be. In such a configuration, electromagnetic radiation noise propagating between the one side region and the other side region with respect to the shield pattern can be reduced.
  In the multilayer printed wiring board of the present invention, the first to sixth wiring boards may be formed with a conductor pattern only on the surface opposite to the double-sided wiring board.
[0012]
  Further, in the printed wiring board of the present invention, the conductive pattern is disposed on the surface on one side of the double-sided wiring board, and a conductor pattern is formed on the surface opposite to the side of the double-sided wiring board. A first wiring board on which at least one electronic component is mounted and an interlayer conductive connection structure is formed; disposed on a surface of the first wiring board opposite to the double-sided wiring board side; An opening for accommodating an electronic component mounted on the first wiring board is formed, a conductor pattern is formed on the surface opposite to the double-sided wiring board, and an interlayer conductive connection structure is further formed. Two wiring boards; disposed on the surface of the second wiring board opposite to the double-sided wiring board side, covering the opening of the second wiring board and opposite to the double-sided wiring board side Conductor pattern on the surface A conductive pattern is formed on the surface opposite to the side of the double-sided wiring board, and is disposed on the surface of the other side of the double-sided wiring board. A fourth wiring board on which at least one is mounted and on which an interlayer conductive connection structure is formed; and is disposed on a surface of the fourth wiring board opposite to the double-sided wiring board, and the fourth wiring board A fifth wiring board in which an opening for storing the electronic component mounted on the board is formed, a conductor pattern is formed on the surface opposite to the side of the double-sided wiring board, and an interlayer conductive connection structure is formed; The fifth wiring board is disposed on the opposite side to the double-sided wiring board side, covers the opening of the fifth wiring board, and a conductor pattern is formed on the surface opposite to the double-sided wiring board side. A sixth wiring board; It is possible to adopt a configuration that.
  here,At least one electronic component of the plurality of electronic components may be mounted on a surface of at least one of the third and sixth substrates opposite to the side of the double-sided wiring substrate.
  further,BookIn the multilayer printed wiring board of the invention, the connection terminal may be provided on at least one of the surfaces of the outermost layer. In such a case, the electronic component can be easily mounted on the multilayer printed wiring board of the present invention, and the multilayer printed wiring board of the present invention can be easily mounted on the motherboard.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
[0014]
1A and 1B schematically show the external configuration of a multilayer printed wiring board 10 according to an embodiment of the present invention. Here, FIG. 1 (A) is a view from obliquely above, and FIG. 1 (B) is a view from obliquely below.
[0015]
As shown in FIG. 1A, the multilayer printed wiring board 10 is provided with a conductor pattern 51U on the surface in the + Z direction side, and a resistance element R, a capacitance is formed on a predetermined position of the conductor pattern 51U. Solder pads for mounting discrete elements such as element C and inductance element L are provided.
[0016]
Further, as shown in FIG. 1B, the multilayer printed wiring board 10 has a conductor pattern 51L and a plurality of solder balls 55L for mounting on the motherboard MB on the surface in the −Z direction. Here, among the plurality of solder balls 55L, the outermost one is formed on a through hole (see FIG. 2) described later, and the inner one is formed on the conductor pattern 51L.
[0017]
As shown in the cross-sectional view of FIG. 2, the multilayer printed wiring board 10 includes a substrate 20, a substrate 30 </ b> U, a substrate 40 </ b> U, and a substrate 50 </ b> U sequentially stacked on the + Z direction side of the substrate 20. The multilayer printed wiring board 10 includes a substrate 30L1, a substrate 40L1, a substrate 30L2, a substrate 40L2, and a substrate 50L that are sequentially stacked on the −Z direction side of the substrate 20.
[0018]
The substrate 20 is a flat substrate, and on the surface in the + Z direction side, a conductor pattern 21U which is an electric signal or power supply path (hereinafter, referred to as an “electric signal path etc.”) is formed. Yes. A shield pattern 25, which is a solid conductor pattern, is formed on the entire surface of the substrate 20 except for the outer edge portion, and a conductor pattern 21L, which is an electric signal path, is formed near the outer edge portion. Is formed. Furthermore, in the vicinity of the outer edge of the substrate 20 and other regions, through holes 22 (see FIG. 3) that are paths for electric signals and the like are formed. Through these through holes 22, conduction between a part of the conductor pattern 21 </ b> U and the shield pattern 25 and conduction between the other part of the conductor pattern 21 </ b> U and the conductor pattern 21 </ b> L are achieved. The through hole 22 formed here is filled with a conductor such as copper. Similarly, other through holes to be described later are filled with a conductor such as copper.
[0019]
The substrate 30U is a flat substrate, and a conductor pattern 31U, which is a path for electric signals, is formed on the surface on the + Z direction side. Further, a through hole 32U (see FIG. 4), which is an electric signal path, is formed in the vicinity of the outer edge of the substrate 30U. The conductive pattern 31U and the conductive pattern 21U are electrically connected to each other through the through holes 32U and the solder bumps 33U (see FIG. 4) on the ends of the through holes 32U on the −Z direction side. .
[0020]
Further, an electronic component 35U such as a bare chip of a large scale integrated circuit (LSI) is mounted on the central portion of the surface on the + Z direction side of the substrate 30U. The electronic component 35U has its signal input / output terminal and power supply terminal fixedly connected to the conductor pattern 31U via the solder bump 36. Further, the electronic component 35U is fixedly attached to the substrate 30U by an underfill resin 37. Here, as the underfill resin 37, it is preferable to use an anisotropic conductive resin, a non-conductive resin, or the like.
[0021]
It should be noted that no conductor portion exists on the −Z direction side surface of the substrate 30U except for the −Z direction side end portion of the through hole 32U. This is because when a conductive pattern is formed on the −Z direction side surface of the substrate 30U, when the substrate 30U is stacked on the substrate 20, such a conductive pattern and the conductive pattern 21U formed on the + Z direction side surface of the substrate 20 are used. This is to prevent a short circuit.
[0022]
The substrate 40U is a square-shaped substrate in which an opening (hereinafter referred to as a “device hole”) for accommodating the electronic component 35U is formed in the central portion. A conductor pattern 41U is formed. When stacked on the substrate 30U, the substrate 40U has a thickness such that the + Z direction side surface is positioned higher than the + Z direction side surface of the electronic component 35U mounted on the substrate 30U. As a result, the entire electronic component 35U is accommodated in the central cavity formed by the substrates 30U and 40U. The thickness of the substrate 40U may be adjusted as appropriate according to the thickness of the electronic components to be mounted and the solder bumps for mounting these electronic components.
[0023]
Further, the substrate 40U is formed with a through hole 42U (see FIG. 5) which is an electric signal path. Conductiveness between the conductor pattern 41U and the above-described conductor pattern 31U is achieved through these through holes 42U and solder bumps 43U (see FIG. 5) on the −Z direction side ends of the through holes 42U. .
[0024]
In addition, in the −Z direction side surface of the substrate 40U, as in the case of the substrate 30U, in order to prevent a short circuit with the conductor pattern 31U formed on the + Z direction side surface of the substrate 30, the −Z direction of the through hole 42U. Except for the side end, no conductor is present.
[0025]
The substrate 50U is a flat substrate, and on the surface in the + Z direction side, as described above, the conductor pattern 51U that is a path for electric signals and the like is formed, and a discrete component R is provided at a predetermined position of the conductor pattern 51. , C, L mounting solder pads are formed. Further, a through hole 52U (see FIG. 6), which is an electric signal path, is formed in the vicinity of the outer edge of the substrate 50U. The conductor pattern 51U and the above-described conductor pattern 41U are electrically connected to each other through the through hole 52U and the solder bump 53U (see FIG. 6) on the −Z direction side end of the through hole 52U. .
[0026]
In addition, in order to prevent a short circuit between the conductive pattern 41U and the electronic component 35U formed on the + Z direction side surface of the substrate 40U on the −Z direction side surface of the substrate 50U, as in the case of the substrate 30U and the substrate 40U, Except for the −Z direction side end portion of the through hole 52U, no conductor portion exists.
[0027]
The substrate 30L1 has a surface on which the conductor pattern 31L1 is formed, a surface on which the electronic component 35L1 is mounted is a surface on the −Z direction side, and a solder bump is formed on the + Z direction end of the through hole of the substrate 30L1. Except for this, the configuration is the same as the above-described substrate 30U. The conductor pattern 31L1 is electrically connected to the above-described conductor pattern 21L and shield pattern 25 through these through holes and solder bumps.
[0028]
The substrate 40L1 has the above-described substrate 40U except that the formation surface of the conductor pattern 41L1 is the −Z direction side surface and that the solder bump is formed at the + Z direction end of the through hole of the substrate 40L1. It is configured in the same way. The conductor pattern 41L1 and the above-described conductor pattern 31L1 are electrically connected to each other through these through holes and solder bumps.
[0029]
The substrate 30L2 has a surface on which the conductor pattern 31L2 is formed, a surface on which the electronic component 35L2 is mounted is a surface on the −Z direction side, and a solder bump is formed on the + Z direction end of the through hole of the substrate 30L2. Except for this, the configuration is the same as the above-described substrate 30U. The conductor pattern 31L2 and the above-described conductor pattern 41L1 are connected to each other through these through holes and solder bumps.
[0030]
The substrate 40L2 has the above-described substrate 40U except that the formation surface of the conductor pattern 41L2 is the −Z direction side surface and that the solder bump is formed at the + Z direction end of the through hole of the substrate 40L2. It is configured in the same way. The conductor pattern 41L2 and the above-described conductor pattern 31L2 are connected to each other through these through holes and solder bumps.
[0031]
The substrate 50L is a flat substrate, and as described above, the conductor pattern 51L, which is a path for electric signals, is formed on the surface in the −Z direction, and the mother board is placed on a predetermined position of the conductor pattern 51L. A solder ball 55L for mounting on the MB is formed. Further, a through hole 52L (see FIG. 7) that is an electric signal path is formed in the vicinity of the outer edge portion of the substrate 50L. The conductor pattern 51L and the above-described conductor pattern 41L2 are connected to each other through the through holes 52L and the solder bumps 53L (see FIG. 7) on the end portions of the through holes 52L in the + Z direction. Further, the solder ball 55L is also formed on the end portion on the −Z direction side in the through hole 52L at a predetermined position (in this embodiment, the outer edge portion).
[0032]
Note that the + Z direction side end of the through hole 52L is formed on the −Z direction side surface of the substrate 50L in order to prevent a short circuit between the conductor pattern 41L2 and the electronic component 35L2 formed on the −Z direction side surface of the substrate 40L2. Except for this, there is no conductor portion.
[0033]
In manufacturing the multilayer printed wiring board 10 configured as described above, the substrate 20, the substrate 30U on which the electronic component 35U is mounted, the substrate 40U, and the substrate 50U are individually manufactured. In addition, the substrate 30L1, the substrate 40L1, the substrate 30L2, the substrate 40L2, and the substrate 50U on which the electronic component 35L1 is mounted are individually manufactured.
[0034]
Here, when the substrate 20 is manufactured, for example, a copper-clad glass epoxy substrate in which a copper conductor pattern 29 is formed on both sides and the insulating layer 28 is a glass epoxy material is used as a starting material 20A (FIG. 3A). reference). In addition, a copper clad glass polyimide substrate can also be employed as a starting material.
[0035]
By applying a pattern forming method by a known subtractive method to the starting material 20A, the conductor pattern 21U is formed on the + Z direction side surface, and the conductor pattern 21L and the shield pattern 25 are formed on the −Z direction side surface. Further, the through hole 22 is formed by applying a known through hole forming method (see FIG. 3B). In this way, the substrate 20 is manufactured.
[0036]
In manufacturing the substrate 30U, as in the case of the substrate 20, the copper-clad glass epoxy substrate or the like is used as the starting material 30A (see FIG. 4A). A conductive pattern 31U is formed on the surface on the + Z direction side by applying a pattern forming method by a known subtractive method to the starting material 30A. Further, a through hole 32U is formed by applying a known through hole forming method (see FIG. 4B).
[0037]
Subsequently, the solder bump 36 is placed at a position where the signal terminal and the power supply terminal of the electronic component 35U are to be disposed on the conductor pattern 31U by a well-known solder bump forming method, and on the −Z direction side end portion of the through hole 32U. A solder bump 33U is formed on the substrate (see FIG. 4C). Then, the signal terminal and the power supply terminal of the electronic component 35U are fixedly conductively connected to the conductor pattern 31U via the solder bump 36, and the underfill resin 37 is filled between the electronic component 35U and the substrate surface ( (See FIG. 4D). Thus, the substrate 30U on which the electronic component 35U is mounted is manufactured.
[0038]
The substrate 30L1 on which the electronic component 35L1 is mounted and the substrate 30L2 on which the electronic component 35L2 is mounted are manufactured in the same manner as the substrate 30U on which the electronic component 35U is mounted.
[0039]
In manufacturing the substrate 40U, as in the case of the substrate 20, the copper-clad glass epoxy substrate or the like is used as the starting material 40A (see FIG. 5A). A conductive pattern 41U is formed on the surface in the + Z direction side by applying a pattern forming method by a known subtractive method to the starting material 40A. Further, a through hole 42U is formed by applying a known through hole forming method (see FIG. 5B).
[0040]
Subsequently, solder bumps 43U are formed on the −Z direction side end portions of the through holes 42U by a known solder bump forming method (see FIG. 5C). Then, a device hole for housing the electronic component 35U is formed by punching, cutting, or the like (see FIG. 5D). Note that the conductor pattern 41U, the through hole 42U, and the solder bump 43U may be formed after the device hole is formed by punching, cutting, or the like. In this way, the substrate 40U is manufactured.
[0041]
The substrate 40L1 and the substrate 40L2 are manufactured in the same manner as the substrate 40U.
[0042]
In manufacturing the substrate 50U, as in the case of the substrate 20 described above, a copper-clad glass epoxy plate or the like is used as the starting material 50A (see FIG. 6A). A conductive pattern 51U is formed on the surface in the + Z direction side by applying a pattern forming method by a known subtractive method to the starting material 50A. Further, a through hole 52U is formed by applying a known through hole forming method (see FIG. 6B).
[0043]
Subsequently, solder bumps 53U are formed on the −Z direction side end portions of the through holes 52U by a known solder bump forming method (see FIG. 6C). In this way, the substrate 50U is manufactured.
[0044]
Further, in manufacturing the substrate 50L, the starting material 50A is employed as in the case of the substrate 50U (see FIG. 7A). A conductive pattern 51L is formed on the surface in the −Z direction side by applying a pattern forming method by a known subtractive method to the starting material 50A. Further, a through hole 52L is formed by applying a known through hole forming method (see FIG. 7B).
[0045]
Subsequently, a solder bump 53L is formed on the + Z direction side end portion of the through hole 52U by a known solder bump forming method. Also, solder balls 55L are formed on the + Z direction side end portions of the through holes 52U at predetermined positions and on the predetermined positions of the conductor pattern 51L. In this way, the substrate 50L is manufactured.
[0046]
When the element substrates constituting the multilayer printed wiring board 10 are manufactured in this way, the multilayer printed wiring board 10 is manufactured by laminating these element substrates in the order shown in FIG. In the present embodiment, for such lamination, a batch lamination press method is used in which all the element substrates are pressed with a predetermined pressure while heating the whole. In this way, the multilayer printed wiring board 10 is manufactured. The formation of the solder resist on both surfaces of the multilayer printed wiring board 10 may be performed before the collective lamination press or after the collective lamination press.
[0047]
According to the multilayer printed wiring board 10 according to the present embodiment described above, the wiring board in which the conductor pattern is formed on the + Z direction side and the through-hole and the solder bump that are the interlayer conductive connection structure are formed on the double-sided wiring. It arrange | positions at the + Z direction side of the board | substrate 20 which is a board | substrate. In addition, a wiring board on which a conductive pattern is formed on the −Z direction side and through holes and solder bumps that are interlayer conductive connection structures are formed is disposed on the −Z direction side of the substrate 20. Therefore, it is possible to form a solder ball for mounting a motherboard on the surface in the −Z direction side after mounting the electronic component inside the substrate, and to form a solder pad for mounting the electronic component on the surface in the + Z direction side. Therefore, the mounting density of electronic components can be improved with a simple configuration.
[0048]
For example, when there is an analog circuit portion in the multilayer printed wiring board 10, a discrete element used for adjusting the operating characteristics of the analog circuit can be mounted on the + Z direction side surface of the multilayer printed wiring board 10. The mounting density of components can be improved.
[0049]
In addition, since the shield pattern 25 is formed on the surface of the substrate 20 on the −Z direction side, the + Z direction side region and the −Z direction side region of the shield pattern 25 can be electromagnetically cut off. It is possible to dramatically reduce the amount of electromagnetic radiation noise propagating through the. For example, when analog circuit units and digital circuit units coexist, electromagnetic radiation noise propagating between the analog circuit unit and the digital circuit unit is effectively reduced by arranging the shield pattern 25 between them. Can be made.
[0050]
Further, since the solder balls for mounting the motherboard are formed on the surface of the multilayer printed wiring board 10 on the −Z direction side, the multilayer printed wiring board 10 can be easily mounted on the motherboard.
[0051]
The present invention is not limited to the above-described embodiment, and various modifications are possible.
[0052]
For example, in the above embodiment, electronic components such as bare chips are mounted on the three substrates inside the multilayer printed wiring board 10, but electronic components such as bare chips are mounted on two or four or more inner layer substrates. Can be. It goes without saying that the number of element substrates constituting the multilayer printed wiring board may be increased or decreased according to the number of inner layer substrates on which electronic components such as bare chips are mounted.
[0053]
Further, which layer of the multilayer printed wiring board is used as the double-sided wiring board is arbitrary. In the case where at least a part of the conductor pattern formed on one surface of the double-sided wiring board is used as a shield pattern as in the above embodiment, there is a shield pattern between areas where electromagnetic shielding is required between them. What is necessary is just to determine the position in the multilayer printed wiring board of a double-sided wiring board so that it may be located.
[0054]
In the above embodiment, discrete components are mounted on the + Z direction side of the multilayer printed wiring board 10, but as shown in FIG. 8, the same multilayer as the multilayer printed wiring board 10 of the present embodiment is used. A multilayer printed wiring board 10B similar to the multilayer printed wiring board 10 of the present embodiment may also be mounted on the surface on the + Z direction side of the printed wiring board 10A.
[0055]
【The invention's effect】
As described above in detail, according to the multilayer printed wiring board of the present invention, it is possible to achieve a remarkable effect that the mounting density of electronic components can be improved with a simple configuration.
[Brief description of the drawings]
FIG. 1 is a perspective view schematically showing an external configuration of a multilayer printed wiring board according to an embodiment of the present invention.
FIG. 2 is a cross-sectional configuration diagram for explaining a configuration of a multilayer printed wiring board according to an embodiment of the present invention.
FIG. 3 is a view (No. 1) for explaining a production process of an element substrate constituting the multilayer printed wiring board according to the embodiment of the invention.
FIG. 4 is a view (No. 2) for explaining a production step of the element substrate constituting the multilayer printed wiring board according to the embodiment of the invention.
FIG. 5 is a diagram (No. 3) for explaining a production step of the element substrate constituting the multilayer printed wiring board according to the embodiment of the invention.
6 is a view (No. 4) for explaining a production step of the element substrate constituting the multilayer printed wiring board according to the embodiment of the invention. FIG.
FIG. 7 is a view (No. 5) for explaining a production step of the element substrate constituting the multilayer printed wiring board according to the embodiment of the invention.
FIG. 8 is a diagram for explaining a modification.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Multilayer printed wiring board, 20 ... Board | substrate (double-sided wiring board), 21U, 21L ... Conductor pattern, 22 ... Through-hole, 25 ... Shield pattern, 30U, 40U, 50U ... Board | substrate (wiring board), 31U, 41U, 51U ... Conductor pattern, 32U, 42U, 52U ... Through hole (part of interlayer connection structure), 33U, 43U, 53U ... Solder bump (part of interlayer connection structure), 35U ... Electronic components, 30L1, 30L2, 40L1, 40L2 , 50L ... substrate (wiring board), 31L1, 31L2, 41L1, 41L2, 51L ... conductor pattern, 52L ... through hole (part of interlayer connection structure), 53L ... solder bump (part of interlayer connection structure), 35L1, 35L2 ... electronic component, 36 ... solder bump, 37 ... underfill resin, 55L ... solder ball.

Claims (5)

複数の電子部品を搭載した多層プリント配線板であって、
両面に導体パターンが形成された両面配線基板と;
前記両面配線基板の一方側に配置され、前記両面配線基板の側とは反対側の表面に導体パターンが形成されて、前記複数の電子部品の内の少なくとも1つの電子部品が搭載されるとともに、層間導通接続構造が形成された少なくとも1つの一方側配線基板と;
前記両面配線基板の他方側に配置され、前記両面配線基板の側とは反対側の表面に導体パターンが形成されて、前記複数の電子部品の内の少なくとも1つが搭載されるとともに、層間導通接続構造が形成された少なくとも1つの他方側配線基板と;
前記一方側配線基板が複数存在する場合には、前記一方側配線基板間に配置され、前記他方側配線基板が複数存在する場合には、前記他方側配線基板間に配置され、前記電子部品を収納する開口が形成されるとともに、導体パターンと層間導通接続構造とが形成された開口形成配線基板と;を備え、
前記両面配線基板、前記一方側配線基板、前記他方側配線基板及び前記開口形成配線基板の積層状態における各配線基板間には、層間接続用の半田部材が設けられている、ことを特徴とする多層プリント配線板。
A multilayer printed wiring board having a plurality of electronic components mounted thereon,
A double-sided wiring board having a conductor pattern formed on both sides;
Arranged on one side of the double-sided wiring board, a conductor pattern is formed on the surface opposite to the side of the double-sided wiring board, and at least one electronic component among the plurality of electronic components is mounted; At least one one-sided wiring board on which an interlayer conductive connection structure is formed;
Arranged on the other side of the double-sided wiring board, a conductor pattern is formed on the surface opposite to the double-sided wiring board side, and at least one of the plurality of electronic components is mounted, and interlayer conductive connection At least one other wiring board having a structure formed thereon;
When there are a plurality of the one side wiring boards, they are arranged between the one side wiring boards. When a plurality of the other side wiring boards are present, they are arranged between the other side wiring boards. An opening forming wiring board in which an opening for housing is formed and a conductor pattern and an interlayer conductive connection structure are formed;
A solder member for interlayer connection is provided between the wiring boards in the laminated state of the double-sided wiring board, the one side wiring board, the other side wiring board, and the opening forming wiring board. Multilayer printed wiring board.
前記両面配線基板の表面の少なくとも一方には、シールドパターンが形成されており、前記シールドパターンの前記一方側の領域と前記他方側の領域とが電磁的に遮断されている、ことを特徴とする請求項1に記載の多層プリント配線板。  A shield pattern is formed on at least one surface of the double-sided wiring board, and the one side region and the other side region of the shield pattern are electromagnetically cut off. The multilayer printed wiring board according to claim 1. 前記両面配線基板の一方側の表面上に配置され、前記両面配線基板の側とは反対側の表面に導体パターンが形成されて、前記複数の電子部品の内の少なくとも1つの電子部品が搭載されるとともに、層間導通接続構造が形成された第1配線基板と;
前記第1配線基板の前記両面配線基板の側とは反対側の表面上に配置され、前記第1配線基板に搭載された電子部品を収納する開口が形成されるとともに、前記両面配線基板の側とは反対側の表面に導体パターンが形成され、更に層間導通接続構造が形成された第2配線基板と;
前記第2配線基板の前記両面配線基板の側とは反対側の表面上に配置され、前記第2配線基板の開口を覆うとともに、前記両面配線基板の側とは反対側の表面に導体パターンが形成された第3配線基板と;
前記両面配線基板の他方側の表面上に配置され、前記両面配線基板の側とは反対側の表面に導体パターンが形成されて、前記複数の電子部品の内の少なくとも1つが搭載されるとともに、層間導通接続構造が形成された第4配線基板と;
前記第4配線基板の前記両面配線基板の側とは反対側の表面上に配置され、前記第4配線基板に搭載された電子部品を収納する開口が形成されるとともに、前記両面配線基板の側とは反対側の表面に導体パターンが形成され、更に層間導通接続構造が形成された第5配線基板と;
前記第5配線基板の前記両面配線基板の側とは反対側に配置され、前記第5配線基板の開口を覆うとともに、前記両面配線基板の側とは反対側の表面に導体パターンが形成された第6配線基板と;
を備えることを特徴とする、請求項1又は2に記載の多層プリント配線板。
Arranged on the surface of one side of the double-sided wiring board, a conductor pattern is formed on the surface opposite to the side of the double-sided wiring board, and at least one electronic component of the plurality of electronic components is mounted And a first wiring board on which an interlayer conductive connection structure is formed;
An opening is formed on the surface of the first wiring board opposite to the double-sided wiring board, and an opening for accommodating an electronic component mounted on the first wiring board is formed on the double-sided wiring board side. A second wiring board on which a conductor pattern is formed on the surface opposite to the substrate and further an interlayer conductive connection structure is formed;
The second wiring board is disposed on the surface opposite to the double-sided wiring board, covers the opening of the second wiring board, and has a conductor pattern on the surface opposite to the double-sided wiring board. A third wiring board formed;
Disposed on the surface of the other side of the double-sided wiring board, a conductor pattern is formed on the surface opposite to the side of the double-sided wiring board, and at least one of the plurality of electronic components is mounted; A fourth wiring board on which an interlayer conductive connection structure is formed;
An opening is formed on a surface of the fourth wiring board opposite to the double-sided wiring board side, and an opening for accommodating an electronic component mounted on the fourth wiring board is formed. A fifth wiring board on which a conductor pattern is formed on the surface opposite to the substrate and further an interlayer conductive connection structure is formed;
The fifth wiring board is disposed on the opposite side to the double-sided wiring board side, covers the opening of the fifth wiring board, and a conductor pattern is formed on the surface opposite to the double-sided wiring board side. A sixth wiring board;
The multilayer printed wiring board according to claim 1, wherein the multilayer printed wiring board is provided.
前記第3及び第6基板の少なくとも一方の前記両面配線基板の側とは反対側の表面に、前記複数の電子部品の内の少なくとも1つの電子部品が搭載される、ことを特徴とする請求項3に記載の多層プリント配線板。  The at least one electronic component of the plurality of electronic components is mounted on a surface opposite to the double-sided wiring substrate side of at least one of the third and sixth substrates. 3. The multilayer printed wiring board according to 3. 最外層の表面の少なくとも一方に接続端子を有する、ことを特徴とする請求項1〜4のいずれか一項に記載の多層プリント配線板。  The multilayer printed wiring board according to claim 1, further comprising a connection terminal on at least one of the surfaces of the outermost layer.
JP2002327774A 2002-11-12 2002-11-12 Multilayer printed wiring board Expired - Fee Related JP4372407B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002327774A JP4372407B2 (en) 2002-11-12 2002-11-12 Multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002327774A JP4372407B2 (en) 2002-11-12 2002-11-12 Multilayer printed wiring board

Publications (2)

Publication Number Publication Date
JP2004165318A JP2004165318A (en) 2004-06-10
JP4372407B2 true JP4372407B2 (en) 2009-11-25

Family

ID=32806263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002327774A Expired - Fee Related JP4372407B2 (en) 2002-11-12 2002-11-12 Multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP4372407B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006035528A1 (en) 2004-09-29 2008-05-15 株式会社村田製作所 Stack module and manufacturing method thereof
US20090008134A1 (en) * 2005-09-02 2009-01-08 Michiaki Tsuneoka Module
JP5993248B2 (en) 2012-08-27 2016-09-14 新光電気工業株式会社 Electronic component built-in substrate and manufacturing method thereof
JP5958454B2 (en) * 2013-12-05 2016-08-02 株式会社村田製作所 Built-in module

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107954B2 (en) * 1986-12-19 1995-11-15 富士通株式会社 Semiconductor device
JPH0682891B2 (en) * 1987-01-09 1994-10-19 富士通株式会社 Hybrid integrated circuit
JPH06120671A (en) * 1991-03-12 1994-04-28 Japan Radio Co Ltd Multilayer wiring board embedded with component
JPH0579995U (en) * 1992-04-03 1993-10-29 日本無線株式会社 Multilayer wiring board with high-frequency shield structure
JPH07307666A (en) * 1994-05-13 1995-11-21 Sony Corp High frequency processor and pll synthesizer device
JP2001111232A (en) * 1999-10-06 2001-04-20 Sony Corp Electronic component mounting multilayer board and manufacturing method thereof
JP2001119147A (en) * 1999-10-14 2001-04-27 Sony Corp Multilayer board incorporating electronic device and production method therefor
JP2001210954A (en) * 2000-01-24 2001-08-03 Ibiden Co Ltd Multilayered substrate
JP2001267710A (en) * 2000-03-15 2001-09-28 Sony Corp Electronic circuit device and multilayer printed wiring board
JP2002246745A (en) * 2001-02-14 2002-08-30 Ibiden Co Ltd Three-dimensional mounting package and its manufacturing method, and adhesive therefor

Also Published As

Publication number Publication date
JP2004165318A (en) 2004-06-10

Similar Documents

Publication Publication Date Title
JP3709882B2 (en) Circuit module and manufacturing method thereof
US7613010B2 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
US5780776A (en) Multilayer circuit board unit
JP4408343B2 (en) Multilayer printed wiring board connection structure
JP4453702B2 (en) COMPOSITE ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREOF
US8179689B2 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
EP1965615A1 (en) Module having built-in component and method for fabricating such module
KR101143837B1 (en) Electronic chip embedded circuit board and method of manufacturing the same
JP2002290030A (en) Wiring board
JPH11317582A (en) Multilayer wiring board and manufacture thereof
JP5462450B2 (en) Component built-in printed wiring board and method for manufacturing component built-in printed wiring board
JP5479638B2 (en) Wiring board
JP2002016327A (en) Wiring board and its manufacturing method
KR101555403B1 (en) Wiring board
JP5286072B2 (en) Wiring board and manufacturing method thereof
KR20170059536A (en) Cavity printed circuit board and method of manufacturing the same
JP4372407B2 (en) Multilayer printed wiring board
JP2002290031A (en) Wiring board and its manufacturing method
JP4851652B2 (en) Wiring board and manufacturing method thereof
JP2003142628A (en) Wiring board
KR102199413B1 (en) Embedded Printed Circuit Board and Method of Manufacturing the Same
JP2002171072A (en) Wiring board
JP4814129B2 (en) Wiring board with built-in components, Wiring board built-in components
US20070230146A1 (en) Printed-wiring board with built-in component, manufacturing method of printed-wiring board with built-in component, and electronic device
JP2003086755A (en) Hybrid module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051018

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090902

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees