JP4371980B2

JP4371980B2 - 半導体装置の製造方法

Info

Publication number: JP4371980B2
Application number: JP2004317419A
Authority: JP
Inventors: 益教高森
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-11-01
Filing date: 2004-11-01
Publication date: 2009-11-25
Anticipated expiration: 2024-11-01
Also published as: JP2006128526A

Description

本発明は半導体装置、その製造方法及び製造装置に関し、特に多層配線構造の半導体装置の層間絶縁膜に関する。

半導体装置の微細化が進むにつれて、層間絶縁膜を用いた多層配線構造が多用されている。多層配線構造を信頼性高く形成するためには、下層配線により発生した段差上に層間絶縁膜を形成し、ＣＭＰ（Chemical Mechanical Polishing；化学的機械研磨法）を用いて平坦化させ、その平坦面上に上層配線を形成するようにしている。層間絶縁膜の平坦化は、上層配線パターニング用のレジスト露光時におけるＤＯＦ（Depth of Focus；焦点深度）のマージンの確保や、段差による上層配線のカバレージ低下を回避するために、重要な技術である。

層間絶縁膜の形成方法としては、例えばＯ_３/ＴＥＯＳ(Tetraethyl Orthosilicate)準常圧ＣＶＤ（準常圧は数Pa〜９３０００Pa程度）により、ステップカバレージの良いシリコン酸化膜を形成できることが知られている。Ｏ_３/ＴＥＯＳ材料ガス中にボロンやリン等の不純物を混合して、例えばＢＰＳＧ膜（Boron-Phosphoresce Silicate glass）等のＰＭＤ膜（Pre Metal Dielectric）を形成し、８００〜９００℃程度の熱処理を施してリフローすることによって平坦性を向上させる方法もある。リフロー後の膜にＣＭＰを施すと更に平坦度が増す。

一方、半導体装置の微細化、動作速度の向上等が進むにつれて、不純物拡散層やポリシリコンゲート電極の表面をセルフアラインでシリサイド化し、シート抵抗を低減させるサリサイド（Self Aligned Silicide）と呼ばれる技術が用いられている。特に、高融点金属としてＣｏを全面に形成し、熱処理することによって、シリコン層（ポリシリコンゲート電極）の下地部分（不純物拡散層）とのみセルフアラインでシリサイド化し、未反応のＣｏをウエットエッチングで除去するサリサイドは、低抵抗のＣｏＳｉ₂が形成されるため有用である。

しかし半導体装置の微細化が進むと、そのトランジスタ寸法もシュリンクされ、素子領域、および配線層間に成膜するＰＭＤ膜が埋め込まなければならない素子間隔も小さくなり、素子間隔領域でＰＭＤ膜中にボイドが発生し、その状態でコンタクトホール形成のためのドライエッチングを行うとエッチストップなどの問題が発生し、コンタクトホール形成不良が発生するという問題がある。

またＣｏＳｉ₂は耐熱性が低く、ＰＭＤ膜のリフロー温度近傍でＣｏＳｉの凝集を生じ、シート抵抗が上昇するという問題がある。Ｃｏと同程度の高融点金属であるＮｉを用いるサリサイドでも同様の現象が起こる。ＣｏＳｉの凝集が発生しない温度、例えば８５０℃以下でリフローするためには、ＰＭＤ膜中の不純物濃度を例えばボロン５.０wt%、リン６.０wt%以上に高めるか、あるいは成膜時の圧力を数百Pa以上、例えば２００００Pa以上という高い領域（高い領域とは大気圧に近い状態）にする必要がある。

ところが、ＰＭＤ膜は不純物濃度が高まると吸湿性が高くなり、空気中では表面状態が不安定となる。ボロンやリン等の不純物は吸湿し易く、吸湿すると結晶化して細かい粒状物となるもので、リフロー後に膜表面を平坦化するＣＭＰ処理を施しても、欠陥、スクラッチが発生する等の問題が起こる。成膜時の圧力を高める場合は、低温、短時間の熱処理でも平坦性を向上できるが、不純物濃度を高める場合よりも更に吸湿性が高くなり、結晶化の問題がより顕著になる。つまり、ボイド抑制と異物析出とはトレードオフの関係にある。

このため、例えば特許文献１では、不純物濃度の高いＰＭＤ膜（高濃度ＰＭＤ膜）の形成とリフローとを一つのチャンバーで行い、更にそのチャンバーで前記高濃度ＰＭＤ膜上にシリコン酸化膜を保護膜として形成することにより、吸湿による析出異物の問題を解決している。

また特許文献２では、高濃度ＰＭＤ膜上に不純物を含まないシリコン酸化膜を形成した後にリフロー処理を施すことにより、不純物不含のシリコン酸化膜をＰＭＤ膜と空気との反応を抑えるキャップ膜として機能させ、異物の析出の問題を解決している。
特開平１０−３１２９９８号公報特開平９−１０６９８５号公報

特許文献１の技術では、上記したように高濃度ＰＭＤ膜の成膜とリフローとシリコン酸化膜の成膜という３つの処理を同一チャンバーで行っており、その際のＰＭＤ膜の成膜温度、リフロー温度、シリコン酸化膜の成膜温度はそれぞれ異なるため、処理対象物をランプ加熱によって所定温度に制御する温度制御を行っている。ところが、温度変化には時間がかかるため生産性の低下を招くことになり、生産性を補うためにはチャンバー等の装置の台数を増加させざるを得ないという問題がある。また温度変化によって、チャンバー内壁等に堆積されたＰＭＤ膜とシリコン酸化膜との積層膜に熱ストレスが加わり、膜剥離が起こり、そのパーティクルが処理対象物に付着する問題もある。

特許文献２の技術では、高濃度ＰＭＤ膜上のシリコン酸化膜の膜厚が厚くなると、リフローさせても高い平坦性を得ることができない。単に平坦性を得るリフローは高温熱処理によって可能であるが、Technology Nodeが進んだ半導体装置を製造する場合には、高温熱処理によって不純物拡散層の不純物のプロファイルが変わってしまい、所望の電気特性が得られなくなるので、リフロー温度の高温化という手法をリフロー特性の改善に用いることはできないのである。

本発明は上記問題を解決するもので、多層配線構造の層間絶縁膜を、析出異物の問題なく、また電気特性を損なうことなく、平坦性高く形成することを目的とする。

本発明者らは上記問題を解決すべく研究した結果、析出異物を顕在化させる不純物濃度は、リフロー性を損なわせない不純物濃度に比べて高いことを見出し、これらの不純物濃度の差を利用して膜質を制御することで、析出異物を顕在化させることなく、膜の平坦性を確保するに至った。

すなわち、本発明の半導体装置の製造方法は、下層配線と上層配線との間に層間絶縁膜として不純物含有シリコン酸化膜を配した多層配線構造の半導体装置の製造方法であって、前記不純物含有シリコン酸化膜をＣＶＤ法により形成するＣＶＤ工程と、形成された前記不純物含有シリコン酸化膜をリフローするリフロー工程とを含み、前記ＣＶＤ工程は、有機シリコン系ガスと不純物含有有機系ガスと酸化性ガスとを材料ガスとして、リフローに適した濃度以上の濃度の不純物を含有した第一のシリコン酸化膜を成膜する第一のＣＶＤ工程と、前記不純物含有有機系ガスを前記第一のＣＶＤ工程よりも低量に制御して、析出異物を形成させない程度の濃度の不純物を含有した第二のシリコン酸化膜を成膜する第二のＣＶＤ工程とで構成され、前記不純物含有有機系ガスが、少なくともボロンとリンのいずれかを成分とした有機系ガスの内の一種または複数種であり、前記第二のＣＶＤ工程で成膜される不純物含有シリコン酸化膜について、表面に接触する水に対してボロンとリンがそれぞれ溶解する０より大きい溶解量の許容値を決め、前記許容値以下となる前記不純物含有有機系ガスの成膜槽内濃度を予め求め、前記成膜槽内濃度となるように前記不純物含有有機系ガスの流量を制御することを特徴とする。

不純物含有シリコン酸化膜を１５０００Paから１０００００Paの圧力領域で形成することを特徴とする。リフロー性は一般に不純物濃度および成膜圧力に依存しており、150000Pa〜100000Paの圧力領域で成膜された膜のリフロー性は高くなるからである。

第二のＣＶＤ工程で成膜される不純物含有シリコン酸化膜が、膜厚１０ｎｍ以下であり、表面に接触する水に対して、ボロン０.０００２０μg/cm²以下、もしくは、リン０.０１０μg/cm²以下、もしくは、ボロンおよびリン０．０１μg/cm²以下が溶解する０より大きい不純物含有量であることを特徴とする。上記した膜厚範囲で良好なリフロー性が得られ、また上記した不純物含有量範囲で異物析出の問題を回避できる。

本発明の半導体装置の製造方法は、層間絶縁膜としての不純物含有シリコン酸化膜を２段階で形成し、その第１段階において不純物を高濃度に制御することでリフロー性を向上させ、それにより発生する吸湿、析出異物の問題を、第２段階において不純物を微量に制御することで、さらには膜厚をも制御することで、回避するようにしたものであり、素子形成部と電気的信号を伝える配線層とを備えたトランジスタ等の多層配線構造の層間絶縁膜を、析出異物の問題なく、また電気特性を損なうことなく、平坦性高く形成することができる。よって、素子間隔が微細化された半導体装置も高い歩留まりで得られる。

２段階の成膜を行った後にリフローすればよいので、温度管理が容易であり、生産性は低下しない。グローバル段差を緩和するために層間絶縁膜の形成後に行うＣＭＰ（化学的機械的研磨）の処理時間も短縮することができ、ＣＭＰ装置の生産性向上にも大きく寄与する。

この方法を実施する本発明の半導体装置製造装置は、従来装置に若干の変更を加えることで実現できるものであり、新たな追加投資は必要なく、従来の半導体装置製造装置、半導体製造ラインの延命が可能である。

以下、本発明の実施の形態を図面を参照しながら説明する。
図１は半導体装置の一部、詳細にはトランジスタのゲート構造、より詳細にはポリメタルゲート構造を示す断面図である。

図１において、半導体基板（ウエーハ）１の上に、ポリシリコン電極２（７０ｎｍ）、窒化チタン膜３（１５ｎｍ）、タングステン膜４（１００ｎｍ）、窒化チタン膜５（１５ｎｍ）が形成され、その上にシリコン窒化膜６（１００ｎｍ）、ＳｉＯＮ膜７（５０ｎｍ）が形成されている。そしてゲート電極を形成するために、所定のレジストパターンニングとドライエッチングとが施されている。

さらに、ＳＡＣ（Self Alien Contact）用のスペーサー膜として、シリコン窒化膜８（４０ｎｍ）が形成されている。このシリコン窒化膜８の成膜にはＬＰ−ＣＶＤ法が用いられるので、巻き込み酸化によってゲート電極部のタングステン４が酸化されるのを防止する目的で、シリコン窒化膜８に先立って、４００℃以下の成膜温度で成膜できるカバレージの良好な絶縁膜９（２０ｎｍ程度）が酸化防止膜として形成されている。このような構造における埋め込み寸法は１５０ｎｍ程度である。

そして、シリコン窒化膜８の上に不純物含有シリコン酸化膜たるＢＰＳＧ膜１０が成膜され、埋め込み性を向上させるために窒素、酸素、水素雰囲気中でアニール処理が施されている。このＢＰＳＧ膜１０の膜厚は、パターン、埋め込むべき領域、深さなどに応じて決められるが、ここでは厚み５００ｎｍ程度に形成されている。このＢＰＳＧ膜１０には、ボロン４．０ｗｔ％、リン６．０ｗｔ％と、非常に高い濃度で不純物が含有されている。

高濃度不純物含有ＢＰＳＧ膜１０の上には、微量の不純物を含有したシリコン酸化膜たるＢＰＳＧ膜１１が形成されている。このＢＰＳＧ膜１１は、高いリフロー性を確保するために膜厚１０ｎｍ以下が望ましく、ここでは厚み５ｎｍに形成されている。ＢＰＳＧ膜１１は、所定の条件で表面に接触する水に対して、ボロン０.０００２０μg/cm²以下、もしくは、リン０.０１０μg/cm²以下、もしくは、ボロンおよびリン０．０１μg/cm²以下が溶解する不純物含有量である。

上記したポリメタルゲート構造部分を操作型電子顕微鏡により観察したところ、ＢＰＳＧ膜１１は良好なリフロー性を示していて、ゲート電極間のスペースにもボイドの発生は見られない。なお観察前には、デコレーション処理としてＢＨＦ１：１０、１０秒間のウエットエッチング処理を行っている。

この観察結果は、上記したようにＢｕｌｋ側の不純物濃度が高い膜構造とすることにより、リフロー性の劣化を招くことなく、大気中の水分や成膜後の洗浄処理雰囲気中の水分による異物析出を回避できることを示すものである。このことを図２によりさらに説明する。

図２は絶縁膜（ＰＭＤ膜）における欠陥数と不純物の析出量との相関を示す。
サンプルは、シリコン酸化膜（不純物高濃度層８００ｎｍ、低濃度層５.０ｎｍ）を半導体基板（２００mm基板）上に成膜し、大気暴露したものである。成膜条件は基板温度４５０℃、成膜圧力２５０００Paである。

縦軸に示した欠陥数（a.u.）は、レーザー等の光学系を備えた欠陥評価装置を用いて、サンプル１枚あたりに存在する０.２０μｍ以上の欠陥、つまりリン、ボロンが大気中の水分等と反応して生成したＰ_２Ｏ_５、Ｂ_２Ｏ_３の析出物、を検出した結果である。

横軸に示した不純物の析出量（μg）は、純水２ｍｌをサンプル上に滴下し、２分間放置した後に回収したものを分析検体として、誘導結合プラズマ質量分析（ＩＣＰ−ＭＳ）によって定量分析した結果であり、純水中に溶け込んだボロン、リンそれぞれのサンプル１枚あたりの溶解量を表わしている。なおサンプル上に滴下した純水は、表面が親水性であるためサンプル全面に広がる。

図２において、ボロンは析出量が０．０５μgを超えると、またリンは析出量が３．０μgを超えると、欠陥数が急激に増加している。換言すると、ボロン０．０５μg以下、リン３．０μg以下であれば析出異物が抑制されている。

したがって、表面に接触する水に対する溶解量が、ボロン０．０５μg（約０.０００２０μg/cm²）以下、もしくはリン３．０μg（約０.０１０μg/cm²）以下、もしくはボロンおよびリン０．０１μg/cm²以下の不純物含有量となる絶縁膜を形成することにより、大気中の水分や成膜後の洗浄処理による析出異物の問題を回避し、優れた熱処理リフロー特性を実現できると言える。この結果は、上記したように膜厚５.０ｎｍで得られたものであるが、膜厚１０ｎｍ以下であればリフロー性が損なわれることはない。

本発明の半導体装置製造装置について説明する。
図３に示す半導体装置製造装置は、上記したような絶縁膜（ＰＭＤ膜）を成膜するＣＶＤ装置である。

チャンバー１０１内には、処理対象の半導体基板１０２を設置するためのサセプター１０３と、半導体基板１０２に材料ガスを均一に供給するためのシャワーヘッド１０４とが設置されている。サセプター１０３には、半導体基板１０２を加熱するためのヒーター等の加熱機構が内蔵されている。ただしＰＭＤ膜に関しては、このサセプター１０３内の加熱機構による抵抗加熱方式を用いてもよいし、サセプター１０３の近傍にランプ（図示せず）を設けて直接に加熱するランプ加熱方式を用いてもよい。

チャンバー１０１外には、真空配管１０５を通じてチャンバー１０１内の圧力を制御する真空ポンプ１０６が設置されている。真空配管１０５にはスロットルバルブ１０７、メインバルブ１０８が介装されている。スロットルバルブ１０７は成膜中の圧力を制御するためのものであるが、多種多様に存在するスロットルバルブの内のどのような方式のものを用いても問題はない。

チャンバー１０１外にはまた、シャワーヘッド１０４に材料ガスを供給する第１の材料ガス供給系１０９と第２の材料ガス供給系１１０とが設けられている。
第１の材料ガス供給系１０９は、Ｏ_３供給源に接続したＯ_３用の配管１１１を有している。第２の材料ガス供給系１１０は、ＴＥＯＳ供給源に接続したＴＥＯＳ用配管１１２と、ＴＥＢ供給源に接続したＴＥＢ用配管１１３と、ＴＥＰＯ供給源に接続したＴＥＰＯ用配管１１４と、これらが連通した主管１１５とを有している。この第２の材料ガス供給系１１０には３系統の配管１１２，１１３，１１４のみ設けられているが、必要な材料ガスの種類に応じて増設すればよい。

主管１１５にはメインバルブ１１６が設置されている。その他の配管には、管路を開閉する第１のバルブ１１７が設置され、その上流にガス流量を制御するためのマスフローコントローラ１１８が設置され、マスフローコントローラ１１８の上流直近に第２のバルブ１１９が設けられている。メインバルブ１１６，第１および第２のバルブ１１７，１１９は、材料ガスによるパーティクルの低減、材料ガスの供給安定化、安全対策の一環としての緊急遮断弁に活用される。

材料ガス量の制御性、応答性は、膜中の不純物含有量の制御性を向上させるための重要な要素である。そのため、第２の材料ガス供給系１１０におけるマスフローコントローラ１１８からチャンバー１０１までの配管長さは、ＴＥＯＳ用の配管１１２に比べて不純物用の配管１１３，１１４が短く設定されていて、配管１１３，１１４内の不純物量の影響が低減されるようになっている。半導体基板１０２のさらなる大口径化が進み、枚葉単位での管理が必要になった場合に特に有用な構成と言える。

マスフローコントローラ１１８には、実流量、制御信号、バルブ１１６，１１７，１１９の開閉の信号をモニタリングするためのロギングシステム（制御系）１２０が設置されている。このロギングシステム１２０を備えることにより、半導体基板１０２の枚葉での状態管理を行うことができ、異常成膜を早期に察知し、異常成膜が起きた半導体基板を選別するのが可能になると共に、装置異常を早期に検出することが可能になる。

これと同様の目的で、チャンバー１０１に脱ガス分析装置１２１も設置されている。脱ガス分析装置１２１を備えることにより、成膜初期のチャンバー１０１内の不純物濃度を制御することができ、分析結果をマスフローコントローラ１１８にフィードバックすることが可能である。

これらロギングシステム１２０や脱ガス分析装置１２１は、不純物濃度を厳密にコントロールする必要があるため設置しているのであるが、マスフローコントローラ１１８が高性能であったり、あるいは成膜プログラムの応答時間、制御性が優れていれば、これらのモニタリングシステムは必ずしも必要ではない。

図４に示す成膜プロファイルを参照しながら絶縁膜の形成方法を説明する。横軸は時間を示し、縦軸は各成分ガスの供給の有無を示す。
（ステップ１）
処理対象の半導体基板１０２をサセプター１０３上に設置し、所望の基板温度になるように加熱する。

その際のチャンバー１０１内の雰囲気は、真空、大気のどちらでも構わないが、絶縁膜（ＰＭＤ膜）の成膜は１００から８００００Pa台の準常圧領域で行うため、この成膜圧力領域で半導体基板１０２を加熱するのが望ましい。

ここではＴＥＯＳガスを５００ｓｃｃｍで流すものとし、その場合には所望のプロセス圧力、たとえば２５０００Paになるように圧力制御を行い、基板温度を４００℃以上にするのが望ましいので、基板温度４５０℃まで加熱する。基板温度が４５０℃に達したら次のステップへと移行する。

（ステップ２）
次に、ＴＥＯＳで形成される膜中へボロンをドーピングするためのＴＥＢガスを１６０ｓｃｃｍで流す。これによりＢｕｌｋ側のボロン濃度が高くなる。ＴＥＢガスのみを流すのは、ＴＥＢは流量制御性が悪く、また次ステップでＴＥＰＯと酸化剤であるＯ_３とを流した時にドーパントのボロンがＴＥＰＯ、ＴＥＯＳと反応して膜のＢｕｌｋ側の濃度が低くなるため、ＴＥＰＯ、ＴＥＯＳの少し前に供給開始するのである。チャンバー１０１の大きさや各成分のガスの流量にもよるが、このステップ２は２０秒程度必要である。

（ステップ３）
次に、ＴＥＰＯとＯ_３ガスとを５０００Ｓｃｃｍで流す。このステップ３は所望の膜厚が得られる時間とする。
（ステップ４）
そしてＴＥＢとＴＥＰＯの供給を停止する。このステップ４で、ボロン、リンを高濃度に含んだシリコン酸化膜（高濃度ＢＰＳＧ膜）の成膜が完了する。

（ステップ５）
ＴＥＯＳとＯ_３ガスとは、さらに形成される膜の膜厚が５ｎｍになるように成膜時間を予め調整し、停止させる。これらＴＥＯＳとＯ_３ガスとを供給する間には、配管１１３，１１４，１１５内に残留しているＴＥＢ、ＴＥＰＯも供給されるので、微少のボロン、リンを含んだシリコン酸化膜が成膜される。配管１１３，１１４，１１５内に適量のＴＥＢ、ＴＥＰＯが残留しないことが予めわかっている場合には、ＴＥＯＳとＯ_３ガスとを供給し続ける間に、ＴＥＢ、ＴＥＰＯも極微量流せばよい。成膜終了後に、チャンバー１０１から排気し、半導体基板１０２を取り出す。

本発明の半導体装置は、以上のような絶縁膜（ＰＭＤ膜）を含んだ多層構造を有して形成される。絶縁膜は、最後のステップで成膜される膜の膜質により、大気中の水分や成膜後の洗浄処理による析出異物がなく、優れた熱処理リフロー特性を示し、平坦性を備えたものとなる。

なお、上記したＴＥＯＳ、ＴＥＢ、ＴＥＰＯ、Ｏ_３ガスの流量は、上述した所望のボロン、リン濃度になるように設定される好適な流量の一例であり、これに限定されるものではない。

本発明の半導体装置の製造方法及び製造装置は、多層配線構造の層間絶縁膜を、析出異物の問題なく、平坦性高く形成することができ、素子間隔が微細化された半導体装置の製造に特に有用である。

半導体装置のポリメタルゲート構造を示す断面図絶縁膜における不純物の析出量と欠陥数との相関を示すグラフ本発明の一実施形態における半導体装置製造装置の概略構成図本発明の一実施形態における半導体装置製造法の成膜プロファイルを示す概念図

符号の説明

１半導体基板
２ポリシリコン電極
３窒化チタン膜
４タングステン膜
５窒化チタン膜
６シリコン窒化膜
７ＳｉＯＮ膜
８シリコン窒化膜
９絶縁膜
１０ＢＰＳＧ膜
１１ＢＰＳＧ膜
１０１チャンバー
１０２半導体基板
１０４シャワーヘッド
１１２ＴＥＯＳ用配管
１１３ＴＥＢ用配管
１１４ＴＥＰＯ用配管
１１８マスフローコントローラ

Claims

下層配線と上層配線との間に層間絶縁膜として不純物含有シリコン酸化膜を配した多層配線構造の半導体装置の製造方法であって、
前記不純物含有シリコン酸化膜をＣＶＤ法により形成するＣＶＤ工程と、
形成された前記不純物含有シリコン酸化膜をリフローするリフロー工程とを含み、
前記ＣＶＤ工程は、
有機シリコン系ガスと不純物含有有機系ガスと酸化性ガスとを材料ガスとして、リフローに適した濃度以上の濃度の不純物を含有した第一のシリコン酸化膜を成膜する第一のＣＶＤ工程と、
前記不純物含有有機系ガスを前記第一のＣＶＤ工程よりも低量に制御して、析出異物を形成させない程度の濃度の不純物を含有した第二のシリコン酸化膜を成膜する第二のＣＶＤ工程とで構成され、
前記不純物含有有機系ガスが、少なくともボロンとリンのいずれかを成分とした有機系ガスの内の一種または複数種であり、前記第二のＣＶＤ工程で成膜される不純物含有シリコン酸化膜について、表面に接触する水に対してボロンとリンがそれぞれ溶解する０より大きい溶解量の許容値を決め、前記許容値以下となる前記不純物含有有機系ガスの成膜槽内濃度を予め求め、前記成膜槽内濃度となるように前記不純物含有有機系ガスの流量を制御する
半導体装置の製造方法。
前記不純物含有シリコン酸化膜を１５０００Paから１０００００Paの圧力領域で形成する請求項１記載の半導体装置の製造方法。
前記第二のＣＶＤ工程で成膜される不純物含有シリコン酸化膜が、膜厚１０ｎｍ以下であり、表面に接触する水に対して、ボロン０.０００２０μg/cm²以下、もしくはリン０.０１０μg/cm²以下、もしくはボロンおよびリン０．０１μg/cm²以下が溶解する０より大きい不純物含有量である請求項１記載の半導体装置の製造方法。