JP4370222B2 - 不良のレーンを特定し、リンクを通じて接続された2つのcsiエージェントの幅の容量を交換するための方法 - Google Patents
不良のレーンを特定し、リンクを通じて接続された2つのcsiエージェントの幅の容量を交換するための方法 Download PDFInfo
- Publication number
- JP4370222B2 JP4370222B2 JP2004235927A JP2004235927A JP4370222B2 JP 4370222 B2 JP4370222 B2 JP 4370222B2 JP 2004235927 A JP2004235927 A JP 2004235927A JP 2004235927 A JP2004235927 A JP 2004235927A JP 4370222 B2 JP4370222 B2 JP 4370222B2
- Authority
- JP
- Japan
- Prior art keywords
- link
- lanes
- agent
- information
- sets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Telephonic Communication Services (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
120 電子配線
101b、102b、103b、10Nb、110b 電子構成要素
1301、1302、1303、130N ポイント・ツー・ポイント・リンク
140 メッシュ
300 エージェント
301 コア
3041、3042、3043、304N 物理層
3071、3072、3073、307N 単方向リンク
401、402 エージェント
4011、4021 コア
4012、4022 物理層
410、420 送信機
411、421 受信機
412、422 リンク・コントローラ
413、423 ストレージ
814 I/O装置
816、820 バス
818 バスブリッジ
82、84 メモリ
822 キーボード/マウス
824 音声I/O
826 通信装置
828 データストレージ
830 コード
838 高性能グラフィック回路
850、852、854 ポイント・ツー・ポイント・インタフェース
870、880 プロセッサ
872、882 メモリ・コントローラ・ハブ
874、884 プロセッサ・コア
876、878、886、888、894、898 ポイント・ツー・ポイント・インタフェース回路
890 チップセット
892 高性能グラフィックインタフェース
Claims (29)
- 第2のリンクエージェントで実行される方法であって、
ポイント・ツー・ポイント相互接続において、第1のリンクの第1の複数のレーンのうちの1つ以上のセットのレーンを特定し、前記第1のリンクは第1のリンクエージェントを前記第2のリンクエージェントに接続する単方向バスであり、前記相互接続より前記第1のリンクエージェントが前記第2のリンクエージェントに情報を送信することが可能であり、前記第1のリンクエージェント及び前記第2のリンクエージェントのそれぞれがプロセッサを有し、前記第1のリンクエージェント及び前記第2のリンクエージェントのそれぞれが前記第1のリンクに結合され、
前記1つ以上のセットのレーンを特定したことに基づいて決定されたリンク幅の対応容量情報を前記第1のリンクエージェントに送信し、前記リンク幅の対応容量情報は、前記第1のリンクの複数の幅に対応する、前記第1のリンクエージェントと前記第2のリンクエージェントとを結合する前記1つ以上のセットのレーンから構成された可能なレーンの組み合わせを特定するデータを有し、
前記1つ以上のセットのレーンから構成された前記可能なレーンの組み合わせから選択された第3の複数のレーンについての指示を前記第1のリンクエージェントから受信し、
情報を送信する前記第1のリンクエージェントと、前記第1のリンクエージェントからの前記指示に基づいて受信する前記第2のリンクエージェントとにより、使用されるリンク幅を調整し、複数のレーンのうちの1つ以上のセットのレーンを特定することは、前記複数のレーンのそれぞれを検査し、前記複数のレーンのうちのどのレーンが前記情報を前記第2のエージェントに送信することが不可能であるかを決定することにより、前記複数のレーンのそれぞれが前記情報を前記第2のエージェントに送信することが可能であるか否かを評価し、前記複数のレーンのそれぞれが前記決定に基づいて使用可能であるか否かを特定し、前記レーンが使用可能でない場合に前記複数のレーンのうちの前記レーンを排除することを含み、前記複数のレーンのうちのいずれかが使用可能でないか否かに基づくこと
を有する方法。 - 請求項1に記載の方法であって、
複数のレーンのうちの1つ以上のセットのレーンを特定することが、
前記情報を前記第2のエージェントに送信するために使用可能である前記複数のレーンのうちのレーンを特定し、
前記複数のレーンで使用可能であるレーンを使用して構成され得る可能なリンク幅を決定することを有し、
前記リンク幅の対応容量情報が、前記複数のレーンで使用可能であるレーンを使用して構成され得る可能なレーンの組み合わせを特定するデータを備えたデータ構造を有する方法。 - 請求項1に記載の方法であって、
前記リンク幅の対応容量情報が、前記複数のレーンのうちの前記レーンを通じて連続して送信される方法。 - 請求項3に記載の方法であって、
前記リンク幅の対応容量情報が、前記複数のレーンのうちの全てのレーンを通じて連続して送信され、
前記複数のレーンのうちの全てのレーンが、前記第2のリンクエージェントに情報を送信する際に前記第1のリンクエージェントにより使用されるため、前記第1のリンクエージェントにより選択可能であり得る方法。 - 請求項1に記載の方法であって、
前記第2のリンクエージェントの送信機が、前記第2のリンクエージェントの受信機の代わりに前記リンク幅の対応容量情報を前記第1のリンクエージェントの受信機に送信する方法。 - 請求項5に記載の方法であって、
前記第2のリンクエージェントの送信機が、前記第1のリンクエージェントの受信機が前記複数のレーンのそれぞれで前記リンク幅の対応容量情報を受信したか否かを認識していない方法。 - 請求項1に記載の方法であって、
前記1つ以上のセットのレーンが、前記複数のレーンの全てを有するセットと、前記複数のレーンの半分を有するセットと、前記複数のレーンの4分の1を有するセットとを有する方法。 - 請求項1に記載の方法であって、
前記リンク幅の対応容量情報が、複数のビットを有し、
前記複数のビットのそれぞれが、前記第1のリンクエージェントから情報を受信するために前記第2のリンクエージェントにより使用可能であるとして前記第2のリンクエージェントにより特定された前記複数のレーンのうちの1つのセットのレーンを示す方法。 - 請求項1に記載の方法であって、
特定する動作と、送信する動作と、受信する動作とが、前記第1及び第2のリンクエージェント間の単一の通信の往復で生じる方法。 - 第1のリンクエージェントで実行される方法であって、
前記第1のリンクエージェントが、第1のリンクの1つ以上のセットのレーンを示すリンク幅の対応容量情報を第2のリンクエージェントから受信し、前記第1のリンクはポイント・ツー・ポイント相互接続における単方向バスであり、前記相互接続により前記第2のリンクエージェントが前記第1のリンクエージェントから情報を受信することが可能であり、前記第1のリンクエージェント及び前記第2のリンクエージェントのそれぞれがプロセッサを有し、前記第1のリンクエージェント及び前記第2のリンクエージェントのそれぞれが前記第1のリンクに結合され、
前記リンク幅の対応容量情報は、前記第1のリンクの複数の幅に対応する、前記第1のリンクエージェントと前記第2のリンクエージェントとを結合する前記1つ以上のセットのレーンから構成された可能なレーンの組み合わせを特定するデータを有し、
前記リンク幅の対応容量情報は、複数のレーンのそれぞれを検査し、前記複数のレーンのうちのどのレーンが前記情報を前記第2のエージェントに送信することが不可能であるかを決定することにより、前記1つ以上のセットのレーンのそれぞれが前記情報を前記第2のエージェントに送信することが可能であるか否かを評価し、前記1つ以上のセットのレーンのうちのレーンが前記決定に基づいて使用可能であるか否かを特定し、前記レーンが使用可能でない場合に前記1つ以上のセットのレーンのうちの前記レーンを排除することを含み、使用可能である前記1つ以上のセットのレーンを特定したことに基づいて決定され、
前記第2のリンクエージェントに情報を送信する際に前記第1のリンクエージェントにより使用される1つのセットのレーンを前記1つ以上のセットのレーンから選択し、前記1つ以上のセットのレーンのうちの前記1つのセットのレーンは、複数のリンク幅に対応する可能なレーンの組み合わせから選択され、
前記1つ以上のセットのレーンのうちのどれを前記第2のリンクエージェントが前記第1のリンクエージェントから情報を受信するために使用するかについての指示を、前記第2のリンクエージェントに送信すること
を有する方法。 - 請求項10に記載の方法であって、
前記リンク幅の対応容量情報が、前記第1のリンクで使用可能である前記複数のレーンにおけるレーンの組み合わせを特定する方法。 - 請求項10に記載の方法であって、
前記リンク幅の対応容量情報が、前記第1のリンクの前記レーンを通じて連続して受信される方法。 - 請求項10に記載の方法であって、
前記第2のリンクエージェントから前記リンク幅の対応容量情報を受信することが、前記相互接続の第2のリンクを使用して実行される方法。 - 請求項10に記載の方法であって、
前記1つ以上のセットのレーンが、前記リンクの全てのレーンを有するセットと、前記リンクの全てのレーンのうちの半分を有するセットと、前記リンクの全てのレーンのうちの4分の1を有するセットとを有する方法。 - 請求項10に記載の方法であって、
前記リンク幅の対応容量情報が、複数のビットを有し、
前記複数のビットのそれぞれが、前記第1のリンクエージェントに対して情報を受信するために前記第2のリンクエージェントにより使用可能であるとして前記第2のリンクエージェントにより特定された前記リンクのうちの1つのセットのレーンを示す方法。 - プロセッサ・コアと、
受信機と、
送信機と、
リンク層コントローラと
を有する装置であって、
前記送信機が、第1のリンクエージェントに通信可能に結合され、第1のリンクの1つ以上のセットのレーンを示すリンク幅の対応容量情報を送信し、前記第1のリンクは前記第1のリンクエージェントから情報を受信するために前記受信機により使用される単方向バスであり、
前記リンク幅の対応容量情報は、複数のリンク幅に対応する、前記第1のリンクエージェントと第2のリンクエージェントである前記装置とを結合する前記第1のリンクの前記1つ以上のセットのレーンから構成された可能なレーンの組み合わせを特定するデータを有し、
前記リンク幅の対応容量情報は、複数のレーンのそれぞれを検査し、前記複数のレーンのうちのどのレーンが前記情報を前記第2のエージェントに送信することが不可能であるかを決定することにより、前記第1のリンクの前記1つ以上のセットのレーンのそれぞれが前記情報を前記第2のリンクエージェントに送信することが可能であるか否かを評価し、前記1つ以上のセットのレーンのうちのレーンが前記決定に基づいて使用可能であるか否かを特定し、前記レーンが使用可能でない場合に前記1つ以上のセットのレーンのうちの前記レーンを排除することを含み、使用可能である前記1つ以上のセットのレーンを特定したことに基づいて決定され、
前記受信機が、前記第1のリンクの前記複数のリンク幅に対応する前記第1のリンクの前記1つ以上のセットのレーンから構成された前記可能なレーンの組み合わせから選択された使用する複数のレーンについての指示を前記第1のリンクエージェントから受信するように動作可能であり、
前記リンク層コントローラが、前記送信機と前記受信機に結合され、前記指示に基づいて、前記第1のリンクエージェントから情報を受信するために前記第2のリンクエージェントにより使用されるリンクのリンク幅を調整する装置。 - 請求項16に記載の装置であって、
前記リンク層コントローラが、使用可能である前記リンクのレーンを特定し、前記リンクの使用可能なレーンを使用して構成され得る可能なレーンの組み合わせを判断する装置。 - 請求項17に記載の装置であって、
前記リンク幅の対応容量情報が、前記複数のレーンで使用可能であるレーンを使用して構成され得る可能なレーンの組み合わせを特定するデータを有する装置。 - 請求項16に記載の装置であって、
前記リンク幅の対応容量情報が、複数のビットを有し、
前記複数のビットのそれぞれが、情報を送信するために使用可能であるとして特定された前記リンクのうちの1つのセットのレーンを示す装置。 - コアと、
受信機と、
リンク層コントローラと、
送信機と
を有する装置であって、
前記受信機が、ポイント・ツー・ポイント相互接続における第1のリンクの1つ以上のセットのレーンを示すリンク幅の対応容量情報を第1のリンクエージェントから受信し、前記相互接続により前記第1のリンクエージェントが情報を受信することが可能であり、前記第1のリンクは単方向バスであり、
前記リンク幅の対応容量情報は、前記第1のリンクの複数のリンク幅に対応する前記1つ以上のセットのレーンから構成された可能なレーンの組み合わせを特定するデータを有し、前記第1のリンクは、前記第1のリンクエージェントと第2のリンクエージェントである前記装置とを結合し、
前記リンク幅の対応容量情報は、複数のレーンのそれぞれを検査し、前記複数のレーンのうちのどのレーンが前記情報を前記第2のエージェントに送信することが不可能であるかを決定することにより、前記第1のリンクの前記1つ以上のセットのレーンのそれぞれが前記情報を前記第2のリンクエージェントに送信することが可能であるか否かを評価し、前記1つ以上のセットのレーンのうちのレーンが前記決定に基づいて使用可能であるか否かを特定し、前記レーンが使用可能でない場合に前記1つ以上のセットのレーンのうちの前記レーンを排除することを含み、使用可能である前記1つ以上のセットのレーンを特定したことに基づいて決定され、
前記リンク層コントローラが、前記受信機に結合され、前記第1のリンクエージェントに情報を送信する際に使用される1つのセットのレーンを前記第1のリンクの前記1つ以上のセットのレーンから選択し、前記1つ以上のセットのレーンのうちの前記1つのセットのレーンは、複数のリンク幅に対応する前記1つ以上のセットのレーンから構成された前記可能なレーンの組み合わせから選択され、
前記送信機が、前記リンク層コントローラに結合され、前記1つ以上のセットのレーンのうちのどれを前記第1のリンクエージェントが情報を受信するために使用するかについての指示を前記第1のリンクエージェントに送信する装置。 - 請求項20に記載の装置であって、
前記リンク幅の対応容量情報が、複数のビットを有し、
前記複数のビットのそれぞれが、情報を送信するために使用可能であるとして特定された前記リンクのうちの1つのセットのレーンを示す装置。 - それぞれがバスである一対の単方向リンクであり、前記単方向リンクのそれぞれが複数のレーンを有する単方向リンクと、
前記一対の単方向リンクの前記複数のレーンにそれぞれ結合されたポートを有する第1及び第2のリンクエージェントと
を有するシステムであって、
前記第1及び第2のリンクエージェントのそれぞれが、プロセッサ・コアと、そのリンク幅の対応容量を交換し、前記複数のレーンの対のそれぞれに相互に合意可能なリンク幅をネゴシエーションするリンク・コントローラとを有し、
前記第1及び第2のリンクエージェントの前記リンク幅の対応容量は、第1の複数のリンク幅に対応する、前記第1のリンクエージェントと前記第2のリンクエージェントとを結合する1つ以上のセットのレーンのうちの可能なレーンの組み合わせを特定するデータを有し、
前記第1のエージェント及び前記第2のエージェントのそれぞれの前記リンク幅の対応容量情報は、複数のレーンのそれぞれを検査し、前記複数のレーンのうちのどのレーンが前記情報を送信することが不可能であるかを決定することにより、前記単方向リンクのそれぞれの前記1つ以上のセットのレーンのそれぞれが前記情報を送信することが可能であるか否かを評価し、前記1つ以上のセットのレーンのうちのレーンが前記決定に基づいて使用可能であるか否かを特定し、前記レーンが使用可能でない場合に前記1つ以上のセットのレーンのうちの前記レーンを排除することにより、使用可能である前記1つ以上のセットのレーンを特定したことに基づいて決定されるシステム。 - 請求項22に記載のシステムであって、
前記一対の単方向リンクが、反対方向に情報を転送し、相互に無関係であるシステム。 - 請求項22に記載のシステムであって、
前記第1のリンクエージェントが、前記一対のリンクのうちの1つのリンクにおける前記1つ以上のセットのレーンのうちのどれが前記第1のリンクエージェントに情報を送信するために前記第2のリンクエージェントにより選択可能であるかを示すリンク幅の対応容量情報を送信するシステム。 - 請求項22に記載のシステムであって、
前記第1及び第2のリンクエージェントが、そのリンク幅の対応容量を交換し、通信の単一の往復で前記リンク幅をネゴシエーションするシステム。 - 請求項22に記載のシステムであって、
前記第1のリンクエージェントが、
コアと、
第1のリンクエージェントに通信可能に結合され、前記第1のリンクエージェントから情報を受信するために受信機により使用される前記1つ以上のセットのレーンを示すリンク幅の情報を送信する送信機と
を有し、
前記受信機が、前記1つ以上のセットのレーンから使用するレーンについての指示を前記第1のリンクエージェントから受信するように動作可能であり、
前記送信機と前記受信機に結合されたリンク層コントローラが、前記指示に基づいて、前記第1のリンクエージェントから情報を受信するために前記第2のリンクエージェントにより使用されるリンクのリンク幅を調整するシステム。 - 請求項22に記載のシステムであって、
前記第2のエージェントが、
コアと、
ポイント・ツー・ポイント相互接続における第1のリンクの1つ以上のセットのレーンを示すリンク幅の情報を第1のリンクエージェントから受信する受信機であって、前記相互接続により前記第1のリンクエージェントが情報を受信することが可能である受信機と、
前記受信機に結合され、前記第1のリンクエージェントに情報を送信する際に使用される前記レーンのセットのうちの1つを選択するリンク層コントローラと、
前記リンク層コントローラに結合され、前記レーンのセットのうちのどれを前記第1のリンクエージェントが情報を受信するために使用するかについての指示を、前記第1のリンクエージェントに送信する送信機と
を有するシステム。 - 第1の対の複数のレーンを有する第1の単方向バスと、
第2の対の複数のレーンを有する第2の単方向バスと、
前記第1の単方向のバスの前記第1の対の複数のレーンに結合された第1のプロセッサのエージェントと第2のチップセットのエージェントと
を有するシステムであって、
前記第1及び第2のエージェントのそれぞれが、そのリンク幅の対応容量を交換し、前記対の複数のレーンのそれぞれに相互に合意可能なリンク幅をネゴシエーションするリンク・コントローラを有し、
前記第1及び第2のエージェントの前記リンク幅の対応容量は、第2の複数のリンク幅に対応する、前記第1のプロセッサのエージェントと前記第2のチップセットのエージェントとを結合する1つ以上のセットのレーンのうちの可能なレーンの組み合わせを特定するデータを有し、
前記第1のプロセッサのエージェント及び前記第2のチップセットのエージェントのそれぞれの前記リンク幅の対応容量情報は、前記複数のレーンのそれぞれを検査し、前記複数のレーンのうちのどのレーンが前記情報を前記第2のエージェントに送信することが不可能であるかを決定することにより、前記1つ以上のセットのレーンのそれぞれが前記情報を送信することが可能であるか否かを評価し、前記1つ以上のセットのレーンのうちのレーンが前記決定に基づいて使用可能であるか否かを特定し、前記レーンが使用可能でない場合に前記1つ以上のセットのレーンのうちの前記レーンを排除することにより、使用可能である前記1つ以上のセットのレーンを特定したことに基づいて決定され、
前記第1のプロセッサのエージェントが、前記第2の単方向バスの前記第2の対の複数のレーンを介して、前記第2のチップセットのエージェントに結合されたシステム。 - 請求項28に記載のシステムであって、
前記第1のプロセッサのエージェントが、前記一対のバスのうちの1つのバスにおける1つ以上のセットのレーンのうちのどれが前記第1のプロセッサのエージェントに情報を送信するために前記第2のチップセットのエージェントにより選択可能であるかを示すリンク幅の情報を送信するシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/851,925 US7844767B2 (en) | 2004-05-21 | 2004-05-21 | Method for identifying bad lanes and exchanging width capabilities of two CSI agents connected across a link |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005332357A JP2005332357A (ja) | 2005-12-02 |
JP4370222B2 true JP4370222B2 (ja) | 2009-11-25 |
Family
ID=34930686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004235927A Expired - Fee Related JP4370222B2 (ja) | 2004-05-21 | 2004-08-13 | 不良のレーンを特定し、リンクを通じて接続された2つのcsiエージェントの幅の容量を交換するための方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7844767B2 (ja) |
EP (1) | EP1598744B1 (ja) |
JP (1) | JP4370222B2 (ja) |
CN (1) | CN1700645B (ja) |
AT (1) | ATE378638T1 (ja) |
DE (1) | DE602004010074D1 (ja) |
RU (1) | RU2295837C2 (ja) |
TW (1) | TWI259373B (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8046488B2 (en) | 2004-05-21 | 2011-10-25 | Intel Corporation | Dynamically modulating link width |
JP4558519B2 (ja) * | 2005-01-18 | 2010-10-06 | 富士通株式会社 | 情報処理装置およびシステムバス制御方法 |
US7757020B2 (en) * | 2005-06-29 | 2010-07-13 | Intel Corporation | Point-to-point link negotiation method and apparatus |
US7484014B2 (en) * | 2005-09-28 | 2009-01-27 | Intel Corporation | System for flexible and negotiable exchange of link layer functional parameters |
US7568060B2 (en) * | 2005-12-15 | 2009-07-28 | International Business Machines Corporation | Method and system for interfacing components of a computing system with a pair of unidirectional, point-to-point buses |
US7983181B1 (en) * | 2006-03-28 | 2011-07-19 | Advanced Micro Devices, Inc. | Technique for negotiating a width of a packet-based communication link |
JP4877482B2 (ja) * | 2006-04-11 | 2012-02-15 | 日本電気株式会社 | PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法 |
JP5287297B2 (ja) * | 2008-03-18 | 2013-09-11 | 株式会社リコー | データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器 |
US8078873B2 (en) * | 2008-06-30 | 2011-12-13 | Intel Corporation | Two-way authentication between two communication endpoints using a one-way out-of-band (OOB) channel |
US8310936B2 (en) * | 2008-07-23 | 2012-11-13 | International Business Machines Corporation | Link services in a communication network |
US8296469B2 (en) * | 2008-12-31 | 2012-10-23 | Intel Corporation | Scalable method and apparatus for link with reconfigurable ports |
EP2407889A1 (en) | 2009-03-10 | 2012-01-18 | Fujitsu Limited | Transmission/reception device, transmission device, reception device, and data transmission/reception method |
US8429484B2 (en) * | 2009-04-16 | 2013-04-23 | Lockheed Martin Corporation | Digitized radar information redundancy method and system |
EP2333830B1 (en) | 2009-12-07 | 2014-09-03 | STMicroelectronics (Research & Development) Limited | a package comprising a first and a second die coupled by a multiplexed bus |
EP2339475A1 (en) | 2009-12-07 | 2011-06-29 | STMicroelectronics (Research & Development) Limited | Inter-chip communication interface for a multi-chip package |
EP2333673B1 (en) | 2009-12-07 | 2014-04-16 | STMicroelectronics (Research & Development) Limited | Signal sampling and transfer |
EP2339795B1 (en) | 2009-12-07 | 2013-08-14 | STMicroelectronics (Research & Development) Limited | Inter-chip communication interface for a multi-chip package |
EP2330514B1 (en) | 2009-12-07 | 2018-12-05 | STMicroelectronics (Research & Development) Limited | An integrated circuit package |
EP2339476B1 (en) | 2009-12-07 | 2012-08-15 | STMicroelectronics (Research & Development) Limited | Interface connecting dies in an IC package |
US8724660B2 (en) * | 2009-12-17 | 2014-05-13 | Electronics And Telecommunications Research Institute | Transmission and reception apparatus for dynamic lane operation in multi-lane based ethernet system, and method of controlling the same |
KR101315621B1 (ko) * | 2009-12-17 | 2013-10-08 | 한국전자통신연구원 | 다중 레인 기반 이더넷에서 동적 레인 운용을 위한 송, 수신 장치 및 그 제어 방법 |
KR101717296B1 (ko) * | 2010-12-15 | 2017-03-16 | 한국전자통신연구원 | 선택적 레인 운용을 위한 이더넷 장치 및 방법 |
US8347258B2 (en) | 2011-02-16 | 2013-01-01 | Stmicroelectronics (Grenoble 2) Sas | Method and apparatus for interfacing multiple dies with mapping for source identifier allocation |
US8521937B2 (en) | 2011-02-16 | 2013-08-27 | Stmicroelectronics (Grenoble 2) Sas | Method and apparatus for interfacing multiple dies with mapping to modify source identity |
US8868955B2 (en) | 2011-07-01 | 2014-10-21 | Intel Corporation | Enhanced interconnect link width modulation for power savings |
US9417687B2 (en) | 2011-07-12 | 2016-08-16 | Rambus Inc. | Dynamically changing data access bandwidth by selectively enabling and disabling data links |
US9292465B2 (en) * | 2011-12-21 | 2016-03-22 | Intel Corporation | Dynamic link width adjustment |
US9043526B2 (en) | 2012-06-20 | 2015-05-26 | International Business Machines Corporation | Versatile lane configuration using a PCIe PIe-8 interface |
US9053244B2 (en) | 2012-06-28 | 2015-06-09 | Intel Corporation | Utilization-aware low-overhead link-width modulation for power reduction in interconnects |
US9285865B2 (en) * | 2012-06-29 | 2016-03-15 | Oracle International Corporation | Dynamic link scaling based on bandwidth utilization |
US9183171B2 (en) | 2012-09-29 | 2015-11-10 | Intel Corporation | Fast deskew when exiting low-power partial-width high speed link state |
US9196384B2 (en) | 2012-12-28 | 2015-11-24 | Intel Corporation | Memory subsystem performance based on in-system weak bit detection |
US9536626B2 (en) | 2013-02-08 | 2017-01-03 | Intel Corporation | Memory subsystem I/O performance based on in-system empirical testing |
US9354990B2 (en) | 2013-09-11 | 2016-05-31 | International Business Machines Corporation | Coordination of spare lane usage between link partners |
KR101925694B1 (ko) | 2013-12-26 | 2018-12-05 | 인텔 코포레이션 | 멀티칩 패키지 링크 |
WO2015116037A1 (en) | 2014-01-28 | 2015-08-06 | Hewlett-Packard Development Company, L.P. | Managing a multi-lane serial link |
DE112014006490T5 (de) | 2014-03-20 | 2016-12-08 | Intel Corporation | Verfahren, Vorrichtung und System zur Regelung von Leistung ungenutzter Hardware einer Linkschnittstelle |
WO2015149293A1 (zh) | 2014-04-02 | 2015-10-08 | 华为技术有限公司 | 一种PCIe链路故障的处理方法、设备及系统 |
JP6409399B2 (ja) * | 2014-08-11 | 2018-10-24 | 富士通株式会社 | 電子機器、通信制御回路および通信制御方法 |
JP6369224B2 (ja) * | 2014-08-28 | 2018-08-08 | 富士通株式会社 | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 |
US11429552B2 (en) | 2019-01-09 | 2022-08-30 | Hewlett-Packard Development Company, L.P. | Data link changes based on requests |
WO2021032999A1 (en) * | 2019-08-21 | 2021-02-25 | Mellanox Technologies Ltd. | Dynamic bandwidth connections |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4667305A (en) * | 1982-06-30 | 1987-05-19 | International Business Machines Corporation | Circuits for accessing a variable width data bus with a variable width data field |
JPH0484253A (ja) * | 1990-07-26 | 1992-03-17 | Mitsubishi Electric Corp | バス幅制御回路 |
JP2836321B2 (ja) * | 1991-11-05 | 1998-12-14 | 三菱電機株式会社 | データ処理装置 |
JPH07504773A (ja) * | 1992-03-18 | 1995-05-25 | セイコーエプソン株式会社 | マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法 |
JP3369227B2 (ja) * | 1992-11-09 | 2003-01-20 | 株式会社東芝 | プロセッサ |
US5805924A (en) | 1994-11-08 | 1998-09-08 | Stoevhase; Bent | Method and apparatus for configuring fabrics within a fibre channel system |
US5761455A (en) * | 1995-02-06 | 1998-06-02 | Cpu Technology, Inc. | Dynamic bus reconfiguration logic |
WO1996041274A1 (en) * | 1995-06-07 | 1996-12-19 | Advanced Micro Devices, Inc. | Dynamically reconfigurable data bus |
US5960453A (en) * | 1996-06-13 | 1999-09-28 | Micron Technology, Inc. | Word selection logic to implement an 80 or 96-bit cache SRAM |
US5911053A (en) * | 1996-09-30 | 1999-06-08 | Intel Corporation | Method and apparatus for changing data transfer widths in a computer system |
US5913044A (en) * | 1997-09-18 | 1999-06-15 | International Business Machines Corporation | Method and system for simultaneous variable-width bus access in a multiprocessor system |
US6009488A (en) | 1997-11-07 | 1999-12-28 | Microlinc, Llc | Computer having packet-based interconnect channel |
US6018810A (en) * | 1997-12-12 | 2000-01-25 | Compaq Computer Corporation | Fault-tolerant interconnection means in a computer system |
US6442628B1 (en) * | 1998-05-01 | 2002-08-27 | Adaptec, Inc. | Method and system for automatically determining maximum data throughput over a bus |
US6157971A (en) * | 1998-06-02 | 2000-12-05 | Adaptec, Inc. | Source-destination re-timed cooperative communication bus |
US6223237B1 (en) * | 1998-07-07 | 2001-04-24 | Adaptive Systems, Inc. | Expandable communications bus |
US6434654B1 (en) | 1999-03-26 | 2002-08-13 | Koninklijke Philips Electronics N.V. | System bus with a variable width selectivity configurable at initialization |
US6662302B1 (en) * | 1999-09-29 | 2003-12-09 | Conexant Systems, Inc. | Method and apparatus of selecting one of a plurality of predetermined configurations using only necessary bus widths based on power consumption analysis for programmable logic device |
US6581116B1 (en) * | 1999-11-09 | 2003-06-17 | International Business Machines Corporation | Method and apparatus for high performance transmission of ordered packets on a bus within a data processing system |
US6526469B1 (en) * | 1999-11-12 | 2003-02-25 | International Business Machines Corporation | Bus architecture employing varying width uni-directional command bus |
JP4649009B2 (ja) * | 2000-03-08 | 2011-03-09 | 株式会社東芝 | カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法 |
JP2001282704A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | データ処理装置及びデータ処理方法とデータ処理システム |
US6961347B1 (en) * | 2000-06-20 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | High-speed interconnection link having automated lane reordering |
JP2002157212A (ja) * | 2000-11-17 | 2002-05-31 | Hitachi Ltd | 情報処理システム並びに携帯用電子機器および情報処理装置 |
WO2002049306A2 (en) | 2000-12-15 | 2002-06-20 | Broadstorm Telecommunications, Inc. | Multi-carrier communications with group-based subcarrier allocation |
US6665742B2 (en) * | 2001-01-31 | 2003-12-16 | Advanced Micro Devices, Inc. | System for reconfiguring a first device and/or a second device to use a maximum compatible communication parameters based on transmitting a communication to the first and second devices of a point-to-point link |
US6617877B1 (en) * | 2002-03-01 | 2003-09-09 | Xilinx, Inc. | Variable data width operation in multi-gigabit transceivers on a programmable logic device |
CN101277220B (zh) | 2002-10-18 | 2011-03-30 | 卡里德恩科技有限公司 | 用于在基于度量路由的网络中执行流量工程的方法和系统 |
FI20022113A (fi) * | 2002-11-29 | 2004-08-06 | Nokia Corp | Menetelmä ja järjestelmä väyläleveyden tunnistamiseksi, elektroniikkalaite ja oheislaite |
US7136953B1 (en) * | 2003-05-07 | 2006-11-14 | Nvidia Corporation | Apparatus, system, and method for bus link width optimization |
US7957428B2 (en) * | 2004-05-21 | 2011-06-07 | Intel Corporation | Methods and apparatuses to effect a variable-width link |
-
2004
- 2004-05-21 US US10/851,925 patent/US7844767B2/en not_active Expired - Fee Related
- 2004-08-13 JP JP2004235927A patent/JP4370222B2/ja not_active Expired - Fee Related
- 2004-08-18 TW TW093124843A patent/TWI259373B/zh not_active IP Right Cessation
- 2004-09-21 RU RU2004128236/09A patent/RU2295837C2/ru not_active IP Right Cessation
- 2004-09-22 AT AT04255778T patent/ATE378638T1/de not_active IP Right Cessation
- 2004-09-22 DE DE602004010074T patent/DE602004010074D1/de active Active
- 2004-09-22 EP EP04255778A patent/EP1598744B1/en not_active Not-in-force
- 2004-12-24 CN CN2004101028829A patent/CN1700645B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050262284A1 (en) | 2005-11-24 |
US7844767B2 (en) | 2010-11-30 |
CN1700645B (zh) | 2012-03-14 |
RU2004128236A (ru) | 2006-03-10 |
TW200538939A (en) | 2005-12-01 |
RU2295837C2 (ru) | 2007-03-20 |
TWI259373B (en) | 2006-08-01 |
DE602004010074D1 (de) | 2007-12-27 |
EP1598744A1 (en) | 2005-11-23 |
ATE378638T1 (de) | 2007-11-15 |
CN1700645A (zh) | 2005-11-23 |
EP1598744B1 (en) | 2007-11-14 |
JP2005332357A (ja) | 2005-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4370222B2 (ja) | 不良のレーンを特定し、リンクを通じて接続された2つのcsiエージェントの幅の容量を交換するための方法 | |
US11704274B2 (en) | System, apparatus and method for extended communication modes for a multi-drop interconnect | |
US7757020B2 (en) | Point-to-point link negotiation method and apparatus | |
US7756123B1 (en) | Apparatus, system, and method for swizzling of a PCIe link | |
CN113227991B (zh) | 替代协议选择 | |
US6442628B1 (en) | Method and system for automatically determining maximum data throughput over a bus | |
US11467909B1 (en) | Peripheral component interconnect express interface device and operating method thereof | |
EP3779708A1 (en) | Method for fast balancing, chips, and communication system | |
US20080159188A1 (en) | Serial interface apparatus performing asynchronous serial data transfer using asynchronous serial communication method | |
US20070022219A1 (en) | Information processing apparatus and method for initializing flow control | |
US9753876B1 (en) | Processing of inbound back-to-back completions in a communication system | |
US7054979B2 (en) | Method and apparatus for routing configuration accesses from a primary port to a plurality of secondary ports | |
KR20220158517A (ko) | PCIe 장치 및 이를 포함하는 컴퓨팅 시스템 | |
US20230385150A1 (en) | Peripheral component interconnect express interface device and system including the same | |
US11921657B2 (en) | Peripheral component interconnect express (PCIE) device for supporting separate reference clock(s) operating between host and direct memory access (DMA) controller | |
US11960367B2 (en) | Peripheral component interconnect express device and operating method thereof | |
KR20220162336A (ko) | PCIe 인터페이스 장치 및 그 동작 방법 | |
JP2000174850A (ja) | 高速シリアルバスコントローラ装置、及び同装置に於ける送信制御方法 | |
JPH0836545A (ja) | インターフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080516 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080619 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090403 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4370222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |