JP2002157212A - 情報処理システム並びに携帯用電子機器および情報処理装置 - Google Patents

情報処理システム並びに携帯用電子機器および情報処理装置

Info

Publication number
JP2002157212A
JP2002157212A JP2000351629A JP2000351629A JP2002157212A JP 2002157212 A JP2002157212 A JP 2002157212A JP 2000351629 A JP2000351629 A JP 2000351629A JP 2000351629 A JP2000351629 A JP 2000351629A JP 2002157212 A JP2002157212 A JP 2002157212A
Authority
JP
Japan
Prior art keywords
bus
information processing
electronic device
portable electronic
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000351629A
Other languages
English (en)
Inventor
Naohiro Nishikawa
直宏 西川
Yukako Fujita
由香子 藤田
Takashi Nakamoto
貴士 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000351629A priority Critical patent/JP2002157212A/ja
Priority to US09/987,533 priority patent/US6587901B2/en
Publication of JP2002157212A publication Critical patent/JP2002157212A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】 【課題】 従来の携帯情報端末装置は、データを記憶す
る揮発性メモリの他にプログラムを格納するための不揮
発性が必要であるため、システムのコストが高くなると
ともに、実装面積が大きくなって小型軽量化を妨げる要
因になっていた。 【解決手段】 携帯情報端末装置から不揮発性メモリを
なくすとともに、携帯情報端末装置と親情報処理装置と
をバスを介して接続可能な構成とし、携帯情報端末装置
のＣＰＵが実行するプログラムは親情報処理装置からバ
スを介して携帯情報端末装置に転送して揮発性メモリに
格納するようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータを内蔵した携帯用電子機器へのデータ転送方式さら
には携帯用電子機器における応用プログラムのロード方
式に関し、例えばＭＰＥＧ１のレイヤIIIのような規格
に従って圧縮されたオーディオデータを再生するＭＰ３
プレーヤや携帯情報端末装置、ゲーム機器などに利用し
て有効な技術に関する。
【０００２】
【従来の技術】ＭＰ３プレーヤや携帯情報端末装置、ゲ
ーム機器など携帯用電子機器は、マイクロコンピュータ
（マイクロプロセッサと呼ばれるものを含む）を内蔵
し、このマイクロコンピュータのプログラム制御により
各種の機能を実現する。また、これらの電子機器の中に
は、複数のプログラムを内蔵あるいはプログラムを入れ
替えることにより多種多様な機能を実現できるようにし
たものもある。
【０００３】通常、携帯情報端末装置は、パーソナルコ
ンピュータ（以下、パソコンと称する）などの据置き型
の親情報処理装置と接続して情報交換をできるように構
成され、データを親情報処理装置より携帯情報端末装置
へ転送しメモリに記憶させた後に親情報処理装置から切
り離し、単独で持ち運びながら使用することが多い。
【０００４】図１１にはかかる機能を有する従来の携帯
情報端末装置の構成を示す。図において、１００は携帯
情報端末装置、２００は親情報処理装置であり、それぞ
れ内部に通信部１０５，２０５を備えケーブル３００な
どを介してシリアル通信によりデータ転送可能に構成さ
れる。
【０００５】携帯情報端末装置１００には、マイクロコ
ンピュータ（以下、ＣＰＵと称する）１０１、マスクＲ
ＯＭ（リード・オンリ・メモリ）やフラッシュメモリな
どの不揮発性メモリ１０２、ＲＡＭ（ランダム・アクセ
ス・メモリ）などの揮発性メモリ１０３、液晶パネルの
表示制御を行なうＬＣＤコントローラなどの周辺装置１
０４が搭載されている。不揮発性メモリ１０２は、書き
替えが不能であるが、電源が供給されていない状態にお
いても内容が消失しないという特長をもつため、ＣＰＵ
１０１が実行するＯＳ（オペレーティング・システム）
のようなプログラムなどが格納され、電源投入直後の初
期状態では、ＣＰＵ１０１が不揮発性メモリ１０２に格
納されている起動プログラムを実行する。
【０００６】親情報処理装置２００から携帯情報端末装
置１００にデータを転送する場合、携帯情報端末装置１
００と親情報処理装置２００とをケーブルなどで接続
し、それぞれの通信部１０５，２０５を通してRS-232C
（Ｒｅｃｏｍｍｅｎｄｅｄ Ｓｔａｎｄａｒｄ ２３２
Ｃ インタフェース規格）、USB（Ｕｎｉｖｅｒｓａｌ
Ｓｅｒｉａｌ Ｂｕｓ インタフェース規格）、IEEE13
94（インターフェース規格）,IｒＤＡ（Ｉｎｆａｒｅｄ
Ｄａｔａ Ａｓｓｏｃｉａｔｉｏｎ 赤外線を使用し
たインタフェース規格）などの通信インタフェースに従
ってデータを送受信する。そして、携帯情報端末装置１
００に送信されたデータは、揮発性メモリ１０３に格納
される。
【０００７】
【発明が解決しようとする課題】上記のような従来の携
帯情報端末装置１００においては、データを記憶する揮
発性メモリ１０３の他にプログラムを格納するための不
揮発性メモリ１０２が必要である。現在の半導体製造技
術では、フラッシュメモリなどの不揮発性メモリの方が
ＤＲＡＭなどの揮発性メモリに比べてかなり単価が高く
なるため、不揮発性メモリを使用したシステムはそのコ
ストが高くなるとともに、揮発性メモリの他に不揮発性
メモリが必要であると部品点数も多くなるため、システ
ムの実装面積が大きくなって小型軽量化を妨げる要因に
なるという問題点がある。
【０００８】この発明の目的は、コストを低減可能な携
帯情報端末装置を提供することにある。
【０００９】この発明の他の目的は、小型軽量化が可能
な携帯情報端末装置を提供することにある。
【００１０】この発明の他の目的は、製造、組立てライ
ンにおける所要時間を短縮可能な携帯情報端末装置を提
供することにある。
【００１１】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添付図面
から明らかになるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【００１３】すなわち、携帯情報端末装置から不揮発性
メモリをなくすとともに、携帯情報端末装置と親情報処
理装置とをバスを介して接続可能な構成とし、携帯情報
端末装置のＣＰＵが実行するプログラムは親情報処理装
置からバスを介して携帯情報端末装置に転送して揮発性
メモリに格納するようにしたものである。
【００１４】より具体的には、マイクロコンピュータ
と、揮発性メモリと、上記マイクロコンピュータと揮発
性メモリとを接続するバスと、該バスを外部の装置のバ
スと接続するためのバス接続手段とを備えた携帯用電子
機器と、マイクロコンピュータと、揮発性メモリと、不
揮発性メモリと、上記マイクロコンピュータと揮発性メ
モリおよび不揮発性メモリとを接続するバスと、該バス
を外部の装置のバスと接続するためのバス接続手段とを
備えた情報処理装置とからなる情報処理システムにおい
て、上記携帯用電子機器には、上記マイクロコンピュー
タと上記バスとの接続を遮断可能なバス切断手段が設け
られ、上記バス接続手段により上記情報処理装置のバス
と上記携帯用電子機器のバスとが接続されているとき
は、上記バス切断手段により上記マイクロコンピュータ
と上記バスとの接続が遮断されるように構成したもので
ある。
【００１５】これにより、情報処理装置のマイクロコン
ピュータが携帯用電子機器の揮発性メモリを、接続され
たバスを介してアクセスすることができるようになり、
通信手段が不用になってコストダウンを図ることができ
るとともに、情報処理装置から携帯用電子機器へのデー
タ転送も早くなる。また、携帯用電子機器には不揮発性
メモリがないため、携帯用電子機器のコストを大幅に低
減することができるとともに、小型軽量化も可能とな
る。
【００１６】望ましくは、上記情報処理装置には、該情
報処理装置と上記携帯用電子機器とが結合されたことを
検出する結合検出手段を設け、該結合検出手段から出力
される検出信号に基づいて上記情報処理装置のバス接続
手段と上記携帯用電子機器のバス接続手段が活性化され
て互いのバスを接続するように構成する。これにより、
情報処理装置と携帯用電子機器とが結合されたことを自
動的に検出して互いのバスを接続することができるた
め、バスの接続が円滑に行なえる。
【００１７】また、上記結合検出手段から出力される検
出信号に基づいて上記バス切断手段が上記携帯用電子機
器のマイクロコンピュータとバスとの接続を切断するよ
うに構成する。これにより、携帯用電子機器のバス接続
手段を制御する信号とバス切断手段を制御する信号を別
々に送る必要がなく、伝送線の数を減らすことができ
る。
【００１８】さらに、上記情報処理装置と上記携帯用電
子機器には、情報処理装置と携帯用電子機器とが結合さ
れたことを検出する結合検出手段をそれぞれ設け、これ
らの結合検出手段から出力される検出信号に基づいて上
記情報処理装置のバス接続手段と上記携帯用電子機器の
バス接続手段がそれぞれ活性化されて互いのバスを接続
するように構成する。これにより、情報処理装置から携
帯用電子機器へバス接続手段を制御する信号を送る必要
がなく、伝送線の数をさらに減らすことができる。
【００１９】また、上記携帯用電子機器には、電源電圧
の立上がりを検出してリセット信号を生成するパワーオ
ンリセット回路を設け、上記情報処理装置と上記携帯用
電子機器との結合が切り離されると上記パワーオンリセ
ット回路によりリセット信号が生成され、該リセット信
号により上記携帯用電子機器のマイクロコンピュータが
リセットされるように構成する。これにより、情報処理
装置と上記携帯用電子機器との結合が切り離された後
に、携帯用電子機器のマイクロコンピュータがハングア
ップするのを回避することができる。
【００２０】さらに、上記情報処理装置と上記携帯用電
子機器とが結合されると、少なくとも上記バスを介して
上記情報処理装置から上記携帯用電子機器の揮発性メモ
リに当該携帯用電子機器の起動プログラムが転送されて
記憶され、上記情報処理装置と上記携帯用電子機器との
結合が切り離されて上記パワーオンリセット回路により
生成されたリセット信号により上記携帯用電子機器のマ
イクロコンピュータがリセットされると該マイクロコン
ピュータは上記揮発性メモリに記憶されている上記起動
プログラムを実行するように構成する。これにより、携
帯用電子機器には起動プログラムを記憶する不揮発性メ
モリが不用となるとともに、そのようなメモリがなくて
も機器内部の制御を正常に行なうことができる。しか
も、製造、組立てラインでは起動プログラムを不揮発性
メモリに記憶させる工程が不要となるため、製品完成ま
での時間を大幅に短縮することが可能となる。
【００２１】また、上記情報処理装置には、該情報処理
装置のバス上の信号をそのビット数よりもビット数の少
ない信号に変換する信号変換回路を設ける。これによ
り、情報処理装置と携帯用電子機器とを接続する信号線
の数を減らすことができ、コネクタの小型化ひいては装
置の小型化が可能となる。
【００２２】さらに、上記情報処理装置には、上記結合
検出手段から出力される検出信号に基づいて表示を行な
う表示手段を設ける。これにより、ユーザは情報処理装
置から携帯用電子機器を切り離してはいけないことを容
易に認識することができ、データ転送中に情報処理装置
から携帯用電子機器が切り離されてデータが破壊された
り、システムがハングアップしたりするのを回避するこ
とができる。
【００２３】
【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。
【００２４】図１には本発明を適用した携帯情報端末装
置と親情報処理装置の第１の実施例を示す。図におい
て、１００は携帯情報端末装置、２００は親情報処理装
置である。
【００２５】携帯情報端末装置１００には、ＣＰＵ（マ
イクロコンピューもしくはマイクロプセッサ）１０１、
スタティックＲＡＭやダイナミックＲＡＭなどの揮発性
メモリ１０３、液晶パネルの表示制御を行なうＬＣＤコ
ントローラなどの周辺装置１０４が搭載され、これらは
内部バス１０６により接続されている。一方、親情報処
理装置２００には、ＣＰＵ２０１、マスクＲＯＭなどの
不揮発性メモリ２０２、スタティックＲＡＭやダイナミ
ックＲＡＭなどの揮発性メモリ２０３、ハードディスク
などの磁気記憶装置を制御する磁気ディスクコントロー
ラやＣＲＴ表示装置や液晶パネルなどの表示制御を行な
う表示コントローラ等の周辺装置２０４が搭載され、こ
れらは内部バス２０６により互いに接続されている。
【００２６】この実施例においては、上記携帯情報端末
装置１００と親情報処理装置２００とをデータ転送可能
に接続するため、それぞれのバス１０６，２０６の端部
にバス接続回路１０７，２０７が、またバス１０６，２
０６の途中にはバス幅変換回路１０８，２０８が設けら
れている。上記バス接続回路１０７，２０７はそれぞれ
バス接続用のコネクタ１０９，２０９に接続され、コネ
クタ１０９と２０９とが接続可能に構成されている。コ
ネクタ１０９と２０９とは、ケーブルを介して間接的に
接続されてもよいし、コネクタ同士が結合あるいは接合
されて直接接続されても良い。
【００２７】上記バス１０６，２０６により伝送される
信号は、アドレス信号とデータ信号と読出し書込み制御
信号である。この実施例においては、上記信号のうちア
ドレス信号と読出し書込み制御信号は親情報処理装置２
００から携帯情報端末装置１００へ伝送可能とされ、デ
ータ信号は双方向に伝送可能とされる。
【００２８】上記バス幅変換回路１０８，２０８は、バ
ス接続回路１０７，２０７間の信号線の本数を減らすた
めの回路で、内部バス１０６，２０６が例えば３２ビッ
ト幅の場合に１６ビット幅でバス接続回路１０７，２０
７間のデータ転送が行なわれるように信号を変換する。
この回路は必ず必要な回路ではなく、省略することも可
能である。また、後述のように、携帯情報端末装置１０
０側のバス幅変換回路１０８のみ省略する構成もある。
【００２９】また、この実施例においては、携帯情報端
末装置１００のＣＰＵ１０１とバス１０６との間に、Ｃ
ＰＵ１０１とバス１０６を接続したり切断したりするた
めのバス切断回路１１０が設けられている。一方、親情
報処理装置２００には、上記コネクタ１０９，２０９同
士が接続されたことを検出するための接続検出回路２１
０と、該接続検出回路２１０の検出信号に基づいて上記
バス接続回路１０７，２０７およびバス切断回路１１０
を制御する信号ＢＣを生成するバス制御回路２１１と、
バス１０６を介してデータを転送している間にバスが切
り離されないように禁止表示を行なう切断禁止表示回路
２１２とが設けられている。なお、この表示回路２１２
はデータの転送が終了したことを知らせる転送終了表示
回路とみなすこともできる。
【００３０】さらに、上記親情報処理装置２００のバス
制御回路２１１から出力されるバス制御信号ＢＣを携帯
情報端末装置１００に供給するための信号線１２３と１
１３およびこれらの信号線を接続するためのコネクタ１
１４，１２４がそれぞれの装置に設けられている。ただ
し、これらのコネクタ１１４，１２４は上記バス接続用
のコネクタ１０９，２０９と一体に構成することができ
る。また、携帯情報端末装置１００には、上記信号線１
２３，１１３を介して供給されるバス制御信号ＢＣを反
転するインバータ１１２が設けられている。このインバ
ータ１１２により反転された信号がバス切断回路１１０
に制御信号として供給され、ＣＰＵ１０１とバス１０６
とが接続されたり遮断されたりするように構成されてい
る。
【００３１】また、この実施例においては、携帯情報端
末装置１００の揮発性メモリ１０３は、バス１０６，２
０６を介して親情報処理装置２００のＣＰＵ２０１に接
続されたときに、ＣＰＵ２０１の周辺回路として動作可
能となるようにされている。すなわち、メモリ１０３は
ＣＰＵ１０１のアドレス空間に配置されているととも
に、図６に示すように、ＣＰＵ２０１のアドレス空間に
も配置可能にされている。そして、揮発性メモリ１０３
がＣＰＵ２０１に接続されたときに、親情報処理装置２
００側の揮発性メモリ２０３やＲＯＭ２０２などとアド
レス空間が重ならないように揮発性メモリ１０３のアド
レスの割付けが設定されている。
【００３２】図６において、Ａ１は携帯情報端末装置１
００へ転送するデータが格納されているハードディスク
などの周辺装置のアドレス領域、Ａ２は親情報処理装置
２００ＣＰＵ２０１が実行するプログラムや固定データ
が格納されたＲＯＭ２０２のアドレス領域、Ａ３はＣＰ
Ｕ２０１の作業領域を提供するＲＡＭ２０３のアドレス
領域、Ａ４は親情報処理装置２００に接続されたときの
携帯情報端末装置１００の揮発性メモリ１０３のアドレ
ス領域である。このアドレス領域Ａ４に、音楽データな
どのデータやアプリケーションプログラム、起動用プロ
グラム、転送情報などが格納される。ここで、転送情報
とは、どの情報が揮発性メモリ１０３に転送されている
か示す情報で、ＣＰＵ２０１はこの転送情報を参照する
ことで重複したデータの転送を省略することができる。
【００３３】さらに、この実施例の携帯情報端末装置１
００には、電源電圧の立上がりを検出してパワーオンリ
セット信号ＰＯＲを発生するパワーオンリセット回路１
１５が設けられており、このパワーオンリセット信号Ｐ
ＯＲによりＣＰＵ１０１にリセットがかかると、ＣＰＵ
１０１は例えば揮発性メモリ１０３の所定の番地へジャ
ンプするように構成されている。図示しないが、親情報
処理装置２００にも同様なパワーオンリセット回路が設
けられる。
【００３４】なお、図１の実施例においては、ＣＰＵ１
０１とバス１０６との間に、ＣＰＵとバスとの接続を切
断するバス切断回路１１０を設けているが、ＣＰＵ１０
１が外部からの制御信号によりアドレス出力端子やデー
タ入出力端子をハイインピーダンス状態にしてバスを開
放したり、スリープモードのような停止状態に入るモー
ドを有するようなＣＰＵである場合には、上記バス制御
信号ＢＣもしくはその反転信号／ＢＣを、上記状態もし
くはモードへ移行させるためのＣＰＵの外部制御端子に
入力させるように構成することができる。これにより、
バス切断回路１１０を省略することが可能となる。
【００３５】また、図１には示されていないが、携帯情
報端末装置１００および親情報処理装置２００には、そ
れぞれのＣＰＵに対して外部から指令を与えるための操
作ボタンなどの入力操作装置とＬＣＤパネルなどの表示
装置が接続される。
【００３６】図２には、上記バス接続回路１０７の構成
例を示す。図２のうち（Ａ）はデータ信号用の接続回路
であり、バス制御信号ＢＣにより制御されるトライステ
ートの入力バッファ６０１とトライステートの出力バッ
ファ６０２とにより構成されている。図２（Ｂ）はアド
レス信号と読出し書込み制御信号用の接続回路であり、
バス制御信号ＢＣにより制御される入力バッファ６０３
により構成されている。この入力バッファ６０３はトラ
イステートでなくてもよい。
【００３７】図２（Ａ）のデータ信号用の入力バッファ
６０１と出力バッファ６０２は、図２（Ｂ）の入力バッ
ファ６０３により取り込まれた読出し書込み制御信号と
してのライトイネーブル信号／ＷＥにより、いずれか一
方が活性化される。具体的には、ライトイネーブル信号
／ＷＥが書込みを指示するロウレベルにされているとき
は入力バッファ６０１が活性化され、ライトイネーブル
信号／ＷＥが読出しを指示するハイレベルにされている
ときは出力バッファ６０２が活性化される。
【００３８】図２（Ａ）にはデータ信号用の回路とし
て、入力バッファ６０１と出力バッファ６０２とにより
双方向にデータを伝送可能な回路が示されているが、親
情報処理装置２００から携帯情報端末装置１００の揮発
性メモリ１０３にデータを書き込めるようにする上で
は、少なくとも入力バッファ６０１を備えていればよ
い。入力バッファ６０１の他に出力バッファ６０２を備
えることにより、親情報処理装置２００のＣＰＵ２０１
が携帯情報端末装置１００の揮発性メモリ１０３に書き
込んだデータが正しく書き込まれているかチェックする
ベリファイ動作が可能となる。
【００３９】図２には示されていないが、上記親情報処
理装置２００側のバス接続回路２０７も図２と同様な構
成を有する。携帯情報端末装置１００のバス接続回路１
０６とは異なり、上記親情報処理装置２００側のバス接
続回路２０７では、アドレス信号およびライトイネーブ
ル信号の入力バッファの代わりに出力バッファが設けら
れる。データ信号に関しては、携帯情報端末装置１００
のバス接続回路１０６とは逆に、少なくとも出力バッフ
ァを備えていればよく、データ入力バッファは省略する
ことができる。
【００４０】図３（Ａ）には上記親情報処理装置２００
側のバス幅変換回路２０８の具体例が、図３（Ｂ）には
上記携帯情報端末装置１００側のバス幅変換回路１０８
の具体例が示されている。
【００４１】図３（Ａ）の親情報処理装置２００側のバ
ス幅変換回路２０８は、ＣＰＵ２０１からバス２０６上
に出力された例えば３２ビットのようなアドレス信号Ａ
ＤＤを１６ビットのアドレス信号に変換して出力するア
ドレス変換器８０１と、バス２０６上に出力された例え
ば３２ビットのデータ信号ＤＴのうち下位１６ビットを
ラッチ可能なラッチ回路８０２と、このラッチ回路８０
２にラッチされた１６ビットのデータとバス２０６上の
上位１６ビットのデータのいずれかを選択して出力する
マルチプレクサ／デマルチプレクサ８０３と、上記アド
レス変換器８０１やマルチプレクサ／デマルチプレクサ
８０３を制御したり、ＣＰＵ２０１から出力されるライ
トイネーブル信号／ＷＥに基づいて携帯情報端末装置１
００側に適したライトイネーブル信号／ＷＥ’を生成す
るシーケンサ８０４などから構成される。
【００４２】上記マルチプレクサ／デマルチプレクサ８
０３は、ＣＰＵ２０１から揮発性メモリ１０３へのデー
タ書込みの際には、バス２０６上の上位１６ビットのデ
ータを先ず出力してからラッチ回路８０２の下位１６ビ
ットのデータを出力する。上記のようにマルチプレクサ
／デマルチプレクサ８０３が動作しているとき、シーケ
ンサ８０４はＣＰＵ２０１に対してラッチ回路８０２の
下位１６ビットのデータが出力されるまでウェイト信号
ＷＴを送って次のアドレスが出力されないようにする。
【００４３】また、上記マルチプレクサ／デマルチプレ
クサ８０３は、ＣＰＵ２０１が揮発性メモリ１０３から
データを読み込む際には、携帯情報端末装置１００側か
ら送られてくる１６ビットのデータを先ずラッチ回路８
０２へ供給してラッチさせ、次の１６ビットのデータは
直接をバス２０６の下位側へ出力する。上記のようにマ
ルチプレクサ／デマルチプレクサ８０３が動作している
とき、シーケンサ８０４はＣＰＵ２０１に対してウェイ
ト信号ＷＴを送って３２ビットのデータが揃うまでバス
２０６上のデータを取り込ませないようにする。
【００４４】上記アドレス変換器８０１は、例えばバス
２０６上の３２ビットのようなアドレス信号のうち上位
１６ビットを外して下位１６ビットのアドレス信号のみ
出力することでアドレスの変換を行なうようにされる。
一般的に、親情報処理装置２００側のＣＰＵ２０１のア
ドレス空間は携帯情報端末装置１００側のＣＰＵ２０１
のアドレス空間よりも大きくなると予想されるので、上
記のような一部のアドレス信号のみで携帯情報端末装置
１００側の揮発性メモリ１０３のアクセスが可能であ
る。アドレス変換は３２ビットから１６ビットに限定さ
れるものでなく、ビット数が少なくなる変換であればど
のような変換であっても良い。データと同様にラッチ回
路とマルチプレクサにより３２ビットのアドレスを１６
ビットずつ２回に分けて時分割で出力するようにしても
良い。
【００４５】図３（Ｂ）には携帯情報端末装置１００の
アドレスとデータのビット数が親情報処理装置２００の
アドレスとデータのビット数と同じ場合における携帯情
報端末装置１００側のバス幅変換回路１０８の構成例を
示す。
【００４６】携帯情報端末装置１００側のバス幅変換回
路１０８は、親情報処理装置２００側からバス接続回路
１０７を介して供給される１６ビットのアドレス信号を
３２ビットのアドレスに逆変換して出力するアドレス変
換器８１１と、親情報処理装置２００側からの１６ビッ
トのデータ信号をラッチ可能なラッチ回路８１２と、こ
のラッチ回路８１２および上記アドレス変換器８１１を
制御したり、ラッチ回路８１２のラッチ動作後に次の１
６ビットのデータが入力されることで３２ビットのデー
タが揃ったときに揮発性メモリ１０３に対するライトイ
ネーブル信号／ＷＥ’’を親情報処理装置２００側から
供給されるライトイネーブル信号／ＷＥ’に基づいて生
成するシーケンサ８１４などから構成される。
【００４７】上記アドレス変換器８１１は、入力アドレ
ス信号がデータと同様に１６ビットずつ２回に分けて時
分割で入力される場合には、ラッチ回路により構成さ
れ、連続して入力される１６ビットの２つのアドレス信
号を合成して３２ビットのアドレス信号に変換して出力
するように制御される。携帯情報端末装置１００側のバ
ス１０６のアドレスバス幅が１６ビットの場合には、ア
ドレス変換器８１１は不用である。同様に携帯情報端末
装置１００側のバス１０６のデータバス幅が１６ビット
の場合には、ラッチ回路８１２は不用である。従って、
親情報処理装置２００側から供給されるアドレス信号と
データ信号が共に１６ビットで、携帯情報端末装置１０
０側のアドレスバスおよびデータバスのバス幅が共に１
６ビットの場合には、バス幅変換回路１０８そのものが
不用となる。
【００４８】図４には、図１に示されているＣＰＵ１０
１とバス１０６を切断するバス切断回路１１０の具体例
を示す。図４のうち（Ａ）はデータ信号用の切断回路で
あり、バス制御信号ＢＣの反転信号／ＢＣにより制御さ
れる入力用バッファ６０４と出力用バッファ６０５とに
より構成されている。図４（Ｂ）はアドレス信号と読出
し書込み制御信号用の切断回路であり、バス制御信号Ｂ
Ｃの反転信号／ＢＣにより制御される出力用バッファ６
０６により構成されている。
【００４９】図４（Ａ）のデータ信号の入力用バッファ
６０４と出力用バッファ６０５およひ図４（Ｂ）のアド
レス信号の出力用バッファ６０６は、親情報処理装置２
００と携帯情報端末装置１００とが接続されてバス制御
信号／ＢＣがロウレベルにされるときは非活性状態とさ
れて、ＣＰＵ１０１をバス１０６とを切断する。また、
親情報処理装置２００と携帯情報端末装置１００とが切
断されてバス制御信号／ＢＣがハイレベルにされると、
バッファ６０４〜６０６は活性化され、ＣＰＵ１０１と
バス１０６とを接続状態にするように構成される。
【００５０】次に、上記実施例における親情報処理装置
２００から携帯情報端末装置１００へデータを転送する
際の手順を、図５のフローチャートを用いて説明する。
なお、図５は、親情報処理装置２００に携帯情報端末装
置１００が接続された時の親情報処理装置２００のＣＰ
Ｕの制御フローである。
【００５１】コネクタ１０６，２０６の結合により親情
報処理装置２００に携帯情報端末装置１００が接続され
ると、接続検出回路２１０が接続を検出してその検出信
号が割込み信号としてＣＰＵ２０１に入力されて、図５
の制御フローが開始される。
【００５２】この制御フローが開始されると、ＣＰＵ２
０１は実行中のタスクを終了（ステップＳ１）して、バ
ス制御回路２１１に対して接続許可信号を出力する（ス
テップＳ２）。すると、バス制御回路２１１から出力さ
れるバス制御信号ＢＣがハイレベルような有効レベルに
変化されて、自己のバス接続回路２０７と携帯情報端末
装置１００のバス接続回路１０７に供給され、バス１０
６と２０６が接続される。これとともに、バス制御信号
ＢＣがインバータ１１２により反転されてバス切断回路
１１０に供給され、ＣＰＵ１０１がバス１０６から切り
離される。これによって、携帯情報端末装置１００内の
揮発性メモリ１０３はバス１０６，２０６を介して親情
報処理装置２００のＣＰＵ２０１に接続され、ＣＰＵ２
０１の周辺回路として動作可能となり、ＣＰＵ２０１か
ら供給されるアドレスを受けてデータのリード・ライト
が可能な状態となる。
【００５３】次に、ＣＰＵ２０１は、切断禁止表示装置
２１２に対して切断禁止表示信号を出力する（ステップ
Ｓ３）。この禁止表示信号が出力されると切断禁止表示
装置２１２は、図示しない表示ランプを点灯させたり、
あるいは表示装置に切り離さないように注意を促す表示
を行なう。この表示により、ユーザは親情報処理装置２
００と携帯情報端末装置１００を切り離してはいけない
状態にあることを認識することができる。なお、このス
テップＳ３の切断禁止表示出力と上記ステップＳ２のバ
ス接続許可出力の順序は逆であっても良い。
【００５４】切断禁止表示がなされるとＣＰＵ２０１
は、携帯情報端末装置１００の揮発性メモリ１０３への
データ転送を行なう（ステップＳ４）。具体的には、Ｃ
ＰＵ２０１がバス２０６上へアドレス信号を出力して自
己のＲＯＭ２０３や揮発性メモリ２０３もしくは周辺装
置（ハードディスク装置）２０４から携帯情報端末装置
１００へ転送したいデータ（例えば携帯情報端末装置１
００の応用プログラム）を読み出し、バス２０６を介し
て携帯情報端末装置１００の揮発性メモリ１０３に書き
込む。大量のデータを転送する場合には、ＣＰＵ２０１
内に設けられているＤＭＡコントローラによるＤＭＡ転
送により行なうようにすることができる。この実施例で
は、親情報処理装置２００から携帯情報端末装置１００
へ転送されるデータに、携帯情報端末装置１００の起動
プログラムが含まれるようにされ、かつその起動プログ
ラムは揮発性メモリ１０３の所定の番地から格納される
ようにされている。
【００５５】データ転送が終了するとＣＰＵ２０１は、
バス制御回路２１１に対する接続許可信号の出力を停止
する（ステップＳ５）。すると、バス制御回路２１１か
ら出力されるバス制御信号ＢＣがロウベレルのような無
効レベルに変化されて、自己のバス接続回路２０７と携
帯情報端末装置１００のバス接続回路１０７が遮断状態
にされてバス１０６と２０６が切断されるとともに、バ
ス切断回路１１０が切り替えられてＣＰＵ１０１がバス
１０６に接続された状態となる。
【００５６】バスの切断が終わると、ＣＰＵ２０１は、
切断禁止表示装置２１２に対する切断禁止表示信号の出
力を停止する（ステップＳ６）。すると、切断禁止表示
装置２１２は、図示しない表示ランプを消灯させもしく
は禁止メッセージの出力を停止する。これにより、ユー
ザは親情報処理装置２００と携帯情報端末装置１００を
切断してもよい状態になったことを認識することができ
る。その後、ユーザが親情報処理装置２００と携帯情報
端末装置１００の物理的な接続を切り離すと、携帯情報
端末装置１００は自己のバッテリから電源電圧で動作す
るようになり、このときパワーオンリセット回路１１５
が電源電圧の立上がりを検出してパワーオンリセット信
号ＰＯＲを発生する。このパワーオンリセット信号ＰＯ
ＲによりＣＰＵ１０１にリセットがかかり、ＣＰＵ１０
１は例えば揮発性メモリ１０３の所定の番地へジャンプ
してそこに格納されている起動プログラムを実行して立
ち上がることとなる。
【００５７】図７は、本発明を適用した携帯情報端末装
置と親情報処理装置の第２の実施例を示す。この実施例
においては、携帯情報端末装置１００側にも親情報処理
装置２００の接続検出回路２１０と同様な接続検出回路
１１０が設けられ、該接続検出回路２１０の検出信号に
基づいて上記バス接続回路１０７およびバス切断回路１
１０の切替えを行なうようにしたものである。この実施
例によれば、親情報処理装置２００から携帯情報端末装
置１００へバス制御信号ＢＣを送信する信号線１１３，
１２３およびこれらを接続するコネクタ１１４，１２４
が不用になるという利点がある。
【００５８】また、この実施例においては、接続検出回
路２１０の検出信号に基づいてバッテリ１２０からＣＰ
Ｕ１０１や周辺装置１０４等に供給される電源電圧を遮
断するスイッチ１１６が設けられており、携帯情報端末
装置１００が親情報処理装置２００に接続されるとスイ
ッチ１１６がオフされ、ＣＰＵ１０１と周辺装置１０４
への電源電圧の供給が遮断され、バッテリ１２０の電力
の消費を抑えるように構成されている。揮発性メモリ１
０３やバス接続回路１０７等に関しても、携帯情報端末
装置１００が親情報処理装置２００に接続されるとスイ
ッチ１１６がオフされ、バッテリ１２０からの電源電圧
が遮断されて親情報処理装置２００側から供給される電
源で動作するように構成しても良い。
【００５９】また、携帯情報端末装置１００が親情報処
理装置２００から切り離されると接続検出回路２１０の
検出信号に基づいてスイッチ１１６がオンされ、ＣＰＵ
１０１と周辺装置１０４への電源電圧の供給が開始され
るとともに、パワーオンリセット回路１１５が電源電圧
の立上がりを検出してパワーオンリセット信号ＰＯＲを
発生し、このパワーオンリセット信号ＰＯＲによりＣＰ
Ｕ１０１にリセットがかかるように構成されている。
【００６０】図８は、本発明をＭＰ３プレーヤーのよう
な携帯音楽再生装置に適用した場合の実施例を示す。図
８において、４００は携帯音楽再生装置、５００はこの
携帯音楽再生装置４００へ圧縮された音楽データやそれ
をデコード（伸長）するプログラムを転送するための親
情報処理装置としてのサーバである。
【００６１】この実施例の携帯音楽再生装置４００は、
図１に示されている携帯情報端末装置１００と類似した
構成を有する。すなわち、携帯音楽再生装置４００は、
ＣＰＵ４０１と揮発性メモリとしてのＤＲＡＭ５０２と
バス接続回路４０７およびバス切断回路４１０などから
構成される。図１の携帯情報端末装置１００との差異
は、アドレス変換回路が設けられていない点と、図１に
はないＤＡ変換器４２０が設けられている点がある。Ｄ
Ａ変換器４２０はＣＰＵ４０１の伸長処理によって生成
されたＰＣＭ音源データをディジタル−アナログ変換し
てヘッドホーン４３０の駆動信号を生成して音声を再生
する。
【００６２】図８には示されていないが、図１に示され
ているＬＣＤドライバなどの周辺装置１０４やコネクタ
１０９、パワーオンリセット回路１１５なども設けられ
る。アドレス変換回路が設けられていないのは、携帯音
楽再生装置４００のＣＰＵ４０１のアドレス空間とサー
バのＣＰＵのアドレス空間とが同一の大きさであるシス
テムに適用した実施例を考えたためである。ただし、図
１の実施例と同様にアドレス変換回路を設けても良い。
また、図７の実施例における接続検出回路１１０と同様
な回路を設けるようにしても良い。
【００６３】一方、この実施例のサーバ５００は、図１
に示されている親情報処理装置２００と類似した構成を
有する。すなわち、サーバ５００は、ＣＰＵ５０１およ
びＲＯＭ５０２と、揮発性メモリとしてのＤＲＡＭ５０
３と、周辺装置としてのハードディスクコントローラ５
０４と、バス接続回路５０７と、携帯音楽再生装置４０
０が接続されたことを検出するための接続検出回路５１
０と、該接続検出回路５１０の検出信号に基づいて上記
バス接続回路５０７および４０７を制御するバス制御回
路５１１などから構成される。
【００６４】また、図１には示されていないが、この実
施例においては、ＣＲＴ表示装置や液晶パネル（ＬＣ
Ｄ）などの表示装置５２０を駆動するディスプレイドラ
イバ５１６とキーボードなどの入力操作装置５３０から
の入力信号を検知してＣＰＵ５０１に入力するインタフ
ェース回路５１７が設けられている。なお、図８には示
されていないが、バスを接続するためのコネクタやバス
を介してデータを転送している間にバスが切り離されな
いように禁止表示を行なう切断禁止表示回路も設けられ
る。さらに、音楽データなどが格納されたＣＤ（コンパ
クトディスク）を駆動するＣＤドライバなどが設けられ
ていてもよい。
【００６５】この実施例においては、サーバ５００のハ
ードディスク５４０にＭＰＥＧ１レイヤIIIなど種々の
圧縮方式に従って圧縮された音楽データ（以下、オーデ
ィオストリームと称する）が格納されているとともに、
各圧縮方式に対応した伸長プログラムも格納されてお
り、サーバ５００に携帯音楽再生装置４００が接続され
た状態でキーボード５３０などからの入力指示に従っ
て、指定されたオーディオストリームとそれを伸長する
ためのデコードプログラムが携帯音楽再生装置４００に
転送されＤＲＡＭ４０３に格納される。
【００６６】図９（Ａ）には親情報処理装置５００のハ
ードディスク５４０に格納されているデータの構造を、
また図９（Ｂ）には携帯音楽再生装置４００のＤＲＡＭ
４０３に格納されるデータの構造を示す。
【００６７】図９（Ａ）において、Ｄ１０はハードディ
スク５４０に格納されている全てのオーディオストリー
ムの識別情報すなわち転送可能な曲の曲名とその圧縮方
式、オーディオストリームが格納されている位置情報
（アドレス）等を記述した曲情報、Ｄ２０はオーディオ
ストリーム、Ｄ３０はデコード用プログラム、Ｄ４０は
携帯音楽再生装置４００のＣＰＵの起動プログラム、Ｄ
５０はサーバ５００のプログラムである。これらのう
ち、起動プログラムはサーバ５００から携帯音楽再生装
置４００のＤＲＡＭ４０３へ必ず転送されるが、デコー
ド用プログラムは転送されたオーディオストリームの伸
長処理に必要なもののみが選択されて転送される。
【００６８】携帯音楽再生装置４００のＤＲＡＭ４０３
に格納されるデータは、図９（Ｂ）に示されているよう
に、転送したデータに関する情報Ｄ６０と、オーディオ
ストリームＤ２０と、デコード用プログラムＤ３０と、
起動用プログラムＤ４０である。
【００６９】上記転送情報Ｄ２０には、起動プログラム
が転送済みか否かを示す起動プログラム情報や、転送さ
れたデコード用プログラムを示すデコードプログラム情
報、転送したオーディオストリームの一覧すなわちプレ
イリストなどが含まれる。この転送情報Ｄ２０は、携帯
音楽再生装置４００のＤＲＡＭ４０３に転送して格納す
るようにしても良いが、サーバ５００のハードディスク
５４０あるいはＤＲＡＭ７５０３に格納しておくように
しても良い。サーバ５００のプログラムＤ６０には、音
楽データを圧縮するエンコード用プログラムが含まれ、
サーバ５００は例えばＣＤドライバによりＣＤから読み
取られた音楽データをエンコード用プログラムによって
符号化、圧縮してハードディスクに蓄積する機能を有す
るように構成される。
【００７０】次に、サーバ５００から携帯音楽再生装置
４００のＤＲＡＭ４０３へデータを転送する具体的な手
順を、図１０のフローチャートを用いて説明する。
【００７１】サーバ５００の接続検出回路５１０がサー
バ５００に携帯音楽再生装置４００が接続されたことを
検出すると、その検出信号によりＣＰＵ５０１に割込み
が入って、図１０のフローチャートに従った制御が開始
され、ＣＰＵ５０１は先ずバス制御回路５１１に対して
自己のバス５０６と携帯音楽再生装置４００のバス４０
６とを接続させる信号を出力するように指令する（ステ
ップＳ１１）。
【００７２】次に、ＣＰＵ５０１は、ハードディスクか
ら転送可能な曲名を読み出して表示装置５２０の画面上
に曲のリストを表示させる（ステップＳ１２）。このと
き、例えばジャンル別やアーティスト別などのように曲
のリストを階層的に表示させる。ユーザは、この曲のリ
ストを見て転送したい曲を選択し、キーボード５３０な
どの入力操作装置を使用して入力する。すると、ＣＰＵ
５０１は、入力された選択情報を読み込んで、プレイリ
スト（転送する曲の一覧表）を作成し、表示装置５２０
の画面上に表示させる（ステップＳ１３，Ｓ１４）。
【００７３】続いて、ユーザがプレイリストを見て了解
の入力を行なうと、ＣＰＵ５０１は、転送すべきオーデ
ィオストリームとそれを伸長するのに必要なデコードプ
ログラムおよび起動プログラムをハードディスクから読
み出す（ステップＳ１５）。このとき、ＣＰＵ５０１
は、曲情報欄Ｄ１０を参照して必要なデコードプログラ
ムを検出することができる。また、曲情報欄に圧縮方式
の情報がない場合であっても、例えばオーディオストリ
ームのファイル名に付記されている拡張子を参照した
り、あるいはオーディオストリーム特徴を抽出すること
で、そのオーディオストリームを伸長するのに必要なデ
コードプログラムを検出することができる。
【００７４】次に、図９（Ｂ）に示されているようなデ
ータ構造を有する転送データをＤＲＡＭ５０３上に構成
する（ステップＳ１６）。しかる後、携帯音楽再生装置
４００のＤＲＡＭ４０３の転送情報を読み出して、上記
ＤＲＡＭ５０３上の転送データと比較して既に転送済み
のデータがあるか判定する（ステップＳ１７）。そし
て、転送済みのデータがあればそれを除いたデータをＤ
ＲＡＭ５０３から読み出して、携帯音楽再生装置４００
のＤＲＡＭ４０３へ転送し、記憶させる（ステップＳ１
８，Ｓ１９）。その後、ＣＰＵ５０１は、携帯音楽再生
装置４００のＤＲＡＭ４０３からデータを読み出して正
常にデータを転送できたか否か判定し、正常であれば処
理を終了し、正常でなければステップＳ１７へ戻って再
転送を行なう（ステップＳ２０）。
【００７５】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば前記
実施例においては、親情報処理装置から携帯情報端末装
置へ起動プログラムも転送するとしたが、携帯情報端末
装置側のＣＰＵとしてシングルチップマイクロコンピュ
ータを使用してその内蔵ＲＯＭ内に起動プログラムを格
納しておいて、親情報処理装置から携帯情報端末装置へ
はデータのみあるいは前述のデコードプログラムなど応
用プログラムとそのデータを転送するようにしてもよ
い。
【００７６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である携帯情
報端末装置と携帯音楽再生装置に適用した場合について
説明したが、本発明それに限定されず、例えば家庭用の
ゲーム装置から携帯用ゲーム機器にいわゆるゲームソフ
トを転送して、外出先でゲームを行なうような用途、そ
の他マイクロコンピュータを内蔵した携帯用電子機器一
般に利用することができる。
【００７７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【００７８】すなわち、本発明に従うと、低コストで、
小型軽量化が可能な携帯情報端末装置を実現することが
できるとともに、製造、組立てラインにおける所要時間
を短縮可能な携帯情報端末装置を実現することができ
る。
【図面の簡単な説明】
【図１】本発明を適用した携帯情報端末装置と親情報処
理装置の第１の実施例を示すブロック図である。
【図２】実施例におけるバス接続回路の構成例を示す回
路構成図である。
【図３】実施例におけるバス幅変換回路の構成例を示す
回路構成図である。
【図４】実施例におけるバス切断回路の構成例を示す回
路構成図である。
【図５】親情報処理装置から携帯情報端末装置へデータ
を転送する際の手順を示すフローチャートである。
【図６】親情報処理装置側のＣＰＵのアドレス空間の構
成例を示す説明図である。
【図７】本発明を適用した携帯情報端末装置と親情報処
理装置の第２の実施例を示すブロック図である。
【図８】携帯音楽再生装置と親情報処理装置としてのサ
ーバに本発明を適用した場合の実施例を示すブロック図
である。
【図９】（Ａ）は親情報処理装置のハードディスクに格
納されているデータの構造、また（Ｂ）は携帯音楽再生
装置のＤＲＡＭに格納されるデータの構造を示すデータ
構成図である。
【図１０】サーバから携帯音楽再生装置のＤＲＡＭへデ
ータを転送する具体的な手順を示すフローチャートであ
る。
【図１１】従来の携帯情報端末装置と親情報処理装置の
構成例を示すブロック図である。
【符号の説明】
１００ 携帯情報端末装置 ２００ 親情報処理装置 １０１，２０１ ＣＰＵ（マイクロコンピューもしくは
マイクロプセッサ） １０２，２０２ 不揮発性メモリ １０３，２０３ 揮発性メモリ １０４，２０４ 周辺装置 １０６，２０６ 内部バス １０７，２０７ バス接続回路 １０８，２０８ バス幅変換回路 １０９，２０９ コネクタ １１０ バス切断回路 ２１０ 接続検出回路 ２１１ バス制御回路 ２１２ 切断禁止表示回路
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 13/16 ５１０ Ｇ０６Ｆ 9/06 ６４０Ａ (72)発明者 中本 貴士 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 5B014 EB03 FA14 FB03 GD05 GD26 GE05 HC13 5B054 AA13 BB01 CC01 DD01 EE01 5B060 MB01 MM02 5B065 BA04 CA12 CA14 CC08 ZA11 5B076 BB06 EB03

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 マイクロコンピュータと、揮発性メモリ
    と、上記マイクロコンピュータと揮発性メモリとを接続
    するバスと、該バスを外部の装置のバスと接続するため
    のバス接続手段とを備えた携帯用電子機器と、 マイクロコンピュータと、揮発性メモリと、不揮発性メ
    モリと、上記マイクロコンピュータと揮発性メモリおよ
    び不揮発性メモリとを接続するバスと、該バスを外部の
    装置のバスと接続するためのバス接続手段とを備えた情
    報処理装置とを含む情報処理システムであって、 上記携帯用電子機器には、上記マイクロコンピュータと
    上記バスとの接続を遮断可能なバス切断手段が設けら
    れ、上記バス接続手段により上記情報処理装置のバスと
    上記携帯用電子機器のバスとが接続されているときは、
    上記バス切断手段により上記マイクロコンピュータと上
    記バスとの接続が遮断されるように構成されてなること
    を特徴とする情報処理システム。
  2. 【請求項２】 上記情報処理装置には、該情報処理装置
    と上記携帯用電子機器とが結合されたことを検出する結
    合検出手段が設けられ、該結合検出手段から出力される
    検出信号に基づいて上記情報処理装置のバス接続手段と
    上記携帯用電子機器のバス接続手段が活性化されて互い
    のバスを接続するように構成されてなることを特徴とす
    る請求項１に記載の情報処理システム。
  3. 【請求項３】 上記結合検出手段から出力される検出信
    号に基づいて上記バス切断手段が上記携帯用電子機器の
    マイクロコンピュータとバスとの接続を切断するように
    構成されてなることを特徴とする請求項２に記載の情報
    処理システム。
  4. 【請求項４】 上記情報処理装置と上記携帯用電子機器
    には、情報処理装置と携帯用電子機器とが結合されたこ
    とを検出する結合検出手段がそれぞれ設けられ、これら
    の結合検出手段から出力される検出信号に基づいて上記
    情報処理装置のバス接続手段と上記携帯用電子機器のバ
    ス接続手段がそれぞれ活性化されて互いのバスを接続す
    るように構成されてなることを特徴とする請求項１に記
    載の情報処理システム。
  5. 【請求項５】 上記携帯用電子機器には、電源電圧の立
    上がりを検出してリセット信号を生成するパワーオンリ
    セット回路が設けられ、上記情報処理装置と上記携帯用
    電子機器との結合が切り離されると上記パワーオンリセ
    ット回路によりリセット信号が生成され、該リセット信
    号により上記携帯用電子機器のマイクロコンピュータが
    リセットされるように構成されていることを特徴とする
    請求項１〜４のいずれかに記載の情報処理システム。
  6. 【請求項６】 上記情報処理装置と上記携帯用電子機器
    とが結合されると、少なくとも上記バスを介して上記情
    報処理装置から上記携帯用電子機器の揮発性メモリに当
    該携帯用電子機器の起動プログラムが転送されて記憶さ
    れ、上記情報処理装置と上記携帯用電子機器との結合が
    切り離されて上記パワーオンリセット回路により生成さ
    れたリセット信号により上記携帯用電子機器のマイクロ
    コンピュータがリセットされると該マイクロコンピュー
    タは上記揮発性メモリに記憶されている上記起動プログ
    ラムを実行するように構成されていることを特徴とする
    請求項１または２に記載の情報処理システム。
  7. 【請求項７】 上記情報処理装置には、該情報処理装置
    のバス上の信号をそのビット数よりもビット数の少ない
    信号に変換する信号変換回路が設けられていることを特
    徴とする請求項１〜６に記載の情報処理システム。
  8. 【請求項８】 上記携帯用電子機器には、該携帯用電子
    機器に入力された信号をそのビット数よりもビット数の
    多い信号に変換しバス上に出力する信号変換回路が設け
    られていることを特徴とする請求項７に記載の情報処理
    システム。
  9. 【請求項９】 マイクロコンピュータと、揮発性メモリ
    と、上記マイクロコンピュータと揮発性メモリとを接続
    するバスと、該バスを外部の装置のバスと接続するため
    のバス接続手段とを備えた携帯用電子機器であって、 上記マイクロコンピュータとバスとの接続を遮断可能な
    バス切断手段が設けられ、上記バス接続手段により上記
    外部の装置のバスと上記バスとが接続されているとき
    は、上記バス切断手段により上記マイクロコンピュータ
    と上記バスとの接続が遮断されるように構成されてなる
    ことを特徴とする携帯用電子機器。
  10. 【請求項１０】 外部の装置と結合されたことを検出す
    る結合検出手段を備え、該結合検出手段から出力される
    検出信号に基づいて上記バス接続手段が活性化されて上
    記バスと外部の装置のバスとを接続するように構成され
    てなることを特徴とする請求項９に記載の携帯用電子機
    器。
  11. 【請求項１１】 上記バス接続手段を制御する信号が入
    力される外部端子を備え、該外部端子から入力される制
    御信号に基づいて上記バス接続手段が活性化されて上記
    バスと外部の装置のバスとを接続するように構成されて
    なることを特徴とする請求項９に記載の携帯用電子機
    器。
  12. 【請求項１２】 上記結合検出手段から出力される検出
    信号または上記外部端子から入力される制御信号に基づ
    いて上記バス切断手段が上記マイクロコンピュータとバ
    スとの接続を切断するように構成されてなることを特徴
    とする請求項１０または１１に記載の携帯用電子機器。
  13. 【請求項１３】 電源電圧の立上がりを検出してリセッ
    ト信号を生成するパワーオンリセット回路を備え、外部
    の装置と当該携帯用電子機器との結合が切り離されると
    上記パワーオンリセット回路により生成されたリセット
    信号により上記マイクロコンピュータがリセットされる
    ように構成されていることを特徴とする請求項９〜１２
    のいずれかに記載の携帯用電子機器。
  14. 【請求項１４】 上記パワーオンリセット回路により生
    成されたリセット信号により上記マイクロコンピュータ
    がリセットされると該マイクロコンピュータは上記揮発
    性メモリに記憶されている所定のプログラムを実行する
    ように構成されていることを特徴とする請求項１３に記
    載の携帯用電子機器。
  15. 【請求項１５】 外部の装置より上記バス接続手段に入
    力された信号をそのビット数よりもビット数の多い信号
    に変換し上記バス上に出力する信号変換回路が設けられ
    ていることを特徴とする請求項９〜１４に記載の携帯用
    電子機器。
  16. 【請求項１６】 マイクロコンピュータと、揮発性メモ
    リと、不揮発性メモリと、上記マイクロコンピュータと
    揮発性メモリおよび不揮発性メモリとを接続するバス
    と、該バスを外部の装置のバスと接続するためのバス接
    続手段と、外部の装置が結合されたことを検出する結合
    検出手段とを備え、該結合検出手段から出力される検出
    信号に基づいて上記バス接続手段が活性化されて上記バ
    スと外部の装置のバスとを接続するように構成されてな
    ることを特徴とする情報処理装置。
  17. 【請求項１７】 上記結合検出手段から出力される検出
    信号に基づいて上記バス接続手段に対して接続を指示す
    る制御信号を生成するバス制御回路が設けられているこ
    とを特徴とする請求項１６に記載の情報処理装置。
  18. 【請求項１８】 上記バス制御回路により生成された制
    御信号を装置の外部へ出力する外部端子を備えてなるこ
    とを特徴とする請求項１７に記載の情報処理装置。
  19. 【請求項１９】 上記バス上の信号をそのビット数より
    もビット数の少ない信号に変換する信号変換回路が設け
    られていることを特徴とする請求項１６〜１８に記載の
    情報処理装置。
  20. 【請求項２０】 上記結合検出手段から出力される検出
    信号に基づいて表示を行なう表示手段が設けられている
    ことを特徴とする請求項１６〜１９のいずれかに記載の
    情報処理装置。
JP2000351629A 2000-11-17 2000-11-17 情報処理システム並びに携帯用電子機器および情報処理装置 Withdrawn JP2002157212A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000351629A JP2002157212A (ja) 2000-11-17 2000-11-17 情報処理システム並びに携帯用電子機器および情報処理装置
US09/987,533 US6587901B2 (en) 2000-11-17 2001-11-15 Information processing system, portable electronic equipment and information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000351629A JP2002157212A (ja) 2000-11-17 2000-11-17 情報処理システム並びに携帯用電子機器および情報処理装置

Publications (1)

Publication Number Publication Date
JP2002157212A true JP2002157212A (ja) 2002-05-31

Family

ID=18824652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000351629A Withdrawn JP2002157212A (ja) 2000-11-17 2000-11-17 情報処理システム並びに携帯用電子機器および情報処理装置

Country Status (2)

Country Link
US (1) US6587901B2 (ja)
JP (1) JP2002157212A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016103067A (ja) * 2014-11-27 2016-06-02 レシップホールディングス株式会社 回路ユニット
JP2016529636A (ja) * 2013-09-27 2016-09-23 インテル・コーポレーション 複数のデバイスにわたる複数のメモリリソースを構成するための技術

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003099207A (ja) * 2001-09-26 2003-04-04 Fuji Photo Film Co Ltd マスストレージ機器及びマスストレージ機器付属出力装置のデータ出力方法
US6985979B2 (en) * 2001-12-17 2006-01-10 Matsushita Electric Industrial Co., Ltd. Digital data processing device, bus controlling method, bus controlling program and recording medium
JP2003208399A (ja) * 2002-01-15 2003-07-25 Hitachi Ltd データ処理装置
DE20205701U1 (de) * 2002-04-12 2003-05-28 Siemens Ag Variable Feldbusankopplung mit großer Kopplungslänge, insbesondere für mobile Bedien- und Beobachtungsgeräte
JP4489454B2 (ja) * 2004-02-16 2010-06-23 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US7844767B2 (en) * 2004-05-21 2010-11-30 Intel Corporation Method for identifying bad lanes and exchanging width capabilities of two CSI agents connected across a link
JP2009199344A (ja) * 2008-02-21 2009-09-03 Toshiba Corp データ処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265238A (en) * 1991-01-25 1993-11-23 International Business Machines Corporation Automatic device configuration for dockable portable computers
JPH06236447A (ja) * 1993-02-09 1994-08-23 Mitsubishi Electric Corp Ｉｃカード用マイクロコンピュータ
JPH07219885A (ja) * 1994-02-04 1995-08-18 Canon Inc 情報処理システム及び電子機器及び制御方法
DE69515136T2 (de) * 1994-03-25 2000-09-28 Advanced Micro Devices Inc Koppelbare Rechnersysteme

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016529636A (ja) * 2013-09-27 2016-09-23 インテル・コーポレーション 複数のデバイスにわたる複数のメモリリソースを構成するための技術
JP2016103067A (ja) * 2014-11-27 2016-06-02 レシップホールディングス株式会社 回路ユニット

Also Published As

Publication number Publication date
US6587901B2 (en) 2003-07-01
US20020062413A1 (en) 2002-05-23

Similar Documents

Publication Publication Date Title
US7818443B2 (en) Low power digital audio decoding/playing system for computing devices
US7228408B2 (en) Computer system capable of operating in multiple operation modes and the operating method thereof
JP2008004257A (ja) オーディオファイルの再生に適応したコンピュータシステム
KR20060040615A (ko) 오디오 파일을 플레이하기 위한 개인용 컴퓨터 및 컴퓨터시스템용 기계 판독형 매체
KR20040015669A (ko) 컴퓨터 장치용 저전력 디지털 오디오 복호화/플레이시스템
JP2001242965A (ja) コンピュータシステム、情報処理装置、及び電源供給システム
JP5191562B1 (ja) 電子機器システム
JP2002157212A (ja) 情報処理システム並びに携帯用電子機器および情報処理装置
US8650425B2 (en) Computer system for processing data in non-operational state and processing method thereof
KR100216870B1 (ko) 컴퓨터의 바이오스 공용 장치 및 공용 방법
US7209982B2 (en) Electronic apparatus including plural processors
JP2007052764A (ja) デュアルプロセッサを具えたマルチメディアコンピュータシステムとそのマルチメディアインスタントプレイ方法
US7315905B2 (en) Software controlled hard reset of mastering IPS
TWI233828B (en) Electronic equipment communication system, external device for the communication system, electronic equipment and electronic equipment communication method
US7424580B2 (en) Data transfer control device, electronic instrument, program and method of fabricating electronic instrument
JP3514651B2 (ja) リブート制御装置
US6691199B1 (en) Remote-control connection control device controlled by stored digital signals
JP4835977B2 (ja) 情報処理装置
JP3528279B2 (ja) 音源装置
JP2004029963A (ja) デバイス接続用インタフェース装置
JP2003091502A (ja) データ通信装置
JPH11134283A (ja) 情報処理装置
JP2004118437A (ja) 再生装置及び再生方法
KR100982258B1 (ko) 노트북컴퓨터
JP2766399B2 (ja) 小形電子計算機およびその内蔵ディスクのアクセス方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070427

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205