JP6409399B2 - 電子機器、通信制御回路および通信制御方法 - Google Patents
電子機器、通信制御回路および通信制御方法 Download PDFInfo
- Publication number
- JP6409399B2 JP6409399B2 JP2014163606A JP2014163606A JP6409399B2 JP 6409399 B2 JP6409399 B2 JP 6409399B2 JP 2014163606 A JP2014163606 A JP 2014163606A JP 2014163606 A JP2014163606 A JP 2014163606A JP 6409399 B2 JP6409399 B2 JP 6409399B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- transmission
- transmission paths
- unit
- communication unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0091—Signaling for the administration of the divided path
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/069—Management of faults, events, alarms or notifications using logs of notifications; Post-processing of notifications
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
〔第1の実施の形態〕
図1は、第1の実施の形態に係る電子機器の構成例および処理例を示す図である。図1に示す電子機器1は、通信部2と制御部3とを有する。通信部2は、通信相手である他の通信部4と、m本の伝送路によって物理的に接続されている。図1では例としてm=6となっており、通信部2と通信部4との間は6本の伝送路L1〜L6によって接続されている。なお、通信部4は、図1の例のように電子機器1の内部に設けられていてもよいし、電子機器1の外部に設けられていてもよい。
第2の実施の形態では、第1の実施の形態の電子機器1を備えるシステムとして、ストレージシステムを例示する。
ここで、SASの接続形態としては、ナローポートとワイドポートとがある。ナローポートは、1つのポートに1つの物理リンクを使用して通信する形態である。ワイドポートは、1つのポートに複数の物理リンクを使用して通信する形態である。ワイドポートでは、最大で8つの物理リンクをまとめて1つの論理的な通信ポートとして使用することができる。例えば、SAS2.0規格の場合、1つの物理リンクでの最大伝送速度は6Gbps(Gigabit Per Second)であるので、ワイドポートを適用することで最大48Gbpsでの通信が可能となる。
図8は、第2の実施の形態でのエクスパンダチップ間のワイドポートを用いた接続形態の例を示す図である。図8では例として、IOモジュール201のエクスパンダチップ201aとIO拡張モジュール202のエクスパンダチップ202aとの間の接続形態を示す。
YP=α・C1P+β・C3P(ただし、α<β) ・・・(1)
式(1)において、YPは、P番目の伝送路における通信品質の評価値を示し、C1P,C3Pは、それぞれP番目の伝送路に対応する送受信回路210におけるパラメータC1,C3の設定値を示す。また、α,βは、それぞれパラメータC1,C3に対する重み付け係数である。α<βとする理由は、一般的にプリシュートの調整量よりプリエンファシスの調整量の方が通信品質との相関が強いためである。式(1)によれば、算出された評価値が小さいほど通信品質が高いと判定される。
図12は、リンクアップ時の処理手順の例を示すフローチャートである。
[ステップS11]接続設定部252は、IO拡張モジュール202と接続されているすべての伝送路に対応する送受信回路210をリセットすることで、これらの伝送路をリンクアップさせる。リセットのタイミングとしては、例えば、DE200の電源が投入された場合や、DE200がリセットされた場合等がある。
[ステップS15]通信品質判定部251は、無効化されなかった伝送路のそれぞれについて、ステップS12で取得したパラメータC1,C3に基づいて、通信品質の評価値を計算する。
制御回路221は、ステップS37のトレーニング開始から所定時間以内に、相手側の送受信回路から終了メッセージを受信し、かつ、送受信回路210のRxイコライザ215に設定するパラメータの調整が終了した場合に、12Gbpsでリンクアップできたと判定する。一方、12Gbpsでリンクアップできなかったと判定された場合、ステップS35に遷移し、6GbpsでのRxイコライザのパラメータ設定トレーニングが行われて、6Gbpsでリンクアップ可能かが判定される。
[ステップS41]制御回路221は、Txイコライザ214に対して、パラメータC1〜C3についての所定の初期値を設定する。
[ステップS43]相手側の送受信回路においては、受信したテスト信号の波形が評価され、その評価結果に基づいてメッセージが返信される。メッセージとしては、パラメータC1〜C3のそれぞれについて、インクリメントするかデクリメントするかを示す調整要求メッセージと、トレーニングを終了するための終了要求メッセージとがある。
[ステップS44]制御回路221は、ステップS43で受信したメッセージの種類を判定する。受信したメッセージが調整要求メッセージの場合、ステップS45の処理が実行される。受信したメッセージが終了要求メッセージの場合、図14の処理は終了する。
[ステップS12a]IOモジュール201の各送受信回路210における制御回路221は、リンクアップシーケンスの実行により12Gbpsでのリンクアップに成功した場合、相手側の送受信回路のRxイコライザに設定されたパラメータCrを、相手側の送受信回路から取得する。
YP=α・C1P+β・C3P+γ・CrP(ただし、α<β,γ<β) ・・・(2)
式(2)において、CrPは、P番目の伝送路に対応する送受信回路210に接続された相手側の送受信回路におけるパラメータCrの設定値を示す。また、γは、パラメータCrに対する重み付け係数である。γ<βとする理由は、一般的にRxイコライザでの波形形状の調整量より送信側でのプリエンファシスの調整量の方が通信品質との相関が強いためである。式(2)によれば、式(1)と同様、算出された評価値が小さいほど通信品質が高いと判定される。
[ステップS63]接続設定部252は、判定テーブル261を参照し、ステップS62で無効化した伝送路以外の、ENフラグが“0”の伝送路の中から、PHY番号が最大の伝送路を選択する。接続設定部252は、選択した伝送路に対応するENフラグを“1”に更新して有効化し、この伝送路と、すでに有効化されていた他の(N−1)本の伝送路とによってワイドポートを構成し、通信を継続させる。
(付記1) 2以上の第1の数の伝送路を介して他の通信部と接続する通信部と、
前記他の通信部との通信開始時に、前記第1の数の伝送路のそれぞれにおける通信品質を判定し、前記第1の数の伝送路の中から、前記通信品質が高い順に前記第1の数より少ない第2の数の伝送路を選択し、前記第2の数の伝送路を用いて前記通信部に通信させる制御部と、
を有することを特徴とする電子機器。
前記通信部は、前記第1の数の伝送路のそれぞれにおける信号送信特性の設定パラメータを、前記他の通信部とのネゴシエーションにより決定し、
前記制御部は、前記ネゴシエーションにより決定された前記第1の数の伝送路のそれぞれに対応する前記設定パラメータに基づいて、前記第1の数の伝送路のそれぞれにおける前記通信品質を判定する、
ことを特徴とする付記1記載の電子機器。
前記制御部は、前記設定パラメータが示す前記補正量が小さいほど、対応する伝送路における前記通信品質が高いと判定する、
ことを特徴とする付記2記載の電子機器。
前記他の通信制御回路との通信開始時に、前記第1の数の伝送路のそれぞれにおける通信品質を判定し、前記第1の数の伝送路の中から、前記通信品質が高い順に前記第1の数より少ない第2の数の伝送路を選択し、前記第2の数の伝送路を用いて前記通信部に通信させる制御部と、
を有することを特徴とする通信制御回路。
2以上の第1の数の伝送路を介して他の通信回路と接続する、前記電子機器が備える通信回路に、他の通信部との通信を開始させる際、前記第1の数の伝送路のそれぞれにおける通信品質を判定し、
前記第1の数の伝送路の中から、前記通信品質が高い順に前記第1の数より少ない第2の数の伝送路を選択し、前記第2の数の伝送路を用いて前記通信回路に通信させる、
ことを特徴とする通信制御方法。
前記判定では、前記設定パラメータが示す前記補正量が小さいほど、対応する伝送路における通信品質が高いと判定する、
ことを特徴とする付記9記載の通信制御方法。
前記第1の数の伝送路のそれぞれについての前記通信品質の順位を示す順位情報を記憶部に記録し、
選択した前記第2の数の伝送路を用いて前記通信回路に通信を開始させた後、前記第2の数の伝送路のうちの第1の伝送路において通信の不調を検知した場合、前記第1の数の伝送路のうち前記第2の数の伝送路を除いた残りの伝送路の中から、前記順位情報に基づいて前記通信品質が最も高い第2の伝送路を選択し、前記第1の伝送路の代わりに前記第2の伝送路を用いて前記通信回路に通信させる、
処理をさらに含むことを特徴とする付記8〜12のいずれか1つに記載の通信制御方法。
2,4 通信部
3 制御部
5 判定テーブル
L1〜L6 伝送路
Claims (7)
- 2以上の第1の数の伝送路を介して他の通信部と接続する通信部と、
前記他の通信部との通信開始時に、前記第1の数の伝送路のそれぞれにおける通信品質を判定し、前記第1の数の伝送路の中から、前記通信品質が高い順に前記第1の数より少ない第2の数の伝送路を選択し、前記第2の数の伝送路を用いて前記通信部に通信させる制御部と、
を有し、
前記他の通信部との通信開始時において、
前記通信部は、前記第1の数の伝送路のそれぞれにおける信号送信特性の設定パラメータを、前記他の通信部とのネゴシエーションにより取得した、前記第1の数の伝送路のそれぞれを介して送信した信号についての前記他の通信部における受信時の評価結果に基づいて決定し、
前記制御部は、前記ネゴシエーションにより決定された前記第1の数の伝送路のそれぞれに対応する前記設定パラメータに基づいて、前記第1の数の伝送路のそれぞれにおける前記通信品質を判定する、
ことを特徴とする電子機器。 - 前記設定パラメータは、対応する伝送路を介して送信する信号の波形を補正するための補正量を示し、
前記制御部は、前記設定パラメータが示す前記補正量が小さいほど、対応する伝送路における前記通信品質が高いと判定する、
ことを特徴とする請求項1記載の電子機器。 - 前記制御部は、前記ネゴシエーションにより決定された前記第1の数の伝送路のそれぞれに対応する前記設定パラメータと、前記第1の数の伝送路のそれぞれにおける、前記他の通信部における信号受信特性についての受信設定パラメータとに基づいて、前記第1の数の伝送路のそれぞれにおける前記通信品質を判定することを特徴とする請求項1または2記載の電子機器。
- 前記制御部は、前記他の通信部との通信開始時において、前記第1の数の伝送路の中から、所定の速度以上で前記他の通信部と通信できなかった伝送路を除外し、残りの伝送路の中から、前記通信品質が高い順に前記第2の数の伝送路を選択することを特徴とする請求項1〜3のいずれか1項に記載の電子機器。
- 前記制御部は、前記第1の数の伝送路のそれぞれについての前記通信品質の順位を示す順位情報を記憶部に記録し、選択した前記第2の数の伝送路を用いて前記通信部に通信を開始させた後、前記第2の数の伝送路のうちの第1の伝送路において通信の不調を検知した場合、前記第1の数の伝送路のうち前記第2の数の伝送路を除いた残りの伝送路の中から、前記順位情報に基づいて前記通信品質が最も高い第2の伝送路を選択し、前記第1の伝送路の代わりに前記第2の伝送路を用いて前記通信部に通信させることを特徴とする請求項1〜4のいずれか1項に記載の電子機器。
- 2以上の第1の数の伝送路を介して他の通信制御回路と接続する通信部と、
前記他の通信制御回路との通信開始時に、前記第1の数の伝送路のそれぞれにおける通信品質を判定し、前記第1の数の伝送路の中から、前記通信品質が高い順に前記第1の数より少ない第2の数の伝送路を選択し、前記第2の数の伝送路を用いて前記通信部に通信させる制御部と、
を有し、
前記他の通信制御回路との通信開始時において、
前記通信部は、前記第1の数の伝送路のそれぞれにおける信号送信特性の設定パラメータを、前記他の通信制御回路とのネゴシエーションにより取得した、前記第1の数の伝送路のそれぞれを介して送信した信号についての前記他の通信制御回路における受信時の評価結果に基づいて決定し、
前記制御部は、前記ネゴシエーションにより決定された前記第1の数の伝送路のそれぞれに対応する前記設定パラメータに基づいて、前記第1の数の伝送路のそれぞれにおける前記通信品質を判定する、
ことを特徴とする通信制御回路。 - 2以上の第1の数の伝送路を介して他の通信部と接続する、電子機器が備える通信部が、前記他の通信部との通信開始時に、前記第1の数の伝送路のそれぞれにおける信号送信特性の設定パラメータを、前記他の通信部とのネゴシエーションにより取得した、前記第1の数の伝送路のそれぞれを介して送信した信号についての前記他の通信部における受信時の評価結果に基づいて決定し、
前記電子機器が備える制御部が、前記ネゴシエーションにより決定された前記第1の数の伝送路のそれぞれに対応する前記設定パラメータに基づいて、前記第1の数の伝送路のそれぞれにおける通信品質を判定し、
前記制御部が、前記第1の数の伝送路の中から、前記通信品質が高い順に前記第1の数より少ない第2の数の伝送路を選択し、前記第2の数の伝送路を用いて前記通信部に通信させる、
ことを特徴とする通信制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014163606A JP6409399B2 (ja) | 2014-08-11 | 2014-08-11 | 電子機器、通信制御回路および通信制御方法 |
US14/804,584 US10108574B2 (en) | 2014-08-11 | 2015-07-21 | Electronic device, communication control circuit, and communication control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014163606A JP6409399B2 (ja) | 2014-08-11 | 2014-08-11 | 電子機器、通信制御回路および通信制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016038850A JP2016038850A (ja) | 2016-03-22 |
JP6409399B2 true JP6409399B2 (ja) | 2018-10-24 |
Family
ID=55267513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014163606A Active JP6409399B2 (ja) | 2014-08-11 | 2014-08-11 | 電子機器、通信制御回路および通信制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10108574B2 (ja) |
JP (1) | JP6409399B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017163529A1 (ja) * | 2016-03-25 | 2017-09-28 | ソニー株式会社 | 送信制御装置、受信制御装置および送受信制御システム |
JP2018048947A (ja) * | 2016-09-23 | 2018-03-29 | 株式会社Jvcケンウッド | ケーブル評価装置およびケーブル評価用プログラム |
US9973833B2 (en) * | 2016-09-27 | 2018-05-15 | Analog Devices, Inc. | Parameter correction for cascaded signal components |
JP6394727B1 (ja) * | 2017-03-22 | 2018-09-26 | 日本電気株式会社 | 制御装置、制御方法、及び、フォールトトレラント装置 |
JP7125596B2 (ja) * | 2018-06-05 | 2022-08-25 | 富士通株式会社 | 情報処理装置および通信制御プログラム |
US11176007B2 (en) * | 2019-04-12 | 2021-11-16 | Ghost Locomotion Inc. | Redundant processing fabric for autonomous vehicles |
US10936530B2 (en) * | 2019-07-24 | 2021-03-02 | Ati Technologies Ulc | Method and apparatus for determining link bifurcation availability |
US20230108791A1 (en) * | 2020-02-21 | 2023-04-06 | Nippon Telegraph And Telephone Corporation | Delay measurement device, delay measurement method, and program |
JP7424194B2 (ja) * | 2020-04-28 | 2024-01-30 | 富士通株式会社 | 障害予測装置および障害予測プログラム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007747A (ja) * | 1999-06-24 | 2001-01-12 | Kdd Corp | 伝送路選択方法および装置 |
JP4155105B2 (ja) * | 2003-05-20 | 2008-09-24 | 日本電気株式会社 | リンクアグリゲーション冗長化方法、システム、プログラム、及びネットワーク中継装置 |
US7844767B2 (en) * | 2004-05-21 | 2010-11-30 | Intel Corporation | Method for identifying bad lanes and exchanging width capabilities of two CSI agents connected across a link |
US7738366B2 (en) * | 2005-09-13 | 2010-06-15 | Lsi Corporation | Methods and structure for detecting SAS link errors with minimal impact on SAS initiator and link bandwidth |
JP4877482B2 (ja) | 2006-04-11 | 2012-02-15 | 日本電気株式会社 | PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法 |
US8271604B2 (en) | 2006-12-19 | 2012-09-18 | International Business Machines Corporation | Initializing shared memories for sharing endpoints across a plurality of root complexes |
JP4835422B2 (ja) * | 2006-12-21 | 2011-12-14 | 株式会社日立製作所 | ネットワーク装置及び通信システム |
US20080168161A1 (en) * | 2007-01-10 | 2008-07-10 | International Business Machines Corporation | Systems and methods for managing faults within a high speed network employing wide ports |
JP5233295B2 (ja) * | 2008-01-28 | 2013-07-10 | 富士通株式会社 | 通信装置、通信システム及び通信方法 |
US9336171B2 (en) * | 2012-11-06 | 2016-05-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Connection rate management in wide ports |
-
2014
- 2014-08-11 JP JP2014163606A patent/JP6409399B2/ja active Active
-
2015
- 2015-07-21 US US14/804,584 patent/US10108574B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016038850A (ja) | 2016-03-22 |
US20160041935A1 (en) | 2016-02-11 |
US10108574B2 (en) | 2018-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6409399B2 (ja) | 電子機器、通信制御回路および通信制御方法 | |
US8458527B2 (en) | Method and apparatus for SAS speed adjustment | |
US10229081B2 (en) | System level crosstalk mitigation | |
CN104583988A (zh) | 对在高速串行互连中的发送有限冲激响应和接收线性均衡器或接收判决反馈均衡器结构的均衡尝试的平衡 | |
CN101201807A (zh) | 串行传输系统及其自动校正信号质量的方法、以及端口 | |
KR102230236B1 (ko) | SerDes 링크 파라미터 디버깅 방법, 장치 및 컴퓨터 기억매체 | |
JP6691284B2 (ja) | 情報処理装置、ストレージシステムおよび通信制御プログラム | |
US9692620B2 (en) | System aware transmitter adaptation for high speed serial interfaces | |
US20150317092A1 (en) | Disk array system and cable information setting method | |
KR101696136B1 (ko) | 통신 시스템에서 송신기 등화를 구성하기 위한 기술 | |
JP2021197583A (ja) | 電子機器および方法 | |
US11671287B2 (en) | Interconnect module, UFS system including the same, and method of operating the UFS system | |
US11922171B2 (en) | Temperature based decision feedback equalization retraining | |
US10660197B2 (en) | Differential pair group equalization system | |
JP2019046389A (ja) | ストレージデバイス、ホストシステム、および情報処理システム | |
US11411782B1 (en) | Enhanced decision feedback equalization for memory interfaces | |
CN118550479B (zh) | 一种硬盘速率优化方法、服务器、电子设备及存储介质 | |
US10698855B1 (en) | Differential pair contact resistance asymmetry compensation system | |
US10735227B1 (en) | System and method to monitor component wear on high speed serial interfaces | |
US10581652B1 (en) | System and method for PAM-4 transmitter bit equalization for improved channel performance beyond 32 Gbps | |
US11831477B2 (en) | Link training scheme for high-speed serializer/deserializer | |
US20230342321A1 (en) | Enhanced eye-width margin using duty cycle adjust | |
US10396760B1 (en) | Differential pair contact resistance asymmetry compensation system | |
US20240126663A1 (en) | Semiconductor device and link configuring method | |
US11757685B1 (en) | System level optimization for training a high-speed data communication interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6409399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |