JP4367337B2 - マルチメディア処理システム及びマルチメディア処理方法 - Google Patents
マルチメディア処理システム及びマルチメディア処理方法 Download PDFInfo
- Publication number
- JP4367337B2 JP4367337B2 JP2004380986A JP2004380986A JP4367337B2 JP 4367337 B2 JP4367337 B2 JP 4367337B2 JP 2004380986 A JP2004380986 A JP 2004380986A JP 2004380986 A JP2004380986 A JP 2004380986A JP 4367337 B2 JP4367337 B2 JP 4367337B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- multimedia
- host
- multimedia processing
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/5013—Request control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/509—Offload
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
MPEG-4 Visual Part(勧告書ISO/IEC 14496-2:1999(E) Annex L)
図1に、本実施形態のマルチメディア処理システムと、このマルチメディア処理システムを含む電子機器の構成例を示す。なおマルチメディア処理システム、電子機器、表示コントローラの構成は図1に限定されず、同図の構成要素の一部を省略したり他の構成要素を加えてもよい。
次に本実施形態のMPEG−4のエンコード、デコード処理を図3、図4を用いて説明する。
デコード処理)では、図3に示すように、逆量子化、逆DCT及び動き補償(MC:Motion Compensation)の処理が実行される(ステップS3、S4、S5)。次に、得られた再構築フレーム(参照VOP)に基づいて動き検出(ME)が実行されて、動きベクトルが検出される。そして、検出された動きベクトルに基づいて、予測フレーム(予測マクロブロック)が求められる。そして符号化対象となるフレームと予測フレームとの差分に対してDCT、量子化の処理が行われる(ステップS1、S2)。
本実施形態では、図2のFIFO(First In First Out)バッファ92、デコードデータバッファ93、エンコードデータバッファ94、ホスト用バッファ96を、図6(A)(B)のように利用して、エンコード処理、デコード処理を実現している。
次に、本実施形態のスタートアップ(立ち上げ)時の動作について図7のシーケンス図を用いて説明する。
次に、本実施形態のエンコード処理時の動作について図8のフローチャート及び図9のシーケンス図を用いて説明する。図8は主にホストCPU30の動作・処理を説明するフローチャートである。
次に、本実施形態のデコード処理時の動作について図11のフローチャート及び図12のシーケンス図を用いて説明する。図11は主にホストCPU30の動作・処理を説明するフローチャートである。
本実施形態では、ホストCPU30、内蔵CPU70間でのコマンド、ステータスの転送を、レジスタ(出力レジスタ、入力レジスタ)を用いたハンドシェーク通信により実現している。これらのレジスタは、ホストI/F60内に設けることができる。
17 表示パネル、18 カメラ、20 マルチメディア処理システム、
30 ホストCPU、40 ホストメモリ、50 表示コントローラ、
60 ホストI/F、70 内蔵CPU、72 第1のH/Wアクセラレータ、
80 第2のH/Wアクセラレータ、90 メモリ、91 プログラムロード領域91、92 FIFOバッファ、93 デコードデータバッファ、
94 エンコードデータバッファ、95 表示バッファ、96 ホスト用バッファ、
97 ワーク領域、98 テーブルアシスト用領域、99 情報領域、
100 メモリコントローラ、110 ドライバI/F、120 カメラI/F
Claims (13)
- 動画データ、静止画データ又は音データについてのエンコード又はデコード処理であるマルチメディア処理を行うためのマルチメディア処理システムであって、
マルチメディア処理用のプログラム群が記憶されるホストメモリと、
ホスト処理を行うホストプロセッサと、
前記ホストプロセッサにより制御される表示コントローラとを含み、
前記ホストプロセッサは、
前記ホストメモリに記憶されるマルチメディア処理用のプログラム群の中からマルチメディア処理用プログラムをリードして、前記表示コントローラに送信し、
前記表示コントローラは、
前記ホストプロセッサとのインターフェース処理を行うホストインターフェースと、
前記ホストプロセッサから送信された前記マルチメディア処理用プログラムがロードされるメモリと、
ロードされた前記マルチメディア処理用プログラムに基づいて、前記マルチメディア処理のうちソフトウェア処理に割り当てられたソフトウェア処理部分を実行する内蔵プロセッサと、
前記マルチメディア処理のうちハードウェア処理に割り当てられたハードウェア処理部分を実行する第1のハードウェアアクセラレータとを含み、
前記マルチメディア処理用プログラムは、動画データのエンコード処理のソフトウェア処理部分を実行するためのエンコード処理用プログラムであり、
前記第1のハードウェアアクセラレータは、
前記ホストプロセッサからエンコード処理の実行開始を指示された場合に、エンコードデータバッファに書き込まれた動画データに対して、エンコード処理のハードウェア処理部分を実行し、実行後の動画データをFIFOバッファに書き込み、
前記内蔵プロセッサは、
前記ホストプロセッサから前記エンコード処理用プログラムの実行開始を指示された場合に、前記FIFOバッファに書き込まれた動画データに対して、前記エンコード処理用プログラムに基づきエンコード処理のソフトウェア処理部分を実行し、実行後の動画データをホスト用バッファに書き込むことを特徴とするマルチメディア処理システム。 - 請求項1において、
前記ホストプロセッサは、
前記マルチメディア処理用プログラムを送信して前記メモリにロードした後に、リセット解除を指示して前記内蔵プロセッサのリセット状態を解除し、前記内蔵プロセッサの前記リセット状態の解除後に、前記マルチメディア処理用プログラムの実行開始を前記内蔵プロセッサに指示することを特徴とするマルチメディア処理システム。 - 請求項2において、
前記ホストプロセッサは、
前記マルチメディア処理用プログラムを送信して前記メモリにロードした後、前記内蔵プロセッサの前記リセット状態が解除される前に、前記マルチメディア処理用プログラムのロード領域のプロテクト処理を行うことを特徴とするマルチメディア処理システム。 - 動画データ、静止画データ又は音データについてのエンコード又はデコード処理であるマルチメディア処理を行うためのマルチメディア処理システムであって、
マルチメディア処理用のプログラム群が記憶されるホストメモリと、
ホスト処理を行うホストプロセッサと、
前記ホストプロセッサにより制御される表示コントローラとを含み、
前記ホストプロセッサは、
前記ホストメモリに記憶されるマルチメディア処理用のプログラム群の中からマルチメディア処理用プログラムをリードして、前記表示コントローラに送信し、
前記表示コントローラは、
前記ホストプロセッサとのインターフェース処理を行うホストインターフェースと、
前記ホストプロセッサから送信された前記マルチメディア処理用プログラムがロードされるメモリと、
ロードされた前記マルチメディア処理用プログラムに基づいて、前記マルチメディア処理のうちソフトウェア処理に割り当てられたソフトウェア処理部分を実行する内蔵プロセッサと、
前記マルチメディア処理のうちハードウェア処理に割り当てられたハードウェア処理部分を実行する第1のハードウェアアクセラレータとを含み、
前記ホストプロセッサは、
階層構造を有しマルチメディア処理の対象となるストリームデータの上位レイヤーのヘッダであるVOSヘッダ、VOヘッダ、VOLヘッダ、GOVヘッダの解析処理を含む前処理を行い、
前記内蔵プロセッサは、
前記ストリームデータの下位レイヤーのヘッダであるVOPヘッダの解析処理を行うことを特徴とするマルチメディア処理システム。 - 請求項4において、
前記ホストプロセッサは、
前記前処理により得られた情報を所与の情報領域に設定して、前記内蔵プロセッサに知らせることを特徴とするマルチメディア処理システム。 - 請求項1乃至5のいずれかにおいて、
前記第1のハードウェアアクセラレータは、
前記ハードウェア処理部分である離散コサイン変換、量子化、逆量子化、逆離散コサイン変換、動き補償、動き検出の処理を行い、
前記内蔵プロセッサは、
前記ソフトウェア処理部分である可変長符号への符号化処理を行うことを特徴とするマルチメディア処理システム。 - 請求項6において、
前記第1のハードウェアアクセラレータは、
フレーム間符号化の場合にはスキャニング処理を行い、
前記内蔵プロセッサは、
フレーム内符号化の場合にはDC予測、スキャニングの処理を行うことを特徴とするマルチメディア処理システム。 - 動画データ、静止画データ又は音データについてのエンコード又はデコード処理であるマルチメディア処理を行うためのマルチメディア処理システムであって、
マルチメディア処理用のプログラム群が記憶されるホストメモリと、
ホスト処理を行うホストプロセッサと、
前記ホストプロセッサにより制御される表示コントローラとを含み、
前記ホストプロセッサは、
前記ホストメモリに記憶されるマルチメディア処理用のプログラム群の中からマルチメディア処理用プログラムをリードして、前記表示コントローラに送信し、
前記表示コントローラは、
前記ホストプロセッサとのインターフェース処理を行うホストインターフェースと、
前記ホストプロセッサから送信された前記マルチメディア処理用プログラムがロードされるメモリと、
ロードされた前記マルチメディア処理用プログラムに基づいて、前記マルチメディア処理のうちソフトウェア処理に割り当てられたソフトウェア処理部分を実行する内蔵プロセッサと、
前記マルチメディア処理のうちハードウェア処理に割り当てられたハードウェア処理部分を実行する第1のハードウェアアクセラレータとを含み、
前記マルチメディア処理用プログラムは、動画データのデコード処理のソフトウェア処理部分を実行するためのデコード処理用プログラムであり、
前記内蔵プロセッサは、
前記ホストプロセッサから前記デコード処理用プログラムの実行開始を指示された場合に、ホスト用バッファに書き込まれた動画データに対して、前記デコード処理用プログラムに基づきデコード処理のソフトウェア処理部分を実行し、実行後の動画データをFIFOバッファに書き込み、
前記第1のハードウェアアクセラレータは、
前記ホストプロセッサから前記デコード処理の実行開始を指示された場合に、前記FIFOバッファに書き込まれた動画データに対して、デコード処理のハードウェア処理部分を実行し、実行後の動画データをデコードデータバッファに書き込むことを特徴とするマルチメディア処理システム。 - 動画データ、静止画データ又は音データについてのエンコード又はデコード処理であるマルチメディア処理を行うためのマルチメディア処理システムであって、
マルチメディア処理用のプログラム群が記憶されるホストメモリと、
ホスト処理を行うホストプロセッサと、
前記ホストプロセッサにより制御される表示コントローラとを含み、
前記ホストプロセッサは、
前記ホストメモリに記憶されるマルチメディア処理用のプログラム群の中からマルチメディア処理用プログラムをリードして、前記表示コントローラに送信し、
前記表示コントローラは、
前記ホストプロセッサとのインターフェース処理を行うホストインターフェースと、
前記ホストプロセッサから送信された前記マルチメディア処理用プログラムがロードされるメモリと、
ロードされた前記マルチメディア処理用プログラムに基づいて、前記マルチメディア処理のうちソフトウェア処理に割り当てられたソフトウェア処理部分を実行する内蔵プロセッサと、
前記マルチメディア処理のうちハードウェア処理に割り当てられたハードウェア処理部分を実行する第1のハードウェアアクセラレータとを含み、
前記マルチメディア処理用プログラムは、動画データのデコード処理のソフトウェア処理部分を実行するためのデコード処理用プログラムであり、
前記ホストプロセッサは、
前記内蔵プロセッサによるデコード処理にエラーが発生した場合には、内蔵プロセッサに代わってデコード処理のソフトウェア処理部分を実行することを特徴とするマルチメディア処理システム。 - 請求項8又は9において、
前記内蔵プロセッサは、
前記デコード処理用プログラムに基づいて、ソフトウェア処理部分である可変長符号の復号化処理を行い、
前記第1のハードウェアアクセラレータは、
ハードウェア処理部分である逆量子化、逆離散コサイン変換、動き補償の処理を行うことを特徴とするマルチメディア処理システム。 - 請求項10において、
前記内蔵プロセッサは、
フレーム内符号化の場合には逆スキャニング、逆DC/AC予測の処理を行い、
前記第1のハードウェアアクセラレータは、
フレーム間符号化の場合には逆スキャニング処理を行うことを特徴とするマルチメディア処理システム。 - 請求項1乃至11のいずれかにおいて、
前記表示コントローラは、
前記内蔵プロセッサに制御され、前記マルチメディア処理のソフトウェア処理部分の一部をアシストする第2のハードウェアアクセラレータを含むことを特徴とするマルチメディア処理システム。 - 動画データ、静止画データ又は音データについてのエンコード又はデコード処理であるマルチメディア処理を行うためのマルチメディア処理方法であって、
表示コントローラに実行させるためのマルチメディア処理用のプログラム群を、ホストプロセッサによりアクセスされるホストメモリに記憶し、
前記ホストメモリに記憶されるマルチメディア処理用のプログラム群の中からマルチメディア処理用プログラムをリードして、前記表示コントローラに送信し、
送信された前記マルチメディア処理用プログラムを、表示コントローラのメモリにロードし、
前記マルチメディア処理のうちソフトウェア処理に割り当てられたソフトウェア処理部分を、ロードされた前記マルチメディア処理用プログラムに基づき動作する表示コントローラの内蔵プロセッサにより実行し、
前記マルチメディア処理のうちハードウェア処理に割り当てられたハードウェア処理部分を、表示コントローラの第1のハードウェアアクセラレータにより実行すると共に、
前記マルチメディア処理用プログラムは、動画データのデコード処理のソフトウェア処理部分を実行するためのデコード処理用プログラムであり、
前記内蔵プロセッサによるデコード処理にエラーが発生した場合には、内蔵プロセッサに代わって前記ホストプロセッサにより、デコード処理のソフトウェア処理部分を実行することを特徴とするマルチメディア処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004380986A JP4367337B2 (ja) | 2004-12-28 | 2004-12-28 | マルチメディア処理システム及びマルチメディア処理方法 |
US11/319,098 US20060143615A1 (en) | 2004-12-28 | 2005-12-27 | Multimedia processing system and multimedia processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004380986A JP4367337B2 (ja) | 2004-12-28 | 2004-12-28 | マルチメディア処理システム及びマルチメディア処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006186911A JP2006186911A (ja) | 2006-07-13 |
JP4367337B2 true JP4367337B2 (ja) | 2009-11-18 |
Family
ID=36613281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004380986A Expired - Fee Related JP4367337B2 (ja) | 2004-12-28 | 2004-12-28 | マルチメディア処理システム及びマルチメディア処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060143615A1 (ja) |
JP (1) | JP4367337B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9223581B2 (en) | 2011-08-30 | 2015-12-29 | Samsung Electronics Co., Ltd. | Data processing system and method for switching between heterogeneous accelerators |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3680845B2 (ja) * | 2003-05-28 | 2005-08-10 | セイコーエプソン株式会社 | 圧縮動画像の伸張装置及びそれを用いた画像表示装置 |
JP3680846B2 (ja) * | 2003-05-28 | 2005-08-10 | セイコーエプソン株式会社 | 動画像の圧縮装置及びそれを用いた撮像装置 |
JP4258469B2 (ja) * | 2004-12-28 | 2009-04-30 | セイコーエプソン株式会社 | 表示コントローラ |
US8108633B2 (en) * | 2007-04-11 | 2012-01-31 | Apple Inc. | Shared stream memory on multiple processors |
AU2011253819B2 (en) * | 2007-04-11 | 2014-05-22 | Apple Inc. | Parallel runtime execution on multiple processors |
US8286196B2 (en) * | 2007-05-03 | 2012-10-09 | Apple Inc. | Parallel runtime execution on multiple processors |
US8341611B2 (en) | 2007-04-11 | 2012-12-25 | Apple Inc. | Application interface on multiple processors |
CN103927150B (zh) * | 2007-04-11 | 2016-09-07 | 苹果公司 | 多处理器上的并行运行时执行 |
US8276164B2 (en) | 2007-05-03 | 2012-09-25 | Apple Inc. | Data parallel computing on multiple processors |
US11836506B2 (en) | 2007-04-11 | 2023-12-05 | Apple Inc. | Parallel runtime execution on multiple processors |
AU2008239696B2 (en) | 2007-04-11 | 2011-09-08 | Apple Inc. | Data parallel computing on multiple processors |
JP5119550B2 (ja) * | 2007-12-28 | 2013-01-16 | 株式会社メガチップス | データ処理システム及びデータ処理方法 |
KR101439848B1 (ko) * | 2008-01-08 | 2014-09-17 | 삼성전자주식회사 | 움직임 보상 방법 및 장치 |
US8286198B2 (en) * | 2008-06-06 | 2012-10-09 | Apple Inc. | Application programming interfaces for data parallel computing on multiple processors |
US8225325B2 (en) | 2008-06-06 | 2012-07-17 | Apple Inc. | Multi-dimensional thread grouping for multiple processors |
JP4600574B2 (ja) * | 2009-01-07 | 2010-12-15 | 日本電気株式会社 | 動画像復号装置、動画像復号方法、及びプログラム |
JP5962109B2 (ja) * | 2012-03-23 | 2016-08-03 | セイコーエプソン株式会社 | 駆動回路、電気光学装置、電子機器、及び駆動方法 |
CA2909216C (en) * | 2013-04-12 | 2019-08-27 | Square Enix Holdings Co., Ltd. | Information processing apparatus, method of controlling the same, program and storage medium |
JP6377222B2 (ja) * | 2017-07-31 | 2018-08-22 | 株式会社スクウェア・エニックス・ホールディングス | 情報処理装置、制御方法、プログラム、及び記録媒体 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08340497A (ja) * | 1995-06-14 | 1996-12-24 | Hitachi Ltd | テレビジョン信号の受信装置 |
JP3014031B2 (ja) * | 1995-07-17 | 2000-02-28 | 日本電気株式会社 | 動画圧縮装置 |
AU6762296A (en) * | 1995-07-20 | 1997-02-18 | Dallas Semiconductor Corporation | Microcircuit with memory that is protected by both hardware and software |
US5815206A (en) * | 1996-05-03 | 1998-09-29 | Lsi Logic Corporation | Method for partitioning hardware and firmware tasks in digital audio/video decoding |
US6052415A (en) * | 1997-08-26 | 2000-04-18 | International Business Machines Corporation | Early error detection within an MPEG decoder |
US6192188B1 (en) * | 1997-10-20 | 2001-02-20 | Lsi Logic Corporation | Programmable audio/video encoding system capable of downloading compression software from DVD disk |
US6658056B1 (en) * | 1999-03-30 | 2003-12-02 | Sony Corporation | Digital video decoding, buffering and frame-rate converting method and apparatus |
AU2002245609A1 (en) * | 2001-03-05 | 2002-09-19 | Intervideo, Inc. | Systems and methods of error resilience in a video decoder |
US20040190625A1 (en) * | 2003-03-13 | 2004-09-30 | Motorola, Inc. | Programmable video encoding accelerator method and apparatus |
JP3680846B2 (ja) * | 2003-05-28 | 2005-08-10 | セイコーエプソン株式会社 | 動画像の圧縮装置及びそれを用いた撮像装置 |
JP3680845B2 (ja) * | 2003-05-28 | 2005-08-10 | セイコーエプソン株式会社 | 圧縮動画像の伸張装置及びそれを用いた画像表示装置 |
US20050094729A1 (en) * | 2003-08-08 | 2005-05-05 | Visionflow, Inc. | Software and hardware partitioning for multi-standard video compression and decompression |
US7924921B2 (en) * | 2003-09-07 | 2011-04-12 | Microsoft Corporation | Signaling coding and display options in entry point headers |
US7720294B2 (en) * | 2004-02-09 | 2010-05-18 | Broadcom Corporation | Unified decoder architecture |
-
2004
- 2004-12-28 JP JP2004380986A patent/JP4367337B2/ja not_active Expired - Fee Related
-
2005
- 2005-12-27 US US11/319,098 patent/US20060143615A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9223581B2 (en) | 2011-08-30 | 2015-12-29 | Samsung Electronics Co., Ltd. | Data processing system and method for switching between heterogeneous accelerators |
Also Published As
Publication number | Publication date |
---|---|
JP2006186911A (ja) | 2006-07-13 |
US20060143615A1 (en) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4367337B2 (ja) | マルチメディア処理システム及びマルチメディア処理方法 | |
US7085320B2 (en) | Multiple format video compression | |
KR101158345B1 (ko) | 디블록킹 필터링을 수행하는 방법 및 시스템 | |
JP4641892B2 (ja) | 動画像符号化装置、方法、及びプログラム | |
TWI478585B (zh) | 影像擷取系統及其方法 | |
US20100316123A1 (en) | Moving image coding device, imaging device and moving image coding method | |
JP3680845B2 (ja) | 圧縮動画像の伸張装置及びそれを用いた画像表示装置 | |
US7760198B2 (en) | Display controller | |
JP3680846B2 (ja) | 動画像の圧縮装置及びそれを用いた撮像装置 | |
JP3846490B2 (ja) | 画像データ圧縮装置、電子機器及び画像データ圧縮方法 | |
JP2000050263A (ja) | 画像符号化並びに復号化装置及びこれを用いた撮像装置 | |
US8879629B2 (en) | Method and system for intra-mode selection without using reconstructed data | |
JP2005159444A (ja) | 画像データ圧縮装置及びエンコーダ | |
KR100685300B1 (ko) | 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치 | |
JP4891335B2 (ja) | ハードウェア多標準対応ビデオデコーダ装置 | |
JP3846487B2 (ja) | 画像データ圧縮装置、エンコーダ、電子機器及び画像データ圧縮方法 | |
JP2007325119A (ja) | 画像処理装置及び画像処理方法 | |
JP2005159441A (ja) | 画像データ圧縮装置及びエンコーダ | |
JP2008289105A (ja) | 画像処理装置およびそれを搭載した撮像装置 | |
JP4312070B2 (ja) | デジタルカメラ | |
JP2005051810A (ja) | デジタルカメラ | |
JP2005056311A (ja) | 情報処理装置及びそれを用いた電子機器 | |
JP2005176001A (ja) | 半導体装置及び画像処理装置 | |
JP4498848B2 (ja) | 画像処理装置 | |
JP4338725B2 (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |