JP2005056311A - 情報処理装置及びそれを用いた電子機器 - Google Patents

Abstract

【課題】 複数の特定処理用機能ユニットが有するローカルメモリと、フレームメモリとが、外部から直接アクセス可能な情報処理装置を提供する。
【解決手段】 情報処理装置１００は、複数の機能ユニットとして、動き検出ユニット１０１ａ、動き補償ユニット１０１ｂ、ＤＣＴ／ＩＤＣＴユニット１０１ｃ、Ｑ／ＩＱユニット１０１ｄ、ＶＬＣユニット１０１ｅ、ＶＬＤユニット１０１ｆ、及び、ＤＳＰユニット１０１ｈを備え、さらに、第１メモリユニット１０１ｇ、インタフェースユニット１０６、モード制御ユニット１０７、ローカル制御バス１０８、及び、ローカルデータバス１０９を備える。モード制御ユニット１０７の制御により、通常の動画像を処理する「処理モード」と、すべての内蔵メモリが、論理的に結合され、インタフェースユニット１０６を介して、外部から直接アクセス可能な一つのメモリとして機能する「メモリモード」に設定できる。
【選択図】 図１

Description

本発明は、特定の処理を行う複数の機能ユニットとメモリユニットとを備える情報処理装置に関すもので、特に、動作モードの切り替えにより、外部から直接アクセス可能なメモリデバイスとしても動作する情報処理装置に関するものである。

近年、第３世代移動体通信をはじめとする高速通信インフラの整備が進み、伝送できる情報量が格段に増加している。この結果、移動体通信で送受信するデータは、音声、テキスト、及び静止画像に加え、動画像も含むようになってきた。

第３世代移動体通信の動画像符号化方式の一つとして、ＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）の提唱するＭＰＥＧ−４方式が採用されている。一般的に、ＭＰＥＧ−４方式による動画像処理は処理量が膨大である。さらに、バッテリ駆動が前提の移動体通信端末にこのＭＰＥＧ−４方式を採用する場合には、膨大なデータの高速処理と低消費電力化が課題となる。この観点から、移動体通信端末に搭載する動画像処理専用ＬＳＩは、プロセッサと複数の専用ハードウェアとを併用することにより、動画像処理時の負荷を分散し、合わせて、消費電力の低減を図っている。

動画像処理専用ＬＳＩが、静止画像も扱う画像処理装置に組み込まれる場合、画像処理装置が、静止画像を処理しているときには、動画像処理専用ＬＳＩは、動作していないことが多い。一方、この動画像処理専用ＬＳＩの専用ハードウェアは、それぞれがローカルメモリを内蔵している。

そこで、画像処理装置の持つ資源を有効活用するために、静止画像処理中のような動画処理専用ＬＳＩが動作していない時に、動画処理専用ＬＳＩが持つメモリを他の目的に利用することが考えられる。このためには、動画像処理専用ＬＳＩの動作モードを適宜切り換えて、外部から、動画処理専用ＬＳＩが持つメモリにアクセスできるようにすることが考えられる。

そのような技術の一つとして、特許文献１は、モードを切り替えて、複数の回路ブロックのメモリを外部から利用できる技術を開示している。

図９は、複数の回路ブロックを外部アクセス可能にした従来のＬＳＩ９００のブロック図である。（特許文献１の図１。）このＬＳＩ９００は、モードデコーダ９０２、Ｉ／Ｏセレクタ９０３、第１の回路ブロック９０１ａ、第２の回路ブロック９０１ｂ、及び、第３の回路ブロック９０１ｃを備える。外部から供給されるモード設定データに基づいて、Ｉ／Ｏセレクタ９０３は、第１の回路ブロック９０１ａ、第２の回路ブロック９０１ｂ、及び、第３の回路ブロック９０１ｃの中から一つを選択し、モードデコーダ９０２は、選択された回路ブロックの動作モードを切り替え、選択された回路ブロックは、端子９０４を介して外部とのデータ転送を行う。

しかしながら、上述した従来技術では、一度に転送出来るデータ量が、動画処理専用ＬＳＩ内の一つの機能ブロックのメモリの容量に制限される。また、利用する機能ブロックのメモリを切り替えるたびに、モードを切り替える必要があり、処理が煩雑になる。

さらには、動画処理専用ＬＳＩ内の各機能ブロックのメモリは、それぞれの容量が最適化されており、ビット幅及びアドレス幅が各機能ブロックにより異なっている。そのため、各機能ブロックを外部から利用する時に、実装されているメモリの有効なビット幅やアドレス幅をプログラムで意識して利用する必要があるため、利用し辛いという問題がある。

また、前記機能ブロックのメモリはＳＲＡＭやＤＲＡＭなど、異なる種類のメモリで構成されていることもあるため、一種類のアクセス方法では全てのメモリは利用できないことがある。
特開平７−７８８７６号公報

そこで本発明は、特定の処理を行う複数の機能ユニットとメモリユニットとを備える情報処理装置にあって、動作モードを切り替えることにより、外部から直接アクセス可能なメモリデバイスとしても動作する情報処理装置を提供することを目的とする。

請求項１記載の情報処理装置は、二つの動作モードを有し、二つの動作モードの内の一つが選択された場合には、予め定められた演算処理を行い、二つの動作モードの内の他の一つが選択された場合には、外部からアクセス可能なメモリデバイスとして動作する。

この構成によれば、動作モードを切り替えることにより、情報処理装置をメモリデバイスとしても利用でき、資源の有効活用が出来る。

請求項２記載の情報処理装置は、機能ユニットとメモリユニットとを備え、機能ユニットが有するローカルメモリと、メモリユニットが有するメモリ部とは、外部からの切り換え命令によって、外部から直接アクセス出来るメモリとして動作する。

この構成によれば、機能ユニットが有するローカルメモリと、メモリユニットが有するメモリ部とを、外部から直接アクセス出来る独立メモリとしても利用することが出来るので、情報処理装置を多目的に利用できる。

請求項３記載の情報処理装置は、複数の機能ユニットと、メモリユニットと、モード制御ユニットと、インタフェースユニットと、ローカルデータバスと、を備え、複数の機能ユニットは、それぞれ、演算処理部と、ローカルメモリと、セレクタとを有し、メモリユニットは、メモリ部と、セレクタとを有し、モード制御ユニットは、外部からの命令により、複数の機能ユニットとメモリユニットの動作モードを選択し、選択した動作モードに従って、複数の機能ユニットのセレクタとメモリユニットのセレクタとを切り替え、第１の動作モードが選択された場合には、複数の機能ユニットのセレクタは、ローカルメモリを演算処理部に接続し、メモリユニットのセレクタは、メモリ部をローカルデータバスに接続し、複数の機能ユニットは、予め定められた演算処理を行い、第２の動作モードが選択された場合には、複数の機能ユニットのセレクタは、ローカルメモリをインタフェースユニットに接続し、メモリユニットのセレクタは、メモリ部をインタフェースユニットに接続し、ローカルメモリとメモリ部とは、インタフェースユニットを介して、外部とのデータ転送を行う。

この構成によれば、外部からの命令によって、情報処理装置の動作モードをメモリ機能のモードに選択して、各機能ユニットが有するローカルメモリとメモリユニットが有するメモリ部とを、外部から直接アクセス出来る独立メモリとして、利用することが出来る。したがって、簡単な命令操作によって、情報処理装置をメモリデバイスとしても利用できる。

請求項４記載の情報処理装置では、インタフェースユニットは、機能ユニットのデータ線を、ある一定のビット単位で選択可能な選択回路と、機能ユニットへのデータの入出力を制御するアクセス制御回路とをさらに有する。

この構成によれば、情報処理装置の各機能ユニットが、ビット幅とアドレス幅が異なるローカルメモリを有している場合でも、ビット単位の制御により、各機能ユニットのローカルメモリを、外部から直接アクセス出来る独立メモリとして、有効に利用することが出来る。

請求項５記載の情報処理装置では、インタフェースユニットは、種類の異なるメモリに対して、外部からの直接アクセスを可能とする制御信号変換回路をさらに有する。

この構成によれば、情報処理装置が、動作上の型が異なる複数のメモリを有している場合でも、制御信号変換回路を介すことにより、メモリの型を意識することなく、外部から直接アクセス出来る独立メモリとして、利用することが出来るので、利用上の簡便性が増す。

請求項６記載の情報処理装置では、メモリユニットの一部又は全部が、外部に設置されている。

この構成によれば、大容量のメモリを情報処理装置のパッケージとは別に、外部に備えることが出来るので、予め定められた処理を行う場合でも、また、メモリデバイスとして利用する場合でも、十分なメモリ容量を有する情報処理装置を提供できる。

請求項７記載の情報処理装置では、複数の機能ユニットが行う予め定められた演算処理は、音声オーディオの圧縮伸長処理、動き検出処理、動き補償処理、ＤＣＴ（離散コサイン変換）処理、逆ＤＣＴ処理、量子化処理、逆量子化処理、可変長符号化処理、可変長復号処理、ノイズ除去フィルタ処理のうちの、少なくとも一つを含む。

この構成によれば、各機能ユニットのローカルメモリを、外部から直接アクセス可能な独立メモリとしても利用できる、多機能な画像処理用情報処理装置を提供出来る。

請求項８記載の電子機器は、請求項１から７記載の情報処理装置を用いる。

この構成によれば、情報処理装置を、本来の情報処理を行う装置として利用し、同時に、メモリデバイスとしても利用できるので、電子機器の部品点数を削減でき、実装面積の削減とコストの削減が可能となる。

本発明によれば、特定の処理を行う複数の機能ユニットとメモリユニットとを備える情報処理装置にあって、動作モードを切り替えることにより、外部から直接アクセス可能なメモリデバイスとしても動作する情報処理装置を提供することが出来る。この結果、情報処理装置の多機能化と資源の有効利用が可能となる。

次に、図面を参照しながら、本発明の実施の形態を説明する。以下に述べる実施の形態では、一例として、ＭＰＥＧ符号化方式に準拠した画像符号化／復号処理用ＬＳＩについて説明する。

（実施の形態１）
図１は、本発明の実施の形態１における情報処理装置１００のブロック図である。

本形態の情報処理装置１００は、複数の機能ユニットとして、動き検出ユニット１０１ａ（図１では、動き検出と略称）、動き補償ユニット１０１ｂ（同、動き補償）、ＤＣＴ／ＩＤＣＴ（離散コサイン変換／逆離散コサイン変換）ユニット１０１ｃ、Ｑ／ＩＱ（量子化／逆量子化）ユニット１０１ｄ、ＶＬＣ（可変長符号化）ユニット１０１ｅ、ＶＬＤ（可変長復号）ユニット１０１ｆ、及び、ＤＳＰ（ディジタル信号処理）ユニット１０１ｈを備え、さらに、第１メモリユニット１０１ｇ、インタフェースユニット１０６、モード制御ユニット１０７、ローカル制御バス１０８、及び、ローカルデータバス１０９を備える。

動き検出ユニット１０１ａ、動き補償ユニット１０１ｂ、ＤＣＴ／ＩＤＣＴユニット１０１ｃ、Ｑ／ＩＱユニット１０１ｄ、ＶＬＣユニット１０１ｅ、及び、ＶＬＤユニット１０１ｆは、それぞれ、ローカルメモリ１０２ａ〜１０４ｆ、セレクタ１０３ａ〜１０３ｆ、及び、演算処理部であるロジック１０４ａ〜１０４ｆとを有する。

ＤＳＰユニット１０１ｈは、データ命令メモリ１０２ｈ、命令メモリ１０２ｉ、セレクタ１０３ｈと１０３ｉ、及び、演算処理部であるＤＳＰコア１０４ｈを有する。

第１メモリユニット１０１ｇは、フレームメモリ１０２ｇとセレクタ１０３ｇを有する。

インタフェースユニット１０６は、インタフェース回路１０６ａを有し、データ線１１１を介して、ローカルデータバス１０９に接続され、データバス１０５ａ〜１０５ｇを介して、各機能ユニットのセレクタ１０３ａ〜１０３ｉに接続されている。また、インタフェースユニット１０６は、外部とのデータ転送のために、システムバス１１０に接続されている。

ローカルデータバス１０９には、インタフェースユニット１０６と、その他の機能ユニット１０１ａ〜１０１ｈとが接続されている。このローカルデータバス１０９を介して、ローカルメモリ１０２ａ〜１０２ｆとフレームメモリ１０２ｇの間のデータ転送、及び、データメモリ１０２ｈとフレームメモリ１０２ｇの間のデータ転送とが行われる。

ローカル制御バス１０８には、モード制御ユニット１０７と、セレクタ１０３ａ〜１０３ｉとが接続されている。

以下の記述において、混乱を招く恐れのない場合には、機能ユニット１０１ａ〜１０１ｆ、及び、１０１ｈは、機能ユニット１０１と総称する。同様に、ローカルメモリ１０２ａ〜１０２ｆは、ローカルメモリ１０２と総称し、セレクタ１０３ａ〜１０３ｉは、セレクタ１０３と総称し、ロジック１０４ａ〜１０４ｆは、ロジック１０４と総称する。

ローカルメモリ１０２は、通常動作（以下に述べる「処理モード」）においては、機能ユニット１０１のそれぞれで処理されるデータを格納する。

フレームメモリ１０２ｇは、通常動作においては、符号化処理前、処理中、及び、処理後の動画像を格納する。

データメモリ１０２ｈは、通常動作においては、ＤＳＰユニット１０１ｈが演算に用いるデータを格納する。

命令メモリ１０２ｉは、通常動作においては、ＤＳＰユニット１０１ｈが処理する命令を格納する。

ロジック１０４は、機能ユニット１０１のそれぞれに指定された処理を行う。

本形態の情報処理装置１００の最大の特徴は、二つの動作モードを有することである。すなわち、本形態の情報処理装置１００は、外部からの命令により、その動作モードを、「処理モード」か「メモリモード」かに選択できる。

「処理モード」では、情報処理装置１００は、ＤＳＰユニット１０１ｈと機能ユニット１０１とが、それぞれのローカルメモリ１０２とデータメモリ１０２ｈとフレームメモリ１０２ｇとを使用して、動画像の符号化処理又は復号処理を行う。

「メモリモード」では、情報処理装置１００が有するすべてのメモリが、論理的に結合されたメモリ空間を形成して、外部ＣＰＵからアクセス可能な、一つの独立したメモリとして機能する。これらの詳細は後述する。

モード制御ユニット１０７は、機能ユニット１０１の動作モードを設定する設定レジスタを有するモード設定手段である。外部からの命令１１２を受けると、モード制御ユニット１０７は、ローカル制御バス１０８を介して、セレクタ１０３を制御し、機能ユニット１０１の動作モードを、動画処理を行う「処理モード」か、外部独立メモリとして機能する「メモリモード」かに切り換える。

データバス１０５ａ〜１０５ｇは、チップセレクト信号、イネーブル信号、アドレスバス、ライトデータバス、及び、リードデータバスから成るデータバスである。

情報処理装置１００は、インタフェースユニット１０６を介して、外部ＣＰＵと通信し、データ転送をする。

以下に、本形態の情報処理装置１００の動作を、「処理モード」と「メモリモード」との場合について、説明する。まず、「処理モード」の動作について説明する。

外部からの命令１１２を受けて、モード制御ユニット１０７は、機能ユニット１０１の動作モードを動画処理を行う「処理モード」に設定して、動画の符号化処理、又は、復号処理を行う。

「処理モード」の設定により、セレクタ１０３ａ〜１０３ｆは、ローカルメモリ１０２ａ〜１０２ｆのそれぞれをロジック１０４ａ〜１０４ｆのそれぞれに接続する。また、セレクタ１０３ｇは、フレームメモリ１０２ｇをローカルデータバス１０９に接続する。さらに、セレクタ１０３ｈは、データメモリ１０２ｈをＤＳＰコア１０４ｈに、セレクタ１０３ｉは、命令メモリ１０２ｉをＤＳＰコア１０４ｈに接続する。

このように設定された「処理モード」の下での、動画像の符号化処理動作について、その概略を説明する。

ＤＳＰユニット１０１ｈのＤＳＰコア１０４ｈは、符号化対象の動画像データの前処理を行うために、フレームメモリ１０２ｇに格納されている動画像データをデータメモリ１０２ｈに転送する。そして、ＤＳＰコア１０４ｈは、命令メモリ１０２ｉに格納されている命令を実行して、データメモリ１０２ｈに転送されてた動画像データに対して前処理を行い、再びフレームメモリ１０２ｇに格納する。

前処理終了後、ＤＳＰユニット１０１ｈは、前処理後の画像データと参照画像データとを、フレームメモリ１０２ｇから動き検出ユニット１０１ａのローカルメモリ１０２ａに転送する。動き検出ユニット１０１ａは、動き検出処理を行い、現画像と参照画像との差分画像と動きベクトルとを、ローカルメモリ１０２ａに格納する。動き検出ユニット１０１ａは、動き検出処理が終了すると、その終了通知をＤＳＰユニット１０１ｈに対して行う。

ＤＳＰユニット１０１ｈは、終了通知を受け取ると、ローカルメモリ１０２ａに格納されている差分画像データを、ＤＣＴ／ＩＤＣＴユニット１０１ｃのローカルメモリ１０２ｃに転送する。ＤＣＴ／ＩＤＣＴユニット１０１ｃは、ＤＣＴ（離散コサイン変換）処理を行い、処理後のＤＣＴ係数データを、ローカルメモリ１０２ｃに格納する。ＤＣＴ／ＩＤＣＴユニット１０１ｃは、ＤＣＴ処理が終了すると、その終了通知をＤＳＰユニット１０１ｈに対して行う。

ＤＳＰユニット１０１ｈは、終了通知を受け取ると、ローカルメモリ１０２ｃに格納されているＤＣＴ係数データを、Ｑ／ＩＱユニット１０１ｄのローカルメモリ１０２ｄに転送する。Ｑ／ＩＱユニット１０１ｄは、量子化処理を行い、処理後の量子化係数データをローカルメモリ１０２ｄに格納する。Ｑ／ＩＱユニット１０１ｄは、量子化処理が終了すると、その終了通知をＤＳＰユニット１０１ｈに対して行う。

ＤＳＰユニット１０１ｈは、終了通知を受け取ると、ローカルメモリ１０２ｄに格納されている量子化係数データを、ＶＬＣユニット１０１ｅのローカルメモリ１０２ｅに転送する。ＶＬＣユニット１０１ｅは、可変長符号化処理を行い、処理後の可変長符号データをローカルメモリ１０２ｅに格納する。ＶＬＣユニット１０１ｅは、可変長符号化処理が終了すると、その終了通知をＤＳＰユニット１０１ｈに対して行う。

ＤＳＰユニット１０１ｈは、終了通知を受け取ると、ローカルメモリ１０２ｅに格納されている可変長符号データを、フレームメモリ１０２ｇに転送する。以上で、一連の動画像の符号化処理が終了する。

この場合の各メモリ間のデータ転送は、ローカルデータバス１０９を介して行われる。

続いて、「処理モード」の下での、動画像の復号処理動作について、その概略を説明する。

ＤＳＰユニット１０１ｈは、フレームメモリ１０２ｇに格納されている復号対象の可変長符号データを、ＶＬＤユニット１０１ｆのローカルメモリ１０２ｆに転送する。ＶＬＤユニット１０１ｆは、復号対象の可変長符号データに対して可変長復号処理を行い、処理後の量子化係数データをローカルメモリ１０２ｆに格納する。ＶＬＤユニット１０１ｆは、可変長復号処理が終了すると、その終了通知をＤＳＰユニット１０１ｈに対して行う。

ＤＳＰユニット１０１ｈは、終了通知を受け取ると、ローカルメモリ１０２ｆに格納されている量子化係数データを、Ｑ／ＩＱユニット１０１ｄのローカルメモリ１０２ｄに転送する。Ｑ／ＩＱユニット１０１ｄは、量子化係数データに対して逆量子化処理を行い、処理後のＤＣＴ係数データを、ローカルメモリ１０２ｄに格納する。Ｑ／ＩＱユニット１０１ｄは、逆量子化処理が終了すると、その終了通知をＤＳＰユニット１０１ｈに対して行う。

ＤＳＰユニット１０１ｈは、終了通知を受け取ると、ローカルメモリ１０２ｄに格納されているＤＣＴ係数データを、ＤＣＴ／ＩＤＣＴユニット１０１ｃのローカルメモリ１０２ｃに転送する。ＤＣＴ／ＩＤＣＴユニット１０１ｃは、ＤＣＴ係数データに対してＩＤＣＴ（逆離散コサイン変換）処理を行い、処理後の差分画像データを、ローカルメモリ１０２ｃに格納する。ＤＣＴ／ＩＤＣＴユニット１０１ｃは、ＩＤＣＴ処理が終了すると、その終了通知をＤＳＰユニット１０１ｈに対して行う。

ＤＳＰユニット１０１ｈは、終了通知を受け取ると、ローカルメモリ１０２ｃに格納されている差分画像データと参照画像データとを、動き補償ユニット１０１ｂのローカルメモリ１０２ｂに転送する。動き補償ユニット１０１ｂは、差分画像データと参照画像データとを用いて動き補償処理を行い、処理後の画像データをローカルメモリ１０２ｂに格納する。動き補償ユニット１０１ｂは、動き補償処理が終了すると、その終了通知をＤＳＰユニット１０１ｈに対して行う。

ＤＳＰユニット１０１ｈは、終了通知を受け取ると、ローカルメモリ１０２ｂに格納されている画像データを、フレームメモリ１０２ｇに転送する。以上で一連の動画像の復号処理が終了する。

この場合の各メモリ間のデータ転送は、ローカルデータバス１０９を介して行われる。

次に、本形態の情報処理装置１００の「メモリモード」における動作を説明する。

外部からの命令１１２を受けて、モード制御ユニット１０７は、機能ユニット１０１の動作モードを外部独立メモリとして機能する「メモリモード」に設定する。

「メモリモード」の設定により、セレクタ１０３ａ〜１０３ｆは、ローカルメモリ１０２ａ〜１０２ｆのそれぞれをインタフェースユニット１０６のインタフェース回路１０６ａに接続する。また、セレクタ１０３ｇは、フレームメモリ１０２ｇをインタフェース回路１０６ａに接続する。さらに、セレクタ１０３ｈは、データメモリ１０２ｈをインタフェース回路１０６ａに、セレクタ１０３ｉは、命令メモリ１０２ｉをインタフェース回路１０６ａに接続する。

以上の設定後に、外部ＣＰＵなどが、システムバス１１０を介して、インタフェースユニット１０６にライトアクセスすると、インタフェースユニット１０６において、入力されたアドレスがデコードされ、指定されたメモリがアクセスされる。

図６は、本発明の実施の形態１における情報処理装置１００の「メモリモード」におけるメモリマップである。同図に示すように、本形態の情報処理装置１００においては、上位アドレスによって、いずれのメモリかを指定し、下位アドレスによって、そのメモリ内のアドレスを指定する。

図１に示すインタフェースユニット１０６は、入力されたアドレスをデコードし、上位アドレスのデコード結果が「０」の時は、データバス１０５ａのチップセレクト信号とイネーブル信号を有効にし、ローカルメモリ１０２ａにアクセスする。さらに、インタフェースユニット１０６は、下位アドレスを入力し、システムバス１１０から入力されたライトデータを、ローカルメモリ１０２ａに直接入力する。このようにして、ローカルメモリ１０２ａにライトアクセスが行われる。

また、リードアクセスの時の、チップセレクト信号、イネーブル信号、及びアドレスバスに関する扱いは、ライトアクセスの時と同じである。インタフェースユニット１０６は、ローカルメモリ１０２ａより読み出され、データバス１０５ａを介して得られたリードデータを選択して、システムバス１１０に入力する。

同様に、システムバス１１０より入力されたアドレスの上位アドレスのデコード結果が「ｂ」の時は、データバス１０５ｂが有効となり、ローカルメモリ１０２ｂがアクセスされる。

このように、入力されたアドレスをデコードし、データバス１０５の中から上位アドレスに対応するデータバスが選択され、それに対応するメモリが選択される。このとき、ローカルメモリ１０２ａ〜１０２ｆのみならず、フレームメモリ１０２ｇ、データメモリ１０２ｈ、及び、命令メモリ１０２ｉも、等しくアクセス可能となり、全体として、大きな独立したメモリが形成される。

このように、本形態の構成によれば、情報処理装置１００の動作モードを「処理モード」と「メモリモード」に設定することで、情報処理装置１００を、多様に、かつ有効に活用できる。すなわち、動作モードを「処理モード」に設定すれば、情報処理装置１００は、それが持つメモリを利用して、通常の画像信号処理を行い、「メモリモード」に設定すれば、情報処理装置１００が持つメモリは、論理的に結合された一つの独立メモリとして、外部からのデータを保存できる。この結果、独立メモリとしての処理効率を向上させることが出来るとともに、資源の有効活用が出来る。

（実施の形態２）
図２は、本発明の実施の形態２における情報処理装置２００のブロック図である。図２において、図１と同様の構成要素については、同一の符号を付すことにより、説明を省略する。

本形態の情報処理装置２００を、ＭＰＥＧ符号化方式に準拠した画像符号化／復号処理用ＬＳＩとして応用する場合について説明する。

図２に示すように、本形態の情報処理装置２００では、動き検出ユニット１０１ａのローカルメモリ１０２ａ、動き補償ユニット１０１ｂのローカルメモリ１０２ｂ、ＤＳＰユニット１０１ｈのデータメモリ１０２ｈと命令メモリ１０２ｉ、及び、第１メモリユニット１０１ｇのフレームメモリ１０２ｇは、１６ビットのビット幅を有し、その他の機能ユニット１０１ｃ〜１０１ｆのローカルメモリ１０３ｃ〜１０３ｆは、１２ビットのビット幅を有する。このような、メモリ間のビット幅の違いに対処するため、本形態の情報処理装置２００では、インタフェースユニット２０６は、１２ビット幅のローカルメモリ１０３ｃ〜１０３ｆに対して、選択回路２１１ｃ〜２１１ｆをさらに備える。選択回路２１１ｃ〜２１１ｆは、特定のビットのみ選択するビット選択回路であり、この動作については後述する。

本形態の情報処理装置２００は、本発明の実施の形態１の情報処理装置１００と同様に、その動作モードを「処理モード」と「メモリモード」に設定することが出来る。動作モードを「処理モード」に設定したときの情報処理装置２００の動作は、情報処理装置１００の動作と同様である。したがって、本形態における動画の符号化処理と復号処理は、本発明の実施の形態１で説明したものと同様であり、説明を省略する。

動作モードを「メモリモード」に設定したときの、本形態の情報処理装置２００の動作を以下に説明する。

「メモリモード」におけるモード制御ユニット１０７とセレクタ１０３の設定、及び、それに伴う各メモリ１０２ａ〜１０２ｉとインタフェースユニット２０６の接続は、本発明の実施の形態１で説明したものと同様である。ただし、ローカルメモリ１０３ｃ〜１０３ｆは、インタフェースユニット２０６の選択回路２１１ｃ〜２１１ｆに接続される。

「メモリモード」の設定がなされた後、外部ＣＰＵが、システムバス１１０を介して、インタフェースユニット２０６にライトアクセスすると、インタフェースユニッ２０６において、入力されたアドレスがデコードされ、指定されたメモリがアクセスされる。

図７は、本発明の実施の形態２における情報処理装置の「メモリモード」におけるメモリマップである。同図に示すように、本形態の情報処理装置２００においては、ローカルメモリ１０２ｃのアドレス空間とローカルメモリ１０２ｄのアドレス空間とは、結合されて、上位アドレス「ｃ」で識別される一つのアドレス空間を形成する。同様に、ローカルメモリ１０２ｅのアドレス空間とローカルメモリ１０２ｆアドレス空間とは、結合されて、上位アドレス「ｄ」で識別される一つのアドレス空間を形成する。上位アドレス「ｅ」と上位アドレス「ｆ」で識別されるアドレス空間は、存在しない。

インタフェースユニット２０６において、入力されたアドレスがデコードされ、データバス１０５の中から上位アドレスに対応するデータバスが選択され、それに対応するメモリが選択される。上位アドレスのデコード結果が「０」、「ｂ」、「ｇ」、「ｈ」、及び、「ｉ」の時は、本発明の実施の形態１で説明したものと同様に、それぞれに対応するメモリが選択される。

ここで、図２を参照して、上位アドレスのデコード結果が「ｃ」の時について説明する。ライトアクセスにおいて、上位アドレスのデコード結果が「ｃ」の時は、選択回路２１１ｃは、システムバス１１０からの１６ビットの入力データのうち、上位８ビットを選択して、データバス１０５ｃを介して、ローカルメモリ１０２ｃに右詰めで書き込む。同時に、選択回路２１１ｄは、１６ビットの入力データのうち下位８ビットを選択して、データバス１０５ｄを介して、ローカルメモリ１０２ｄに右詰めで書き込む。このようにして、１６ビットのデータは、論理的に結合されたローカルメモリ１０２ｃとローカルメモリ１０２ｄのアドレス空間に格納される。

また、上位アドレスが「ｃ」の時のリードアクセスでは、選択回路２１１ｃ及び選択回路２１１ｄは、ローカルメモリ１０２ｃ及び１０２ｄのリードデータの内、それぞれ下位８ビットのデータを選択し、インタフェース回路１０６ａに渡す。インタフェース回路１０６ａは、ローカルメモリ１０２ｃから読み出された８ビットのデータを、システムバス１１０の上位８ビットに入力し、ローカルメモリ１０２ｄから読み出された８ビットのデータを、システムバス１１０の下位８ビットに入力する。以上の動作により、上位アドレス「ｃ」に対する、１６ビットのリード動作が行われる。

システムバス１１０より入力されたアドレスの内、上位アドレスのデコード結果が「ｄ」の時は、デコード結果が「ｃ」の時と同じように、ローカルメモリ１０２ｅとローカルメモリ１０２ｆに対して、データの入出力が行われる。

なお、図７に示したメモリマップでは、ローカルメモリ１０２ｅとローカルメモリ１０２ｆのアドレス幅は、同じ場合を示しているが、アドレス幅は必ずしも一致しなくて良い。

図８（ａ）は、アドレス幅が等しい場合の本発明の実施の形態２における情報処理装置２００のメモリ結合の説明図である。この例では、ローカルメモリＰとＱは、等しいアドレス幅と等しい１２ビットのビット幅を有している。この時、論理的に結合された架空ローカルメモリＲの上位８ビットは、ローカルメモリＰの下位８ビットであり、架空ローカルメモリＲの下位８ビットは、ローカルメモリＱの下位８ビットである。図８（ａ）において、斜線をつけた領域は、使用されない。

図８（ｂ）は、アドレス幅が異なる場合の本発明の実施の形態２における情報処理装置２００のメモリ結合の説明図である。この例では、ローカルメモリＳとＴは、等しい１２ビットのビット幅と、異なるアドレス幅を有している。論理的に結合された架空ローカルメモリＵのアドレス幅は、小さいアドレス幅を持つローカルメモリＳのアドレス幅に調整されている。架空ローカルメモリＵの上位８ビットは、ローカルメモリＳの下位８ビットであり、架空ローカルメモリＵの下位８ビットは、ローカルメモリＴの下位８ビットである。図８（ｂ）において、斜線をつけた領域は、使用されない。

このようにして、情報処理装置２００にアドレス幅の異なるローカルメモリが含まれる場合でも、選択回路２１１ｃ〜２１１ｆを導入して、ビット単位の選択をし、インタフェース回路１０６ａにおいてアクセス制御を行うことにより、情報処理装置２００が有する各メモリは、論理的に結合された一つの独立メモリとして動作し、外部からのデータを保存できる。

このように、本形態の構成によれば、ビット幅やアドレス幅が異なる複数のメモリに対して、外部からデータの転送が容易に行われるように、ビットやアドレスを制御することが出来る。この結果、外部ＣＰＵに対して、固定ビット幅の連続アドレス空間のメモリとしての機能を提供できるため、メモリへのデータ転送の処理効率を向上させることが出来る。

（実施の形態３）
図３は、本発明の実施の形態３における情報処理装置３００のブロック図である。図３において、図２と同様の構成要素については、同一の符号を付すことにより、説明を省略する。

図３に示すように、本形態の情報処理装置３００では、第１メモリユニットは、ＤＲＡＭによって構成された大容量のフレームメモリ３０２ｇを有し、インタフェースユニット３０６は、このＤＲＡＭ構成のフレームメモリ３０２ｇを制御するための、変換回路３１２ｇを有する。その他の構成は、本発明の実施の形態２における情報処理装置２００と同様である。

一般的に、ＬＳＩ内部のメモリにはＳＲＡＭが用いられるが、大容量のメモリが必要とされる場合には、ＤＲＡＭが用いられる。本形態の情報処理装置３００は、大量のデータを扱う画像処理に効率的に対応するために、ＤＲＡＭによって構成された１６ビット幅の大容量のフレームメモリ３０２ｇを備えている。その他のメモリには、ＳＲＡＭが用いられている。その結果、情報処理装置３００は、その内部に、異なる種類のメモリーを有することになり、そのための対策が新たに必要である。すなわち、外部ＣＰＵから、インタフェースユニット３０６を介して、フレームメモリ３０２ｇにアクセスする場合、他のメモリと同じアクセス制御信号を利用できるようにするために、インタフェースユニット３０６は、アクセス制御信号等の変換を行う変換回路３１２ｇを有している。

本形態の情報処理装置３００は、本発明の実施の形態１の情報処理装置１００と同様に、その動作モードを「処理モード」と「メモリモード」に設定することが出来る。動作モードを「処理モード」に設定したときの情報処理装置３００の動作は、情報処理装置１００の動作と同様である。したがって、本形態における動画の符号化処理と復号処理は、本発明の実施の形態１で説明したものと同様であり、説明を省略する。

図３を参照して、動作モードを「メモリモード」に設定したときの、本形態の情報処理装置３００の動作を以下に説明する。

「メモリモード」におけるモード制御ユニット１０７と、セレクタ１０３ａ〜１０３ｆ、１０３ｈ、及び、１０３ｉの設定、並びに、それに伴うメモリ１０２ａ〜１０２ｆ、データメモリ１０２ｈ、及び、命令メモリ１０２ｉとインタフェースユニット３０６との接続は、本発明の実施の形態２で説明したものと同様である。

第１メモリユニット３０１ｇにおいても、モード制御ユニット１０７が「メモリモード」に設定されると、その制御を受けて、セレクタ３０３ｇは、フレームメモリ３０２ｇを、インタフェースユニット３０６の変換回路３１２ｇに接続する。

「メモリモード」の設定がなされた後、外部ＣＰＵが、システムバス１１０を介して、インタフェースユニット３０６にライトアクセスすると、インタフェースユニット３０６において、入力されたアドレスがデコードされ、指定されたメモリがアクセスされる。

外部ＣＰＵから、インタフェースユニット３０６を介して、ローカルメモリ１０２ａ〜１０２ｆ、データメモリ１０２ｈ、及び、命令メモリ１０２ｉへアクセスする動作は、ビット幅の異なるメモリの場合も含めて、本発明の実施の形態２の場合と同様であり、説明を省略する。

外部ＣＰＵから、インタフェースユニット３０６を介して行われるフレームメモリ３０２ｇへのアクセスは、変換回路３１２ｇによってＳＲＡＭアクセス制御信号をＤＲＡＭアクセス制御信号に変換した後に、実行される。

本形態の情報処理装置３００の「メモリモード」におけるメモリマップは、図７に示した「フレームメモリ１０２ｇのアドレス空間」を「フレームメモリ３０２ｇのアドレス空間」に読み替えたものと同じである。ただし、「フレームメモリ３０２ｇのアドレス空間」は、「フレームメモリ１０２ｇのアドレス空間」に比べ、大容量化している。

このように、本形態の情報処理装置３００では、選択回路２１１ｃ〜２１１ｆと変換回路３１２ｇを導入することによって、メモリの種類と型の異なることを意識することなく、外部から、一つの独立したメモリとしてアクセスすることが可能である。

以上説明したように、本形態の構成によれば、情報処理装置３００は、ＭＰＥＧ−４による動画像符号化復号処理の他に、動画像処理を行わないときは大容量メモリデバイスとしての機能を提供することが出来る。例えば、本形態の情報処理装置３００を用いたシステムにおいて、静止画の連写を行うとき、連写の枚数を増やすために、情報処理装置３００をメモリデバイスとして用いることができる。この場合には、連写枚数を増やすために、新にメモリを追加する必要がないため、システムとして部品点数の削減や実装面積の縮小、コスト削減が可能となる。

（実施の形態４）
図４は、本発明の実施の形態４における情報処理装置４００のブロック図である。図４において、図３と同様の構成要素については、同一の符号を付すことにより、説明を省略する。

図４に示すように、本形態の情報処理装置４００は、メモリ４０２ｊとセレクタ４０３ｊとインタフェース４０６ｊとを有する、第２メモリユニット４０１ｊをさらに備え、めもり４０２ｊは、外付けされている。さらに、インタフェースユニット４０６は、上記外付けのメモリ４０２ｊを制御するための、変換回路４１３ｊをさらに有する。情報処理装置４００のその他の構成は、本発明の実施の形態３における情報処理装置３００と同様である。

本形態においては、外付けのメモリ４０２ｊは、ＳＤＲＡＭによって構成されており、インタフェース４０６ｊは、ＳＤＲＡＭ用の変換回路である。

セレクタ４０３ｊは、セレクタ３０３ｇと同じように、ローカル制御バス１０８に接続されており、モード制御ユニット１０７の制御を受ける。また、セレクタ４０３ｊは、メモリ４０２ｊを、ローカルデータバス１０９か、インタフェースユニット４０６に接する。

本形態の情報処理装置４００は、本発明の実施の形態１の情報処理装置１００と同様に、その動作モードを「処理モード」と「メモリモード」に設定することが出来る。

動作モードを「処理モード」に設定したとき、情報処理装置４００は、大容量の第１メモリユニット３０１ｇと、さらに大容量の第２メモリユニット４０１ｊとを、フレームメモリとして使用することが出来る。

「処理モード」において、モード制御ユニット１０７の制御により、セレクタ４０３ｊは、メモリ４０２ｊをインタフェース４０６ｊを介して、ローカルデータバス１０９に接続する。このように、「処理モード」における情報処理装置４００の動作は、第２メモリユニット４０１ｊが、第１メモリユニット３０１ｇに並列に付加されることを除けば、本発明の実施の形態１の情報処理装置１００の動作と同様である。したがって、本形態における動画の符号化処理と復号処理は、本発明の実施の形態１で説明したものと同様であり、説明を省略する。

図４を参照して、「メモリモード」における、本形態の情報処理装置４００の動作を以下に説明する。

「メモリモード」におけるモード制御ユニット１０７と、セレクタ１０３ａ〜１０３ｉの設定、並びに、それに伴うメモリ１０２ａ〜１０２ｆ、フレームメモリ３０２ｇ、データメモリ１０２ｈ、及び、命令メモリ１０２ｉとインタフェースユニット４０６との接続は、本発明の実施の形態３で説明したものと同様である。

「メモリモード」において、モード制御ユニット１０７の制御により、セレクタ４０３ｊは、メモリ４０２ｊを、データバス４０５ｊを介して、変換回路４１３ｊに接続する。変換回路４１３ｊは、ＳＲＡＭアクセス制御信号をＳＤＲＡＭアクセス制御信号に変換する。これによって、外付けのＳＤＲＡＭから構成されるメモリ４０２ｊを、その種類を意識することなく、外部ＣＰＵからアクセスできる。

このように、本形態の構成によれば、情報処理装置４００は、「処理モード」の動画像の処理においては、本発明の実施の形態３と比較して、さらに大きなフレームメモリを有し、「メモリモード」においても、本発明の実施の形態３と比較して、さらに大容量のメモリデバイスとして利用できる。例えば、本形態の情報処理装置４００を用いたシステムにおいては、静止画処理を実行する際に、連写の枚数をさらに増やすことができる。このため、連写枚数を増やすために新にメモリを追加する必要がないため、システムとして部品点数の削減や実装面積の縮小、コスト削減が可能である。

（実施の形態５）
図５は、本発明の実施の形態５における情報処理システムのブロック図である。本形態の情報処理システムは、いわゆる第３世代の携帯電話に対応するものであって、システムバス５１０、動画像処理専用ＬＳＩ５００、ＣＰＵ５０１、主メモリ５０２、静止画カメラ５０３、動画カメラ５０４、及び、ＬＣＤ（液晶ディスプレイ）５０５を備える。動画像処理専用ＬＳＩ５００は、本発明の実施の形態１〜４における情報処理装置１００〜４００に相当し、システムバス５１０は、同じくシステムバス１１０に相当する。

図５を参照して、本形態の情報処理システムにおける動画像処理方法について説明する。

まず、符号化処理について説明する。ＣＰＵ５０１からの指示により、動画カメラ５０４が撮影した動画像が、動画像処理専用ＬＳＩ５００に入力される。例えば、図１に示した情報処理装置１００を動画像処理専用ＬＳＩ５００として利用する場合には、情報処理装置１００においては、動画像は、システムバス１１０より、インタフェースユニット１０６に入力され、フレームメモリ１０２ｇに格納される。その後の動画像の符号化処理は、本発明の実施の形態１で説明したとおりである。

この符号化処理は、すでに説明したように、専用処理ブロックを用いることで、高速に行われる。符号化後のビットストリームの生成量が一定量に達すると、動画像処理専用ＬＳＩ５００は、ＣＰＵ５０１に対して符号化ビットストリームを主メモリ５０２に転送するように割り込みをかける。ＣＰＵ５０１は、割り込みがかかると、符号化ビットストリームを一定量ずつ動画像処理専用ＬＳＩ５００から主メモリ５０２に転送する。以上の一連の動作を繰り返すことにより、動画像の符号化処理が完遂する。

続いて、復号処理について説明する。ＣＰＵ５０１は、動画像処理専用ＬＳＩ５００に対して復号処理を指示し、符号化ビットストリームを動画像処理専用ＬＳＩ５００に転送する。例えば、図１に示した情報処理装置１００を動画像処理専用ＬＳＩ５００として利用する場合には、情報処理装置１００においては、符号化ビットストリームは、システムバス１１０より、インタフェースユニット１０６に入力され、フレームメモリ１０２ｇに格納される。その後の動画像の復号処理は、本発明の実施の形態１で説明したとおりである。

図５において、復号処理後の画像は、動画像処理専用ＬＳＩ５００より、ＬＣＤ５０５に転送され、動画像が表示される。なお、動画像処理専用ＬＳＩ５００において、符号化ビットストリームが不足すると、動画処理専用ＬＳＩ５００は、随時、ＣＰＵ５０１に対して符号化ビットストリームの要求割り込みをかける。以上の一連の動作を繰り返すことにより、動画像の複号処理が行われる。

次に、静止画像の符号化処理について説明する。

本形態の情報処理システムは、動画カメラ５０４とは別に、静止画カメラ５０３を備える。静止画カメラ５０３によって撮影された静止画像は、随時、主メモリ５０２に格納される。そして、時刻や残電池容量などのグラフィックスデータと合成した画像を作り、ＬＣＤ５０５に表示される。

静止画像の符号化処理は、情報処理システムの一つのスイッチ（図５には図示していない。携帯電話端末のシャッターボタン等に相当する。）が押されると、実行される。スイッチが押されると、ＣＰＵ５０１に割り込みが入り、ＣＰＵ５０１は、割り込み処理として、主メモリ５０２にある静止画像データを、主メモリ５０２内の静止画像の符号化処理を行う領域に転送する。転送された前記静止画像データは、ＣＰＵ５０１によって、ＪＰＥＧ（Ｊｏｉｎｔ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）方式等のアルゴリズムを用いて符号化される。

ここで、静止画の連写を行い、短時間で連続フレームの静止画像に対して符号化を行う時は、ＣＰＵ５０１による符号化処理に時間がかかるため、あらかじめ主メモリ５０２に符号化する数フレーム分の静止画像を保存しておく必要がある。

この場合、主メモリ５０２の容量により符号化できるフレーム数が制限されるが、静止画処理においては、動画像処理専用ＬＳＩ５００は、画像処理を行っていないため、「メモリモード」に設定することで、主メモリ５０２の補完メモリとして利用でき、連写の画像枚数を大幅に増やすことが出来る。

このように、本発明の実施の形態１〜４における情報処理装置１００〜４００を、本形態の動画像処理専用ＬＳＩ５００として利用すれば、静止画処理を実行する際には、情報処理装置１００〜４００を補完メモリとして利用でき、連写の枚数をさらに増やすことができる。このため、連写枚数を増やすために新にメモリを追加する必要がないため、情報処理システムの部品点数の削減や実装面積の縮小、コスト削減が可能となる。

以上述べたように、本発明の情報処理装置１００〜４００は、その動作モードとして、動画像を処理する「処理モード」と、独立した一つのメモリとして機能する「メモリモード」を有しており、多機能化と資源の有効利用に効果を発揮している。しかし、「処理モード」以外の機能は、上述した「メモリモード」に限定されるものではなく、例えば、フィルタ処理等の演算回路としても良い。

また、上述した本発明の実施例では、一例として、ＭＰＥＧ符号化方式に対する画像符号化／復号処理用ＬＳＩについて説明したが、本発明の各機能ユニットは、ＭＰＥＧ符号化方式以外の処理を行うものであっても良い。要するに、本発明の趣旨を逸脱しない限りにおいて、種々の適用が可能である。

本発明に係る情報処理装置は、例えば、画像処理を行うシステムであってメモリが不足しがちなもの等あるいはその応用技術分野に好適に利用できる。

本発明の実施の形態１における情報処理装置のブロック図 本発明の実施の形態２における情報処理装置のブロック図 本発明の実施の形態３における情報処理装置のブロック図 本発明の実施の形態４における情報処理装置のブロック図 本発明の実施の形態５における情報処理システムのブロック図。 本発明の実施の形態１における情報処理装置の「メモリモード」におけるメモリマップ 本発明の実施の形態２における情報処理装置の「メモリモード」におけるメモリマップ （ａ）本発明の実施の形態２における情報処理装置のメモリ結合の説明図（アドレス幅が等しい場合の例） （ｂ）本発明の実施の形態２における情報処理装置のメモリ結合の説明図（アドレス幅が異なる場合の例） 複数の回路ブロックを外部アクセス可能にした従来のＬＳＩのブロック図

符号の説明

１００、２００、３００、４００ 情報処理装置
１０１ａ 動き検出ユニット
１０１ｂ 動き補償ユニット
１０１ｃ ＤＣＴ／ＩＤＣＴユニット
１０１ｄ Ｑ／ＩＱユニット
１０１ｅ ＶＬＣユニット
１０１ｆ ＶＬＤユニット
１０１ｇ、３０１ｇ 第１メモリユニット
１０１ｈ ＤＳＰユニット
１０２ａ〜１０２ｆ ローカルメモリ
１０２ｇ、３０２ｇ フレームメモリ
１０２ｈ データメモリ１
１０２ｉ 命令メモリ
１０３ａ〜１０３ｉ、３０３ｇ、４０３ｊ セレクタ
１０４ａ〜１０４ｆ ロジック
１０４ｈ ＤＳＰコア
１０６、２０６、３０６、４０６ インタフェースユニット
１０６ａ インタフェース回路
１０８ ローカル制御バス
１０９ ローカルデータバス
１１０、５１０ システムバス
２１１ｃ〜２１１ｆ 選択回路
３１２ｇ、４１３ｇ 変換回路
４０１ｊ 第２メモリユニット
４０２ｊ メモリ
４０６ｊ インタフェース
５００ 動画像処理専用ＬＳＩ
５０１ ＣＰＵ
５０２ 主メモリ
５０３ 静止画カメラ
５０４ 動画カメラ
５０５ ＬＣＤ
９００ ＬＳＩ
９０１ａ〜９０１ｃ 第１〜３の回路ブロック
９０２ モードデコーダ
９０３ Ｉ／Ｏセレクタ

Claims (8)

1. 二つの動作モードを有する情報処理装置であって、
   二つの動作モードの内の一つが選択された場合には、予め定められた演算処理を行い、
   二つの動作モードの内の他の一つが選択された場合には、外部からアクセス可能なメモリデバイスとして動作する情報処理装置。
2. 機能ユニットとメモリユニットとを備える情報処理装置において、
   前記機能ユニットが有するローカルメモリと、前記メモリユニットが有するメモリ部とは、外部からの切り換え命令によって、外部から直接アクセス出来るメモリとして動作する、情報処理装置。
3. 複数の機能ユニットと、
   メモリユニットと、
   モード制御ユニットと、
   インタフェースユニットと、
   ローカルデータバスと、
   を備え、
   前記複数の機能ユニットは、それぞれ、演算処理部と、ローカルメモリと、セレクタとを有し、
   前記メモリユニットは、メモリ部と、セレクタとを有し、
   前記モード制御ユニットは、外部からの命令により、前記複数の機能ユニットと前記メモリユニットの動作モードを選択し、選択した動作モードに従って、前記複数の機能ユニットの前記セレクタと前記メモリユニットの前記セレクタとを切り替え、
   第１の動作モードが選択された場合には、前記複数の機能ユニットの前記セレクタは、前記ローカルメモリを前記演算処理部に接続し、前記メモリユニットの前記セレクタは、前記メモリ部を前記ローカルデータバスに接続し、前記複数の機能ユニットは、予め定められた演算処理を行い、
   第２の動作モードが選択された場合には、前記複数の機能ユニットの前記セレクタは、前記ローカルメモリを前記インタフェースユニットに接続し、前記メモリユニットの前記セレクタは、前記メモリ部を前記インタフェースユニットに接続し、前記ローカルメモリと前記メモリ部とは、前記インタフェースユニットを介して、外部とのデータ転送を行う、情報処理装置。
4. 前記インタフェースユニットは、前記機能ユニットのデータ線を、ある一定のビット単位で選択可能な選択回路と、
   前記機能ユニットへのデータの入出力を制御するアクセス制御回路とをさらに有する、請求項３記載の情報処理装置。
5. 前記インタフェースユニットは、種類の異なるメモリに対して、外部からの直接アクセスを可能とする制御信号変換回路をさらに有する、請求項３から４記載の情報処理装置。
6. 前記メモリユニットの一部又は全部が、外部に設置されている、請求項３から５記載の情報処理装置。
7. 前記複数の機能ユニットが行う予め定められた演算処理は、
   音声オーディオの圧縮伸長処理、動き検出処理、動き補償処理、ＤＣＴ（離散コサイン変換）処理、逆ＤＣＴ処理、量子化処理、逆量子化処理、可変長符号化処理、可変長復号処理、ノイズ除去フィルタ処理のうちの、少なくとも一つを含む、請求項２から６記載の情報処理装置。
8. 請求項１から７記載の情報処理装置を用いた電子機器。

Images