CN1301005C - 信息处理装置及使用它的电子设备 - Google Patents

Abstract

信息处理装置(100)包括下述多个功能单元：运动检测单元(101a)、运动补偿单元(101b)、DCT/IDCT单元(101c)、Q/IQ单元(101d)、VLC单元(101e)、VLD单元(101f)、及DSP单元(101h)；还包括第1存储单元(101g)、接口单元(106)、模式控制单元(107)、局部控制总线(108)、及局部数据总线(109)。根据模式控制单元(107)的控制，能够设定为“处理模式”和“存储模式”，“处理模式”是通常的处理运动图像的模式，而“存储模式”是所有内置存储器在逻辑上结合、作为能够经接口单元(106)从外部直接存取的一个存储器来工作的模式。

Description

信息处理装置及使用它的电子设备

技术领域

本发明涉及包括进行特定处理的多个功能单元和存储单元的信息处理装置，特别涉及通过切换工作模式还可作为能够从外部直接存取的存储设备来工作的信息处理装置。

背景技术

近年来，以第3代移动通信等为代表的高速通信基础设施日益完备，能够传输的信息量显著增加。其结果是，用移动通信来发送接收的数据除了包含声音、文本、及静止图像以外，还包含运动图像。

作为第3代移动通信的移动通信编码方式之一，采用了MPEG(MovingPicture Experts Group，运动图像专家组)提倡的MPEG-4方式。一般，MPEG-4方式的运动图像处理的处理量很庞大。再者，在以电池驱动为前提的移动通信终端采用该MPEG-4方式的情况下，庞大的数据的高速处理和降低功耗成为课题。从该观点出发，移动通信终端上搭载的运动图像处理专用LSI通过并用处理器和多个专用硬件，来分散运动图像处理时的负担，同时降低功耗。

在运动图像处理专用LSI被包含在也处理静止图像的图像处理装置中的情况下，在图像处理装置处理静止图像时，运动图像处理专用LSI往往不工作。另一方面，该运动图像处理专用LSI的专用硬件分别内置了局部存储器。

因此，为了有效利用图像处理装置具有的资源，在静止图像处理中这样运动图像处理专用LSI不工作时，可以将运动图像处理专用LSI具有的存储器用于其他目的。为此，可以适当切换运动图像处理专用LSI的工作模式，使得能够从外部存取运动图像处理专用LSI具有的存储器。

作为这种技术之一，文献1(Japanese Patent Application Laid-Open No.H07-78876(日本特开平07-78876号))公开了切换模式并从外部利用多个电路块的技术。

图9是能够从外部存取多个电路块的现有LSI 900的方框图。(文献1的图1。)该LSI 900包括模式译码器902、I/O选择器903、第1电路块901a、第2电路块901b、及第3电路块901c。根据从外部供给的模式设定数据，I/O选择器903从第1电路块901a、第2电路块901b、及第3电路块901c中选择一个，模式译码器902切换选择出的电路块的工作模式，选择出的电路块经端子904与外部进行数据传送。

然而，即使将上述现有技术改进得能够利用电路块内的局部存储器，一次能够传送的数据量也被限制为一个电路块的局部存储器的容量。此外，每当变更被利用的局部存储器所属的电路块时，都需要切换相应的两个电路块(当前的电路块和下次的电路块)的模式，处理很烦杂。

再者，局部存储器分别对应于该局部存储器所属的电路块的功能而优化了其容量、比特宽度及地址宽度，通常，这些值因电路块而异。因此，有下述问题：从外部利用局部存储器的程序员或设计者必须考虑每个局部存储器的容量、比特宽度和地址宽度。

此外，电路块的局部存储器也有时由SRAM或DRAM等不同种类的存储器构成，所以有时不能用一种存取方法来利用所有存储器。

发明内容

因此，本发明的目的在于提供一种能够从外部容易地存取局部存储器的信息处理装置。

第1发明的信息处理装置具有多个工作模式，在选择了多个工作模式内的一个模式的情况下，进行预定的运算处理；而在选择了多个工作模式内的另一个模式的情况下，作为能够从外部存取的存储设备来工作。

根据该结构，通过切换工作模式，能够将信息处理装置也用作存储设备，能够有效利用资源。

第2发明的信息处理装置包括功能单元和存储单元，功能单元具有的局部存储器、和存储单元具有的存储部根据来自外部的切换命令作为能够从外部直接存取的存储器来工作。

根据该结构，能够将功能单元具有的局部存储器、和存储单元具有的存储部也用作能够从外部直接存取的独立存储器，所以能够将信息处理装置用于多种目的。

第3发明的信息处理装置包括：多个功能单元、存储单元、模式控制单元、接口单元、以及局部数据总线；多个功能单元分别具有运算处理部、局部存储器、以及选择器；存储单元具有存储部和选择器；模式控制单元根据来自外部的命令，选择多个功能单元和存储单元的工作模式，根据选择出的工作模式，来切换多个功能单元的选择器和存储单元的选择器；在选择了第一工作模式的情况下，多个功能单元的选择器将局部存储器连接到运算处理部上，存储单元的选择器将存储部连接到局部数据总线上，多个功能单元进行预定的运算处理；在选择了第二工作模式的情况下，多个功能单元的选择器将局部存储器连接到接口单元上，存储单元的选择器将存储部连接到接口单元上，局部存储器和存储部经接口单元与外部进行数据传送。

根据该结构，能够根据来自外部的命令，将信息处理装置的工作模式选择为存储功能的模式，将各功能单元具有的局部存储器和存储单元具有的存储部用作能够从外部直接存取的独立存储器。因此，能够根据简单的命令操作，将信息处理装置也用作存储设备。

在第4发明的信息处理装置中，接口单元还具有：选择电路，能够以一定的比特为单位来选择功能单元的数据线；和存取控制电路，控制数据向功能单元的输入输出。

根据该结构，即使在信息处理装置的各功能单元具有比特宽度和地址宽度不同的局部存储器的情况下，也能够根据以比特为单位的控制，将各功能单元的局部存储器有效地用作能够从外部直接存取的独立存储器。

在第5发明的信息处理装置中，接口单元还具有：控制信号变换电路，在某个格式和其他格式之间变换信号。

根据该结构，即使在信息处理装置具有工作类型不同的多个存储器的情况下，也能够经控制信号变换电路，不用意识到存储器的类型，就用作能够从外部直接存取的独立存储器，所以利用上的简便性增加。

在第6发明的信息处理装置中，存储单元的一部分或全部外置。

根据该结构，能够独立于信息处理装置的组件而在外部包括大容量的存储器，所以即使在进行预定的处理的情况下，以及在用作存储设备的情况下，也能够提供具有足够存储容量的信息处理装置。

在第7发明的信息处理装置中，多个功能单元进行的预定的运算处理包含音频的压缩解压处理、运动检测处理、运动补偿处理、DCT(离散余弦变换)处理、逆DCT处理、量化处理、逆量化处理、可变长度编码处理、可变长度解码处理、噪声除去滤波处理中的至少一个。

根据该结构，能够提供一种多功能的图像处理用信息处理装置，能够将各功能单元的局部存储器也用作能够从外部直接存取的独立存储器。

第8发明的电子设备使用第1至7发明的信息处理装置。

根据该结构，能够将信息处理装置用作进行本来的信息处理的装置，同时能够也用作存储设备，所以能够削减电子设备的部件个数，能够削减安装面积和削减成本。

附图说明

图1是本发明实施方式1的信息处理装置的方框图。

图2是本发明实施方式2的信息处理装置的方框图。

图3是本发明实施方式3的信息处理装置的方框图。

图4是本发明实施方式4的信息处理装置的方框图。

图5是本发明实施方式5的信息处理系统的方框图。

图6是本发明实施方式1的信息处理装置的“存储模式”下的存储映像。

图7是本发明实施方式2的信息处理装置的“存储模式”下的存储映像。

图8(a)、图8(b)是本发明实施方式2的信息处理装置的存储器结合的说明图(地址宽度不同的情况下的例子)。

图9是现有LSI的方框图。

具体实施方式

接着，参照附图来说明本发明的实施方式。在以下所述的实施方式中，作为一例，说明基于MPEG编码方式的图像编码/解码处理用LSI。

(实施方式1)

图1是本发明实施方式1的信息处理装置100的方框图。

本方式的信息处理装置100包括下述多个功能单元：运动检测单元101a(在图1中，简称运动检测)、运动补偿单元101b(在图1中，简称运动补偿)、DCT/IDCT(离散余弦变换/逆离散余弦变换)单元101c、Q/IQ(量化/逆量化)单元101d、VLC(可变长度编码)单元101e、VLD(可变长度解码)单元101f、及DSP(数字信号处理)单元101h。

本方式的信息处理装置100还包括第1存储单元101g、接口单元106、模式控制单元107、局部控制总线108、及局部数据总线109。

运动检测单元101a、运动补偿单元101b、DCT/IDCT单元101c、Q/IQ单元101d、VLC单元101e、及VLD单元101f分别具有局部存储器102a～102i、选择器103a～103f、及作为运算处理部的逻辑104a～104f。

DSP单元101h具有数据命令存储器102h、命令存储器102i、选择器103h和103i、及作为运算处理部的DSP核心104h。

第1存储单元101g具有帧存储器102g和选择器103g。

接口单元106具有接口电路106a，经数据线111连接在局部数据总线109上，经数据总线105a～105g连接在各功能单元的选择器103a～103i上。此外，接口单元106为了与外部进行数据传送，连接在系统总线110上。

在局部数据总线109上，连接着接口单元106和其他功能单元101a～101h。经该局部数据总线109，来进行局部存储器102a～102f和帧存储器102g之间的数据传送、及数据存储器102h和帧存储器102g之间的数据传送。

在局部控制总线108上，连接着模式控制单元107和选择器103a～103i。

在以下描述中，在不会导致混乱的情况下，功能单元101a～101f及101h总称功能单元101。同样，局部存储器102a～102f总称局部存储器102，选择器103a～103i总称选择器103，逻辑104a～104f总称逻辑104。

局部存储器102在通常工作(以下所述的“处理模式”)中，保存各个功能单元101处理的数据。

帧存储器102g在通常工作中，保存编码处理前、处理中、及处理后的运动图像。

数据存储器102h在通常工作中，保存DSP单元101h运算所用的数据。

命令存储器102i在通常工作中，保存DSP单元101h要处理的命令。

逻辑104进行各个功能单元101指定的处理。

本方式的信息处理装置100的最大特征是，具有两个工作模式。即，本方式的信息处理装置100能够根据来自外部的命令，将其工作模式选择为“处理模式”或“存储模式”。

在“处理模式”下，信息处理装置100的DSP单元101h和功能单元101使用各自的局部存储器102、数据存储器102h以及帧存储器102g，来进行运动图像编码处理或解码处理。

在“存储模式”下，信息处理装置100具有的所有存储器形成逻辑上结合的存储空间，作为能够从外部CPU存取的一个独立的存储器来工作。它们的细节将在后面进行描述。

模式控制单元107是具有设定功能单元101的工作模式的设定寄存器的模式设定部件。收到来自外部的命令112后，模式控制单元107经局部控制总线108来控制选择器103，将功能单元101的工作模式切换为进行运动图像处理的“处理模式”、或作为外部独立存储器来工作的“存储模式”。

数据总线105a～105g是由片选信号、使能信号、地址总线、写数据总线、及读数据总线组成的数据总线。

信息处理装置100经接口单元106与外部CPU进行通信，进行数据传送。

以下，说明本方式的信息处理装置100的工作的“处理模式”和“存储模式”的情况。首先，说明“处理模式”的工作。

收到来自外部的命令112，模式控制单元107将功能单元101的工作模式设定为进行运动图像处理的“处理模式”，进行运动图像编码处理或解码处理。

根据“处理模式”的设定，选择器103a～103f将局部存储器102a～102f分别连接到逻辑104a～104f上。此外，选择器103g将帧存储器102g连接到局部数据总线109上。再者，选择器103h将数据存储器102h连接到DSP核心104h上，选择器103i将命令存储器102i连接到DSP核心104h上。

下面概略说明这样设定的“处理模式”下的运动图像编码处理工作。

DSP单元101h的DSP核心104h为了进行编码对象的运动图像数据的预处理，将帧存储器102g中保存的运动图像数据传送到数据存储器102h。然后，DSP核心104h执行命令存储器102i中保存的命令，对传送到数据存储器102h的运动图像数据进行预处理，再次保存到帧存储器102g中。

预处理结束后，DSP单元101h将预处理后的图像数据和参考图像数据从帧存储器102g传送到运动检测单元101a的局部存储器102a。运动检测单元101a进行运动检测处理，将当前图像和参考图像的差分图像和运动矢量保存到局部存储器102a中。运动检测单元101a结束运动检测处理后，将其结束通知发给DSP单元101h。

DSP单元101h收到结束通知后，将局部存储器102a中保存的差分图像数据传送到DCT/IDCT单元101c的局部存储器102c。DCT/IDCT单元101c进行DCT(离散余弦变换)处理，将处理后的DCT系数数据保存到局部存储器102c中。DCT/IDCT单元101c结束DCT处理后，将其结束通知发给DSP单元101h。

DSP单元101h收到结束通知后，将局部存储器102c中保存的DCT系数数据传送到Q/IQ单元101d的局部存储器102d。Q/IQ单元101d进行量化处理，将处理后的量化系数数据保存到局部存储器102d中。Q/IQ单元101d结束量化处理后，将其结束通知发给DSP单元101h。

DSP单元101h收到结束通知后，将局部存储器102d中保存的量化系数数据传送到VLC单元101e的局部存储器102e。VLC单元101e进行可变长度编码处理，将处理后的可变长度编码数据保存到局部存储器102e中。VLC单元101e结束可变长度编码处理后，将其结束通知发给DSP单元101h。

DSP单元101h收到结束通知后，将局部存储器102e中保存的可变长度编码数据传送到帧存储器102g。至此，一系列运动图像编码处理结束。

此情况下的各存储器间的数据传送经局部数据总线109来进行。

接着，概略说明“处理模式”下的运动图像解码处理工作。

DSP单元101h将帧存储器102g中保存的解码对象的可变长度编码数据传送到VLD单元101f的局部存储器102f。VLD单元101f对待解码的可变长度编码数据进行可变长度解码处理，将处理后的量化系数数据保存到局部存储器102f中。VLD单元101f结束可变长度解码处理后，将其结束通知发给DSP单元101h。

DSP单元101h收到结束通知后，将局部存储器102f中保存的量化系数数据传送到Q/IQ单元101d的局部存储器102d。Q/IQ单元101d对量化系数数据进行逆量化处理，将处理后的DCT系数数据保存到局部存储器102d中。Q/IQ单元101d结束逆量化处理后，将其结束通知发给DSP单元101h。

DSP单元101h收到结束通知后，将局部存储器102d中保存的DCT系数数据传送到DCT/IDCT单元101c的局部存储器102c中。DCT/IDCT单元101c对DCT系数数据进行IDCT(逆离散余弦变换)处理，将处理后的差分图像数据保存到局部存储器102c中。DCT/IDCT单元101c结束IDCT处理后，将其结束通知发给DSP单元101h。

DSP单元101h收到结束通知后，将局部存储器102c中保存的差分图像数据和参考图像数据传送到运动补偿单元101b的局部存储器102b。运动补偿单元101b用差分图像数据和参考图像数据来进行运动补偿处理，将处理后的图像数据保存到局部存储器102b。运动补偿单元101b结束运动补偿处理后，将其结束通知发给DSP单元101h。

DSP单元101h收到结束通知后，将局部存储器102b中保存的图像数据传送到帧存储器102g中。至此，一系列运动图像解码处理结束。

此情况下的各存储器间的数据传送经局部数据总线109来进行。

接着，说明本方式的信息处理装置100的“存储模式”下的工作。

收到来自外部的命令112，模式控制单元107将功能单元101的工作模式设定为作为外部独立存储器来工作的“存储模式”。

根据“存储模式”的设定，选择器103a～103f将局部存储器102a～102f分别连接到接口单元106的接口电路106a上。此外，选择器103g将帧存储器102g连接到接口电路106a上。再者，选择器103h将数据存储器102h连接到接口电路106a上，选择器103i将命令存储器102i连接到接口电路106a上。

在以上设定后，外部CPU等经系统总线110写存取接口单元106后，接口单元106对输入的地址进行译码，存取指定的存储器。

图6是本发明实施方式1的信息处理装置100的“存储模式”下的存储映像。如该图所示，在本方式的信息处理装置100中，用高端地址来指定是哪一个存储器，用低端地址来指定该存储器内的地址。

图1所示的接口单元106对输入的地址进行译码，在高端地址的译码结果为“0”时，使数据总线105a的片选信号和使能信号有效，存取局部存储器102a。进而，接口单元106输入低端地址，将从系统总线110输入的写数据直接输出到局部存储器102a中。这样，对局部存储器102a进行写存取。

此外，读存取时的片选信号、使能信号、及地址总线的有关处理与写存取时相同。接口单元106选择从局部存储器102a读出、经数据总线105a得到的读数据，输入到系统总线110上。

同样，在从系统总线110输入的地址的高端地址的译码结果为“b”时，数据总线105b变为有效，存取局部存储器102b。

这样，对输入的地址进行译码，从数据总线105中选择与高端地址对应的数据总线，选择与其对应的存储器。此时，不仅能够存取局部存储器102a～102f，而且能够同样存取帧存储器102g、数据存储器102h、及命令存储器102i，整体形成大的独立的存储器。

这样，根据本方式的结构，通过将信息处理装置100的工作模式设定为“处理模式”和“存储模式”，能够多样而且有效地利用信息处理装置100。即，如果将工作模式设定为“处理模式”，则信息处理装置100利用其具有的存储器进行通常的图像信号处理；而如果设定为“存储模式”，则信息处理装置100具有的存储器作为逻辑上结合的一个独立存储器，能够保存来自外部的数据。其结果是，能够提高作为独立存储器的处理效率，并且能够有效利用资源。

(实施方式2)

图2是本发明实施方式2的信息处理装置200的方框图。在图2中，通过对与图1同样的构件附以同一标号，来省略其说明。

下面说明将本方式的信息处理装置200作为基于MPEG编码方式的图像编码/解码处理用LSI来应用的情况。

如图2所示，在本方式的信息处理装置200中，运动检测单元100a的局部存储器102a、运动补偿单元101b的局部存储器102b、DSP单元101h的数据存储器102h和命令存储器102i、及第1存储单元101g的帧存储器102g具有16比特的比特宽度，其他功能单元101c～101f的局部存储器103c～103f具有12比特的比特宽度。为了应付这种存储器间的比特宽度的不同，在本方式的信息处理装置200中，接口单元206对12比特宽度的局部存储器103c～103f还包括选择电路211c～211f。选择电路211c～211f是只选择特定比特的比特选择电路，其工作将在后面进行描述。

本方式的信息处理装置200与本发明实施方式1的信息处理装置100同样，能够将其工作模式设定为“处理模式”和“存储模式”。将工作模式设定为“处理模式”时的信息处理装置200的工作与信息处理装置100的工作相同。因此，本方式的运动图像编码处理和解码处理与本发明实施方式1中说明过的相同，省略其说明。

以下说明将工作模式设定为“存储模式”时的本方式的信息处理装置200的工作。

“存储模式”下的模式控制单元107和选择器103的设定、及随之的各存储器102a～102i和接口单元206的连接与本发明实施方式1中说明过的相同。只是，局部存储器103c～103f被连接在接口单元206的选择电路211c～211f上。

设定为“存储模式”后，外部CPU经系统总线110写存取接口单元206后，接口单元206对输入的地址进行译码，存取指定的存储器。

图7是本发明实施方式2的信息处理装置的“存储模式”下的存储映像。如该图所示，在本方式的信息处理装置200中，局部存储器102c的地址空间和局部存储器102d的地址空间结合，形成用高端地址“c”识别的一个地址空间。同样，局部存储器102e的地址空间和局部存储器102f的地址空间结合，形成用高端地址“d”识别的一个地址空间。用高端地址“e”’和高端地址“f’识别的地址空间不存在。

在接口单元206中，对输入的地址进行译码，从数据总线105中选择与高端地址对应的数据总线，选择与其对应的存储器。在高端地址的译码结果为“0”、“b”、“g”、“h”、及“i”时，与本发明实施方式1中说明过的同样，选择分别与其对应的存储器。

这里，参照图2来说明高端地址的译码结果为“c”时的情况。在写存取中，在高端地址的译码结果为“c”时，选择电路211c选择来自系统总线110的16比特的输入数据中的高8比特，经数据总线105c右对齐写入到局部存储器102c中。同时，选择电路211d选择16比特的输入数据中的低8比特，经数据总线105d右对齐写入到局部存储器102d中。这样，16比特的数据被保存到逻辑上结合的局部存储器102c和局部存储器102d的地址空间中。

此外，在高端地址为“c”时的读存取中，选择电路211c及选择电路211d分别选择局部存储器102c及102d的读数据内的低8比特的数据，交给接口电路106a。接口电路106a将从局部存储器102c读出的8比特的数据输入到系统总线110的高8比特上，将从局部存储器102d读出的8比特的数据输入到系统总线110的低8比特上。通过以上工作，对高端地址“c”进行了16比特的读动作。

在从系统总线110输入的地址内的高端地址的译码结果为“d”时，与译码结果为“c”时同样，对局部存储器102e和局部存储器102f进行数据的输入输出。

在图7所示的存储映像中，示出了局部存储器102e和局部存储器102f的地址宽度相同的情况，但是地址宽度也可以不必一致。

图8(a)是地址宽度相等的情况下的本发明实施方式2的信息处理装置200的存储器结合的说明图。在本例中，局部存储器P和Q具有相等的地址宽度和相等的12比特的比特宽度。此时，逻辑上结合的虚拟局部存储器R的高8比特是局部存储器P的低8比特，虚拟局部存储器R的低8比特是局部存储器Q的低8比特。在图8(a)中，附有斜线的区域不使用。

图8(b)是地址宽度不同的情况下的本发明实施方式2的信息处理装置200的存储器结合的说明图。在本例中，局部存储器S和T具有相等的12比特的比特宽度和不同的地址宽度。逻辑上结合的虚拟局部存储器U的地址宽度被调整为具有小地址宽度的局部存储器S的地址宽度。虚拟局部存储器U的高8比特是局部存储器S的低8比特，虚拟局部存储器U的低8比特是局部存储器T的低8比特。在图8(b)中，附有斜线的区域不使用。

这样，即使在信息处理装置200中包含地址宽度不同的局部存储器的情况下，通过导入选择电路211c～211f，进行以比特为单位的选择，在接口电路106a中进行存取控制，信息处理装置200具有的各存储器能够作为逻辑上结合的一个独立的存储器来工作，保存来自外部的数据。

这样，根据本方式的结构，能够控制比特或地址，以便对比特宽度或地址宽度不同的多个存储器从外部容易地进行数据的传送。其结果是，能够向外部CPU提供固定比特宽度的连续地址空间的存储器的功能，所以能够提高向存储器进行数据传送的处理效率。

(实施方式3)

图3是本发明实施方式3的信息处理装置300的方框图。在图3中，通过对与图2同样的构件附以同一标号，来省略其说明。

如图3所示，在本方式的信息处理装置300中，第1存储单元具有由DRAM构成的大容量的帧存储器302g，接口单元306具有用于控制该DRAM构成的帧存储器302g的变换电路312g。其他结构与本发明实施方式2的信息处理装置200相同。

一般，LSI内部的存储器采用SRAM，但是在需要大容量的存储器的情况下，采用DRAM。本方式的信息处理装置300为了高效率地应对大量数据的图像处理，包括由DRAM构成的16比特宽度的大容量的帧存储器302g。其他存储器采用SRAM。其结果是，在信息处理装置300的内部，具有不同种类的存储器，需要用于它的新对策。即，在外部CPU经接口单元306对帧存储器302g进行存取的情况下，为了能够利用与其他存储器相同的存取控制信号，接口单元306具有变换存取控制信号等的变换电路312g。

本方式的信息处理装置300与本发明实施方式1的信息处理装置100同样，能够将其工作模式设定为“处理模式”和“存储模式”。将工作模式设定为“处理模式”时的信息处理装置300的工作与信息处理装置100的工作相同。因此，本方式的运动图像编码处理和解码处理与本发明实施方式1中说明过的相同，省略其说明。

以下参照图3来说明将工作模式设定为“存储模式”时的本方式的信息处理装置300的工作。

“存储模式”下的模式控制单元107、和选择器103a～103f、103h、及103i的设定、以及随之的各存储器102a～102f、数据存储器102h、及命令存储器102i和接口单元306的连接与本发明实施方式2中说明过的相同。

在第1存储单元301g中，在模式控制单元107被设定为“存储模式”后，受其控制，选择器303g将帧存储器302g连接到接口单元306的变换电路312g上。

设定为“存储模式”后，外部CPU经系统总线110写存取接口单元306后，接口单元306对输入的地址进行译码，存取指定的存储器。

外部CPU经接口单元306存取局部存储器102a～102f、数据存储器102h、及命令存储器102i的动作，包含比特宽度不同的存储器的情况在内，与本发明实施方式2的情况相同，省略其说明。

外部CPU经接口单元306对帧存储器302g的存取，在变换电路312g将SRAM存取控制信号变换为DRAM存取控制信号后执行。

将图7所示的“帧存储器102g的地址空间”替换为“帧存储器302g的地址空间”，就得到本方式的信息处理装置300的“存储模式”下的存储映像。只是，“帧存储器302g的地址空间”比“帧存储器102g的地址空间”的容量大。

这样，本方式的信息处理装置300通过导入选择电路211c～211f和变换电路312g，不用意识到存储器的种类和类型的不同，就能够从外部作为一个独立的存储器来存取。

如上所述，根据本方式的结构，信息处理装置300在基于MPEG-4的运动图像编码解码处理之外不进行运动图像处理时能够提供大容量存储设备的功能。例如，在使用本方式的信息处理装置300的系统中，在进行静止图像的连拍时，为了增加连拍的张数，可以将信息处理装置300用作存储设备。在此情况下，无需为了增加连拍张数而新添加存储器，所以能够削减系统的部件个数，缩小安装面积，削减成本。

(实施方式4)

图4是本发明实施方式4的信息处理装置400的方框图。在图4中，通过对与图3同样的构件附以同一标号，来省略其说明。

如图4所示，本方式的信息处理装置400还包括具有存储器402j、选择器403j以及接口406j的第2存储单元401j，存储器402j外置。再者，接口单元406还具有用于控制上述外置的存储器402j的变换电路413j。信息处理装置400的其他结构与本发明实施方式3的信息处理装置300相同。

在本方式中，外置的存储器402j由SDRAM构成，接口406j是SDRAM用的变换电路。

选择器403j与选择器303g同样，被连接在局部控制总线108上，受模式控制单元107控制。此外，选择器403j将存储器402j连接到局部数据总线109或接口单元406上。

本方式的信息处理装置400与本发明实施方式1的信息处理装置100同样，能够将其工作模式设定为“处理模式”和“存储模式”。

在将工作模式设定为“处理模式”时，信息处理装置400能够将大容量的第1存储单元301g、和大容量的第2存储单元401j用作帧存储器。

在“处理模式”下，根据模式控制单元107的控制，选择器403j将存储器402j经接口406j连接到局部数据总线109上。这样，“处理模式”下的信息处理装置400的工作除了与第1存储单元301g并联而附加了第2存储单元401j以外，与本发明实施方式1的信息处理装置100的工作相同。因此，本方式的运动图像编码处理和解码处理与本发明实施方式1中说明过的相同，省略其说明。

以下参照图4来说明“存储模式”下的本方式的信息处理装置400的工作。

“存储模式”下的模式控制单元107和选择器103a～103i的设定、以及随之的存储器102a～102f、帧存储器302g、数据存储器102h、及命令存储器102i和接口单元406的连接与本发明实施方式3中说明过的相同。

在“存储模式”下，根据模式控制单元107的控制，选择器403j将存储器402j经数据总线405j连接到变换电路413j上。变换电路413j将SRAM存取控制信号变换为SDRAM存取控制信号。由此，不用意识到由外置的SDRAM构成的存储器402j的种类，就能够从外部CPU进行存取。

这样，根据本方式的结构，信息处理装置400在“处理模式”的运动图像的处理中，与本发明实施方式3相比，具有更大的帧存储器；在“存储模式”下，与本发明实施方式3相比，也能够用作更大容量的存储设备。例如，在使用本方式的信息处理装置400的系统中，在执行静止图像处理时，能够进一步增加连拍的张数。因此，无需为了增加连拍张数而新添加存储器，所以能够削减系统的部件个数，缩小安装面积，削减成本。

(实施方式5)

图5是本发明实施方式5的信息处理系统的方框图。本方式的信息处理系统对应于所谓的第3代手机，包括系统总线510、运动图像处理专用LSI500、CPU 501、主存储器502、照相机503、摄像机504、及LCD(液晶显示器)505。运动图像处理专用LSI 500相当于本发明实施方式1～4的信息处理装置100～400，系统总线510相当于其系统总线110。

参照图5来说明本方式的信息处理系统的运动图像处理方法。

首先，说明编码处理。根据来自CPU 501的指示，摄像机504拍摄的运动图像被输入到运动图像处理专用LSI 500中。例如，在将图1所示的信息处理装置100用作运动图像处理专用LSI 500的情况下，在信息处理装置100中，运动图像从系统总线110被输入到接口单元106中，保存到主存储器102g中。其后的运动图像编码处理如本发明实施方式1中所述。

如上所述，使用专用处理块高速地进行该编码处理。编码后的比特流的生成量达到一定量后，运动图像处理专用LSI 500向CPU 501产生中断，以便将编码比特流传送到主存储器502。CPU 501在产生中断后，将编码比特流每次按一定量从运动图像处理专用LSI 500传送到主存储器502。通过重复以上一系列工作，运动图像编码处理完成。

接着，说明解码处理。CPU 501向运动图像处理专用LSI 500指示解码处理，将编码比特流传送到运动图像处理专用LSI 500。例如，在将图1所示的信息处理装置100用作运动图像处理专用LSI 500的情况下，在信息处理装置100中，编码比特流从系统总线110被输入到接口单元106中，保存到主存储器102g中。其后的运动图像解码处理如本发明实施方式1中所述。

在图5中，解码处理后的图像从运动图像处理专用LSI 500被传送到LCD505，显示运动图像。在运动图像处理专用LSI 500中，编码比特流不足时，运动图像处理专用LSI 500随时向CPU 501产生请求编码比特流的中断。通过重复以上一系列工作，进行了运动图像解码处理。

接着，说明静止图像的编码处理。

本方式的信息处理系统在摄像机504以外，还包括照相机503。照相机503拍摄的静止图像随时被保存到主存储器502中。然后，形成与时刻或电池余量等图形数据合成了的图像，显示在LCD 505上。

静止图像的编码处理在按压了信息处理系统的一个开关(在图5中未图示。相当于手机的快门按钮等。)后执行。按压开关后，向CPU 501产生中断，CPU 501进行下述中断处理：将主存储器502中的静止图像数据传送到主存储器502内的进行静止图像的编码处理的区域。传送的上述静止图像数据由CPU 501用JPEG(Joint Picture Experts Group，联合图像专家组)方式等算法进行编码。

这里，在进行静止图像的连拍、短时间内对连续帧的静止图像进行编码时，CPU 501的编码处理要花费时间，所以需要预先在主存储器502中保存要编码的几帧静止图像。

在此情况下，主存储器502的容量限制了能够编码的帧数，但是在静止图像处理中，运动图像处理专用LSI 500不进行图像处理，所以通过设定为“存储模式”，能够用作主存储器502的辅助存储器，能够大幅度增加连拍的图像张数。

这样，如果将本发明实施方式1～4的信息处理装置100～400用作本方式的运动图像处理专用LSI 500，则在执行静止图像处理时，能够将信息处理装置100～400用作辅助存储器，能够进一步增加连拍的图像张数。因此，无需为了增加连拍张数而新添加存储器，所以能够削减信息处理系统的部件个数，缩小安装面积，削减成本。

如上所述，本发明的信息处理装置100～400的工作模式具有处理运动图像的“处理模式”、和作为独立的一个存储器来工作的“存储模式”，对多功能化和资源的有效利用发挥了效果。但是，“处理模式”以外的功能并不限于上述“存储模式”，例如也可以作为滤波处理等的运算电路。

此外，在上述本发明的实施例中，作为一例，说明了MPEG编码方式的图像编码/解码处理用LSI，但是本发明的各功能单元也可以进行MPEG编码方式以外的处理。总之，只要不脱离本发明的主旨，可以进行各种应用。

根据本发明，能够提供一种信息处理装置，包括进行特定处理的多个功能单元和存储单元，通过切换工作模式也作为能够从外部直接存取的存储设备来工作。其结果是，能够实现信息处理装置的多功能化和资源的有效利用。

Claims (6)

1、一种信息处理装置，包括：

多个功能单元、

存储单元、

模式控制单元、

接口单元、以及

局部数据总线；

其中：

上述多个功能单元分别具有运算处理部、局部存储器、以及选择器；

上述存储单元具有存储部和选择器；

上述模式控制单元根据来自外部的命令，选择上述多个功能单元和上述存储单元的工作模式，根据选择出的工作模式，来切换上述多个功能单元的上述选择器和上述存储单元的上述选择器；

在选择了第一工作模式的情况下，上述多个功能单元的上述选择器将上述局部存储器连接到上述运算处理部上，上述存储单元的上述选择器将上述存储部连接到上述局部数据总线上，上述多个功能单元进行预定的运算处理；

在选择了第二工作模式的情况下，上述多个功能单元的上述选择器将上述局部存储器连接到上述接口单元上，上述存储单元的上述选择器将上述存储部连接到上述接口单元上，上述局部存储器和上述存储部经上述接口单元与外部进行数据传送。

2、如权利要求1所述的信息处理装置，其中，

上述接口单元还具有：选择电路，能够以一定的比特为单位来选择上述功能单元的数据线；和

存取控制电路，控制数据向上述功能单元的输入输出。

3、如权利要求1所述的信息处理装置，其中，上述接口单元还具有：控制信号变换电路，在某个格式和其他格式之间变换信号。

4、如权利要求1所述的信息处理装置，其中，上述存储单元的一部分或全部设置在外部。

5、如权利要求1所述的信息处理装置，其中，上述多个功能单元进行的预定的运算处理包含音频的压缩解压处理、运动检测处理、运动补偿处理、离散余弦变换处理、离散余弦逆变换处理、量化处理、逆量化处理、可变长度编码处理、可变长度解码处理、噪声除去滤波处理中的至少其中之一。

6、一种电子设备，包括权利要求1所述的信息处理装置。

Images