KR100685300B1 - 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치 - Google Patents

인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치 Download PDF

Info

Publication number
KR100685300B1
KR100685300B1 KR1020050104604A KR20050104604A KR100685300B1 KR 100685300 B1 KR100685300 B1 KR 100685300B1 KR 1020050104604 A KR1020050104604 A KR 1020050104604A KR 20050104604 A KR20050104604 A KR 20050104604A KR 100685300 B1 KR100685300 B1 KR 100685300B1
Authority
KR
South Korea
Prior art keywords
signal
data
input
encoding
encoded
Prior art date
Application number
KR1020050104604A
Other languages
English (en)
Inventor
김도형
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020050104604A priority Critical patent/KR100685300B1/ko
Priority to CN2006800411977A priority patent/CN101300829B/zh
Priority to US12/092,400 priority patent/US7936378B2/en
Priority to PCT/KR2006/004471 priority patent/WO2007052932A1/en
Priority to JP2008538809A priority patent/JP2009515411A/ja
Application granted granted Critical
Publication of KR100685300B1 publication Critical patent/KR100685300B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation

Abstract

인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치가 개시된다. 본 발명의 일 실시예에 따른 촬상 장치의 이미지 시그널 프로세서는, 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부 및 인코딩된 이미지 데이터를 수신단-여기서, 상기 수신단은 백엔드 칩 또는 베이스밴드 칩임-으로 전달하는 데이터 출력부를 포함한다. 데이터 출력부는 인코딩부에 의한 선행 프레임의 처리 도중에 이미지 센서로부터 후행 프레임의 입력 개시 정보를 입력받은 경우, 후행 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 인코딩부로 입력할 수 있다. 따라서, 본 발명에 의해, 백엔드 칩의 처리 효율 증진 및 전력 소모를 방지할 수 있다.
인코딩, 이미지, JPEG, 이미지 센서

Description

인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치{Method for transferring encoded data and image pickup device performing the method}
도 1은 일반적인 촬상 장치의 구성의 간략하게 나타낸 도면.
도 2는 일반적인 JPEG 인코딩 과정을 나타낸 도면.
도 3은 종래의 이미지 시그널 프로세서(ISP, Image Signal Processor)가 인코딩된 데이터를 출력하기 위한 신호 형태를 나타낸 도면.
도 4는 본 발명의 바람직한 일 실시예에 따른 촬상 장치의 구성을 간략히 나타낸 도면.
도 5는 본 발명의 바람직한 일 실시예에 따른 데이터 출력부의 구성을 간략히 나타낸 도면.
도 6은 본 발명의 바람직한 일 실시예에 따른 이미지 시그널 프로세서의 인코딩된 데이터 출력을 위한 신호 파형 형태를 예시한 도면.
본 발명은 데이터 인코딩(encoding)에 관한 것으로, 보다 상세하게는 촬상 장치에서 수행되는 데이터 인코딩에 관한 것이다.
최근, 소형 및 박형의 촬상 소자가 휴대 전화기나 PDA(Personal Digital Assistant) 등의 소형 및 박형의 휴대용 단말기에 탑재됨으로써, 휴대용 단말기가 촬상 장치로서 기능할 수 있고, 이에 의해 원격지로 음성 정보뿐만 아니라 화상 정보도 전송할 수 있게 되었다. 촬상 소자는 휴대 전화기나 PDA 뿐 아니라 MP3 플레이어 등의 휴대용 단말기에도 구비되어 다양한 장치에서 외부 영상을 전자적인 데이터로 보유할 수 있도록 구현되어 있다.
이러한 촬상 장치에는 일반적으로 CCD(Charge Coupled Device)형 이미지 센서나 CMOS(Complementary Metal-0xide Semiconductor)형 이미지 센서 등의 고체 촬상 소자가 사용되고 있다.
도 1은 일반적인 촬상 장치의 구성의 간략하게 나타낸 도면이고, 도 2는 일반적인 JPEG 인코딩 과정을 나타낸 도면이며, 도 3은 종래의 이미지 시그널 프로세서(ISP, Image Signal Processor)가 인코딩된 데이터를 출력하기 위한 신호 형태를 나타낸 도면이다.
도 1에 도시된 바와 같이, 외부 영상을 전기적인 데이터로 변환하여 표시부(150)에 디스플레이하는 촬상 장치는 이미지 센서(110), 이미지 시그널 프로세서(120, ISP(Image Signal Processor)), 백엔드 칩(130, Back-end chip), 베이스밴드 칩(140, Baseband Chip) 및 표시부(150)를 포함한다. 이외에, 촬상 장치는 변환된 전기적인 데이터를 저장하기 위한 메모리, 아날로그 신호를 디지털 신호로 변환하 는 AD 변환기 등을 더 포함할 수 있다.
이미지 센서(110)는 베이어 패턴(Bayer Pattern)을 가지는 센서로서, 단위 픽셀별로 렌즈를 통해 입력된 빛의 양에 상응하는 전기 신호를 출력한다.
이미지 시그널 프로세서(120)는 이미지 센서(110)로부터 입력된 전기 신호를 YUV값으로 변환하고, 변환된 YUV 값을 백엔드 칩(130)으로 입력한다. YUV방식은 사람의 눈이 색상보다는 밝기에 민감하다는 사실에 착안한 방식으로, 색을 밝기(Luminance)인 Y성분과 색상(Chrominance)인 U와 V 성분으로 구분한다. Y성분은 오차에 민감하므로 색상 성분인 U와 V보다 많은 비트를 코딩한다. 전형적인 Y:U:V의 비율은 4:2:2 이다.
이미지 시그널 프로세서(120)는 변환한 YUV값을 FIFO에 순차적으로 저장시킴으로써 백엔드 칩(130)이 해당 정보를 입력받을 수 있도록 한다.
백엔드 칩(130)은 입력된 YUV값을 미리 지정된 인코딩 방법에 의해 JPEG나 BMP로 변환하여 메모리에 저장하거나 이를 디코딩하여 표시부(150)에 디스플레이한다. 백엔드 칩(130)은 이미지의 확대, 축소, 로테이션 등의 기능도 수행할 수 있다. 물론, 도 1에 도시된 바와 같이, 베이스밴드 칩(140)이 백엔드 칩(130)으로부터 디코딩된 데이터를 입력받아 표시부(150)에 디스플레이할 수도 있다.
베이스밴드 칩(140)은 촬상 장치의 동작을 전반적으로 제어하는 기능을 수행한다. 예를 들어, 키 입력부(도시되지 않음)를 통해 사용자로부터 촬상 명령이 입력되면 베이스밴드 칩(140)은 백엔드 칩(130)으로 이미지 생성 명령을 전송함으로써 백엔드 칩(130)이 입력된 외부 영상에 상응하는 인코딩된 데이터를 생성하도록 할 수도 있다.
표시부(150)는 백엔드 칩(130) 또는 베이스밴드 칩(140)의 제어에 의해 제공받은 디코딩된 데이터를 디스플레이한다.
도 2에는 백엔드 칩(130)에 의해 수행되는 일반적인 JPEG 인코딩(encoding) 과정이 도시되어 있다. JPEG 인코딩 과정(200)은 당업자에게 자명한 사항이므로 간략히 설명하기로 한다.
도 2에 도시된 바와 같이, 입력된 YUV값들의 이미지는 8 x 8 픽셀 크기의 블록으로 나뉘어지고, 각 블록에 대해 DCT(이산 코사인 변환, Discrete Cosine Transform)를 수행한다(210). -128~127사이의 8 비트 정수 형태로 입력된 각 픽셀의 화소값은 DCT에 의해 -1024 ~ 1023 사이의 값으로 변환된다.
이어서, 양자화기(Quantizer)는 각 블록의 DCT계수를 시각에 미치는 영향에 따라 가중치를 두어 양자화한다(220). 이 가중치의 테이블을 양자화 테이블이라 한다. 양자화 테이블 값은 DC 근처에서 작은 값을 취하고, 높은 주파수에서는 큰 값을 취하여 정보량이 많은 DC 근처의 데이터를 적은 손실로 보내고 고주파수에서는 높은 압축율을 유도한다.
이어서, 무손실 코더(Lossless coder)인 엔트로피 인코더(entropy encoder)에 의해 최종 압축된 데이터가 생성된다(230).
상술한 과정을 통해 인코딩된 데이터는 메모리에 적재된다. 백엔드 칩(130)은 메모리에 적재된 데이터를 복호화하여 표시부(150)에 디스플레이하는 등의 처리를 수행한다.
메모리에 적재된 데이터들이 복호화 등의 처리를 위해 순차적으로 입력되는 과정의 신호 파형이 도 3에 도시되어 있다. 일반적으로, 백엔드 칩(130)은 YUV/BAYER 포맷의 데이터를 입력받도록 구현되어 있으며, 이런 데이터를 입력받기 위한 인터페이스로서 P_CLK, V_sync, H_REF, DATA 신호를 이용하고 있다.
도 3에 도시된 바와 같이, 종래의 백엔드 칩(130)은 인코딩된 데이터를 후속하는 구성 요소(예를 들어, 디코딩부 등)으로 데이터를 전달함에 있어 전체 과정에서 클럭 신호(P_CLK)의 출력 상태를 온(ON) 상태로 유지하므로, 백엔드 칩(130)은 유효하지 않은 데이터(0x00)가 입력되는 동안에도 상호간에 인터페이싱을 위한 동작을 수행하여야 한다.
따라서, 종래의 촬상 장치는 백엔드 칩(130)이 불필요한 동작을 수행함으로써 불필요한 전력 소모가 야기되는 문제점이 있었다.
또한 도 3에 도시된 바와 같이, 종래의 이미지 시그널 프로세서(120)는 현재 처리되고 있는 프레임에 대한 인코딩 처리가 완료되지 않았음에도 다음 프레임에 대한 데이터의 입력을 나타내는 새로운 수직 동기 신호(V_sync2)를 백엔드 칩(130)으로 출력할 수 있다.
이 경우, 백엔드 칩(130)은 현재 처리되고 있는 프레임에 대한 처리뿐 아니라 다음 프레임에 대한 처리를 함께 수행하는 경우가 있어 정확한 데이터 입력 및/또는 처리가 완료되지 못하는 문제점도 있었다.
따라서 본 발명은 상술한 문제점을 해결하기 위한 것으로, 백엔드 칩의 처리 효율 증진 및 전력 소모를 방지할 수 있는 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치를 제공하는 것이다.
본 발명의 다른 목적은 이미지 시그널 프로세서가 인코딩된 데이터를 백엔드 칩으로 제공함에 있어 일반적인 인터페이스 구조를 이용함으로써 하드웨어 설계 및 제어 측면에서 유리한 효과를 가지는 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 이미지 시그널 프로세서가 인코딩 속도에 따라 입력되는 프레임의 인코딩 여부를 결정할 수 있어 원활한 인코딩 동작 수행이 가능한 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치를 제공하는 것이다.
그 외의 다른 본 발명의 목적들은 이하에 서술되는 바람직한 실시예를 통하여 보다 명확해질 것이다.
상술한 목적을 달성하기 위하여 본 발명의 일 측면에 따르면, 이미지 시그널 프로세서 및/또는 상기 이미지 시그널 프로세서를 포함하는 촬상 장치가 제공된다.
본 발명의 바람직한 일 실시예에 따르면, 촬상 장치의 이미지 시그널 프로세서에 있어서, 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 미리 지정된 인코딩 방식에 의해 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부; 및 상기 인코딩부에 의해 인코딩된 이미지 데이터를 임시적으로 저장하고, 상기 저장된 인코딩된 이미지 데이터를 수신단-여기서, 상기 수신단은 백엔드 칩 또는 베이스밴드 칩임-으로 전달하는 데이터 출력부를 포함하되, 상기 데이터 출력부는 상기 인코딩부에 의한 선행 프레임의 처리 도중에 상기 이미지 센서 또는 상기 인코딩부로부터 후행 프레임의 입력 개시 정보를 입력받은 경우, 상기 후행 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 상기 이미지 센서 또는 상기 인코딩부로 입력하는 것을 특징으로 하는 이미지 시그널 프로세서가 제공된다.
상기 미리 지정된 인코딩 방식은 JPEG 인코딩 방식, BMP 인코딩 방식, MPEG 인코딩 방식, TV 아웃 방식 중 적어도 어느 하나일 수 있다.
상기 이미지 시그널 프로세서는 클럭 발생기(Clock Generator)를 더 포함할 수 있다.
상기 데이터 출력부는 유효한 데이터가 전달되는 구간에만 클럭(Clock) 신호를 상기 수신단으로 출력할 수 있다. 유효하지 않은 데이터는 0x00을 포함하는 데이터일 수 있다.
상기 데이터 출력부는 수직 동기(V_sync) 신호 및 유효 데이터 인에이블(Enable) 신호를 상기 수신단으로 더 출력할 수 있다.
상기 데이터 출력부는, 클럭 디스에이블(disable) 신호가 입력되면 클럭 발생기로부터 입력된 상기 클럭 신호의 출력을 중단하는 AND 게이트; 수직 동기 신호 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 상기 수직 동기 신호를 생성하여 출력하는 V_sync 발생기; 유효 데이터 인에이블 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 상기 유효 데이터 인에이블 신호를 생성하여 출력하는 H_sync 발생기; 상기 인코딩된 데이터를 임시로 저장하고, 데이터 출력 제어 명령에 따라 저장된 인코딩된 데이터를 출력하는 전송 지연부; 및 상기 클럭 디스에이블 신호, 상기 수직 동기 신호 제어 명령, 상기 유효 데이터 인에이블 제어 명령, 상기 데이터 출력 제어 명령을 생성하여 출력하는 전송 제어부를 포함할 수 있다. 여기서, 상기 전송 제어부는 상기 전송 지연부에 인코딩된 데이터가 저장되면 상기 인코딩된 데이터 중 유효한 데이터의 출력 구간에만 상기 클럭 신호, 상기 유효 데이터 인에이블 신호가 출력되도록 제어할 수 있다.
상기 유효 데이터 인에이블 신호는 상기 수신단에서 기록 인에이블(write enable) 신호로 해석될 수 있다.
상기 전송 제어부는 상기 전송 지연부에 저장되는 상기 인코딩된 이미지 데이터들의 헤더(Header) 정보 및 테일(Tail) 정보를 이용하여 상기 선행 프레임의 인코딩 완료 여부를 판단할 수 있다.
상기 선행 프레임의 처리 도중에 상기 후행 프레임의 입력 개시 정보를 입력받은 경우, 상기 전송 제어부는 상기 V_sync 발생기에 의해 출력되는 상기 수직 동기 신호가 로우 상태인 경우 현 상태를 유지하도록 제어할 수 있다.
본 발명의 바람직한 다른 실시예에 있어서, 촬상 장치의 이미지 시그널 프로세서에 있어서, 클럭 발생기(Clock Generator); 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 미리 지정된 인코딩 방식에 의해 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부; 클럭 디스에이블(disable) 신호가 입력되면 클럭 발생기로부터 입력된 상기 클럭 신호의 출력을 중단하는 AND 게이트; 수직 동기 신호 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 상기 수직 동기 신호를 생성하여 출력하는 V_sync 발생기; 유효 데이터 인에이블 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 상기 유효 데이터 인에이블 신호를 생성하여 출력하는 H_sync 발생기; 상기 인코딩된 데이터를 임시로 저장하고, 데이터 출력 제어 명령에 따라 저장된 인코딩된 데이터를 출력하는 전송 지연부; 및 상기 클럭 디스에이블 신호, 상기 수직 동기 신호 제어 명령, 상기 유효 데이터 인에이블 제어 명령, 상기 데이터 출력 제어 명령을 생성하여 출력하는 전송 제어부를 포함하는 이미지 시그널 프로세서가 제공된다. 여기서, 상기 클럭 신호, 상기 수직 동기 신호, 상기 유효 데이터 인에이블 신호, 상기 인코딩된 데이터는 미리 지정된 조건에 따라 수신단-여기서, 상기 수신단은 백엔드 칩 또는 베이스밴드 칩임-으로 출력하고, 상기 전송 제어부는 상기 인코딩부에 의한 선행 프레임의 처리 도중에 상기 이미지 센서 또는 상기 인코딩부로부터 후행 프레임의 입력 개시 정보를 입력받은 경우, 상기 후행 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 상기 이미지 센서 또는 상기 인코딩부로 입력하는 것을 특징으로 한다.
본 발명의 바람직한 또 다른 실시예에 따르면, 이미지 센서, 이미지 시그널 프로세서, 백엔드 칩 및 베이스밴드 칩을 포함하는 촬상 장치에 있어서, 상기 이미지 시그널 프로세서가, 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 미리 지정된 인코딩 방식에 의해 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부; 및 상기 인코딩부에 의해 인코딩된 이미지 데이터를 임시적으로 저장하고, 상기 저장된 인코딩된 이미지 데이터를 수신단-여기서, 상기 수신단은 백엔드 칩 또는 베이스밴드 칩임-으로 전달하는 데이터 출력부를 포함하는 촬상 장치가 제공된다. 여기서, 상기 데이터 출력부는 상기 인코딩부에 의한 선행 프레임의 처리 도중에 상기 이미지 센서 또는 상기 인코딩부로부터 후행 프레임의 입력 개시 정보를 입력받은 경우, 상기 후행 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 상기 이미지 센서 또는 상기 인코딩부로 입력하는 것을 특징으로 한다.
상술한 목적을 달성하기 위하여 본 발명의 다른 측면에 따르면, 이미지 시그널 프로세서에서 수행되는 이미지 시그널 프로세싱 방법 및/또는 그 방법을 수행하기 위한 프로그램이 기록된 기록매체가 제공된다.
본 발명의 바람직한 일 실시예에 따르면, 촬상 장치의 이미지 시그널 프로세서에서 수행되는 이미지 시그널 프로세싱 방법에 있어서, 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 미리 지정된 인코딩 방식에 의해 인코딩하여 인코딩된 이미지 데이터를 생성하는 단계; 상기 인코딩된 이미지 데이터를 저장하는 단계; 및 상기 저장된 인코딩된 이미지 데이터를 수신단-여기서, 상기 수신단은 백엔드 칩 또는 베이스밴드 칩임-으로 출력하는 단계를 포함하되, 선행 프레임의 처리 도중에 상기 이미지 센서로부터 후행 프레임의 입력 개시 정보를 입력받은 경우, 상기 후행 프레임의 처리는 스킵(skip)되는 것을 특징으로 하는 이미지 시그널 프로세싱 방법이 제공된다.
상기 미리 지정된 인코딩 방식은 JPEG 인코딩 방식, BMP 인코딩 방식, MPEG 인코딩 방식, TV 아웃 방식 중 적어도 어느 하나일 수 있다.
상기 저장된 인코딩된 데이터 중 유효한 데이터의 출력 구간에만 상기 수신단으로 클럭 신호 및 유효 데이터 인에이블 신호가 출력될 수 있다. 유효하지 않은 데이터는 0x00을 포함하는 데이터일 수 있다.
상기 유효 데이터 인에이블 신호는 상기 수신단에서 기록 인에이블(write enable) 신호로 해석될 수 있다.
상기 선행 프레임에 대한 인코딩 완료 여부는 상기 저장되는 인코딩된 이미지 데이터들의 헤더(Header) 정보 및 테일(Tail) 정보를 이용하여 판단될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명에 따른 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치를 상세히 설명하기로 한다. 첨부 도면을 참조하여 본 발명을 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 본 발명의 실시예를 설명함에 있어, 본 발명의 핵심 사항인 이미지 시그널 프로세서의 처리 동작만을 중심으로 설명하지만, 본 발명의 권리범위가 이에 제한되지 않음은 자명하다.
도 4는 본 발명의 바람직한 일 실시예에 따른 촬상 장치의 구성을 간략히 나타낸 도면이고, 도 5는 본 발명의 바람직한 일 실시예에 따른 데이터 출력부(430)의 구성을 간략히 나타낸 도면이며, 도 6은 본 발명의 바람직한 일 실시예에 따른 이미지 시그널 프로세서(120)의 인코딩된 데이터 출력을 위한 신호 파형 형태를 예 시한 도면이다.
도 4에 도시된 바와 같이, 본 발명에 따른 촬상 장치는 이미지 센서(110), 이미지 시그널 프로세서(400), 백엔드 칩(405)을 포함한다. 이외에, 촬상 장치는 표시부(150), 메모리, 베이스밴드 칩(140), 키 입력부 등을 더 포함할 수 있음은 자명하나, 본 발명의 요지와는 다소 거리감이 있으므로 이에 대한 설명은 생략한다.
이미지 시그널 프로세서(400)는 전처리부(410), JPEG 인코더(420) 및 데이터 출력부(430)를 포함한다. 물론, 이미지 시그널 프로세서(400)는 내부 동작을 위한 클럭 발생기(Clock Generator)를 더 포함할 수 있다.
전처리부(410)는 JPEG 인코더(420)의 처리를 위한 전처리 과정을 수행한다. 전처리부(410)는 각 프레임에 대해 이미지 센서(110)로부터 원시 데이터(raw data)를 각 라인별로 입력받아 처리한 후 JPEG 인코더(420)로 전달할 수 있다.
전처리 과정에는 컬러 모델 변환(Color Space Transformation), 필터링(Filtering), 다운 샘플링(Color SubSampling) 등이 포함될 수 있다.
컬러 모델 변환(Color Space Transformation)은 RGB 컬러 모델을 YUV(또는 YIQ) 컬러 모델로 변환하며, 이는 화질의 차이에 대한 인식없이 정보의 양을 줄일 수 있기 때문이다. .
필터링(Filtering)은 로패스 필터로 영상을 Smoothing하는 과정으로 압축율을 높이기 위함이다.
다운 샘플링(Color SubSampling)은 Y값은 모두 사용하고, 다른 값들은 일부 만 사용하고 버리는 등의 방법으로 색차(Chrominance) 신호 성분을 다운 샘플링하는 과정이다.
JPEG 인코더(420)는 앞서 설명한 방식과 동일하게 전처리된 원시 데이터(raw data)를 압축 처리하여 JPEG 인코딩 데이터를 생성한다. JPEG 인코더(420)는 인코딩 처리를 위해 미리 지정된 블록 단위(예를 들어, 8 x 8)로 분할할 수 있도록 하기 위하여 전처리부(410)로부터 입력되는 처리된 원시 데이터를 임시로 저장하기 위한 메모리를 포함할 수 있다. 즉, 본 발명에 따른 이미지 시그널 프로세서(400)는 종래의 이미지 시그널 프로세서(120)와 달리 이미지 데이터의 인코딩을 더 수행할 수 있다.
데이터 출력부(430)는 JPEG 인코더(420)에 의해 생성된 JPEG 인코딩된 데이터를 백엔드 칩(405)(또는 카메라 컨트롤 프로세서(CCP))으로 전달한다.
데이터 출력부(430)는 JPEG 인코더(420)에 의해 어느 하나의 프레임에 대한 인코딩 처리가 완료되지 않았음에도 이미지 센서(110)로부터 후속하는 프레임에 대한 입력을 통지하는 V_sync_I 신호가 입력되면 V_sync 발생기(520 - 도 5 참조)를 제어하여 해당 프레임에 상응하는 V_sync 신호의 출력이 스킵(skip)되도록 제어한다. V_sync_I 신호는 후속하는 프레임에 대한 입력을 통지하는 용도의 신호이므로, 본 명세서에서는 편의상 "후속 프레임 입력 통지 신호"로 명칭될 수도 있다.
이에 의해, V_sync 발생기(520)는 백엔드 칩(405)으로 출력되는 V_sync 신호가 로우 상태로 유지되도록 한다(도 6에 도시된 점선 형태의 V_sync2 참조).
물론, 이 경우 데이터 출력부(430)는 V_sync_I 신호에 상응하는 후속하는 프레임에 대한 출력 및/또는 처리를 스킵하도록 하기 위한 V_sync_skip 신호를 이미지 센서(110), 전처리부(410) 또는 JPEG 인코더(420)로 전송할 수도 있다. 예를 들어, 이미지 센서(110)가 V_sync_skip 신호를 수신한 경우 V_sync_I 신호에 상응하는 프레임의 원시 데이터를 전처리부(410)로 전송하지 않을 수 있다. 전처리부(410)가 V_sync_skip 신호를 수신한 경우 V_sync_I 신호에 상응하는 프레임의 원시 데이터의 처리를 스킵하거나 처리된 원시 데이터를 JPEG 인코더(420)로 전송하지 않을 수 있다. 마찬가지로, JPEG 인코더(420)가 V_sync_skip 신호를 수신한 경우 V_sync_I 신호에 상응하는 프레임의 처리된 원시 데이터를 인코딩하지 않거나 전처리부(410)로부터 수신되는 처리된 원시 데이터가 메모리에 저장되지 않도록 할 수 있다.
상술한 과정에 의해, 이미지 센서(110)로부터 첫번째, 두번째, 세번째의 프레임들에 상응하는 원시 데이터들이 순차적으로 입력되었을지라도 데이터 출력부(430)의 동작 또는 제어에 의해 백엔드 칩(405)으로는 첫번째, 세 번째의 프레임에 상응하는 인코딩된 이미지 데이터들만이 입력될 수도 있다. 이는 데이터 출력부(430)가 첫 번째 프레임을 처리하는 중에 두 번째 프레임에 상응하는 원시 데이터들이 입력되지 않도록 하거나 JPEG 인코더(420)가 두 번째 프레임에 상응하는 원시 데이터들의 처리를 생략하도록 V_sync_skip 신호를 출력할 수 있기 때문이다.
여기서, 이미지 센서(110), 전처리부(410) 또는 JPEG 인코더(420)는 데이터 출력부(430)로부터 V_sync_skip 신호를 수신한 경우 미리 지정된 동작을 수행하도록 미리 구현되어져야 할 것이다. 상술한 구성 요소들의 설계 및 구현 방법은 본 명세서의 설명을 통해 당업자들이 쉽게 이해할 수 있을 것이므로 이에 대한 설명은 생략한다.
백엔드 칩(405)은 휴대용 단말기의 전반적인 동작 제어를 수행하는 베이스밴드 칩(140)으로부터 예를 들어, 사진을 캡쳐하라는 명령을 수신하면, 이미지 시그 널 프로세서(400)로부터 입력받은 화질 개선된 JPEG 인코딩된 데이터를 전달받아 메모리에 저장해 두고, 베이스밴드 칩(140)이 독출하여 처리할 수 있도록 한다.
도 5에 데이터 출력부(430)의 세부 구성이 도시되어 있다.
도 5를 참조하면, 데이터 출력부(430)는 AND 게이트(510), V_sync 발생기(V_sync generator)(520), H_sync 발생기(530), 전송 지연부(Delay unit)(540) 및 전송 제어부(550)를 포함한다.
AND 게이트(510)는 모든 입력에 신호가 입력되는 경우에만 클럭 신호(본 신호는 본 명세서에서 P_CLK 또는 P_CLK 신호로 명명될 수 있음)를 백엔드 칩(405)으로 출력한다. 즉, 이미지 시그널 프로세서(400)에 구비된 클럭 발생기(도시되지 않음)로부터 클럭 신호를 입력받고, 전송 제어부(550)로부터 클럭 제어 신호를 입력받아 클럭 제어 신호가 클럭 신호 출력을 나타내는 경우에만 클럭 신호를 백엔드 칩(405)으로 출력한다. 클럭 제어 신호는 하이 신호(High Signal) 또는 로우 신호(Low Signal) 형태일 수 있고, 각각 P_CLK 인에이블(enable) 또는 P_CLK 디스에이블(disable) 신호(본 신호는 본 명세서에서 P_CLK_DISABLE 또는 클럭 디스에이블 신호로 명명될 수 있음)로서 인식될 수 있다.
V_sync 발생기(520)는 전송 제어부(550)의 제어에 의해 유효 구간을 표시하기 위한 수직 동기 신호(본 신호는 본 명세서에서 V_sync 또는 V_sync 신호로 명명될 수 있음)를 생성하여 출력한다. V_sync 발생기(520)는 전송 제어부(550)로부터 V_sync 신호의 출력 명령이 입력되고 V_sync 신호의 출력 종료 명령이 입력될 때까지 하이(High) 상태의 V_sync 신호를 출력한다. 수직 동기 신호가 각 프레임의 입력이 개시될 것임을 의미함은 당업자에게 자명하다.
H_sync 발생기(530)는 전송 제어부(550)의 제어에 의해(즉, 유효 데이터 인에이블 신호(본 신호는 본 명세서에서 H_REF 또는 H_REF 신호로 명명될 수 있음) 출력 명령이 입력되고, H_REF 신호의 출력 종료 명령이 입력될 때까지) 하이(High) 상태의 유효 데이터 인에이블(enable) 신호(H_REF)를 생성하여 출력한다. 유효 데이터 인에이블 신호의 하이 구간은 전송 지연부(540)에서 JPEG 인코딩된 데이터의 출력 구간과 일치된다.
전송 지연부(540)는 JPEG 인코더(420)에 의해 JPEG 인코딩된 데이터를 입력받아 일시적으로 저장하며, 전송 제어부(550)의 제어에 의해 JPEG 인코딩된 데이터를 백엔드 칩(405)으로 전달한다. 전송 지연부(540)는 JPEG 인코더(420)로부터 입력되는 인코딩된 이미지 데이터를 약간의 시간동안(예를 들어, 전송 제어부(550)가 각 구성 요소를 제어하기 위한 시간동안) 지연되어 순차적으로 백엔드 칩(405)으로 전송하거나, 미리 지정된 단위별(예를 들어, 인코딩을 위한 처리 블록 단위, 프레임 단위 등)로 백엔드 칩(405)으로 전송할 수도 있다. 전송 지연부(540)는 예를 들어 JPEG 인코더(420)로부터 입력된 데이터를 일정 시간(예를 들어, 2 ~ 3 클럭) 지연(delay)시켜 출력하도록 하기 위한 레지스터를 포함할 수 있다.
JPEG 인코더(420)가 인코딩된 이미지 데이터를 출력하기 위한 출력 메모리를 포함하는 경우, 전송 지연부(540)는 출력 메모리로부터 인코딩된 데이터를 입력받을 수 있다. 백엔드 칩(405)은 입력받은 JPEG 인코딩된 데이터를 메모리에 저장함으로써 베이스밴드 칩(140)이 필요에 따라 이용할 수 있도록 한다.
전송 제어부(550)는 클럭 제어 신호의 출력, V_sync 발생기(520), H_sync 발생기(530) 및 전송 지연부(540)를 제어함으로써 각 신호(즉, P_CLK, H_sync, V_sync 및 데이터)의 출력 상태를 제어한다.
전송 제어부(550)는 전송 지연부(540)에 저장된 데이터들의 JPEG 헤더 (Header)와 테일(Tail)에서 'START MARKER'와 'STOP MARKER'를 캡쳐하여 JPEG 인코딩의 시작과 끝에 대한 정보를 인식할 수 있다. 즉, 이를 통해 JPEG 인코더(420)에 의해 하나의 프레임이 모두 인코딩되었는지 여부를 인식할 수 있다.
만일 JPEG 인코딩이 완료되지 않았음에도 이미지 센서(110)로부터 V_sync_I 신호가 입력된 경우, 앞서 상세히 설명한 바와 같이 전송 제어부(550)는 V_sync 발생기(520)를 제어하여 V_sync 신호의 출력이 스킵(skip)되도록 제어한다. 즉, 현재 V_sync 발생기(520)가 로우(Low) 상태의 V_sync 신호를 백엔드 칩(405)으로 출력하고 있다면 현재 상태를 유지하도록 제어할 것이다.
이어서, 앞서 상세히 설명한 바와 같이 이 경우 전송 제어부(550)는 V_sync_skip 신호를 이미지 센서(110), 전처리부(410) 또는 JPEG 인코더(420)로 V_sync_skip 신호에 상응하는 후속하는 프레임에 대한 데이터 출력, 처리(예를 들어, JPEG 인코딩) 등을 스킵(skip)하도록 제어할 수도 있다.
만일 선행하는 구성 요소로부터 V_sync_I 신호에 상응하는 데이터가 입력되지 않거나(예를 들어, V_sync_skip 신호를 입력받은 이미지 센서(110)가 V_sync_I 신호에 상응하는 원시 데이터를 출력하지 않는 경우), 입력된 데이터를 후행하는 구성 요소가 삭제(예를 들어, V_sync_skip 신호를 입력받은 JPEG 인코더(420)가 V_sync_I 신호에 상응하여 전처리부(410)로부터 입력받은 처리된 원시 데이터를 인코딩하지 않고 삭제하는 경우)할 수 있다면 후행하는 구성 요소는 불필요한 처리를 수행할 필요가 없기 때문이다. 이 방법을 이용하는 경우 이미지 시그널 프로세서(400)의 각 구성 요소들이 미리 지정된 기능을 수행하나, 불필요하게 후속 프레임 의 처리를 수행하지 않으므로 불필요한 전력 소모나 처리 효율 감소를 억제할 수 있는 효과도 있다.
도 6에 전송 제어부(550)의 제어에 의해 백엔드 칩(405)으로 입력되는 신호의 파형이 예시되어 있다.
도 6에서 보여지는 바와 같이, 유효하지 않는 인코딩 데이터(0x00)가 출력되는 동안에는 백엔드 칩(405)으로 출력될 클럭 신호(P_CLK)를 오프(도 6에 도시된 P_CLK 신호의 점선 부분)시킴으로서 백엔드 칩(405)의 불필요한 동작을 최소화시킬 수 있다. 이에 의해, 백엔드 칩(405)의 전력소모를 최소화할 수 있다. 물론, JPEG 표준 등에서 언급하고 있는 유효하지 않은 데이터(즉, 실제적으로 이미지를 구성하지 않는 데이터)의 유형이 0x00으로 제한되지 않으며, 본 명세서에서의 유효하지 않은 데이터로서 0x00은 단지 예시에 불과하다.
또한, JPEG 인코더(420)가 이미지 센서(110)로부터 입력받은 1(one) 프레임(예를 들어, n번째 입력된 프레임, 여기서 n은 자연수)의 영상을 인코딩하는 속도가 느린 경우(예를 들어, 하나의 프레임을 인코딩하는 동안 새로운 프레임의 입력이 개시됨을 의미하는 V_sync_I 신호가 입력된 경우) 후속하는 프레임(예를 들어, n+1번째로 입력되는 프레임)에 대한 인코딩이 동시에 수행될 수 없으므로(동시에 수행되는 경우 데이터 오류가 발생될 수 있음) 데이터 출력부(430)는 도 6과 같이 다음 프레임에 대한 V_sync 신호가 로우(Low) 상태로 유지되도록(즉, 도 6에 도시된 V_sync 신호의 점선 부분으로, 종래기술에 의할 때 해당 시점에서 출력되었던 V_sync2 신호는 본 발명에 의할 때 스킵(skip) 처리됨) 함으로써 JPEG 인코딩이 완 료될 수 있도록 한다. 데이터 출력부(430)의 제어에 의해 JPEG 인코더(420)는 다음 프레임의 인코딩을 스킵한다. 물론, 전송 제어부(550)가 V_sync_skip 신호를 이미지 센서(110)나 전처리부(410)로 전송한 경우 JPEG 인코더(420)는 V_sync_I에 상응하는 데이터를 선행하는 구성 요소로부터 제공받지 못할 수도 있다.
종래의 백엔드 칩(405)은 YUV/BAYER 포맷의 데이터를 입력받도록 구현되어 있으며, 이런 데이터를 입력받기 위한 인터페이스로서 P_CLK, V_sync, H_REF, DATA 신호를 이용하고 있다.
이를 고려하여, 본 발명의 이미지 시그널 프로세서(400)는 종래와 동일한 인터페이스를 이용하도록 구현된다.
따라서, 본 발명은 백엔드 칩(405)이 종래의 백엔드 칩 설계 방법에 의해 구현된 경우에도 호환(port matching)될 수 있음은 자명하다.
예를 들어 일반적인 백엔드 칩(405)의 동작이 V_sync 신호의 라이징 엣지(rising edge)의 인터럽트로부터 동작 초기화된다고 하면, 본 발명 역시 종래의 인터페이스 구조를 동일하게 적용하였으므로 기존의 V_sync 신호가 출력되는 형태와 마찬가지로 해당 신호를 백엔드 칩(405)으로 입력함으로써 각 칩간에 인터페이싱이 가능하다.
마찬가지로, 일반적인 백엔드 칩(405)이 V_sync 라이징(rising) 인터럽트를 발생해야 하고, 또한 이미지 시그널 프로세서(400)로부터 데이터를 받을 때 유효 데이터 인에이블 신호(H_REF)를 메모리의 기록 인에이블(write enable) 신호로 이용함을 고려할 때, 본 발명에 따른 신호 출력 방식을 이용함으로써 백엔드 칩(405) 의 전력소모도 줄일 수 있다.
이제까지, 이미지 시그널 프로세서(400)가 JPEG 인코딩 방식을 이용하는 경우만을 중심으로 설명하였으나 BMP 인코딩 방식, MPEG(MPEG 1/2/4, MPEG-4 AVC) 인코딩 방식, TV 아웃 방식 등과 같이 다른 인코딩 방식을 지원하는 경우에도 동일한 데이터 전송 방식이 이용될 수 있음은 자명하다.
상술한 바와 같이 본 발명에 따른 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치는 백엔드 칩의 처리 효율 증진 및 전력 소모를 방지할 수 있는 효과가 있다.
또한, 본 발명은 이미지 시그널 프로세서가 인코딩된 데이터를 백엔드 칩으로 제공함에 있어 일반적인 인터페이스 구조를 이용함으로써 하드웨어 설계 및 제어 측면에서 유리한 효과도 있다.
또한, 본 발명은 이미지 시그널 프로세서가 인코딩 속도에 따라 입력되는 프레임의 인코딩 여부를 결정할 수 있어 원활한 인코딩 동작 수행이 가능한 효과도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 촬상 장치의 이미지 시그널 프로세서에 있어서,
    이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부; 및
    상기 인코딩부에 의해 인코딩된 이미지 데이터를 임시적으로 저장하고, 상기 저장된 인코딩된 이미지 데이터를 수신단으로 전달하는 데이터 출력부를 포함하되,
    상기 데이터 출력부는 상기 인코딩부에 의해 처리된 n번째 프레임의 인코딩된 이미지 데이터 전달 중에 상기 이미지 센서 또는 상기 인코딩부로부터 n+1번째 프레임에 대한 전기 신호의 입력 개시를 통지하는 후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 n+1번째 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 상기 인코딩부로 입력하고,
    상기 스킵 명령에 의해 상기 인코딩부는 상기 이미지 센서로부터 입력된 상기 n+1번째 프레임에 대한 이미지 데이터의 인코딩을 스킵(skip)하며,
    상기 n은 임의의 자연수인 것을 특징으로 하는 이미지 시그널 프로세서.
  2. 제1항에 있어서,
    상기 인코딩부는 JPEG 인코딩 방식, BMP 인코딩 방식, MPEG 인코딩 방식, TV 아웃 방식 중 적어도 어느 하나의 방식으로 상기 이미지 데이터를 인코딩하는 것을 특징으로 하는 이미지 시그널 프로세서.
  3. 제1항에 있어서,
    클럭 발생기(Clock Generator)를 더 포함하는 이미지 시그널 프로세서.
  4. 제1항에 있어서,
    상기 데이터 출력부는 유효한 데이터가 전달되는 구간에만 클럭(Clock) 신호를 상기 수신단으로 출력하는 것을 특징으로 하는 이미지 시그널 프로세서.
  5. 제3항에 있어서,
    상기 데이터 출력부는 수직 동기(V_sync) 신호 및 유효 데이터 인에이블(Enable) 신호를 상기 수신단으로 더 출력하는 것을 특징으로 하는 이미지 시그널 프로세서.
  6. 제5항에 있어서,
    상기 데이터 출력부는,
    클럭 디스에이블(disable) 신호가 입력되면 상기 클럭 발생기로부터 입력된 클럭 신호의 출력을 중단하는 AND 게이트;
    수직 동기 신호 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 수직 동기 신호를 출력하는 V_sync 발생기;
    유효 데이터 인에이블 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 유효 데이터 인에이블 신호를 출력하는 H_sync 발생기;
    상기 인코딩된 데이터를 임시로 저장하고, 데이터 출력 제어 명령에 따라 저장된 인코딩된 데이터를 출력하는 전송 지연부; 및
    상기 클럭 디스에이블 신호, 상기 수직 동기 신호 제어 명령, 상기 유효 데이터 인에이블 제어 명령, 상기 데이터 출력 제어 명령을 생성하여 출력하는 전송 제어부를 포함하되,
    상기 전송 제어부는 상기 전송 지연부에 인코딩된 데이터가 저장되면 상기 인코딩된 데이터 중 유효한 데이터의 출력 구간에만 상기 클럭 신호, 상기 유효 데이터 인에이블 신호가 출력되도록 제어하는 것을 특징으로 하는 이미지 시그널 프로세서.
  7. 제6항에 있어서,
    상기 유효 데이터 인에이블 신호는 상기 수신단에서 기록 인에이블(write enable) 신호로 해석되는 것을 특징으로 하는 이미지 시그널 프로세서.
  8. 제6항에 있어서
    상기 전송 제어부는 상기 전송 지연부에 저장되는 상기 인코딩된 이미지 데이터들의 헤더(Header) 정보 및 테일(Tail) 정보를 이용하여 상기 n번째 프레임의 인코딩 완료 여부를 판단하는 것을 특징으로 하는 이미지 시그널 프로세서.
  9. 제8항에 있어서,
    상기 n번째 프레임의 인코딩된 이미지 데이터 전달 중에 상기 n+1번째 프레임에 상응하는후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 전송 제어부는 상기 V_sync 발생기에 의해 하이 또는 로우 상태로 출력되는 상기 수직 동기 신호가 현 상태를 유지하도록 제어하는 것을 특징으로 하는 이미지 시그널 프로세서.
  10. 촬상 장치의 이미지 시그널 프로세서에 있어서,
    클럭 발생기(Clock Generator);
    이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부;
    클럭 디스에이블(disable) 신호가 입력되면 상기 클럭 발생기로부터 입력된 클럭 신호의 출력을 중단하는 AND 게이트;
    수직 동기 신호 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 수직 동기 신호를 출력하는 V_sync 발생기;
    유효 데이터 인에이블 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 유효 데이터 인에이블 신호를 출력하는 H_sync 발생기;
    상기 인코딩된 데이터를 임시로 저장하고, 데이터 출력 제어 명령에 따라 저장된 인코딩된 데이터를 출력하는 전송 지연부; 및
    상기 클럭 디스에이블 신호, 상기 수직 동기 신호 제어 명령, 상기 유효 데이터 인에이블 제어 명령, 상기 데이터 출력 제어 명령을 생성하여 출력하는 전송 제어부를 포함하되,
    상기 클럭 신호, 상기 수직 동기 신호, 상기 유효 데이터 인에이블 신호, 상기 인코딩된 데이터는 미리 지정된 조건에 따라 수신단으로 출력하고,
    상기 전송 제어부는 상기 인코딩부에 의해 처리된 n번째 프레임의 인코딩된 이미지 데이터 출력 중에 상기 이미지 센서 또는 상기 인코딩부로부터 n+1번째 프레임에 대한 전기 신호의 입력 개시를 통지하는 후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 n+1번째 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 상기 인코딩부로 입력하고,
    상기 스킵 명령에 의해 상기 인코딩부는 상기 이미지 센서로부터 입력된 상기 n+1번째 프레임에 대한 이미지 데이터의 인코딩을 스킵(skip)하며,
    상기 n은 임의의 자연수인 것을 특징으로 하는 이미지 시그널 프로세서.
  11. 제10항에 있어서,
    상기 유효 데이터 인에이블 신호가 하이(High) 상태인 구간에서만 유효한 인 코딩된 데이터가 출력되는 것을 특징으로 하는 이미지 시그널 프로세서.
  12. 이미지 센서 및 이미지 시그널 프로세서를 포함하는 촬상 장치에 있어서,
    상기 이미지 시그널 프로세서가,
    이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부; 및
    상기 인코딩부에 의해 인코딩된 이미지 데이터를 임시적으로 저장하고, 상기 저장된 인코딩된 이미지 데이터를 수신단으로 전달하는 데이터 출력부를 포함하되,
    상기 데이터 출력부는 상기 인코딩부에 의해 처리된 n번째 프레임의 인코딩된 이미지 데이터 전달 중에 상기 이미지 센서 또는 상기 인코딩부로부터 n+1번째 프레임에 대한 전기 신호의 입력 개시를 통지하는 후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 n+1번째 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 상기 인코딩부로 입력하고,
    상기 스킵 명령에 의해 상기 인코딩부는 상기 이미지 센서로부터 입력된 상기 n+1번째 프레임에 대한 이미지 데이터의 인코딩을 스킵(skip)하며,
    상기 n은 임의의 자연수인 것을 특징으로 하는 촬상 장치.
  13. 촬상 장치의 이미지 시그널 프로세서에서 수행되는 이미지 시그널 프로세싱 방법에 있어서,
    이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 단계;
    상기 인코딩된 이미지 데이터를 저장하는 단계; 및
    상기 저장된 인코딩된 이미지 데이터를 수신단으로 출력하는 단계를 포함하되,
    n번째 프레임의 인코딩된 이미지 데이터를 출력하는 도중에 상기 이미지 센서로부터 n+1번째 프레임에 대한 전기 신호의 입력 개시를 통지하는 후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 이미지 센서로부터 입력되는 상기 n+1번째 프레임에 대한 이미지 데이터의 인코딩 및 출력을 스킵(skip)하며,
    상기 n은 임의의 자연수인 것을 특징으로 하는 이미지 시그널 프로세싱 방법.
  14. 제13항에 있어서,
    상기 이미지 데이터는 JPEG 인코딩 방식, BMP 인코딩 방식, MPEG 인코딩 방식, TV 아웃 방식 중 적어도 어느 하나의 방식으로 인코딩되는 것을 특징으로 하는 이미지 시그널 프로세싱 방법.
  15. 제13항에 있어서,
    상기 저장된 인코딩된 데이터 중 유효한 데이터의 출력 구간에만 상기 수신단으로 유효 데이터 인에이블 신호가 출력되는 것을 특징으로 하는 이미지 시그널 프로세싱 방법.
  16. 제15항에 있어서,
    상기 유효 데이터 인에이블 신호는 상기 수신단에서 기록 인에이블(write enable) 신호로 해석되는 것을 특징으로 하는 이미지 시그널 프로세싱 방법.
  17. 제13항에 있어서
    상기 n번째 프레임에 대한 인코딩 완료 여부는 상기 저장되는 인코딩된 이미지 데이터들의 헤더(Header) 정보 및 테일(Tail) 정보를 이용하여 판단되는 것을 특징으로 하는 이미지 시그널 프로세싱 방법.
KR1020050104604A 2005-11-02 2005-11-02 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치 KR100685300B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050104604A KR100685300B1 (ko) 2005-11-02 2005-11-02 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치
CN2006800411977A CN101300829B (zh) 2005-11-02 2006-10-31 图像拾取装置和编码数据传送方法
US12/092,400 US7936378B2 (en) 2005-11-02 2006-10-31 Image pickup device and encoded data transferring method
PCT/KR2006/004471 WO2007052932A1 (en) 2005-11-02 2006-10-31 Image pickup device and encoded data transferring method
JP2008538809A JP2009515411A (ja) 2005-11-02 2006-10-31 撮像装置及びエンコーディングされたデータ伝達方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050104604A KR100685300B1 (ko) 2005-11-02 2005-11-02 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119303A Division KR20070047730A (ko) 2006-11-29 2006-11-29 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치

Publications (1)

Publication Number Publication Date
KR100685300B1 true KR100685300B1 (ko) 2007-02-22

Family

ID=38006049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050104604A KR100685300B1 (ko) 2005-11-02 2005-11-02 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치

Country Status (5)

Country Link
US (1) US7936378B2 (ko)
JP (1) JP2009515411A (ko)
KR (1) KR100685300B1 (ko)
CN (1) CN101300829B (ko)
WO (1) WO2007052932A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039404B1 (ko) 2010-02-16 2011-06-07 엠텍비젼 주식회사 이미지 시그널 프로세서, 스마트폰 및 자동 노출 제어 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674474B1 (ko) * 2005-11-02 2007-01-25 엠텍비젼 주식회사 수직 동기 신호 지연 출력 방법 및 그 방법을 수행하는이미지 시그널 프로세서
US20100054326A1 (en) * 2008-08-26 2010-03-04 General Instrument Corporation Method and apparatus for detecting start and end of a video sequence
US20190220699A1 (en) * 2018-01-15 2019-07-18 Gyrfalcon Technology Inc. System and method for encoding data in an image/video recognition integrated circuit solution
US11223575B2 (en) * 2019-12-23 2022-01-11 Advanced Micro Devices, Inc. Re-purposing byte enables as clock enables for power savings

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020052218A (ko) * 2001-04-14 2002-07-03 유봉훈 고화소촬상소자 카메라의 영상출력 포맷변환 및이미지편집 방법
KR20030001309A (ko) * 2001-06-22 2003-01-06 산요 덴키 가부시키가이샤 촬상 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111490A (en) * 1990-10-05 1992-05-05 Kaibushiki Kaisha Toshiba Method and apparatus for collecting video frames, lines and pixels
CN1125566C (zh) * 1996-09-06 2003-10-22 索尼公司 数据编码方法和数据编码设备
JP2003087639A (ja) * 2001-09-11 2003-03-20 Nec Corp 画像処理集積回路
JP2003264810A (ja) * 2002-03-11 2003-09-19 Yazaki Corp データ伝送システム及びデータ伝送方法
JP2004040479A (ja) * 2002-07-03 2004-02-05 Olympus Corp 電子カメラ
JP2004140630A (ja) * 2002-10-18 2004-05-13 Fujitsu Ltd フレーム間引き処理を行うための画像圧縮方法及び装置
JP2005295143A (ja) * 2004-03-31 2005-10-20 Canon Inc 画像符号化装置及びその制御方法、プログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020052218A (ko) * 2001-04-14 2002-07-03 유봉훈 고화소촬상소자 카메라의 영상출력 포맷변환 및이미지편집 방법
KR20030001309A (ko) * 2001-06-22 2003-01-06 산요 덴키 가부시키가이샤 촬상 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020020052218 *
1020030001309 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039404B1 (ko) 2010-02-16 2011-06-07 엠텍비젼 주식회사 이미지 시그널 프로세서, 스마트폰 및 자동 노출 제어 방법

Also Published As

Publication number Publication date
CN101300829A (zh) 2008-11-05
JP2009515411A (ja) 2009-04-09
US7936378B2 (en) 2011-05-03
CN101300829B (zh) 2010-08-11
WO2007052932A1 (en) 2007-05-10
US20090079843A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
KR100591796B1 (ko) 이미지 처리 방법 및 장치
KR100685302B1 (ko) 수직 동기 신호 지연 출력 방법 및 그 방법을 수행하는이미지 시그널 프로세서
US8179452B2 (en) Method and apparatus for generating compressed file, and terminal comprising the apparatus
KR100685300B1 (ko) 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치
JP2001238190A (ja) 画像処理装置及びその制御処理方法
KR100664550B1 (ko) 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치
KR100788983B1 (ko) 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치
KR100674474B1 (ko) 수직 동기 신호 지연 출력 방법 및 그 방법을 수행하는이미지 시그널 프로세서
KR100664554B1 (ko) 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치
KR101666927B1 (ko) 압축 파일 생성 방법 및 장치, 이를 포함하는 단말기
KR20070047729A (ko) 수직 동기 신호 지연 출력 방법 및 그 방법을 수행하는이미지 시그널 프로세서
KR100854724B1 (ko) 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치
KR20070047730A (ko) 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상장치

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 14