KR101158345B1 - 디블록킹 필터링을 수행하는 방법 및 시스템 - Google Patents

디블록킹 필터링을 수행하는 방법 및 시스템 Download PDF

Info

Publication number
KR101158345B1
KR101158345B1 KR1020077000453A KR20077000453A KR101158345B1 KR 101158345 B1 KR101158345 B1 KR 101158345B1 KR 1020077000453 A KR1020077000453 A KR 1020077000453A KR 20077000453 A KR20077000453 A KR 20077000453A KR 101158345 B1 KR101158345 B1 KR 101158345B1
Authority
KR
South Korea
Prior art keywords
frame
processing unit
filtered
frame portion
processed
Prior art date
Application number
KR1020077000453A
Other languages
English (en)
Other versions
KR20070033417A (ko
Inventor
오스카 펠크
마이클 자루빈스키
다비드 영
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20070033417A publication Critical patent/KR20070033417A/ko
Application granted granted Critical
Publication of KR101158345B1 publication Critical patent/KR101158345B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding
    • H04N19/196—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding being specially adapted for the computation of encoding parameters, e.g. by averaging previously computed encoding parameters
    • H04N19/197—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding being specially adapted for the computation of encoding parameters, e.g. by averaging previously computed encoding parameters including determination of the initial value of an encoding parameter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Processing (AREA)

Abstract

프레임을 필터링하는 시스템 및 방법에 있어서, 상기 방법은 (i) 명령들을 실행하는 프로세싱 유닛에 의해 적어도 하나의 프로세싱된 프레임 부분을 제공하도록 프레임의 적어도 하나의 부분을 프로세싱하는 단계와, (ii) 하드웨어 필터에 의해 적어도 하나의 필터링된 프레임 부분을 제공하도록 상기 적어도 하나의 프로세싱된 프레임 부분의 디블록킹 필터링을 수행하는 단계와, (iii) 상기 프로세싱 유닛에 의해 액세스 가능한 메모리 유닛에 상기 적어도 하나의 필터링된 프레임 부분을 저장하는 단계를 포함하며, 상기 프로세싱의 단계는 이전에 필터링된 프레임 부분들에 응답하기 쉽다. 상기 시스템은 (i) 적어도 하나의 프로세싱된 프레임 부분을 제공하도록 프레임의 적어도 하나의 부분을 프로세싱하기 위한 것과 같이 명령들을 실행하는 프로세싱 유닛과, (ii) 상기 프로세싱 유닛에 접속되고, 적어도 하나의 필터링된 프레임 부분을 제공하도록 상기 적어도 하나의 프로세싱된 프레임 부분을 디블록킹 필터링하는 하드웨어 필터와, (iii) 상기 프로세싱 유닛에 접속되고, 상기 적어도 하나의 필터링된 프레임 부분을 저장하는 메모리 유닛을 포함하며, 상기 프로세싱 유닛은 이전에 필터링된 프레임 부분들에 응답하여 상기 적어도 하나의 부분을 프로세싱한다.
디블록킹 필터링, 프레임, 프로세싱 유닛, 하드웨어 필터, 메모리 유닛

Description

디블록킹 필터링을 수행하는 방법 및 시스템{Method and system for performing deblocking filtering}
본 발명은 디블록킹 필터링을 수행하는 방법들 및 시스템들에 관한 것이다.
미디어 신호들을 압축하고 송신하는 방법들 및 시스템들은 본 기술 분야에 공지되어 있다. 압축된 디지털 비디오는 도처에서 비디오 시청자들에게 송신하기 위해 폭넓게 바람직한 매체가 되고 있다. MPEG(Moving Pictures Experts Group) 사양들의 일부분들은 비디오를 압축하고 송신하기 위한 방법들로 표준화되어 있다. ITU-T(Telecommunication Standardization Sector of the International Telecommunication Union)에서는 또한 H.261, H.263, H.264 등등을 포함하는 다양한 압축 표준들을 규정한다.
일반적으로, ITU-T 표준들뿐만 아니라 MPEG 표준들은 오늘날 지상, 무선, 위성, 및 케이블 통신 채널들에 걸쳐 비디오를 송신하고 또한 디지털 비디오를 저장하기 위해 사용되고 있다.
몇 가지 표준화된 압축/인코딩 표준들은 적응 양자화, 인트라 프레임 인코딩, 인터 프레임 인코딩, 런 렝스 인코딩(run length encoding), 및 가변 길이 코딩과 같은 다양한 압축 방식들을 사용한다. 인트라 프레임 코딩은 픽쳐에서 공간적 중복성들을 이용한다. 인터 프레임 코딩은 비디오 시퀀스에 따라 픽쳐로부터 픽쳐로 시간 중복성들을 이용한다. 인터 프레임 코딩은 모션 추정 및 모션 보상을 포함한다. 모션 추정은 미리 규정된 영역 내에서 최상의 매칭 블록을 (N이 보통 M과 동일한 반면에, NxM 픽셀들을 포함하는) 각각의 블록에 대해 검색하는 것을 포함한다. 이러한 블록들의 상대적인 포지션들은 모션 벡터로 언급된다. 모션 보상은 각각의 블록 및 최상의 매칭 블록 사이의 차이를 계산하고 DCT(Discrete Cosine Transform)과 같은 공간 변환에 의해 상기 차이를 인코딩하는 것을 포함한다.
블록 기반 인코딩은 블록킹 아티팩트들을 결과로 나타낸다. 이러한 아티팩트들은 인접한 블록들의 경계에서 나타난다. 이러한 문제는 보통 낮은 비트 레이트 송신 시스템들에서 보다 심각하며, 실질적으로 강한 양자화 동작이 적용된다.
이러한 블록킹 아티팩트들을 극복하기 위해, 디블록킹 필터들의 2개 형태들이 도입되었다. 제 1 형태는 포스트 필터로 알려져 있고, 제 2 형태는 루프 필터(또는 인 루프 필터(in-loop filter))로 알려져 있다. 제 1 형태는 루프 필터가 인코딩 방식의 일부로 적용되는 반면에 인코딩 프로세스가 종료된 후에 적용된다. 루프 필터를 포함하는 인코더들은 보다 양호한 이미지 품질을 특징으로 한다.
제 1 및 제 2 형태들의 디블록킹 필터들은 참조문헌으로 본 명세서에 포함되는 Kadono 등에 의한 명칭이 "코딩 왜곡 제거 방법, 동영상 코딩 방법, 동영상 디코딩 방법, 및 그 동일한 것과 프로그램을 실현하는 장치(Coding distortion removal method, moving picture coding method, moving picture decoding method, and apparatus for realizing the same, program)"인 미국 특허 출원서 20040076237에 기술되어 있다.
참조문헌으로 본원에 통합된 Andrews 등에 의한 명칭이 "발산 감소를 위한 방법 및 인코더/디코더 배치에 대한 디블록킹 필터(deblocking filter for encoder/decoder arrangement and method for divergence reduction)"인 미국 특허 출원서 20010020906에서는 루프 필터를 기술하고 있다.
참조문헌으로 본원에 통합된 2003년 7월, No. 7, Vol. 13, IEEE transactions on circuits and systems for video technology에서 P. List, A. Joch, J. Lainema, G. Bjontegaard, 및 M. Karczewicz에 의한 "적응 디블록킹 필터(Adaptive Deblocking Filter)"에서는 H.264/MPEG-4 순응성 적응 디블록킹 필터를 기술하고 있다.
전형적인 디블록킹 필터, 및 특히 H.264/MPEG-4 순응성 디블록킹 필터는 경계 세기 파라미터에 응답하여 서로 다른 필터링 동작을 적용할 수 있다(다시 말해서, 다양한 필터링 모드들에서 동작한다). 서로 다른 필터링 모드들은 이미지 데이터에 적용되는 디블록킹 필터링의 세기에 따라 서로 다르다.
디블록킹 필터링은 매우 복잡하며 많은 계산용 리소스들을 요구한다. 전형적으로, 전용 소프트웨어를 실행하는 프로세서가 디블록킹 필터링 프로세스를 구현한다. 이러한 접근 방식은 2개의 중요한 단점들을 가지며, 그것들은 프로세서가 비교적 전력 소모적이며 또한 전체 인코딩 프로세스 동안 정지되는 많은 작업들로 점유된다는 것이다.
특히 휴대용 전화들에서 디블록킹 필터링을 수행하는 효율적인 시스템 및 방 법을 제공할 필요가 있다.
프레임을 필터링하는 방법에 있어서, 상기 방법은 (i) 명령들을 실행하는 프로세싱 유닛에 의해 적어도 하나의 프로세싱된 프레임 부분을 제공하도록 프레임의 적어도 하나의 부분을 프로세싱하는 단계와, (ii) 하드웨어 필터에 의해 적어도 하나의 필터링된 프레임 부분을 제공하도록 상기 적어도 하나의 프로세싱된 프레임 부분의 디블록킹 필터링을 수행하는 단계와, (iii) 상기 프로세싱 유닛에 의해 액세스 가능한 메모리 유닛에 상기 적어도 하나의 필터링된 프레임 부분을 저장하는 단계를 포함하며, 상기 프로세싱의 단계는 이전에 필터링된 프레임 부분들에 응답한다.
프레임을 필터링하는 방법에 있어서, 상기 방법은 (i) 루프 디블록킹 필터링 또는 포스트 디블록킹 필터링을 수행할지의 여부를 결정하는 단계와, (ii) 명령들을 실행하는 프로세싱 유닛에 의해 적어도 하나의 프로세싱된 프레임 부분을 제공하도록 프레임의 적어도 하나의 부분을 프로세싱하는 단계와, (iii) 하드웨어 필터에 의해 적어도 하나의 필터링된 프레임 부분을 제공하도록 상기 적어도 하나의 프로세싱된 프레임 부분의 디블록킹 필터링을 수행하는 단계를 포함하며, 상기 적어도 하나의 필터링된 프레임 부분은 그 결정에 응답하여 사용된다.
프레임을 필터링하는 시스템에 있어서, 상기 시스템은 (i) 적어도 하나의 프로세싱된 프레임 부분을 제공하도록 프레임의 적어도 하나의 부분을 프로세싱하기 위한 것과 같이 명령들을 실행하는 프로세싱 유닛과, (ii) 상기 프로세싱 유닛에 접속되고, 적어도 하나의 필터링된 프레임 부분을 제공하도록 상기 적어도 하나의 프로세싱된 프레임 부분을 디블록킹 필터링하는 하드웨어 필터와, (iii) 상기 프로세싱 유닛에 접속되고, 상기 적어도 하나의 필터링된 프레임 부분을 저장하는 메모리 유닛을 포함하며, 상기 프로세싱 유닛은 이전에 필터링된 프레임 부분들에 응답하여 상기 적어도 하나의 부분을 프로세싱한다.
프레임을 필터링하는 시스템에 있어서, 상기 시스템은 (i) 적어도 하나의 필터링된 프레임 부분을 제공하도록 적어도 하나의 프로세싱된 프레임 부분을 디블록킹 필터링하는 하드웨어 필터와, (ii) 루프 디블록킹 필터링 또는 포스트 디블록킹 필터링을 수행하고 상기 적어도 하나의 프로세싱된 프레임 부분을 제공하도록 프레임의 적어도 하나의 부분을 프로세싱할지의 여부를 결정하기 위한 것과 같이 명령들을 수행하는 프로세싱 유닛을 포함하며, 상기 적어도 하나의 필터링된 프레임 부분은 그 결정에 응답하여 사용된다.
본 발명은 도면들과 관련하여 다음의 상세한 기술로부터 보다 완전히 이해될 것이다.
도 1은 본 발명의 실시예에 따라 칩 상의 시스템을 도시한 개략도.
도 2는 본 발명의 실시예에 따라 프레임 프로세싱 및 루프 필터링에 참여하는 다양한 소프트웨어 및 하드웨어 구성요소들을 도시한 개략도.
도 3은 본 발명의 실시예에 따라 프레임 프로세싱 및 포스트 필터링에 참여하는 다양한 요소들을 도시한 개략도.
도 4는 본 발명의 실시예에 따른 필터를 도시한 도면.
도 5 내지 도 8은 본 발명의 다양한 실시예들에 따라 프레임을 필터링하는 방법들을 도시한 흐름도.
도 1은 외부 메모리(420) 및 프로세서(100)를 포함하는 칩(10) 상의 시스템을 도시한 도면이다. 프로세서(100)는 메인 프로세싱 유닛(400)뿐만 아니라 IPU(200)를 포함한다. ("범용 프로세싱 유닛", "디지털 신호 프로세싱 유닛", 또는 단순히 "프로세싱 유닛"으로도 알려진) 메인 프로세싱 유닛(400)은 명령들을 실행할 수 있다.
칩(10) 상의 시스템은 다중 명령, 제어, 및 데이터 버스들뿐만 아니라 다중 구성요소들을 포함한다. 설명의 단순성을 위해, 단일한 명령 버스 이외에 주요 데이터 버스들만이 도시되어 있다.
본 발명의 다양한 실시예들에 따라, IPU(200)는 다양한 이미지 프로세싱 동작들을 수행하고, 이미지 센서들, 디스플레이들, 인코더들 등등과 같은 다양한 외부 디바이스들과 인터페이싱할 수 있다. IPU(200)는 메인 프로세싱 유닛(400)보다 훨씬 적으며 전력을 덜 소비한다.
IPU(200)는 디블록킹 필터링, 디링잉 필터링(de-ringing filtering) 등등과 같은 다양한 필터링 동작들을 수행할 수 있는 하드웨어 필터(240)를 갖는다. 상기 필터링 동작들을 수행하는 다양한 종래 기술의 방법들은 본 기술 분야에 공지되어 있으며, 추가적인 설명을 요구하지 않는다.
메인 프로세싱 유닛(400) 대신에, 필터(240)에 의해 디블록킹 필터링 동작을 수행함으로써, IPU(200)는 메인 프로세싱 유닛(400)에 대한 계산적 부하를 감소시킨다. 하나의 동작가능한 모드에서, 필터(240)는 메인 프로세싱 유닛(400)과 병행하여 동작함으로써 이미지 프로세싱 프로세스를 가속할 수 있다.
IPU(200)는 모듈(210), 센서 인터페이스(220), 이미지 변환기(230), 필터(240), IDMAC(Image Direct Memory Access controller)(280), 동기식 디스플레이 제어기(250), 비동기식 디스플레이 제어기(260), 및 디스플레이 인터페이스(270)를 포함한다.
센서 인터페이스(220)는 한 측에 카메라(300)와 같은 이미지 센서에 접속되고, 다른 측에 이미지 변환기(230)에 접속된다. 디스플레이 인터페이스(270)는 SDC(synchronous display controller)(250)에 접속되고, 병행하여 ADC(asynchronous display controller)(260)에 접속된다. 디스플레이 인터페이스(270)는 TV 인코더(310), 그래픽 가속기(320), 및 디스플레이(330)와 같은 다중 디바이스들에 접속되며 이에 제한되지 않는다.
IDMAC(280)는 내부 메모리(430) 및 외부 메모리(420)와 같은 메모리 뱅크들에서 다양한 IPU(200) 모듈들의 액세스를 용이하게 한다. IDMAC(280)는 한 측에 이미지 변환기(230), 필터(240), SDC(250), 및 ADC(260)에 접속되고, 다른 측에 메모리 인터페이스(410)에 접속된다. 메모리 인터페이스(410)는 내부 메모리(430)에 접속되고, 추가적으로 또는 대안적으로 외부 메모리(420)에 접속된다.
센서 인터페이스(220)는 카메라(300) 또는 TV 디코더(도시되지 않음)로부터 이미지 데이터를 캡쳐링한다. 캡쳐된 이미지 데이터는 프리프로세싱(preprocessing) 또는 포스트 프로세싱을 위해 이미지 변환기(230)로 전달될 수 있지만, 캡쳐링된 데이터 이미지는 또한 그것을 차례대로 전달하는 IDMAC(280)에 이러한 동작들 중 어느 것을 적용하는 것 없이 내부 메모리(430) 또는 외부 메모리(420)에 메모리 인터페이스(410)를 통해 전달될 수 있다.
이미지 변환기(230)는 센서 모듈(220)로부터 이미지 데이터를 프리프로세싱하거나 외부 메모리(420) 또는 내부 메모리(430)로부터 검색되는 이미지 데이터를 포스트 프로세싱할 수 있다. 포스트 프로세싱 동작들뿐만 아니라 프리프로세싱 동작들은 다운사이징, 리사이징, 색상 공간 변환(예를 들어, YUV에서 RGB로, RGB에서 YUV로, YUV에서 또 다른 YUV로), 이미지 로테이션, 이미지의 업/다운 및 좌측/우측 플립핑, 또한 그래픽들과 비디오 이미지 결합을 포함한다.
디스플레이 인터페이스(270)는 시간 멀티플렉싱 방식을 사용하여 다중 디스플레이들에서 액세스를 중재할 수 있다. 그것은 이미지 데이터 형태를 SDC(250), ADC(260), 및 주요 프로세싱 유닛(400)으로부터 그것에 접속되는 디스플레이들에 적절한 포맷으로 변환한다. 그것은 또한 제어 및 타이밍 신호들을 생성하고, 디스플레이들에 그것들을 제공한다.
SDC(250)는 무음의 디스플레이들 및 메모리가 적은 디스플레이들과 같은 동기식 디스플레이들과, 마찬가지로 (TV 인코더들을 통한) 텔레비전들에 대한 비디오 및 그래픽들을 디스플레이하는 것을 지원한다. ADC(260)는 스마트 디스플레이들에 대한 비디오 및 그래픽들을 디스플레이하는 것을 지원한다.
IDMAC(280)는 다중 DMA 채널들을 가지며, 내부 및 외부 메모리들(430, 420)로의 액세스를 관리한다.
도 2는 본 발명의 실시예에 따라 프레임을 프로세싱 및 필터링하는데 참여하는 다양한 소프트웨어 및 하드웨어 구성요소들을 도시한 도면이다. 설명의 단순성을 위해, 이미지 부분들, 프로세싱된 이미지 부분들, 및 필터링된 이미지 부분들이 외부 메모리(420) 내 다양한 위치들에서 저장되는 것으로 가정된다. 이것은 정보가 또한 내부 메모리(430) 또는 양자의 메모리들(420, 430) 내에 저장될 수 있다는 것을 반드시 필요로 하지는 않는다.
본 발명의 실시예에 따라, 블록 디코딩의 순서는 블록 디블록킹 필터링과 동일하다. 예를 들어, 이미지 프레임을 형성하는 블록들이 (예를 들어 이미지 프레임의 상위로부터 그리고 좌측으로부터 우측으로) 래스터 스캔 방식에 따라 디코딩되는 경우, 그에 따라 이러한 이미지 프레임들은 또한 동일한 순서로 디블록킹 필터링된다. 본 발명의 다른 실시예들에 따라, 이것은 그렇지 않으며, 디코딩 순서는 디블록킹 필터링 순서와 서로 다를 수 있다. 그러한 경우에, 시스템(100)은 어느 이미지 프레임들이 디블록킹 필터링될 수 있는지를 결정하도록 디코딩 프로세스를 트래킹한다.
IPU(200)를 계속해서 지연시키지 않는 IPU(200)에 대해 독립적으로 동작되는 메인 프로세싱 유닛(400)은 그것에 필터링된 이미지 프레임을 제공하지만, 그보다는 필터링된 이미지 프레임들에 기초하지 않는 추가적인 태스크들을 실행할 수 있다.
본 발명가들은 IPU(200)가 H.264 디코딩 및 인코딩 모두에 대해서와 같이 다양한 방식들로 디블록킹 필터링을 수행할 수 있다는 것을 발견하였다.
동작의 제 1 모드에서, 메인 프로세싱 유닛(400)은 압축된 미디어 스트림을 프로세싱하기 위한 것과 같은 명령들을 실행한다. 미디어 스트림은 다중 프레임들을 포함한다. 이러한 프로세싱은 이미지 부분들을 포함하는 압축된 미디어 스트림을 액세싱하고 제 2 가변 길이 인코더(VLC-1)(404)에 모션 데이터를 전달하는 동안 제 1 가변 길이 인코더(VLC-1)(403)에 변환 데이터를 전달하기 위해 파서(parser)(408)를 포함하는 다양한 박스들로 표현된다. 제 1 가변 길이 인코더(403) 다음으로 역 양자화기(Q-1)(232) 및 역 이산 코사인 변환(DCT-1) 박스(401)가 따른다. 역 이산 코사인 변환 박스(401)의 출력은 모션 보상 블록(406)의 출력에 상기 출력을 합산하는 가산기(405)에 전달된다. 제 2 가변 길이 인코더(404)는 모션 데이터를 인코딩하고 모션 보상 블록(406)에 인코딩된 모션 데이터를 전달한다. 모션 보상 블록(406)은 또한 외부 메모리(430)로부터 이전에 필터링된 프레임들을 검색한다. 메인 프로세싱 유닛(400)에 의해 완전히 프로세싱되고 IPU(200) 내 필터(430)에 의해 필터링되는 경우에 한번은 최신의 프레임이 디스플레이에 제공되고 추가적인 사용을 위해 외부 메모리에 저장되며, 특히 추가적인 프레임들을 프로세싱하기 위해 모션 보상 박스(406)에 액세스 가능할 수 있다.
어떠한 프레임의 프로세싱 시퀀스는 파서(408)에 의해 (블록들의 열과 같은) 적어도 하나의 프레임 부분 또는 그 프레임을 검색하는 단계에 따라 시작한다. 이 러한 단계는 도 2에 (A)로 표시되어 있다. 어떠한 프레임 부분은 박스들(403 내지 406)에 의해 도시되는 바와 같이 메인 프로세싱 유닛(400)에 의해 프로세싱되며, 또한 이전에 필터링된 프레임들에 응답할 수 있다. 일단 단계(A)가 종료되면, 프로세싱된 프레임 부분은 비디오 출력 버퍼(425)에 저장된다(B로 표시됨). 비디오 출력 버퍼는 메인 프로세싱 유닛(400) 및 IPU(200) 모두의 동시 액세스를 그것의 콘텐츠에 대해 허용한다. 단계(B)는 IPU(200)와 특히 디블록킹 필터링이 개시될 수 있는 제어 모듈(210)에 통보하는 단계를 포함한다. 단계(C)가 개시될 수 있기 전에 사용자가 프로세싱되는 픽셀들의 양을 프로그래밍할 수 있다는 것에 주의한다.
단계(C)는 프로세싱된 프레임 부분을 페치하고(fetching), 필터(430)에 의해 디블록킹 필터링을 수행하는 단계를 포함한다. 그 후에, 필터링된 이미지 부분은 비디오 출력 버퍼(425)에 전달된다. 그것은 메인 프로세싱 유닛(400)에 의해 추가로 프로세싱될 수 있고(예를 들어, 필터링된 프레임과 그래픽들을 혼합하는 등등), 또한 디스플레이에 전달될 수 있다. 일단 프레임이 프로세싱 및 필터링되면, 그것은 장래의 프레임들을 프로세싱하기 위해 사용될 수 있다. 단계(F)는 필터링된 프레임을 기준 프레임 버퍼들(423)에 전달하는 단계를 포함한다. 단계(F)가 실제 데이터 전달을 수행하지 않으며 포인터들 사이에서 교환에 따라 구현될 수 있다는 것에 주의한다.
블록들의 시퀀스가 디블록킹 필터링을 개시하기 전에 프로세싱되는 것이 편리하다. 전형적으로, 어떠한 시퀀스의 필터링은 동일한 프레임의 다른 블록 시퀀스들이 프로세싱되는 동안 발생한다.
메인 프로세싱 유닛(400)은 프로세싱 프레임 부분의 생성을 표시하는 프로세싱된 프레임 부분 표시를 IPU(200)에 전달하는 것이 편리하다. 이것은 IPU(200)의 제어 레지스터의 어떠한 비트를 세팅하는 단계를 포함할 수 있다. 필터(240)는 필터링된 프레임의 생성을 나타내는 필터링된 프레임 표시를 생성하는 것이 편리하다.
본 발명의 실시예에 따라, 프로세싱된 프레임 부분 표시는 중앙 프로세싱 유닛(400)이 2개의 블록 시퀀스들로 프로세싱하는 것을 종료할 때마다 생성되며, 각각각은 그 프레임의 전체 폭을 통해 연장한다. 필터(240)는 프레임이 인터럽트를 생성하여 필터링된 것을 메인 프로세싱 유닛(400)에 통보한다.
본 발명의 또 다른 실시예에 따라, 필터(430)는 또한 디링잉 필터링을 적용할 수 있다. 필터(430)는 디블록킹 필터링 동작들 및 그에 따른 디링잉 필터링 동작들을 적용하는데 편리하다.
본 발명의 실시예에 따라, 메인 프로세싱 유닛(400)은 필터(430)가 루프 필터 또는 포스트 필터로 동작될 것인지의 여부를 결정할 수 있다. 필터(430)가 포스트 필터로 동작될 것을 메인 프로세싱 유닛(400)이 결정하는 경우, 그것은 제어 모듈(210)에 적절한 제어 신호들을 전달한다.
본 발명의 실시예에 따라, 필터(430)는 메인 프로세싱 유닛이 전체 프레임을 필터링하도록 종료되었다는 표시를 수신한 후에 포스트 필터로 활성화될 수 있다. 본 발명의 또 다른 실시예에 따라, 필터(430)는 메인 프로세싱 유닛(400)에 대해 병행하여 동작할 수 있지만, 그것이 출력하는 필터링된 프레임은 메인 프로세싱 유 닛(400)에 의해 기준 프레임으로 사용되지 않는다.
도 3은 본 발명의 실시예에 따라 프레임 프로세싱에 참여하는 다양한 요소들을 도시한 도면이다. 이러한 실시예에 따라, 필터(430)는 메인 프로세싱 유닛(400)에 대해 병행하여 포스트 필터로 사용된다. 도 3은 도 2와 유사하지만, 필터링된 프레임이 장래의 프레임들을 프로세싱하기 위한 기준 프레임으로 사용되지 않는 하나의 주요한 차이가 존재한다. 따라서, IPU(200)의 출력은 비디오 출력 버퍼(425)에 전달되지 않으며, 그에 따라 (일단 전체 프레임이 필터링되면) 기준 프레임 버퍼들(423)에 전달된다. 물론, 필터링된 프레임(IPU(200)의 출력)은 필터링된 비디오 이중 버퍼(427)(E로 표시됨)에 전달되고(D로 표시됨), 프로세싱된 프레임은 비디오 출력 버퍼(425)로부터 기준 프레임 버퍼(F로 표시됨)로 전달된다.
도 4는 본 발명의 실시예에 따른 필터(430)를 도시한 도면이다. 필터(430)는 모드 결정 유닛(431), 필터 산술 유닛(433), 필터 흐름 제어기(435), 필터 메모리 제어기(437), 및 필터 메모리(439)를 포함한다.
모드 결정 유닛(431)은 필터 산술 유닛(433), 필터 흐름 제어기(435), 및 필터 메모리 제어기(437)에 접속된다. 필터 산술 유닛(433)은 필터 흐름 제어기(433) 및 필터 메모리 제어기(437)에 추가로 접속된다. 필터 메모리 제어기(437)는 필터 메모리(439) 및 IDMAC(280)에 접속된다.
모드 결정 유닛(431)은 어느 모드에서 필터(430)가 동작하는지를 결정한다. 이것은 보통 경계 세기 파라미터에 응답하기 쉽다. 그 파라미터는 다중 프로세싱된 픽셀들을 판독 및 분석하여 계산될 수 있다. 선택된 모드는 필터 산술 유닛(433)에 의해 적용되는 필터를 결정한다. 필터링된 블록들뿐만 아니라 필터링 프로세스의 중간 결과들 또한 필터 메모리(439) 내에 저장된다. 필터 흐름 제어기(435)는 필터(430)의 동작을 제어하고, 타이밍 디블록킹, 필터링, 디레인징 필터링(deranging filtering) 등등을 할 수 있다. 필터 흐름 제어기(435)는 프로세싱된 프레임 부분 표시를 수신하고, 필터링된 프레임 표시를 생성할 수 있다. 필터링된 블록들은 필터 메모리(439)로부터 검색되어, 필터 메모리 제어기(437)를 통해 IDMAC(280)에 전달된다.
본 발명의 실시예에 따라, 필터(430)는 프로세싱된 Y, U, 및 V 프레임 부분들을 수신하고, 어떠한 열까지 Y 프레임을 프로세싱하도록 시작한다. 메인 프로세싱 유닛(400)은 그것이 전체 프레임을 프로세싱하도록 종료한 것을 표시하고, 남아있는 Y프레임, U 프레임, 및 V 프레임을 필터링한다.
도 5는 본 발명의 실시예에 따라 프레임을 필터링하는 예시적인 방법(600)을 도시한 흐름도이다.
방법(600)은 프로세싱된 프레임 부분을 제공하도록 명령들을 실행하는 프로세싱 유닛에 의해 프로세싱의 단계(610)에 따라 프레임 부분을 시작한다. 프레임 부분은 열들 또는 행들이나 심지어 블록들에 배치될 수 있는 다중 픽셀들을 포함한다.
단계(610) 다음으로 단계들(620, 625)이 따른다. 단계(625)는 다음 프레임 부분을 페치하는 단계를 포함한다. 단계(625) 다음으로 프레임 부분들 페치 동작들의 루프를 수행하도록 단계(610)가 따른다. 이러한 루프는 전체 프레임이 페치될 때마다 정지될 수 있지만, 이것이 반드시 그러할 필요는 없다. 그 루프는 어떠한 제어 기준이 충족될 때 정지될 수 있다.
단계(620)는 프로세싱된 프레임 부분이 필터링을 위해 사용가능하다는 것을 표시하는 프로세서 프레임 부분 표시를 생성하는 단계를 포함한다.
단계(620) 다음으로 하드웨어 필터에 의해 필터링된 프레임 부분을 제공하도록 프로세싱된 프레임의 디블록킹 필터링을 수행하는 단계(630)가 따른다.
단계(630) 다음으로는 전체 프레임이 필터링되는지의 여부를 검사하는 단계(640)가 따른다. 응답이 부정인 경우, 그에 따라 단계(640) 다음으로 단계(630)가 따른다. 새로운 프레임 부분이 사용가능한 경우 단계(630)가 실행될 수 있고, 그렇지 않은 경우 그러한 프로세싱된 프레임 부분이 사용가능할 때까지 단계(630)가 지연될 수 있다는 것에 주의한다. 전체 프레임이 필터링된 경우, 그에 따라 단계(640) 다음으로 필터링된 프레임의 생성을 나타내는 프레임 필터링된 프레임 표시를 생성하는 단계(650)가 따른다. 필터링된 프레임은 디스플레이에 제공되고, 메모리에 저장되며, 또한 장래의 프레임들을 프로세싱하는 동안 사용될 수 있는 기준 프레임으로 규정될 수 있다. 단계(660)는 다른 2개의 옵션들이 또한 구현될 수 있을지라도 후자의 옵션을 예시한다.
본 발명의 실시예에 따라, 하드웨어 필터는 또한 픽셀들의 어떠한 양이 필터링될 때마다, 심지어 그 양이 프레임과 같지 않은 경우에도 표시를 프로세싱할 수 있다.
도 6은 본 발명의 실시예에 따라 프레임을 포스트 필터링하는 방법(602)을 도시한 흐름도이다. 방법(600)은 프로세싱 유닛 및 필터(430) 모두가 병행하여 동작한다는 점에서 방법(602)과 유사하다. 주요한 차이는 기준 프레임이 (도 5의 단계(660)를 대체하는 단계(665)에 의해 표시되는 바와 같이) 프로세싱된 프레임이라는 것이다. (도 5에서 도시된 바와 같이) 필터링이 완료된 후가 아니고 프로세싱이 완료된 후에, 기준 프레임으로 프로세싱된 프레임의 정의가 개시될 수 있다는 것에 주의한다.
도 7은 본 발명의 실시예에 따라 프레임을 포스트 필터링하는 방법(604)을 도시한 흐름도이다. 이러한 실시예에 따라, 필터(430)는 프로세싱 유닛(400)이 프레임을 프로세싱하도록 완료된 후에 디블록킹 필터링을 수행한다. 이러한 구성요소들은 적어도 동일한 프레임과 관련하여 병행하여 작동하지는 않는다.
방법(604)은 명령들을 실행하는 프로세싱 유닛에 의해 프로세싱된 프레임을 제공하도록 프레임을 프로세싱하는 단계(612)에 따라 시작한다. 단계(612)는 도 6의 단계(610, 625)와 같은 단계들의 다중 반복들을 포함할 수 있다.
단계(610) 다음으로는 단계들(622, 665)이 따른다. 단계(622)는 프로세싱된 프레임이 필터링을 위해 사용가능하다는 것을 표시하는 프로세서 프레임 표시를 생성하는 단계를 포함한다. 단계(665)는 장래의 프레임들의 프로세싱을 위해 기준 프레임으로 프로세싱된 프레임을 규정하는 단계를 포함한다.
단계(622) 다음으로는 하드웨어 필터에 의해 필터링된 프레임을 제공하도록 프로세싱된 프레임의 디블록킹 필터링을 수행하는 단계(625)가 따른다. 단계(625) 다음으로는 필터링된 프레임의 생성을 나타내는 필터링된 프레임 표시를 생성하는 단계(650)가 따른다.
도 8은 본 발명의 실시예에 따라 프레임을 필터링하는 방법(700)을 도시한 흐름도이다. 방법(700)은 루프 디블록킹 필터링 또는 포스트 디블록킹 필터링을 수행할지의 여부를 결정하는 단계(710)에 따라 시작한다. 그 결정은 보통 칩 디자이너에 대한 시스템에 의해 공급되는 명령들에 응답하여 메인 프로세싱 유닛(400)에서 이루어진다.
단계(710) 다음으로는 단계들(720, 730)이 따른다. 이러한 단계들은 병행하여 또는 순차적 방식에 따라 발생할 수 있다. 다시 말해서, 전체 프레임이 우선적으로 프로세싱되고 그 다음으로 필터링만 될 수 있지만, 이것은 반드시 그러할 필요는 없으며 프레임의 제 1 부분은 또 다른 부분이 프로세싱되는 동안 필터링될 수 있다. 설명의 단순성을 위해, 단계(720)는 단계(730) 위에 도시되어 있다.
단계(720)는 명령들을 실행하는 프로세싱 유닛에 의해 적어도 하나의 프로세싱된 프레임 부분을 제공하도록 프레임의 적어도 하나의 부분을 프로세싱하는 단계를 포함한다.
단계(730)는 하드웨어 필터에 의해 필터링된 프레임 부분들을 제공하도록 프로세싱된 프레임 부분들의 디블록킹 필터링을 수행하는 단계를 포함한다.
상기 프로세싱 단계는 기준 프레임들에 응답하기 쉽다. 단계(710)의 결정에 따라, 이것들은 필터링된 프레임들 또는 프로세싱된 프레임들 일 수 있다.
단계(710)가 루프 디블록킹 필터링을 수행하도록 결정하는 경우, 그에 따라 방법(600)의 단계들이 실행될 수 있다는 것에 주의한다. 단계(710)가 포스트 디블 록킹 필터링을 수행하도록 결정하는 경우, 그에 따라 방법들(602 또는 604)의 단계들 중 어느 하나가 적용될 수 있다.
본 명세서에 기술된 변형들, 수정들, 및 다른 구현들은 특허청구범위에서와 같이 본 발명의 취지 및 범위로부터 벗어나지 않으며 당업자들에 따라 이루어질 수 있다. 따라서, 본 발명은 선행하는 예시적 기술에 의해 규정되는 것이 아니라 다음의 특허청구범위 및 취지에 따라 규정된다.

Claims (43)

  1. 프레임을 필터링하는 방법(600, 602)으로서,
    명령들을 실행하는 프로세싱 유닛에 의해, 적어도 하나의 프로세싱된 프레임 부분을 제공하기 위해 프레임의 적어도 하나의 부분을 프로세싱하는 단계(610);
    하드웨어 필터에 의해, 적어도 하나의 필터링된 프레임 부분을 제공하기 위해 상기 적어도 하나의 프로세싱된 프레임 부분의 디블록킹 필터링(deblocking filtering)을 수행하는 단계(630);
    상기 프로세싱 유닛에 의해 액세스 가능한 메모리 유닛에 상기 적어도 하나의 필터링된 프레임 부분을 저장하는 단계; 및
    상기 하드웨어 필터에 의해, 필터링된 프레임의 생성을 나타내는 필터링된 프레임 표시를 생성하는 단계(650)를 포함하고,
    상기 프로세싱 단계는 이전에 필터링된 프레임 부분들에 응답하고,
    상기 프로세싱 유닛은 상기 하드웨어 필터로부터 독립적으로 동작하는, 상기 프레임 필터링 방법(600, 602)에 있어서:
    상기 프로세싱 유닛이 프레임의 프로세싱을 완료한 후에, 저전력 소비 동작 모드에서 상기 프로세싱 유닛을 동작시키는 단계를 포함하는 것을 특징으로 하는, 프레임 필터링 방법(600, 602).
  2. 제 1 항에 있어서,
    상기 프로세싱 유닛에 의해, 상기 프로세싱된 프레임 부분의 생성을 나타내는 프로세싱된 프레임 부분 표시를 생성하는 단계를 더 포함하는, 프레임 필터링 방법(600, 602).
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 필터링된 프레임 부분은 적어도 두 개의 블록 시퀀스들을 포함하고, 이들 각각은 상기 프레임의 전체 폭을 통해 확장하는, 프레임 필터링 방법(600, 602).
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 프레임을 필터링하는 방법(604, 700)으로서, 명령들을 실행하는 프로세싱 유닛에 의해, 적어도 하나의 프로세싱된 프레임 부분을 제공하기 위해 프레임의 적어도 하나의 부분을 프로세싱하는 단계(720); 루프 디블록킹 필터링 또는 포스트 디블록킹 필터링을 수행할지의 여부를 결정하는 단계(710); 및 하드웨어 필터에 의해, 적어도 하나의 필터링된 프레임 부분을 제공하기 위해 상기 적어도 하나의 프로세싱된 프레임 부분의 디블록킹 필터링을 수행하는 단계(730)를 포함하고, 상기 적어도 하나의 필터링된 프레임 부분은 상기 결정에 응답하여 이용되는, 상기 프레임 필터링 방법(604, 700)에 있어서:
    상기 프로세싱 유닛이 프레임의 프로세싱을 완료한 후에, 저전력 소비 동작 모드에서 상기 프로세싱 유닛을 동작시키는 단계를 포함하는 것을 특징으로 하는, 프레임 필터링 방법(604, 700).
  12. 삭제
  13. 제 11 항에 있어서,
    프레임이 상기 프로세싱 유닛에 의해 프로세싱된 것을 나타내는 프로세싱된 프레임 표시를 생성하는 단계(622)를 더 포함하는, 프레임 필터링 방법(604, 700).
  14. 제 11 항 또는 제 13 항에 있어서,
    상기 프레임 부분의 디블록킹 필터링을 수행하는 단계는 또 다른 프레임 부분의 프로세싱과 병행하여 실행되는, 프레임 필터링 방법(604, 700).
  15. 제 11 항 또는 제 13 항에 있어서,
    루프 디블록킹 필터링을 수행한다고 결정하면, 상기 적어도 하나의 필터링된 프레임 부분은 또 다른 프레임을 프로세싱하는 단계 동안 이용되는, 프레임 필터링 방법(604, 700).
  16. 삭제
  17. 제 11 항 또는 제 13 항에 있어서,
    상기 하드웨어 필터에 의해, 필터링된 프레임의 생성을 나타내는 필터링된 프레임 표시를 생성하는 단계를 더 포함하는, 프레임 필터링 방법(604, 700).
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 프레임을 필터링하는 시스템(10)에 있어서:
    적어도 하나의 프로세싱된 프레임 부분을 제공하도록 프레임의 적어도 하나의 부분을 프로세싱하기 위해 명령들을 실행하도록 구성된 프로세싱 유닛(400);
    상기 프로세싱 유닛에 연결되고, 적어도 하나의 필터링된 프레임 부분을 제공하기 위해 상기 적어도 하나의 프로세싱된 프레임 부분을 디블록킹 필터링하도록 구성된 하드웨어 필터(200); 및
    상기 프로세싱 유닛에 연결되고, 상기 적어도 하나의 필터링된 프레임 부분을 저장하도록 구성된 메모리 유닛(420, 430)을 포함하고,
    상기 프로세싱 유닛은 이전에 필터링된 프레임 부분들에 응답하여 상기 적어도 하나의 부분을 프로세싱하도록 구성되고,
    상기 하드웨어 필터(200)는 필터링된 프레임의 생성을 나타내는 필터링된 프레임 표시를 생성하도록 또한 구성되고,
    상기 프로세싱 유닛(400)은 상기 하드웨어 필터(200)로부터 독립적으로 동작하고, 프레임의 프로세싱을 완료한 후에 저전력 소비 동작 모드에서 동작하도록 구성되는, 프레임 필터링 시스템(10).
  25. 제 24 항에 있어서,
    상기 프로세싱 유닛(400)은 또한 상기 프로세싱된 프레임 부분의 생성을 나타내는 프로세싱된 프레임 부분 표시를 생성하도록 구성되는, 프레임 필터링 시스템(10).
  26. 제 24 항 또는 제 25 항에 있어서,
    상기 필터링된 프레임 부분은 적어도 두 개의 블록 시퀀스들을 포함하고, 이들 각각은 상기 프레임의 전체 폭을 통해 확장하는, 프레임 필터링 시스템(10).
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 프레임을 필터링하는 시스템(10)에 있어서:
    적어도 하나의 필터링된 프레임 부분을 제공하기 위해 적어도 하나의 프로세싱된 프레임 부분을 디블록킹 필터링하도록 구성되는 하드웨어 필터(400); 및
    루프 디블록킹 필터링 또는 포스트 디블록킹 필터링을 수행할지의 여부를 결정하기 위해 명령들을 실행하고, 상기 적어도 하나의 프로세싱된 프레임 부분을 제공하기 위해 프레임의 적어도 하나의 부분을 프로세싱하도록 구성된 프로세싱 유닛(100)을 포함하고,
    상기 적어도 하나의 필터링된 프레임 부분은 상기 결정에 응답하여 이용되고, 상기 프로세싱 유닛(400)은 프레임의 프로세싱을 완료한 후에 저전력 소비 동작 모드에서 동작하도록 구성되는, 프레임 필터링 시스템(10).
  35. 제 34 항에 있어서,
    상기 하드웨어 필터는, 상기 프로세싱 유닛이 전체 프레임을 프로세싱한 후에 적어도 하나의 프레임 부분을 디블록킹 필터링하는, 프레임 필터링 시스템(10).
  36. 제 34 항 또는 제 35 항에 있어서,
    상기 프로세싱 유닛(100)은, 프레임이 상기 프로세싱 유닛에 의해 프로세싱된 것을 나타내는 프로세싱된 프레임 표시를 생성하는, 프레임 필터링 시스템(10).
  37. 제 34 항 또는 제 35 항에 있어서,
    상기 하드웨어 필터(400)는 상기 프로세싱 유닛에 의한 프레임 부분 프로세스와 병행하여 이미지 부분을 디블록킹 필터링하는, 프레임 필터링 시스템(10).
  38. 삭제
  39. 삭제
  40. 제 34 항 또는 제 35 항에 있어서,
    상기 하드웨어 필터는 필터링된 프레임의 생성을 나타내는 필터링된 프레임 표시를 생성하는, 프레임 필터링 시스템(10).
  41. 삭제
  42. 삭제
  43. 삭제
KR1020077000453A 2004-07-08 2005-07-04 디블록킹 필터링을 수행하는 방법 및 시스템 KR101158345B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/887,132 2004-07-08
US10/887,132 US7738563B2 (en) 2004-07-08 2004-07-08 Method and system for performing deblocking filtering
PCT/IB2005/052226 WO2006006125A1 (en) 2004-07-08 2005-07-04 Method and system for performing deblocking filtering

Publications (2)

Publication Number Publication Date
KR20070033417A KR20070033417A (ko) 2007-03-26
KR101158345B1 true KR101158345B1 (ko) 2012-06-22

Family

ID=35058823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077000453A KR101158345B1 (ko) 2004-07-08 2005-07-04 디블록킹 필터링을 수행하는 방법 및 시스템

Country Status (7)

Country Link
US (1) US7738563B2 (ko)
EP (1) EP1774789A1 (ko)
JP (1) JP2008506294A (ko)
KR (1) KR101158345B1 (ko)
CN (1) CN100586180C (ko)
TW (1) TW200616354A (ko)
WO (1) WO2006006125A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922885A (zh) * 2004-08-05 2007-02-28 松下电器产业株式会社 图象解码装置和图象编码装置
KR100794623B1 (ko) * 2005-06-20 2008-01-14 주식회사 픽스트리 가속화 프로세싱을 실시간으로 수행하는 디코더시스템의 작동방법
US8532424B2 (en) * 2005-11-22 2013-09-10 Freescale Semiconductor, Inc. Method and system for filtering image data
US9094686B2 (en) * 2006-09-06 2015-07-28 Broadcom Corporation Systems and methods for faster throughput for compressed video data decoding
CN105376574A (zh) 2006-11-08 2016-03-02 汤姆逊许可证公司 用于环内去伪影滤波的方法和设备
JP2008124742A (ja) * 2006-11-10 2008-05-29 Sony Corp 画像処理装置、画像処理方法、およびプログラム
US8189946B2 (en) * 2007-01-24 2012-05-29 Canon Kabushiki Kaisha Image processing apparatus and method thereof for detecting and removing noise in decoded images
US20080267297A1 (en) * 2007-04-26 2008-10-30 Polycom, Inc. De-blocking filter arrangements
US8913670B2 (en) * 2007-08-21 2014-12-16 Blackberry Limited System and method for providing dynamic deblocking filtering on a mobile device
JP5137687B2 (ja) * 2008-05-23 2013-02-06 キヤノン株式会社 復号装置及び復号方法、プログラム
KR101484101B1 (ko) * 2010-03-08 2015-01-16 (주)테크노니아 동영상 변환 장치
EP2609744A4 (en) * 2010-08-26 2017-07-19 NXP USA, Inc. Video processing system and method for parallel processing of video data
US8630356B2 (en) * 2011-01-04 2014-01-14 The Chinese University Of Hong Kong High performance loop filters in video compression
US9300975B2 (en) * 2011-09-11 2016-03-29 Texas Instruments Incorporated Concurrent access shared buffer in a video encoder
EP3354274A1 (en) 2017-01-25 2018-08-01 SETLANCE S.r.l. Therapeutic combinations for the treatment of bacterial infections

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05300494A (ja) * 1992-01-30 1993-11-12 Nec Corp 動画像符号化器とその制御方式
US6160503A (en) * 1992-02-19 2000-12-12 8×8, Inc. Deblocking filter for encoder/decoder arrangement and method with divergence reduction
KR100269125B1 (ko) * 1997-10-25 2000-10-16 윤덕용 양자화효과감소를위한영상데이터후처리방법및장치
JP2001275110A (ja) * 2000-03-24 2001-10-05 Matsushita Electric Ind Co Ltd 動的なループ及びポストフィルタリングのための方法及び装置
JP3489735B2 (ja) * 2000-08-16 2004-01-26 松下電器産業株式会社 デブロッキングフィルタ演算装置
US7450641B2 (en) * 2001-09-14 2008-11-11 Sharp Laboratories Of America, Inc. Adaptive filtering based upon boundary strength
ATE419713T1 (de) * 2001-11-29 2009-01-15 Panasonic Corp Verfahren zur beseitigung von kodierungsverzerrung und verfahren zur videokodierung und -dekodierung
CN101448162B (zh) * 2001-12-17 2013-01-02 微软公司 处理视频图像的方法
EP2894856A1 (en) * 2002-01-31 2015-07-15 Samsung Electronics Co., Ltd Filtering method and apparatus for reducing block artifacts or ringing noise
US6963613B2 (en) * 2002-04-01 2005-11-08 Broadcom Corporation Method of communicating between modules in a decoding system
US8284844B2 (en) * 2002-04-01 2012-10-09 Broadcom Corporation Video decoding system supporting multiple standards
US7362810B2 (en) * 2003-05-13 2008-04-22 Sigmatel, Inc. Post-filter for deblocking and deringing of video data
US6917310B2 (en) * 2003-06-25 2005-07-12 Lsi Logic Corporation Video decoder and encoder transcoder to and from re-orderable format
US7457362B2 (en) * 2003-10-24 2008-11-25 Texas Instruments Incorporated Loop deblock filtering of block coded video in a very long instruction word processor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LIST P ET AL, IEEE INC. NEW YORK, US, vol.13, no.7(2003.07.), Adaptive Deblocking Filter. *
SIMA M ET AL, IEEE INC. NEW YORK, US, vol.50, no.1(2004.02.), An Efficient Architecture for Adaptive Deblocking Filter of H.264/AVC Video Coding. *

Also Published As

Publication number Publication date
WO2006006125A1 (en) 2006-01-19
EP1774789A1 (en) 2007-04-18
US20060008013A1 (en) 2006-01-12
CN100586180C (zh) 2010-01-27
JP2008506294A (ja) 2008-02-28
CN1981533A (zh) 2007-06-13
KR20070033417A (ko) 2007-03-26
TW200616354A (en) 2006-05-16
US7738563B2 (en) 2010-06-15

Similar Documents

Publication Publication Date Title
KR101158345B1 (ko) 디블록킹 필터링을 수행하는 방법 및 시스템
US11611764B2 (en) Method and apparatus of HEVC de-blocking filter
US8369420B2 (en) Multimode filter for de-blocking and de-ringing
US20060133504A1 (en) Deblocking filters for performing horizontal and vertical filtering of video data simultaneously and methods of operating the same
US20060115002A1 (en) Pipelined deblocking filter
KR101238974B1 (ko) 비디오 코더 및 디코더 공동 최적화를 위한 방법 및 시스템
US8009740B2 (en) Method and system for a parametrized multi-standard deblocking filter for video compression systems
US8619866B2 (en) Reducing memory bandwidth for processing digital image data
US6222944B1 (en) Down-sampling MPEG image decoder
EP1509044A2 (en) Digital video signal processing apparatus
US20080198932A1 (en) Complexity-based rate control using adaptive prefilter
US20060165181A1 (en) Piecewise processing of overlap smoothing and in-loop deblocking
US11375199B2 (en) Interpolation filter for an inter prediction apparatus and method for video coding
US20060115167A1 (en) Image processing apparatus and method of the same
JP2008529412A (ja) 中間ループフィルタデータを格納するスクラッチパッド
JP2006157925A (ja) パイプラインデブロッキングフィルタ
JPH08251422A (ja) ブロック歪み補正器及び画像信号伸張装置
US8532424B2 (en) Method and system for filtering image data
US8311123B2 (en) TV signal processing circuit
WO2021263251A1 (en) State transition for dependent quantization in video coding
US20070153909A1 (en) Apparatus for image encoding and method thereof
JP4880868B2 (ja) 性能向上のための動画像圧縮方法及び装置
JP2009060536A (ja) 画像符号化装置、画像符号化方法
US20160044325A1 (en) Image coding apparatus, image coding method and imaging apparatus
JP2000032459A (ja) 動画データ圧縮装置及び記憶媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150527

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee