JP4362865B2 - スイッチ読み取り装置 - Google Patents
スイッチ読み取り装置 Download PDFInfo
- Publication number
- JP4362865B2 JP4362865B2 JP2004021102A JP2004021102A JP4362865B2 JP 4362865 B2 JP4362865 B2 JP 4362865B2 JP 2004021102 A JP2004021102 A JP 2004021102A JP 2004021102 A JP2004021102 A JP 2004021102A JP 4362865 B2 JP4362865 B2 JP 4362865B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- potential
- output
- cpu
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 3
Images
Landscapes
- Electronic Switches (AREA)
Description
請求項2に係る発明は、請求項1に記載されたスイッチ読み取り装置において、可変電位出力手段は、CPUで生成されたゲート回路のアドレスをデコードしたチップセレクト信号と、前記CPUで生成された読み出し信号とが入力されるアンド回路であることを特徴とするスイッチ読み取り装置である。
図1は本発明を適用した端末機器の要部構成を示すブロック図であり、図2はそのスイッチ読み取り動作を示すタイミングチャートである。
Claims (2)
- CPUと、複数のスイッチと、それぞれがスイッチの一端と電源とに接続された複数のプルアップ抵抗と、入力側が前記スイッチのそれぞれの一端に個別に接続され、出力側が前記CPUのデータバスに接続されたゲート回路と、出力側が前記各スイッチの他端及び前記ゲート回路のゲート制御端子に接続されるとともに、前記CPUから読み出し信号が出力されていない時は前記電源の電位と同じ第1の電位を出力し、前記読み出し信号が出力されている時は前記第1の電位より低い第2の電位を出力する可変電位出力手段とを備え、
前記ゲート回路は、前記可変電位出力手段から前記第1の電位が出力されている時に閉じ、前記第2の電位が出力されている時に開いて、前記各スイッチの一端の電位を前記データバスへ出力することを特徴とするスイッチ読み取り装置。 - 請求項1に記載されたスイッチ読み取り装置において、
可変電位出力手段は、CPUで生成されたゲート回路のアドレスをデコードしたチップセレクト信号と、前記CPUで生成された読み出し信号とが入力されるアンド回路であることを特徴とするスイッチ読み取り装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004021102A JP4362865B2 (ja) | 2004-01-29 | 2004-01-29 | スイッチ読み取り装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004021102A JP4362865B2 (ja) | 2004-01-29 | 2004-01-29 | スイッチ読み取り装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217720A JP2005217720A (ja) | 2005-08-11 |
JP4362865B2 true JP4362865B2 (ja) | 2009-11-11 |
Family
ID=34904844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004021102A Expired - Fee Related JP4362865B2 (ja) | 2004-01-29 | 2004-01-29 | スイッチ読み取り装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4362865B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020087946A (ja) * | 2018-11-14 | 2020-06-04 | 株式会社トヨタプロダクションエンジニアリング | 電子機器モジュール |
JP7149460B2 (ja) * | 2019-01-31 | 2022-10-07 | パナソニックIpマネジメント株式会社 | 通信端末装置およびそのアドレス設定方法 |
-
2004
- 2004-01-29 JP JP2004021102A patent/JP4362865B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005217720A (ja) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101260307B1 (ko) | 전원공급장치 | |
US20130113524A1 (en) | Flexible low power slew-rate controlled output buffer | |
JP2007068282A (ja) | 電源回路 | |
JP2007257289A5 (ja) | ||
JP2004336986A (ja) | 電源供給装置をプリエンプティブに制御するためのシステム及び方法 | |
JP2000108407A5 (ja) | 駆動回路ならびにこれを用いたプリンタおよびledヘッド | |
JP4362865B2 (ja) | スイッチ読み取り装置 | |
US8564335B1 (en) | Low power pad | |
US7454644B2 (en) | Integrated circuit with low current consumption having a one wire communication interface | |
KR100703886B1 (ko) | 전기적 퓨즈 보호 장치 및 이를 포함한 반도체 장치 | |
CN212850442U (zh) | 一种开关机电路及手持式设备 | |
JP4510498B2 (ja) | 半導体集積回路 | |
WO2001054279B1 (en) | A register having a ferromagnetic memory cells | |
CN113342715B (zh) | 一种现场可编程门阵列器件和存储器电源控制方法 | |
JP2005266843A (ja) | 入力装置 | |
JP2009212930A (ja) | 入力レベル判定回路 | |
JP2004208043A (ja) | デジタル入力信号処理装置 | |
JP2007265540A (ja) | ツェナーザップprom回路およびその動作方法 | |
JP2007140908A (ja) | 電源制御装置 | |
JP3092551B2 (ja) | D/aコンバータ | |
JP4145768B2 (ja) | 入出力制御装置および電子機器 | |
JPH0652375A (ja) | Icカード | |
JPS62145598A (ja) | 記憶装置 | |
JPS60196828A (ja) | 電源制御回路 | |
JP2009271816A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051031 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090809 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4362865 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |