JP2004336986A - 電源供給装置をプリエンプティブに制御するためのシステム及び方法 - Google Patents

電源供給装置をプリエンプティブに制御するためのシステム及び方法 Download PDF

Info

Publication number
JP2004336986A
JP2004336986A JP2004099561A JP2004099561A JP2004336986A JP 2004336986 A JP2004336986 A JP 2004336986A JP 2004099561 A JP2004099561 A JP 2004099561A JP 2004099561 A JP2004099561 A JP 2004099561A JP 2004336986 A JP2004336986 A JP 2004336986A
Authority
JP
Japan
Prior art keywords
signal
power supply
clock
read
control system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004099561A
Other languages
English (en)
Other versions
JP2004336986A5 (ja
JP4753543B2 (ja
Inventor
Runsheng He
ランシェング ヒー
Sehat Sutardja
サハット スタルジャ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of JP2004336986A publication Critical patent/JP2004336986A/ja
Publication of JP2004336986A5 publication Critical patent/JP2004336986A5/ja
Application granted granted Critical
Publication of JP4753543B2 publication Critical patent/JP4753543B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F5/00Systems for regulating electric variables by detecting deviations in the electric input to the system and thereby controlling a device within the system to obtain a regulated output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0016Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0019Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being load current fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

【課題】動作機能を有する電源供給装置を制御する制御システムが開示される。
【解決手段】電源供給装置は、イネーブル信号又はクロック信号によって制御可能な少なくとも1つの回路ブロックを備える集積回路に出力電流を供給する。受信部は、イネーブル信号を受信する。制御部は、電源供給装置が出力電流をプリエンプティブに変化させるように、少なくとも1つの回路ブロックの負荷状態をイネーブル信号又はクロック信号の関数として判定し、電源供給装置の出力電流を少なくとも1つの回路ブロックの負荷状態の関数として制御する。
【選択図】図1

Description

本発明は、電源供給装置の制御システムに関する。
電源供給装置は、一般に入力電源からの調整されていない電力を電源供給装置に関連した電子機器によって使用され得る調整された電力に変換させるのに使用される。ポータブル・コンピュータのようないくつかの種類の電子機器においては、電力消費の減少が非常に重要である。電力消費を減少させるためには、所定の動作モードの際に、電力管理スキームを採用して電子機器中の選択したアセンブリの機能を無効又は有効にし得る。選択した電子機器のアセンブリの機能が有効又は無効されると、その電子機器による負荷が変化して調整された電力において過渡電圧が誘発される。通常、過渡負荷状態の際、電源供給装置の動作は、電力効率の減少、出力電圧定格誤差の増加、及び潜在的な過渡過電流のように最適の動作から外れるようになる。出力のフィルタリングに必要とされる電源供給装置の大きさは、通常は過渡出力の過電流の大きさに関連し、過渡電流が大きくなるにつれて、出力コンデンサの大きさをより増加させる必要がある。また、調整された電力における過渡現象は、電子機器の動作に悪影響を及ぼす恐れがあり、信頼性が低下し、電子機器のデータエラー及び自動リセットを誘発させる可能性が増加する。
本発明の課題は、電源供給装置をプリエンプティブに制御するためのシステム及び方法を提供することである。
制御システムは、動作機能を有する電源供給装置を制御する。電源供給装置は、イネーブル信号及びクロック信号の少なくとも1つに反応して制御され、少なくとも1つの回路ブロックを備える集積回路に出力電流を供給する。受信部は、イネーブル信号及びクロック信号の少なくとも1つを受信する。制御部は、電源供給装置がプリエンプティブに出力電流を変化させるように、少なくとも1つの回路ブロックの負荷状態をイネーブル信号及びクロック信号のうちの少なくとも1つの関数として判定し、電源供給装置の出力電流を少なくとも1つの回路ブロックの負荷状態の関数として制御する。
本発明の他の特徴によれば、クロック信号は、周波数を有する。少なくとも1つの回路ブロックの負荷状態は、クロック信号の周波数の関数となる。電源供給装置は、パルス幅変調動作周波数及びパルス幅変調オンタイムのうち少なくとも1つを有する。制御部は、電源供給装置のパルス幅変調動作周波数及びパルス幅変調オンタイムのうち少なくとも1つを制御して出力電流を制御する。
本発明の他の特徴によれば、制御部は、電源供給装置の動作機能を制御して出力電流を制御する。動作機能は、動作モード、電流制限の閾値、動作周波数、並列電力スイッチの数量、及び過渡応答からなる群から選択される。
本発明の他の特徴によれば、メモリは、イネーブル信号及びクロック信号のうち少なくとも1つに対応するクロック情報を格納する。デコーダは、クロック信号及びこのクロック信号に対応するクロック情報を含む符号化した信号を解読する。
発明の他の特徴によれば、イネーブル信号は、符号化した信号であり、デコーダは、符号化した信号を解読する。重み回路は、イネーブル信号とクロック信号のうち少なくとも1つの関数として重み信号を生成する。重み信号は、回路ブロックに対応するクロック情報を含む。クロック信号は、周波数を有し、クロック情報は、クロック信号の周波数、イネーブル信号とクロック信号のうち少なくとも1つに対応する回路ブロックの近似電力負荷、及びイネーブル信号の有効状態からなる群から選択される。
本発明の他の特徴によれば、重み信号は、符号化した重み信号である。デコーダは、符号化した重み信号を解読する。少なくとも1つの回路ブロックは、複数の回路ブロックを含む。イネーブル信号とクロック信号のうち少なくとも1つは、複数の回路ブロックにそれぞれ一対一対応を有する複数のイネーブル信号と複数のクロック信号のうち少なくとも1つを含む。
本発明の他の特徴によれば、少なくとも1つの回路ブロックは、読取りチャンネルであり、イネーブル信号は、読取りゲート信号であり、クロック信号は、読取りクロックであり、読取りチャンネルは、読取りゲート信号と読取りクロックの関数として読取り動作を制御する。
本発明の他の特徴によれば、少なくとも1つの回路ブロックは、読取りチャンネルであり、クロック信号は、読取りクロックである。読取りゲート信号は、読取りクロックが読取りチャンネルに伝達されるのを制御する。読取りチャンネルは、読取り動作を読取りゲート信号と読取りクロックの関数として制御する。
本発明の他の特徴によれば、制御システムは、読取りチャンネルに電力を供給する電源供給装置を備えるディスク読取りシステムに含まれている。
電源供給装置は、イネーブル信号又はクロック信号に応答して制御し得る動作モードを有する少なくとも1つの回路ブロックを備える集積回路に出力電流を供給する。集積回路は、負荷電流を受信して回路ブロックの動作モードの関数として回路ブロックに電力を供給する。負荷電流は、出力電流の一部である。受信部は、集積回路の予期された負荷電流を表明するための、イネーブル信号とクロック信号の関数である重み信号を受信する。制御部は、電源供給装置が出力電流をプリエンプティブに変化させるように、電源供給装置の出力電流を集積回路の予期された負荷電流の関数として制御する。
本発明の他の特徴によれば、電源供給装置は、パルス幅変調動作周波数を有する。制御部は、電源供給装置のパルス幅変調動作周波数を制御して出力電流を制御する。電源供給装置は、パルス幅変調オンタイムを有する。制御部は、電源供給装置のパルス幅変調オンタイムを制御して出力電流を制御する。制御部は、電源供給装置の動作機能を制御して出力電流を制御する。動作機能は、動作モード、電流制限の閾値、動作周波数、並列電力スイッチの数量、及び過渡応答からなる群から選択される。
本発明の他の特徴によれば、メモリは、イネーブル信号及びクロック信号に対応するクロック情報を格納する。重み信号は、符号化した信号であり、デコーダは、符号化した信号を解読する。
本発明の他の特徴によれば、クロック信号は、周波数を有し、クロック情報は、クロック信号の周波数、イネーブル信号に対応する回路ブロックの近似電力負荷、及びイネーブル信号の有効状態からなる群から選択される。集積回路は、複数の回路ブロックを備え、重み信号は、複数の回路ブロックに対する予期された負荷電流を含む。
本発明の更なる利用の可能性は、以下の詳細な説明から明らかになる。本発明の望ましい実施例を示す詳細な説明及び特定の例は、単なる一例に過ぎず、本発明の範囲を制限するのではない。
図1は、情報を処理する集積回路10と、集積回路10に電力を供給する電源供給装置16とを示す。集積回路10は、集積回路10の1つ以上の回路ブロック12に対する動作を制御するための電力管理スキームを含み得る。電源供給装置16の動作機能は、集積回路10の回路ブロック12のうちどの回路ブロックの機能が有効又は無効とされるかに基づいて制御され得るのが望ましい。
集積回路10用の電力管理スキームの一例において、回路ブロック12の各々に関連したクロック信号CLK及びイネーブル信号ENBが、回路ブロック12の動作を制御し得る。回路ブロック12の各々は、クロック信号及びイネーブル信号により個別に制御され得る。例えば、イネーブル信号ENBは、クロック信号CLKから独立して回路ブロック12のうちの1つを制御し得る。また、クロック信号CLKは、イネーブル信号ENBとは独立的に回路ブロック12のうちの一つを制御し得る。本発明の他の態様によれば、イネーブル信号は、回路ブロック12のうちの1つに対するクロック信号を制御し得る。回路ブロック12のうちの1つをイネーブル信号又はクロック信号によって無効化することによって、回路ブロック12内における情報処理が中断されるので、電力消費を減少させ得る。回路ブロック12の各々による負荷は、イネーブル信号及びクロック信号の関数であり得る。回路ブロック12の機能を有効にすると、回路ブロック12の負荷は、回路ブロックの機能が無効とされる時より大きくなり得る。同様に、回路ブロック12がアクティブクロック信号を受信するとき、回路ブロック12の負荷は、回路ブロック12がアクティブでないクロック信号を受信するか又はクロック信号の周波数が低い場合より大きくなり得る。回路ブロック12が単一集積回路の部分として図示及び記述されたが、この配置は、単なる一例に過ぎない。例えば、回路ブロック12の各々が、別々の集積回路内に含まれてもよい。
本発明の他の態様によれば、クロック制御回路は、回路ブロック12内に含まれて対応するクロック信号の動作を制御し得る。クロック制御回路は、各々クロック信号とクロック・イネーブル信号を受信し得る。クロック信号は、クロック・イネーブル信号の関数として制御され得る。
電源供給装置16は、1つ以上の調整された出力を生成して回路ブロック12に電力を供給し得る。電源供給装置16は、線形レギュレータ及びスイッチング・レギュレータのような任意の種類のレギュレータであり得る。電源供給装置16は、動作周波数、動作モード、電流制限の閾値、入力電源と出力間にエネルギーを伝達する並列電力スイッチの数量、及び制御回路のような多数の動作機能を含み得る。制御回路は、電源供給装置の応答を正常状態及び過渡動作状態に整形するモジュール及び構成品を備え得る。制御回路は、デジタル回路、アナログ回路、又は混合信号回路にて具現され得る。
電源供給装置16は、有効化される回路ブロック12の関数として電源供給装置の動作機能を制御する制御システム18を備え得る。制御システム18が電源供給装置16に含まれる例が図示及び記述されたが、記載された制御システム18の実施例は、単なる一例に過ぎず、制御システム18の一部分だけでなく全体を電源供給装置の外部に設置し得る。
制御システム18は、クロック信号及びイネーブル信号を受信する受信部20を備え得る。受信部20は、バッファ、増幅器、受動及び能動回路等の任意の種類の受信部であり得、単なる導電経路であってもよい。受信部20は、イネーブル信号及びクロック信号等の回路ブロック12の電流負荷状態を示す任意の種類のクロック制御信号を受信し得る。クロック制御信号は、回路ブロック12の読取り動作及び記録動作等の動作を制御し得る。回路ブロック12の電流負荷状態は、クロック制御信号に基づいて判定され、例えば、1つの回路ブロック12の所定のレートにおける読取り動作は、回路ブロック12の所定の電流負荷に対応し得る。制御部22は、受信部20と通信して負荷情報を受信し得る。制御部22は、負荷情報に応答して電源供給装置16の動作機能のうち一部又は全部を制御し得る。例えば、回路ブロック12のうちの1つに対するクロックが有効とされることに応答して、制御部22は、電源供給装置16の動作モードを履歴モードに変更しVoutの過渡応答速度を増加させる。
図2は、電源供給装置52の動作機能を集積回路54による負荷の関数として制御する制御システム50の様態を示す。集積回路54の負荷は、クロックイネーブル信号CES、55によって制御されるクロック信号を受信する集積回路54の部分に従って変化し得る。任意の個数のクロックイネーブル信号55が集積回路54の異なる部分を制御し得る。
制御システム50は、多数のクロックイネーブル信号55に関連したクロック情報を結合させて符号化した信号を形成するエンコーダ56を備え得る。符号化したクロック信号は、各クロックイネーブル信号の有効状態及び各クロックイネーブル信号に対応する近似電力負荷等のクロック情報を含み得る。任意の種類のエンコーダ56を使用して、クロックイネーブル信号55を結合した信号に符号化し得る。
デコーダ58は、符号化した信号を解読してクロックイネーブル信号55に関連したクロック情報を抽出し得る。任意の種類のデコーダを使用して、符号化した信号を解読し得る。クロック信号59は、エンコーダ56及びデコーダ58に伝達されて、クロックイネーブル信号55に関連したクロック情報を符号化及び解読し得る。デコーダ58は、クロック情報を制御部60に伝達し得る。
制御部60は、デコーダ58からクロック情報を受信して、クロック情報によって電源供給装置52の動作機能を制御し得る。制御部60は、また集積回路54に関連した負荷情報を格納しているメモリ62をアクセスし得る。メモリ62は、負荷情報がクロックイネーブル信号55の関数としてアクセスされるように構造化され得る。負荷情報は、各クロックイネーブル信号に対応する近似電力負荷及び各クロックイネーブル信号に対応する負荷プロファイル等の情報を含み得る。例えば、解読されたクロック情報がCES2の機能が有効となったことを示すと、制御部60は、メモリ62をアクセスしてCES2に対応する近似電力負荷を決定し得る。
制御システム50を多数のアセンブリに分離していることで図示及び記述したが、特定の機能の分離は、単なる一例に過ぎず、制御システム50は、単一のアセンブリ又は多数のアセンブリ上に装着され得る。一例の態様によれば、エンコーダ56は、集積回路54に含まれ、デコーダ58、制御部60、及びメモリ62は、電源供給装置52内に含まれ得る。他の例の態様によれば、エンコーダ56は、集積回路54に含まれ、制御部60は、電源供給装置52内に含まれ、デコーダ58は、別々のアセンブリである。
図3は、電源供給装置102の動作機能を集積回路IC 104による負荷の関数として制御する制御システム100の態様を示す。IC104は、IC104の該当部分の動作を制御することによってIC104の各部分の電力負荷に影響を及ぼし得るクロック信号、イネーブル信号、及びクロックイネーブル信号等のいくつかの制御信号CNTL108を受信し得る。制御信号108は、また重み回路110にも伝達され得るので、重み回路110は、制御信号108を結合させて結合した信号に作り得る。重み回路110は、制御信号のグループに対して、1つのグループ内の制御信号の全体数量の半分以上が有効とされるか又はアクティブであるかを表示する等の重みを適用させ得る。このような場合、結合した信号は、電源供給装置102の動作機能に対する変更を要求し得る。重み回路110は、各制御信号に対して、各制御信号108に対応するIC104の部分に関連した予測された負荷変更に基づいて重みを適用させ得る。重みを適用させるための負荷情報は、ルックアップテーブル及びデータベース等の任意の装置に格納され得る。重み回路110は、プロセッサ、加算器、及びルックアップテーブルのような装置の結合又は任意の装置にて具現され得る。重み回路110は、また結合した信号を符号化し得る。
制御部106は、電源供給装置102の動作機能を結合した信号の関数として制御し得る。制御部106は、電源供給装置102の外部だけでなく電源供給装置102と共に設置され得る。
一例の態様によれば、重み回路110は、IC104の一部として形成されて単一の集積回路IC112を形成し得、制御部106は、電源供給装置102と結合して結合した電源供給装置114を形成し得る。IC104の回路と同一のIC112上に重み回路110を形成することによって、電源供給装置114までのインターフェース116が減少される。重み回路110は、多数のクロック信号とイネーブル信号を結合させて、結合した電源供給装置にインターフェース116を通じて伝達し得る重み信号を作ることができる。重み信号は、2ビット以上のビット長さを有するデジタル信号として、IC112からの負荷電流の予期された変化を示し得る。ビットの長さが長ければ長いほど、重み信号の解像度は高くなる。
図4は、集積回路ICに電力を供給する電源供給装置の動作機能を制御する制御システムの動作の態様を示す。段階200において、クロック信号及び/又はイネーブル信号が集積回路に伝達されて集積回路の各部分を制御し得る。段階201において、クロック信号及び/又はイネーブル信号が受信され得る。段階202においては、クロック信号及び/又はイネーブル信号に対して重みを適用させることによって、集積回路の各部分の負荷変化を示し得る。段階204において、クロック信号及び/又はイネーブル信号が結合して結合した信号が形成され得る。段階206において、結合した信号を符号化し得る。段階208において、符号化した信号が伝達され得る。段階210において、符号化した信号が受信され得る。段階212において、符号化した信号が解読され得る。段階214において、電源供給装置の動作機能を解読された信号の関数として制御する。
図5は、電源供給装置302の動作機能を1つ以上の読取りチャンネル304による負荷の関数として制御する制御システム308の態様を示す。読取りチャンネル304は、1つ以上の読取り信号RGを受信して、1つ以上の読取りヘッド306の読取りチャンネル304による読取り動作を制御し得る。読取りヘッド306は、ディスクドライブ装置に含まれ、読取り情報は、ディスクドライブ装置に格納され得る。読取りチャンネル304及び読取りヘッド306により電源供給装置302に提供される電力負荷は、一般に読取り動作中には増加する。読取り動作による電力負荷は、無電力、中間電力、全電力のような任意の範囲の電力負荷を含み得る。制御システム308は、プロセッサ及び個別回路のような任意の種類の回路にて具現され得る。制御システム308は、各読取りチャンネル304の負荷状態を読取り信号に基づいて判定し、電源供給装置の制御信号を生成することにより、読取りチャンネル304の出力電流において変化が発生する前に電源供給装置の出力電流をプリエンプティブに制御する。
読取り信号は、読取りイネーブル信号及び読取りクロック信号等の読取りチャンネル304の読取り動作を制御する任意の種類の信号であり得る。任意の結合の読取り信号は、読取りチャンネル304を制御し得、これらの信号の各々は、対応する読取りチャンネル304を制御し得、単一の読取りイネーブル信号は、いくつかの読取りチャンネル304を制御することができる。
図6を参照すると、第1の波形は、「オフ」から「リード」に、また「オフ」に遷移する読取りイネーブル信号RG310を示す。第2の波形は、読取りチャンネル304を制御する読取りクロック信号READ・CLK 312を示す。読取りイネーブル信号は、例えば、読取りクロック信号の動作周波数を制御することによって読取りクロック信号の動作を制御して、読取りチャンネル304の読取り動作を制御する。読取りクロック信号の動作周波数が高ければ、単位時間当り読取り動作回数が多くなり、読取りチャンネルによる電力負荷が増加し得る。読取りクロック信号は、また読取りイネーブル信号なしにも読取りチャンネルを制御し得る。例えば、クロック発振器(非図示)は、読取りクロック信号の動作周波数を制御して、読取りチャンネル304の読取り動作を制御し得る。第3の波形は、読取りチャンネル304による電流負荷ILOAD314を示す。電流負荷314は、読取り動作の頻度が増加するにつれて増加し得る。第4の波形は、読取りチャンネル304に電力を供給する電源供給装置302の出力電流IOUT316を示す。第5の波形は、例えば、読取りクロック312の周波数を変化させることによって読取り動作の速度を制御する速度信号SPD317を示す。第6の波形は、一例の電源供給装置のパルス幅変調(PWM)信号319を示す。制御システム308は、PWM信号319のオンタイム319a又はオフタイム319bを延長させて、予期された負荷過渡現象に対する電源供給装置の応答時間を改善させ得る。
読取り動作の一態様によれば、読取りイネーブル信号310は、最初は読取りクロック信号312を無効とする低レベルである。読取りイネーブル信号が高レバルに遷移すれば、読取りクロック信号312は有効とされる。読取りチャンネル304は、読取りクロック信号がアクティブ化すると読取り動作を開始する。読取りクロック信号は、また制御システム308に伝達され、ここで有効とされる読取り信号によって電源供給装置の電流負荷における推定された変化及び単位時間当り実行される読取り動作の回数が決定される。制御システム308は、電流負荷における変化を電源供給装置に伝達し、電源供給装置は、負荷電流314における予期された変化に符合するように出力電流316を変化させることによって出力電圧における過渡現象の発生をプリエンプティブに処理し得る。
読取り動作は、読取り動作の頻度が減少すれば、スイッチング瞬間318まで一定の頻度で継続される。制御システム308は、読取りクロック信号312の変化を感知して、これを電源供給装置に伝達することによって、負荷電流314における予期された変化を予測するように出力電流316をプリエンプティブに変化させる。出力電流316の変化は、負荷電流314の変化と略一致するので、エネルギー格納コンデンサ等のフィルタ素子に対するストレス及び電圧過渡現象を減少させ得る。
図7は、電源供給装置302の電力部320の態様を示す。電力部320は、入力電圧をチョップト出力に変換させる1つ以上の駆動部322を備え得る。駆動部322の各々は、チョップト出力を調整された出力にフィルタリングさせる出力コンデンサ326にインダクタ324を通じて連結され得る。
制御部CNTRLR328は、イネーブル信号及びクロック信号に各々応答して駆動部322の各々を制御し得る。制御部328は、本願明細書において記述された重み回路及び制御部の原理によってイネーブル信号及びクロック信号を受信して処理し得る。制御部328は、イネーブル信号及びクロック信号に応答して、集積回路又は集積回路の一部分によって要求される全出力電流の任意の比率を発生するように駆動部322の各々を設定する。例えば、駆動部322の各々によって出力電流の同じ分量が生成され得る。他の例においては、1つの駆動部322が出力電流の全部を生成し得る一方、残りの駆動部322は、出力電流を全く生成しない。
上記のように、本発明の色々な実施例を記述したが、本発明の精神及び範囲を逸脱しない限り、色々な変形実施例が可能であることを認識し得る。従って、添付した特許請求の範囲の範疇内においては、色々な他の実施例が含まれる。
制御システムの一態様に対するブロック図である。 制御システムの他の態様に対するブロック図である。 制御システムの第3態様に対するブロック図である。 制御システムの一態様に対するフローチャートである。 制御システムの一態様に対するブロック図である。 制御システムの一態様に関連した波形図である。 電源供給装置の一態様に対するブロック図である。
符号の説明
12:回路ブロック
16、52、102、302:電源供給装置
18、308:制御システム
20:受信部
22、60、106、328:制御部
54、104:集積回路IC
56:エンコーダ
58:デコーダ
62:メモリ
110:重み回路
304:読取りチャンネル
306:読取りヘッド
322:駆動部

Claims (22)

  1. 動作機能を有する電源供給装置を制御するための制御システムであって、前記電源供給装置は、少なくとも1つの回路ブロックを備える集積回路に出力電流を供給し、前記少なくとも1つの回路ブロックは、イネーブル信号とクロック信号のうち少なくとも1つに応答して制御される制御システムにおいて、
    前記イネーブル信号と前記クロック信号のうち少なくとも1つを受信する受信部と、
    前記電源供給装置が前記出力電流をプリエンプティブに変化させるように、前記少なくとも1つの回路ブロックの負荷状態を前記イネーブル信号と前記クロック信号のうち前記少なくとも1つの関数として判定し、前記電源供給装置の前記出力電流を前記少なくとも1つの回路ブロックの負荷状態の関数として制御する制御部とを備えることを特徴とする制御システム。
  2. 前記クロック信号は、周波数を有し、
    前記少なくとも1つの回路ブロックの負荷状態は、前記クロック信号の周波数の関数であることを特徴とする請求項1に記載の制御システム。
  3. 前記電源供給装置は、パルス幅変調動作周波数及びパルス幅変調オンタイムのうち少なくとも1つを含み、
    前記制御部は、前記電源供給装置の前記パルス幅変調の動作周波数及び前記パルス幅変調のオンタイムのうち前記少なくとも1つを制御して前記出力電流を制御することを特徴とする請求項1に記載の制御システム。
  4. 前記制御部は、前記電源供給装置の動作機能を制御して前記出力電流を制御し、
    前記動作機能は、動作モード、電流制限の閾値、動作周波数、並列電力スイッチの数量、及び過渡応答からなる群から選択されることを特徴とする請求項1に記載の制御システム。
  5. 前記イネーブル信号と前記クロック信号のうち前記少なくとも1つに対応するクロック情報を格納するメモリを更に備えることを特徴とする請求項1に記載の制御システム。
  6. 符号化した信号を解読するデコーダを更に備え、前記符号化した信号は、前記クロック信号及び前記クロック信号に対応するクロック情報を含むことを特徴とする請求項1に記載の制御システム。
  7. 前記イネーブル信号は、符号化した信号であり、
    前記符号化した信号を解読するデコーダを更に備えることを特徴とする請求項1に記載の制御システム。
  8. 前記イネーブル信号と前記クロック信号のうち前記少なくとも1つの関数として重み信号を生成する重み回路を更に備え、前記重み信号は、前記回路ブロックに対応するクロック情報を含むことを特徴とする請求項1に記載の制御システム。
  9. 前記クロック信号は、周波数を有し、前記クロック情報は、前記クロック信号の周波数、前記イネーブル信号と前記クロック信号のうち前記少なくとも1つに対応する前記回路ブロックの近似電力負荷、及び前記イネーブル信号の有効状態からなる群から選択されることを特徴とする請求項8に記載の制御システム。
  10. 前記重み信号は、符号化した重み信号であり、
    前記符号化した重み信号を解読するデコーダを更に備えることを特徴とする請求項8に記載の制御システム。
  11. 前記少なくとも1つの回路ブロックは、複数の回路ブロックを備え、
    前記イネーブル信号と前記クロック信号のうち前記少なくとも1つは、前記複数の回路ブロックに一対一で各々対応する複数のイネーブル信号と複数のクロック信号のうち少なくとも1つを含むことを特徴とする請求項1に記載の制御システム。
  12. 前記少なくとも1つの回路ブロックは、読取りチャンネルであり、
    前記イネーブル信号は、読取りゲート信号であり、
    前記クロック信号は、読取りクロックであり、
    前記読取りチャンネルは、前記読取りゲート信号と前記読取りクロックの関数として読取り動作を制御することを特徴とする請求項1に記載の制御システム。
  13. 前記少なくとも1つの回路ブロックは、読取りチャンネルであり、
    前記クロック信号は、読取りクロックであり、
    前記読取りクロックが前記読取りチャンネルに伝達されるのを制御する読取りゲート信号を更に含み、
    前記読取りチャンネルは、前記読取りゲート信号と前記読取りクロックの関数として読取り動作を制御することを特徴とする請求項1に記載の制御システム。
  14. 前記制御システムは、前記読取りチャンネルに電力を供給する前記電源供給装置を備えるディスク読取りシステム内に含まれることを特徴とする請求項12又は13に記載の制御システム。
  15. 少なくとも1つの回路ブロックを備える集積回路に出力電流を供給する電源供給装置であって、前記少なくとも1つの回路ブロックは、イネーブル信号又はクロック信号に応答して制御され得る動作モードを有し、前記集積回路は、前記回路ブロックに前記回路ブロックの動作モードの関数として電力を供給する負荷電流を受信し、前記負荷電流は、前記出力電流の一部となる電源供給装置において、
    前記イネーブル信号と前記クロック信号の関数である、前記集積回路の予期された負荷電流を示す重み信号を受信する受信部と、
    前記電源供給装置が前記出力電流をプリエンプティブに変化させるように、前記電源供給装置の出力電流を前記集積回路の前記予期された負荷電流の関数として制御する制御部とを備えることを特徴とする電源供給装置。
  16. 前記電源供給装置は、パルス幅変調の動作周波数を有し、
    前記制御部は、前記電源供給装置の前記パルス幅動作周波数を制御して、前記出力電流を制御することを特徴とする請求項15に記載の電源供給装置。
  17. 前記電源供給装置は、パルス幅変調のオンタイムを有し、
    前記制御部は、前記電源供給装置の前記パルス幅変調のオンタイムを制御して、前記出力電流を制御することを特徴とする請求項15に記載の電源供給装置。
  18. 前記制御部は、前記電源供給装置の動作機能を制御して前記出力電流を制御し、
    前記動作機能は、動作モード、電流制限の閾値、動作周波数、並列電力スイッチの数量、及び過渡応答からなる群から選択されることを特徴とする請求項15に記載の電源供給装置。
  19. 前記イネーブル信号及び前記クロック信号に対応するクロック情報を格納するメモリを更に備えることを特徴とする請求項15に記載の電源供給装置。
  20. 前記重み信号は、符号化した信号であり、
    前記符号化した信号を解読するデコーダを更に備えることを特徴とする請求項15に記載の電源供給装置。
  21. 前記クロック信号は、周波数を有し、前記クロック情報は、前記クロック信号の周波数、前記イネーブル信号に対応する前記回路ブロックの近似電力負荷、及び前記イネーブル信号の有効状態からなる群から選択されることを特徴とする請求項19に記載の電源供給装置。
  22. 前記集積回路は、複数の回路ブロックを備え、
    前記重み信号は、前記複数の回路ブロックに対する前記予期された負荷電流を含むことを特徴とする請求項15に記載の電源供給装置。
JP2004099561A 2003-04-30 2004-03-30 電源供給装置をプリエンプティブに制御するためのシステム及び方法 Expired - Fee Related JP4753543B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/426,745 2003-04-30
US10/426,745 US7454643B2 (en) 2003-04-30 2003-04-30 Pre-emptive power supply control system and method

Publications (3)

Publication Number Publication Date
JP2004336986A true JP2004336986A (ja) 2004-11-25
JP2004336986A5 JP2004336986A5 (ja) 2007-05-24
JP4753543B2 JP4753543B2 (ja) 2011-08-24

Family

ID=32990424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004099561A Expired - Fee Related JP4753543B2 (ja) 2003-04-30 2004-03-30 電源供給装置をプリエンプティブに制御するためのシステム及び方法

Country Status (6)

Country Link
US (4) US7454643B2 (ja)
EP (1) EP1473607B1 (ja)
JP (1) JP4753543B2 (ja)
CN (1) CN1542581B (ja)
DE (1) DE602004031686D1 (ja)
TW (1) TWI336435B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017005279T5 (de) 2016-11-28 2019-08-14 Hitachi Automotive Systems, Ltd. Elektronische Steuervorrichtung, fahrzeuginternes System und Leistungsversorgungssteuerverfahren

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7454643B2 (en) 2003-04-30 2008-11-18 Marvell World Trade Ltd. Pre-emptive power supply control system and method
US8237386B2 (en) 2003-08-15 2012-08-07 Apple Inc. Methods and apparatuses for operating a data processing system
US20060207268A1 (en) * 2005-03-17 2006-09-21 International Business Machines Corporation System and method for increasing the efficiency of a thermal management profile
US7421604B1 (en) * 2005-07-25 2008-09-02 Nvidia Corporation Advanced voltage regulation using feed-forward load information
US7441137B1 (en) * 2005-07-25 2008-10-21 Nvidia Corporation Voltage regulator with internal controls for adjusting output based on feed-forward load information
US7529948B2 (en) * 2005-08-25 2009-05-05 Apple Inc. Methods and apparatuses for dynamic power estimation
US7562234B2 (en) * 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control
US8374730B2 (en) * 2005-08-25 2013-02-12 Apple Inc. Methods and apparatuses for dynamic thermal control
US7768287B2 (en) * 2006-01-27 2010-08-03 Sony Computer Enterainment Inc. Methods and apparatus for managing defective processors through power gating
US7486060B1 (en) 2006-03-30 2009-02-03 Western Digital Technologies, Inc. Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling
US8099619B2 (en) * 2006-09-28 2012-01-17 Intel Corporation Voltage regulator with drive override
KR100852188B1 (ko) 2007-02-27 2008-08-13 삼성전자주식회사 동적 전압 스케일링 시스템 및 방법
KR100968202B1 (ko) * 2007-12-12 2010-07-06 한국전자통신연구원 소비전력 감소를 위한 클러스터 시스템 및 그의 전원 관리방법
US9519300B2 (en) * 2007-12-20 2016-12-13 Ken Tsz Kin Mok Reducing cross-regulation interferences between voltage regulators
US7949889B2 (en) * 2008-01-07 2011-05-24 Apple Inc. Forced idle of a data processing system
US7949888B2 (en) * 2008-01-07 2011-05-24 Apple Inc. Forced idle of a data processing system
US8315746B2 (en) 2008-05-30 2012-11-20 Apple Inc. Thermal management techniques in an electronic device
US8306772B2 (en) 2008-10-13 2012-11-06 Apple Inc. Method for estimating temperature at a critical point
DE102008054067B4 (de) * 2008-10-31 2010-09-16 Advanced Micro Devices, Inc., Sunnyvale Kompensation der Verringerung der Arbeitsgeschwindigkeit abhängig von der Betriebszeit durch einen Modus mit konstanter Gesamtchipleistung
TWM365529U (en) * 2009-04-03 2009-09-21 Genesys Logic Inc Data access apparatus and processing system using the same
US8365006B2 (en) * 2010-07-14 2013-01-29 International Business Machines Corporation Preventing circumvention of function disablement in an information handling system
KR101682779B1 (ko) * 2011-12-27 2016-12-05 인텔 코포레이션 게이팅된 도메인의 부하 조건들에 기초하여 게이팅된 도메인의 활성 상태 동안 전력 게이트들을 제어하기 위한 방법들 및 시스템들
EP2798884A4 (en) 2011-12-27 2015-09-09 Intel Corp MULTIMODAL VOLTAGE CONTROL WITH FEEDBACK
EP2648323B1 (en) 2012-04-03 2018-09-05 Nxp B.V. Switched-Mode Power Supply with Feedforward Control based on Load Setpoint

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1166563A (ja) * 1997-06-11 1999-03-09 Matsushita Electric Ind Co Ltd 光ディスク装置
JPH11339472A (ja) * 1998-05-29 1999-12-10 Mitsubishi Electric Corp 半導体集積回路装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829199A (en) * 1987-07-13 1989-05-09 Ncr Corporation Driver circuit providing load and time adaptive current
US4980836A (en) 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
US5260644A (en) * 1992-05-29 1993-11-09 Motorola, Inc. Self-adjusting shunt regulator and method
US5987615A (en) 1997-12-22 1999-11-16 Stmicroelectronics, Inc. Programmable load transient compensator for reducing the transient response time to a load capable of operating at multiple power consumption levels
US6134666A (en) 1998-03-12 2000-10-17 Cisco Technology, Inc. Power supervisor for electronic modular system
JP2000057122A (ja) 1998-08-06 2000-02-25 Yamaha Corp デジタル信号処理装置
US6304978B1 (en) 1998-11-24 2001-10-16 Intel Corporation Method and apparatus for control of the rate of change of current consumption of an electronic component
US6252375B1 (en) 2000-07-24 2001-06-26 In-System Design, Inc. Power management system and current augmentation and battery charger method and apparatus for a computer peripheral
US6396725B1 (en) * 2000-07-31 2002-05-28 Mark E. Jacobs System and method for improving control loop response of a power supply
EP1325547A2 (en) 2000-10-13 2003-07-09 Primarion, Inc. System and method for highly phased power regulation using adaptive compensation control
US7017060B2 (en) 2001-03-19 2006-03-21 Intel Corporation Power management system that changes processor level if processor utilization crosses threshold over a period that is different for switching up or down
WO2002077742A1 (en) 2001-03-21 2002-10-03 Primarion, Inc. Method, apparatus & system for predictive power regulation to a microelectronic circuit
JP3571690B2 (ja) * 2001-12-06 2004-09-29 松下電器産業株式会社 スイッチング電源装置及びスイッチング電源用半導体装置
US6978388B1 (en) * 2002-01-18 2005-12-20 Apple Computer, Inc. Method and apparatus for managing a power load change in a system
US7454643B2 (en) 2003-04-30 2008-11-18 Marvell World Trade Ltd. Pre-emptive power supply control system and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1166563A (ja) * 1997-06-11 1999-03-09 Matsushita Electric Ind Co Ltd 光ディスク装置
JPH11339472A (ja) * 1998-05-29 1999-12-10 Mitsubishi Electric Corp 半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017005279T5 (de) 2016-11-28 2019-08-14 Hitachi Automotive Systems, Ltd. Elektronische Steuervorrichtung, fahrzeuginternes System und Leistungsversorgungssteuerverfahren
US11235780B2 (en) 2016-11-28 2022-02-01 Hitachi Automotive Systems, Ltd. Electronic control device, in-vehicle system, and power supply control method

Also Published As

Publication number Publication date
JP4753543B2 (ja) 2011-08-24
EP1473607A1 (en) 2004-11-03
US7472294B2 (en) 2008-12-30
US20080209240A1 (en) 2008-08-28
TW200506592A (en) 2005-02-16
US7454643B2 (en) 2008-11-18
CN1542581B (zh) 2010-06-16
US7711972B2 (en) 2010-05-04
US20060184816A1 (en) 2006-08-17
TWI336435B (en) 2011-01-21
EP1473607B1 (en) 2011-03-09
CN1542581A (zh) 2004-11-03
US20060190749A1 (en) 2006-08-24
US7472295B2 (en) 2008-12-30
DE602004031686D1 (de) 2011-04-21
US20040221182A1 (en) 2004-11-04

Similar Documents

Publication Publication Date Title
JP2004336986A (ja) 電源供給装置をプリエンプティブに制御するためのシステム及び方法
CN101981793B (zh) 可变电压dc-dc转换器
CN1728023B (zh) 集成电路运行目标的节能实现
CN105009432B (zh) 具有改进的瞬态响应的前馈电流模式切换调节器
CN104272389B (zh) 用于低功率多电平经编码信号的方法及设备
US20030090255A1 (en) Serial bus control method and apparatus for a microelectronic power regulation system
US8046622B2 (en) Dynamically scaling apparatus for a system on chip power voltage
US20060170403A1 (en) Voltage regulator with reduced power consumption in standby operating mode
EP3713064A1 (en) Switching regulator and electronic device including the same
US6909265B2 (en) Method, apparatus and system for predictive power regulation to a microelectronic circuit
US8575902B1 (en) Deactivating parallel MOSFETs to improve light load efficiency
US11347300B2 (en) Central processing unit voltage rail that is independent of power state commands
US10236773B2 (en) Low quiescent current DC-to-DC converter with increased output voltage accuracy
US7447423B2 (en) Fan speed control device and method detailed description of the invention
JP2003124795A (ja) 半導体集積回路およびその給電方法
US11888399B2 (en) Power management circuit
JP2006238603A (ja) スイッチングレギュレータ装置
US20110248694A1 (en) Soft switching apparatus, method, and power conversion system
WO2019058309A1 (en) SERIAL BUS PROTOCOL CODING FOR VOLTAGE REGULATOR WITH SUPPORT FOR DVFS
US10870010B2 (en) DC-DC converter for implantable medical devices
US20120307584A1 (en) Memory power supply circuit
JP2005217720A (ja) スイッチ読み取り装置及びそれを備えた端末機器
JP2005176409A (ja) 直流電源装置
JP2004235576A (ja) 半導体集積回路
JP2009271816A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4753543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371