JP4360830B2 - 半導体用基準電圧発生装置 - Google Patents

半導体用基準電圧発生装置 Download PDF

Info

Publication number
JP4360830B2
JP4360830B2 JP2003122167A JP2003122167A JP4360830B2 JP 4360830 B2 JP4360830 B2 JP 4360830B2 JP 2003122167 A JP2003122167 A JP 2003122167A JP 2003122167 A JP2003122167 A JP 2003122167A JP 4360830 B2 JP4360830 B2 JP 4360830B2
Authority
JP
Japan
Prior art keywords
mos transistor
gate
reference voltage
voltage
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003122167A
Other languages
English (en)
Other versions
JP2004030603A (ja
Inventor
修 川床
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitutoyo Corp
Sanyo Electric Co Ltd
Original Assignee
Mitutoyo Corp
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitutoyo Corp, Sanyo Electric Co Ltd filed Critical Mitutoyo Corp
Priority to JP2003122167A priority Critical patent/JP4360830B2/ja
Publication of JP2004030603A publication Critical patent/JP2004030603A/ja
Application granted granted Critical
Publication of JP4360830B2 publication Critical patent/JP4360830B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体用基準電圧発生装置、特にその温度補償特性及び電流補償特性の改善機構に関する。
【0002】
【従来の技術】
半導体を用いた装置は、小型、低消費電力などの特性から電池を用いた可搬型デジマチック製品などに汎用される。特に、MOSトランジスタは高集積性、低消費電力性に優れるという利点を有するが、一方で、一般的にMOSトランジスタは温度変化に伴い動作特性が大きく変化するという問題も合わせ有する。
このため、MOSトランジスタを用いた集積回路には、温度が変化しても常に一定の基準電圧を作成させるため、スレッショールド電圧は異なるが、ゲート電圧に対するドレイン電流の変化は温度が変化しても略同等の傾向(傾き)を持つ二つのMOSトランジスタ、すなわちディプレッションMOSトランジスタとエンハンスメントMOSトランジスタの出力電圧の差分が略一定の電圧になることを利用して基準電圧を発生させていた。
【0003】
【発明が解決しようとする課題】
しかしながら、MOS・ICの集積度をさらに向上させたり、ICの製造プロセスを変更するに伴い、ディプレッションMOSトランジスタとエンハンスメントMOSトランジスタの出力電圧の温度変化に対する動作特性の差が大きくなるという問題がある。
また、デジマチック製品の高精度化、高分解能化がすすむにつれて、要求される基準電圧の安定度はさらに高くなってきており、従来の基準電圧発生回路では要求仕様を満足させることが困難になってきている。
【0004】
これらの要望に対し、特開2000−89843等は、MOSトランジスタのゲートサイズを調整することにより温度補償特性を向上させる試みを開示しているが、一方で電流変動に対する補償特性が低下するという問題があった。
本発明は前記従来技術の課題に鑑みなされたものであり、その目的は温度変化に関わらず基準電圧の安定性を高めることのできる半導体用基準電圧発生装置を提供することにある。
【0005】
【課題を解決するための手段】
前記目的を達成するために本発明にかかる半導体用基準電圧発生装置は、ディプレッションMOSトランジスタ及びエンハンスメントMOSトランジスタの並列回路を有し、各ドレインが第一電源入力端子に負荷を介して接続され、各ソースが前記第一電源とは異なる電圧を有する第二電源に定電流回路を介して共通に接続され、前記両MOSトランジスタの差動電圧より基準電圧を得る半導体用基準電圧発生装置において、
各MOSトランジスタの動作ドレイン電流領域がドレイン電流−ゲート電圧の関係曲線における対数領域にあることを特徴とする。
【0006】
また、前記装置において、両MOSトランジスタのゲート形状が、ディプレッションMOSトランジスタのゲートの幅W (ドレインないしソース対向辺の長さ)及びゲートの長さL (ソースとドレイン間の長さ)、並びに、エンハンスメントMOSトランジスタのゲート幅W 及びゲートの長さL を用いて、(W /L )<(W /L )で規定されることが好適である。
【0007】
【発明の実施の形態】
以下、図面に基づき本発明の好適な実施形態について説明する。
図1は本発明の一実施形態にかかる半導体用基準電圧発生装置の回路構成が示されている。
同図に示す基準電圧発生装置10は、スレッショールド電圧−0.2VのディプレッションMOSトランジスタ12と、スレッショールド電圧0.55VのエンハンスメントMOSトランジスタ14とを含み、両者の差動電圧より基準電圧を得るものである。
【0008】
すなわち、本実施形態にかかる装置10は、ディプレッションMOSトランジスタ12と、エンハンスメントMOSトランジスタ14とが第一電源(本実施形態では1.5V)16及び第二電源(本実施形態では接地:0V)18との間に並列接続されている。そして、ディプレッションMOSトランジスタ12と第一電源16との間、及びエンハンスメントMOSトランジスタ14と第一電源16との間にはシングルエンド出力にするためMOSトランジスタ20,22が設けられている。
また、ディプレッションMOSトランジスタ12及びエンハンスメントMOSトランジスタ14の各ソースは、定電流回路24を介して第二電源18に接続される。
【0009】
前記エンハンスメントMOSトランジスタ14のドレインは、MOSトランジスタ26のゲートに接続され、MOSトランジスタ26のドレインは第一電源16に接続されている。この結果、該MOSトランジスタ26のソースには、エンハンスメントMOSトランジスタ14のドレイン電圧に依存した電圧が発生し、これを基準電圧28として取り出す。
なお、エンハンスメントMOSトランジスタ14のゲートには、分圧抵抗30,32により分圧された基準電圧28はフィードバック印加されており、ディプレッションMOSトランジスタのゲートには第二電源18(0V)が接続されている。
以上のように構成された基準電圧発生装置10により、基準電圧28はディプレッションMOSトランジスタ12とエンハンスメントMOSトランジスタ14のスレショールド電圧差に比例する一定の電圧が出力されることとなる。
【0010】
ところで、前記基準電圧発生装置10は、電源16,18の微少電圧変動などに対しては優れた定電圧維持機能を発揮するが、MOSトランジスタ、特に略同一形状、同一サイズのディプレッションMOSトランジスタ12とエンハンスメントMOSトランジスタ14は、温度に対する特性変化に相違があり、このため温度が大きく変化した場合には定電圧出力が困難になるという欠点があった。
この状態を図2に基づき説明する。同図において、エンハンスメントMOSトランジスタのドレイン電流−ゲート電圧の関係は、例えば20℃(実線E1)から−20℃(点線E2)に変化するのに対し、ディプレッションMOSトランジスタのドレイン電流−ゲート電圧の関係は、例えば20℃(実線D1)から−20℃(点線D2)に変化し、ディプレッションMOSトランジスタの方が温度によるゲート電圧変化が大きいことが理解できる。
この結果、これらのゲート電圧に依存した両トランジスタのスレショールド電圧差は温度変化により変動してしまうのである。
【0011】
一方、これらの問題に対し、例えば前記特開2000−89843はエンハンスメントMOSトランジスタ及びディプレッションMOSトランジスタのゲートサイズをそれぞれ調整し、温度補償特性を向上させる構成が開示されている。
例えば、ディプレッションMOSトランジスタのゲートサイズを調整した場合、そのドレイン電流−ゲート電圧の関係曲線はシフトするとともに傾きも変化し、特定のドレイン電流におけるゲート電圧の温度変化に依存した変化を、エンハンスメントMOSトランジスタのそれに近似させることにより、温度補償特性の改善を図るものである。
【0012】
しかしながら、この機構は、ドレイン電流の変化に対する補償特性を悪化させる傾向にある。すなわち、ドレイン電流変化に対する補償特性を向上させる場合には、ディプレッションMOSトランジスタとエンハンスメントMOSトランジスタのドレイン電流−ゲート電圧の関係曲線の傾きが近似していることが必要であり、この傾きの近似性は両MOSトランジスタのゲート形状、サイズを含む物理的構造の近似性に依拠しているためである。
そこで本発明者はさらに温度補償特性及びドレイン電流変化に対する補償特性の両者を改善するため検討を行った。
【0013】
そして、ディプレッションMOSトランジスタとエンハンスメントMOSトランジスタのゲートのサイズを調整するとともに、各トランジスタのドレイン電流領域を対数領域に移動させることにより、温度補償特性、ドレイン電流補償特性の両者を両立させたのである。
すなわち、素子の動作特性自体をあわせるために、ディプレッションMOSトランジスタとエンハンスメントMOSトランジスタの相対的なゲートサイズを調整する。ディプレッションMOSトランジスタはエンハンスメントMOSトランジスタに不純物をさらにドープすることで製造されるが、そのため同じ大きさで各素子を構成した場合、ディプレッションMOSトランジスタはエンハンスメントMOSトランジスタよりも温度変化に対してのゲート電圧変化が大きいという特性を持ってしまう。そこで、ディプレッションMOSトランジスタをエンハンスメントMOSトランジスタよりも物理的サイズを小さくすることによって、温度変化に対するゲート電圧の変動の絶対量を小さくすればよい。
【0014】
MOSトランジスタの構造は、図3に示すように基板50上にソース52、ドレイン54、及びゲート56を設けている。ゲート56と基板50の間には二酸化珪素絶縁膜58が形成される。本実施形態において、ゲート56の形状は、ソース52−ドレイン54間の長さL、ドレインないしソース対向辺の長さWにより規定可能であり、ディプレッションMOSトランジスタのゲートサイズをL,W、エンハンスメントMOSトランジスタのゲートサイズをL,Wとすると、
▲1▼L,Lを同じにしておいて、W<Wとする。
▲2▼W,Wを同じにしておいて、L>Lとする。
▲3▼(W/L)<(W/L)とする。
ことにより温度補償特性の改善が図られる。
【0015】
一方、このように差動電圧を取得するディプレッションMOSトランジスタ及びエンハンスメントMOSトランジスタのゲート形状を異なるものとすると、ドレイン電流が変動した場合には差動電圧が変動することになるが、これは定電流回路を用いるとともに、各MOSトランジスタの動作ドレイン電流領域を対数領域とすることで実質的な影響を排除することができる。
すなわち、前記図2において、ゲートサイズを変更した場合にはドレイン電流−ゲート電圧の関係曲線の傾きが変動するが、この影響が大きく出るのは関係曲線の二次曲線領域Aであり、対数領域Aでは傾きへの影響がほとんどない。これはA領域における関係曲線が数1で示され、またA領域における関係曲線が数2で示されることからも裏付けられる。
【0016】
【数1】
Figure 0004360830
【数2】
Figure 0004360830
【0017】
図4には、MOSトランジスタの各温度におけるドレイン電流−ゲート電圧の関係曲線が示されており、同図(A)はエンハンスメントMOSトランジスタ(W/L=20/10)、同図(B)はディプレッションMOSトランジスタ(W/L=20/10)、同図(C)は同じくディプレッションMOSトランジスタ(W/L=10/20)の関係曲線を対数軸で示したものである。同図よりエンハンスメントMOSトランジスタの関係曲線を基準とすると、同図(B)に示すディプレッションMOSトランジスタの関係曲線は明らかに温度の相違による電圧変動が大きいことが理解される。一方、同図(C)に示すディプレッションMOSトランジスタの各温度における関係曲線は、同図(A)に示すエンハンスメントMOSトランジスタの対応温度における関係曲線と間隔及び傾きともに相似しており、温度補償特性、ドレイン電流補償特性ともに優れたものであることが理解される。なお、図4(B)(C)のディプレッションMOSトランジスタをそれぞれ用いた場合の温度特性を図5に示す。
【0018】
なお、このようにディプレッションMOSトランジスタ及びエンハンスメントMOSトランジスタの特性を合わせるための各素子の具体的なLとWは実験により帰納的に求める必要がある。
経験的にMOSトランジスタは製造工程により温度変化に対する動作特性変動が異なるが、エンハンスメントMOSトランジスタよりディプレッションMOSトランジスタの方が温度変化に対する動作特性の変動が大きく出るという傾向には変わりがない。
【0019】
【発明の効果】
以上説明したように本発明にかかる半導体用基準電圧発生装置によれば、ドレイン電流−ゲート電圧の関係曲線が実質的対数領域で駆動させるとともに、両MOSトランジスタのゲート形状が(W /L )<(W /L )で規定されることにより、温度補償特性とともにドレイン電流補償特性の改善を図ることができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態にかかる半導体用基準電圧発生装置の一回路構成例の説明図である。
【図2】 MOSトランジスタの各温度におけるドレイン電流−ゲート電圧の関係曲線の説明図である。
【図3】 MOSトランジスタの構造説明図である。
【図4】 MOSトランジスタのゲートサイズと対数領域におけるドレイン電流−ゲート電圧の関係曲線の説明図である。
【図5】 ディプレッションMOSトランジスタのW/Lを変更した場合の差動電圧の温度特性の説明図である。
【符号の説明】
10 基準電圧発生装置
12 ディプレッションMOSトランジスタ
14 エンハンスメントMOSトランジスタ
52 ドレイン
54 ソース
56 ゲート

Claims (1)

  1. ディプレッションMOSトランジスタ及びエンハンスメントMOSトランジスタの並列回路を有し、
    各ドレインが第一電源入力端子に負荷を介して接続され、
    各ソースが前記第一電源とは異なる電圧を有する第二電源に定電流回路を介して共通に接続され、
    前記両MOSトランジスタの差動電圧より基準電圧を得る
    半導体用基準電圧発生装置において、
    各MOSトランジスタの動作ドレイン電流領域がドレイン電流−ゲート電圧の関係曲線における対数領域にあり、
    且つ両MOSトランジスタのゲート形状が、ディプレッションMOSトランジスタのゲートの幅W (ドレインないしソース対向辺の長さ)及びゲートの長さL (ソースとドレイン間の長さ)、並びに、エンハンスメントMOSトランジスタのゲート幅W 及びゲートの長さL を用いて、(W /L )<(W /L )で規定され
    ことを特徴とする半導体用基準電圧発生装置。
JP2003122167A 2002-04-30 2003-04-25 半導体用基準電圧発生装置 Expired - Fee Related JP4360830B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003122167A JP4360830B2 (ja) 2002-04-30 2003-04-25 半導体用基準電圧発生装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002128065 2002-04-30
JP2003122167A JP4360830B2 (ja) 2002-04-30 2003-04-25 半導体用基準電圧発生装置

Publications (2)

Publication Number Publication Date
JP2004030603A JP2004030603A (ja) 2004-01-29
JP4360830B2 true JP4360830B2 (ja) 2009-11-11

Family

ID=31189969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003122167A Expired - Fee Related JP4360830B2 (ja) 2002-04-30 2003-04-25 半導体用基準電圧発生装置

Country Status (1)

Country Link
JP (1) JP4360830B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694942B2 (ja) * 2005-10-14 2011-06-08 新日本無線株式会社 定電流回路
JP2008152632A (ja) * 2006-12-19 2008-07-03 Ricoh Co Ltd 基準電圧発生回路
JP7360968B2 (ja) 2020-02-14 2023-10-13 ローム株式会社 Dc電圧生成回路

Also Published As

Publication number Publication date
JP2004030603A (ja) 2004-01-29

Similar Documents

Publication Publication Date Title
US20090108355A1 (en) Soi cmos circuits with substrate bias
US20100032671A1 (en) Degradation correction for finfet circuits
US7495497B1 (en) Temperature compensated integrated circuits
JP4834700B2 (ja) Cmos遅延の変動を低減する方法
TW201345122A (zh) 充電電路
US9244479B2 (en) Current generator circuit and methods for providing an output current
US20190052261A1 (en) Adaptive Body Biasing In CMOS Circuits To Extend The Input Common Mode Operating Range
US8183914B2 (en) Constant Gm circuit and methods
CN108055014A (zh) 差动运算放大器以及带隙参考电压产生电路
JP4360830B2 (ja) 半導体用基準電圧発生装置
US7656144B2 (en) Bias generator with reduced current consumption
US6924693B1 (en) Current source self-biasing circuit and method
US7666720B2 (en) Method and apparatus for improving integrated circuit device performance using hybrid crystal orientations
JPH0675648A (ja) 基準電流発生回路
JPH0934572A (ja) 電源回路
JPH06151734A (ja) 半導体装置
JP2008066649A (ja) 電圧源回路
JPS645327B2 (ja)
US6426673B2 (en) High performance integrated radio frequency circuit devices
JP4440744B2 (ja) 温度補償型水晶発振器
TW201935618A (zh) 基準電壓產生裝置
WO2019215866A1 (ja) 基準電圧発生回路
JP3424203B2 (ja) ボルテージリファレンス回路
US11867570B2 (en) Thermal sensor circuit
CN108696270B (zh) 一种模拟开关电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090811

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4360830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees