JP4345047B2

JP4345047B2 - 能動画素センサ（ａｐｓ）の撮像システム

Info

Publication number: JP4345047B2
Application number: JP2002269618A
Authority: JP
Inventors: ユエン−シュン・チェ
Original assignee: マイクロンテクノロジー，インク．
Priority date: 2001-09-20
Filing date: 2002-09-17
Publication date: 2009-10-14
Anticipated expiration: 2022-09-17
Also published as: DE10239889A1; US20030052982A1; TW563349B; DE10239889B4; US7084912B2; JP2003163844A

Description

【０００１】
【発明の属する技術分野】
本発明は電子撮像技術に関し、より具体的には、能動画素センサ（ＡＰＳ；Active-Pixel Sensor）撮像システムの行方向および列方向のコヒーレント・ノイズの影響を改善する技術に関する。
【０００２】
【従来の技術】
１９７０年代から、電荷結合素子（ＣＣＤ）が多くの従来の撮像回路に使われてきており、これは、画素が受ける光エネルギーを、光エネルギーの強度を表す電気信号に変換するメカニズムとして機能する。一般に、ＣＣＤは、光エネルギーを電荷に変えるのにフォトゲート（photogate）を用いる。一連の電極が、フォトゲートに集められた電荷を、出力検出ノードへ転送する。
【０００３】
ＣＣＤは、高感度および高開口率を含む多くの長所を有するが、ＣＣＤは同時に多くの欠点も抱えている。読み出しレートの制約およびダイナミックレンジの制約を含むこれらの欠点の中で顕著なものは、ＣＭＯＳベースのマイクロプロセッサにＣＣＤを集積化することの困難さである。
【０００４】
ＣＣＤベースの撮像回路の制約を克服するため、最近になって開発された回路は、画素の光エネルギーを電気信号に変換する能動画素センサ（ＡＰＳ）セルを用いる。ＡＰＳセルを用いることで、従来のフォトダイオードは、通常いくつかの能動トランジスタと組み合わされ、該トランジスタは、電気信号の形成に加え、増幅、読み出し制御およびリセット制御といった付随機能を実行する。
【０００５】
ＡＰＳセルの事実上の標準的な実装を、図１に例示する。ＡＰＳセルが、フォトダイオード１０と、行選択トランジスタ（ＲＳＴ）１１と、電荷すなわち電流検出増幅器１２とを含むことが見て取れよう。ＲＳＴ１１は、ＲＳＴ入力信号に連結されたゲート電極１１１と、電源Ｖ_ＤＤに連結された（ドレイン／ソース）電極１１２と、フォトダイオード１０のカソード１０１に連結された（ソース／ドレイン）電極１１３を有する。フォトダイオードのアノード１０２は、接地されている。フォトダイオード１２のカソードは、増幅器１２の入力１２１に連結されている。画素セルの出力は、増幅器１２の出力１２２に現れる。図１に示されるようなＡＰＳセルの動作は、当業者にはよく理解されており、よって簡潔を期す為、ここでは述べないことにする。
【０００６】
ＡＰＳセルはしばしば、ＣＭＯＳプロセス技術を用いて製作され、それにより、各画素位置における増幅器の集積を可能にする。こうして、先行技術に関連するバス容量およびバス抵抗の問題が排除される。一時は、画素の相当な部分を、ＣＭＯＳ・ＡＰＳセルを製作するのに使用されるトランジスタが占めていたのに対し、トランジスタの大きさが現在では十分に小さく、画素の相当な部分を光が透過するのを可能にしている。サブミクロン精度のフォトリソグラフィ技術の出現は、ＡＰＳ撮像器の発展を促す上で重大な役割を果してきた。しかしながら、ＡＰＳの読み出し回路が画素セル上に不相応な領域を消費し続けるので、装置の感度を増やして高性能アプリケーションにおけるＡＰＳ技術に競争力がつくよう、多くの改良が期待されている。
【０００７】
ＣＭＯＳ撮像器は、大部分においてＣＣＤと同じやり方で光を検出する。両方の技術とも、入射光（光子）を同じ光変換プロセスによって電荷（電子）に変換する。カラーセンサは、両技術と実質的に同じ方法で構成されることができる。すなわち、通常は色付きフィルタで各個別の画素の表面を覆うことによって実現される。しかしながら、他の動作態様は著しく異なる。ＡＰＳシステムでは、電荷パケットは転送されず、代わりにＣＭＯＳトランジスタからなる電荷検出増幅器によって、できるだけ速やかに検出される。
【０００８】
ＣＭＯＳ撮像技術は、光素子の２つの実施形態、すなわちフォトゲートおよびフォトダイオードのどちらかに基づく。一般に、フォトダイオードセンサは感度が良く、特に青色光に対し感度がよい。このことは、各画像列の頂部で重要となりうる。受動画素はただ１つのトランジスタを含み、これが電荷ゲートとして用いられ、画素内容を電荷増幅器へ切り替える。これらの「受動画素」ＣＭＯＳセンサは、アナログＤＲＡＭと非常によく似た動作をする。能動ＣＭＯＳセンサでは、増幅器は各画素内に実装される。能動画素ＣＭＯＳセンサは、通常、画素ごとに少なくとも３個のトランジスタを含む。推測される如く、ＡＰＳセルは、受動ＣＭＯＳ画素よりも小さな実装密度ではあるものの、低ノイズによって特徴付けられる。
【０００９】
ＣＭＯＳ・ＡＰＳセルは、従来のＣＭＯＳ生産ラインで製造されることができるので、それらは、かなり低コストとなる可能性を示し、タイミング論理およびアナログ／デジタル変換（ＡＤ変換）のような他の機能と集積化される能力をも示す。本技術の約束された利点には、低電力、ランダム読み出し、オンチップＡＤ変換の実現、およびタイミング機能が含まれる。ＣＭＯＳプロセスは、各場所での増幅器の集積化を可能にする。より重要なことは、理論的には、ＡＰＳセルは、単なる撮像器ではなく、チップ上に撮像システムまたはカメラを製作することを可能にする高水準のＣＭＯＳ集積化を使用する能力を持つ。
【００１０】
それにも拘わらず、ＡＰＳ技術の発展は、（読み出し構造がもたらす）ＡＰＳセンサの本質的に高いノイズと、（より低い開口率がもたらす）より低い量子効率と、１つの半導体チップ上に複数の機能を組み込むよう作成されなければならない半導体製造上の妥協とにより妨げられてきた。
【００１１】
加えて、ＡＰＳ撮像アレイの有益な特徴のうちの１つ、すなわちアドレス指定能力の便利さに、動作上の副次的な影響によって負担がかかっている。具体的にいうと、従来のＡＰＳシステムは、本質的に二次元アレイの画素セルからなり、行と列に構成されている。アレイ内の行は、逐次的にアドレス指定される。しかし、行方向アドレス指定方式は、出力画像に行方向のコヒーレント・ノイズ（coherent noise）を招くことがある。他のアーキテクチャの場合は、列方向のコヒーレント・ノイズが一般的である。コヒーレント・ノイズは、人間の目に対するその知覚性を悪化させ、よってコヒーレント・ノイズは特に好ましからざるものになっている。
【００１２】
【発明が解決しようとする課題】
従って、ＡＰＳアレイのアドレス指定に関連する行方向または列方向のコヒーレント・ノイズの影響を軽減するＡＰＳシステムが望まれている。画素アーキテクチャの考慮事項により、画素領域の大きな割合を光検出器（フォトダイオードまたはフォトゲート）のために確保することが促されるので、好ましい手法は、単純でかつ画素の占有面積の不相応な大きさを費やさないものでなければならない。加えて、この手法は、ＡＰＳアレイを形成するのに必要な能動素子間における不整合の一般的な有害な影響を受けやすいものとなるべきではない。
【００１３】
【課題を解決するための手段】
上記ならびに他の目的、有利な点および能力は、本発明の１つの側面によると、能動画素センサ（ＡＰＳ）撮像システムにおいて達成される。一実施形態では、画素は、行および列の二次元アレイに配置され、各画素は、該画素の出力端に連結されるフォトダイオードを含む。具体的には、ＡＰＳシステムは、基準信号および撮像画素出力の組み合わせから生ずる差動信号を生成する回路を含む。この回路は、複数の撮像画素および複数の撮像列増幅器を備え、各列増幅器は、各撮像画素の出力端に連結される入力端を有する。撮像マルチプレクサは複数の入力端を有しており、各入力端は、各撮像列増幅器の出力端に連結される。列出力信号が、撮像マルチプレクサの出力端に現れる。この回路はまた、複数の基準画素および複数の基準列増幅器を含んでおり、各基準列増幅器は、基準画素の出力端すなわち基準信号に連結される入力端を有する。基準信号マルチプレクサは、各基準列増幅器の出力端にそれぞれが連結される複数の入力端を有する。基準信号は、基準信号マルチプレクサの出力端に現れ、該基準信号が、複数の基準列増幅器の出力から選択された出力を表す。
【００１４】
他の側面において、ＡＰＳシステムにおける基準画素回路は、複数の基準画素セルを備え、各基準画素セルは、フォトダイオードを含む。複数の基準列増幅器のそれぞれは、フォトダイオードに連結される入力端と、出力端とを有する。基準マルチプレクサの各入力端は、基準列増幅器の出力端に連結される。基準マルチプレクサのアドレスドライバは、基準マルチプレクサに連結され、基準信号がマルチプレクサの出力端に現れるようにし、これにより基準信号が、複数の列増幅器の出力から擬似ランダムに選択された出力となるようにする。
【００１５】
さらなる側面では、ＡＰＳシステムは、複数の撮像画素セルおよび基準画素回路を備える。基準画素回路は、それぞれがフォトダイオードを含む複数の基準画素セルと、フォトダイオードに連結される入力端、および出力端をそれぞれが有する複数の基準列増幅器と、基準列増幅器の出力端にそれぞれが連結される複数の入力端を有する基準マルチプレクサと、基準マルチプレクサに連結され、基準信号を基準マルチプレクサの出力端に出現させ、該基準信号が、複数の列増幅器の出力から擬似ランダムに選択された出力となるようにする基準マルチプレクサドライバと、を備える。
【００１６】
本発明はまた、基準画素発生器を含むものであり、該発生器は、それぞれがフォトダイオードを含む複数の基準画素セルと、フォトダイオードに連結される入力端、および出力端をそれぞれが有する複数の基準列増幅器と、基準列増幅器の出力端に連結されて基準信号を生成し、該基準信号が、複数の基準列増幅器の出力から実質的に擬似ランダムに選択された出力となるようにする基準生成手段と、を備える。代替的な手法では、基準画素の代わりに基準信号を用いても良い。
【００１７】
さらに、本発明の概念は、能動画素センサ（ＡＰＳ）システムにおける行方向および列方向のコヒーレント・ノイズの影響を軽減する方法として利用されることができる。本方法は、（ｉ）複数の基準画素セルの出力信号を生成する（または、基準信号を生成する）ステップと、（ｉｉ）複数の基準画素セルの出力信号のそれぞれを、複数の基準列増幅器のうちの１つの基準列増幅器の入力端に連結する（または、基準信号を、複数の基準列増幅器のそれぞれに連結する）ステップと、（ｉｉｉ）マルチプレクサの入力端に、各基準列増幅器の出力端を連結するステップと、（ｉｖ）複数の基準列増幅器の出力から実質的にランダムに選択された出力である基準信号を形成するステップと、（ｖ）基準信号と撮像画素の列出力との組み合せからなる差動出力を形成するステップと、を含む。
【００１８】
一般的に見れば、本発明は、画素アレイを含むＡＰＳ撮像システムにおいて顕在化され、各画素はとりわけ、該画素の出力に連結されるフォトダイオードを含む。ＡＰＳ撮像システムの主要な構成要素は、列出力信号を生成する機構に存在し、より具体的には、基準画素の出力すなわち基準信号のサンプルから実質的にランダムに選択されたサンプルを構成する基準信号を生成する機構内に存在する。このような画像信号を通じた基準の生成は、コヒーレント性が無いようにノイズを分散させ、それにより画像内の知覚可能なノイズを、より不快でないものにする。
【００１９】
【発明の実施の形態】
図面を参照して、本発明をより良く理解でき、その様々な目的や特徴や長所が当業者には明らかとなろう。異なる図中での同一参照符合の使用は、特に明記しない限り同一又は類似の項目を示す。本発明を実施するための発明者が熟慮した最良の形態を含む主題発明を完全に理解するには、上記の図面に関連して特許請求の範囲を含む下記の詳細な説明を参照するとよい。
【００２０】
上記で述べたように、本発明は、ＡＰＳ撮像システムにおける行方向または列方向のコヒーレント・ノイズの影響を低減する装置（回路設計）および方法を含む技術を表す。この点で図２は、行方向のコヒーレント・ノイズが存在して再生画像内に知覚可能となっているサンプル静止画を示す。具体的には、図２には、再生画像の幅を横切る水平でほぼ等距離の多数の線２１が示されている。図２は、このような行方向のコヒーレント・ノイズが人間の目に知覚可能であり、それ故に好ましからざる程度となっていることを示す。下記に詳述するように、本発明は主に、該本発明がなければ画像全体にわたるであろうコヒーレント・ノイズを分散することに基づくものである。その結果、ノイズのコヒーレント性が無効にされ、残存するにもかかわらずノイズが目にあまり知覚されないようにされる。動作は、例えば図３のＡＰＳシステムに使用されるアーキテクチャのような現存のＡＰＳアーキテクチャに大きく基づいており、よって該現存のＡＰＳアーキテクチャに適用されることができる。
【００２１】
図３Ａは、列出力信号および基準信号から導出される差動信号を形成するＡＰＳシステムを表す。（列出力信号は、代わりに撮像画素信号と呼ぶこともできる。）図３Ａは、多数の行および列から構成される画素アレイの１つの行を表したものである。アレイの各行には、アレイの列数に対応する多くの撮像画素３１ａ，３１ｂ，・・・，３１ｎが含まれる。撮像画素は、一様な回路構成によって特徴付けられる。すなわち、各撮像画素は、前述しかつ図１に例示したのと実質的に同じやり方で、ＲＳＴ３１１、フォトダイオード３１２、および電流検出増幅器３１３を含む。アレイの画素セルのそれぞれが、他の各画素セルと同一である回路設計を呈するが、デバイス製作プロセスにおける変動から不可避的に生ずる或る動作特性に僅かな相違（デバイス不整合）が存在しうることに留意する必要がある。各撮像画素の出力、すなわち個々の電流検出増幅器３１３ａ，３１３ｂ，・・・，３１３ｎの出力における信号は、個々の関連する列増幅器３２ａ，３２ｂ，・・・，３２ｎに連結される。列増幅器の出力は、マルチプレクサ３３の各信号入力に個別に連結される。当業者には十分理解されるように、画像が走査されるとき、列出力がマルチプレクサ３３の動作によって選択される。マルチプレクサは、マルチプレクサ３３のアドレス入力３３１に印加されたシーケンシャルな（逐次的な）アドレス信号に応答して動作する。従って、いつの時点においても、列出力信号は、アドレス指定された撮像画素の出力に対応する。すなわち、（瞬間的な）撮像画素信号は、（マルチプレクサ３３によって）選択された列増幅器の出力である。
【００２２】
上記の如く、現在のＡＰＳシステムは一般に、一方の構成要素が列出力信号である差動信号を生成する。ここでの説明の目的のために基準信号とも呼ばれることもある他方の構成要素は、図３Ａから分かるように、通常は基準画素３５から導出される。基準画素は、撮像画素３１ａ，３１ｂ，・・・，３１ｎと同じアレイの行に共存させることができ、または他の場所に存在させることもできる。同じ行上に存在する場合は、撮像画素と同じく、基準画素３５は、行アドレス指定の方法でアドレス指定されることができる。この説明のために、基準画素３５は、撮像画素３１ａ，３１ｂ，・・・，３１ｎの場合と同じ回路設計を具現化するものと理解することができる。すなわち、基準画素３５は、撮像画素の対応する要素の相互接続と同様に、相互接続されるＲＳＴ３５１、フォトダイオード３５２、および電流検出増幅器３５３を含む。増幅器３５３の出力は、基準列増幅器３６の入力に連結される。いつの時点においても、基準列増幅器の出力は基準信号を構成し、残りのアナログ信号処理路に向けて下流へと伝搬する差動信号の他方の構成要素を形成する。基準信号は、列出力信号（撮像画素信号）に差動的に組み合わされたとき、電源または他のソースから生ずる同相モードの熱雑音を減ずるのに貢献する。
【００２３】
図３Ｂには、直前に説明し（図３Ａに描い）た基本的な方式に対する幾分か洗練された手法が描かれている。図３Ｂの構成は、いくつかの基準画素３５ａ，３５ｂ，・・・，３５ｎを示している。各基準画素は、それらの個々のフォトダイオードのカソードにおいて、他の各基準画素に相互接続されている。電流検出増幅器３５３ａ，３５３ｂ，・・・，３５３ｎの出力は、列基準増幅器３６の入力に連結される。図３Ｂの基準画素の構成は、図３Ａの改善版を表わす。なぜならば、フォトダイオード間の相互接続が、多数の同様のフォトダイオードに対し、各フォトダイオードに関連する暗電流を効果的に「平均化」するからである。その結果、基準画素によって集積される平均暗電流と、同じ行の撮像画素の平均暗電流との差が減少する。
【００２４】
しかしながら、図３Ａおよび図３Ｂの手法は、同じ不所望な現象を被る。すなわち、サンプリングノイズにより、或る行の全体に、他の行に対するオフセットが取り入れられる。このオフセットは、行方向のコヒーレント・ノイズとして現われ、これは、画像に現れる方法によっては容易に知覚可能となる。図４の一実施形態に描かれた本発明の主題は、ＡＰＳセンサシステム信号処理に対する上述した従来の手法に関連する有害な影響を実質的に回避する。
【００２５】
ここに説明したのと実質的に同じやり方で、該主題となるＡＰＳシステムの各行は、複数の撮像画素を含む。それぞれの電流検出増幅器３１３ａ，３１３ｂ，・・・，３１３ｎの出力において、各撮像画素の出力は、関連する列増幅器３２ａ，３２ｂ，・・・，３２ｎに連結される。列増幅器のそれぞれの出力は、アナログ撮像マルチプレクサ３３の関連する入力に印加され、これにより、マルチプレクサ３３の出力が、所与の時刻においてＡＰＳシステムの列出力を構成する。
【００２６】
しかしながら、上記に示唆した如く、行方向および列方向のコヒーレント・ノイズを低減する方法における性能改善は、特に有利な基準信号を生成する基準画素構成において実現される。図４から分かるように、基準信号を合成する回路は、一実施形態において行単位ベースでイネーブルされる基準画素の集合を含む。図４に示す実施形態では、基準画素は、それぞれのフォトダイオードのカソードにおいて相互接続される。すなわち、基準画素ＲＰ_ｒ，１のカソードは、基準画素ＲＰ_ｒ，２のカソードに接続され、さらにそこから、残りの基準画素ＲＰ_Ｒ，Ｎのそれぞれのカソードへと接続される。（３つの基準画素が図４にはっきりと示されているが、本発明が、特定数の基準画素に制限されないことは理解されたい。）代替の実施形態（図面には図示せず）では、フォトダイオードのカソードを電気的に接続する必要はない。
【００２７】
それぞれの関連する電荷検出増幅器３５３ａ，３５３ｂ，・・・，３５３ｎの出力において、各基準画素の出力は、基準列増幅器の入力に連結される。すなわち、ＲＰ_Ｒ，１の出力は、基準列増幅器３６ａの入力に連結され、基準画素ＲＰ_Ｒ，２の出力は、基準列増幅器３６ｂの入力に連結され、基準画素ＲＰ_Ｒ，Ｎのに出力は、基準列増幅器３６ｎの入力に連結される。
【００２８】
個々の基準列増幅器が、各基準画素に設けられ、該基準画素と相互に関連する。列増幅器の出力は、アナログ基準マルチプレクサ３７のそれぞれの入力に連結される。ここに説明するようなやり方で、アドレス発生器３８は、アナログ基準マルチプレクサに連結される。アドレス発生器により印加されたアドレス・シーケンスに応答して、アナログ基準マルチプレクサは、その入力端における信号のうちの１つを順次選択し、該基準マルチプレクサの出力へ伝搬させる。このようにして、基準信号（これは、マルチプレクサの出力端での信号である）が、アドレス発生器３８の制御下で、基準画素の出力の順次選択から生ずる。アドレス発生器３８は多くの形態をとることができ、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせで実現されることができるが、本発明の主要な態様は、アドレス発生器３８がアドレス・シーケンスを生成し、基準マルチプレクサ３７の入力端における信号を擬似ランダムに選択したものが基準信号となるようにする、という概念に内在する。当然ながら、これらの入力信号は、基準画素のそれぞれの出力に対応する。
【００２９】
本発明は、ハードウェア、ソフトウェア、ファームウェア、または他の実現を含むすべての手法を意図しており、それらに従って、アドレス発生器３８は、マルチプレクサ３７のアドレス入力において擬似ランダムなアドレス・シーケンスをもたらすよう動作する。このような手法の特定の具体化の数々は、当業者の専門知識によってのみ制限を受ける。擬似ランダムなアドレス発生と、それによる基準画素の選択に対する以下の手法は、教育的目的のために示されるものであり、包括的なものまたは決定的なものとして受け取られてはならない。
【００３０】
アドレス発生装置３８は、擬似ランダムなビットストリームの発生器の形態で実現されることができる。周知の如く、このような発生器は、当業者が従来の市場で入手可能なデジタル論理構成要素を用いて構成することができる。疑似ランダム発生器は一般にシード値（seed value）を必要とし、一つの変形形態では、このシード値は、直近にアクセスした画素アドレスの最下位ビット（ＬＳＢ）であることができ、または該最下位ビットから導出してもよい。
【００３１】
この点で、最も直近にアクセスした画素のアドレス自体が、基準信号発生器のための「ランダム化器（randomizer）」として動作することができる。すなわち、そのアドレスの最下位ビットが、マルチプレクサのアドレス入力に印加される。修飾的な例として、最下位ビットを並べ替えることができ、または該最下位ビットに対して、組み合わせ論理ブロックやルックアップテーブルやＲＯＭを介した論理変換を適用することができる。ビジー（busy）な画像に適用したときには、この技術が基準信号を十分に「ランダム化する」が、薄暗い画像すなわち多くのコンテンツをもたない画像に適用したときは、ランダム化が低減されるので、この技術は最適なものとならないことがある。
【００３２】
しかしながら、代替的な手法として、列基準増幅器の出力を順序付けることにより、基準信号を簡単に合成することができる。この場合、アドレス指定する構成要素は、例えば単純なカウンタへと退化する。基準画素選択のランダム性が犠牲にはなるが、この影響は、より多数の基準画素を含むことで回避されることができる。すなわち、基準画素選択における固有の周期性は、基準画素数が増えるにつれてより不明瞭なものとされる。さらに、基準列増幅器の選択に関するサンプリングノイズのうち、行対行の相関によって特徴付けられないサンプリングノイズがあるので、この技術は、予期されるよりも多くの有効性を証明することができる。しかしながら、不整合が基準列増幅器内に存在する限り、ある程度の固定パターンノイズが生ずるおそれはある。
【００３３】
上記の拡張ＡＰＳシステムの有効性を実証するため、ソフトウェアシミュレーションを行なうことができる。このようなシミュレーションすなわちモデル化は、本発明の実現において遭遇する多くの設計上の意思決定の望ましさについて量的および質的評価の両方を知らせる経験的な情報を生みやすいという点において、教示的でもある。一般に、シミュレーションは、行方向に相関される予め決められたレベルのサンプリングノイズを注入することによって行なわれる。
【００３４】
主要な設計上の意思決定は、基準信号発生器に組み込まれる基準列増幅器の数とアドレス発生器の動作特性に関与する。シミュレーションは、“４”個より多くの基準列増幅器が、顕著な改良を提供するには必要であることを示唆する。シミュレーションはまた、１６個の基準列増幅器を含むことが、行方向のコヒーレント・ノイズを効果的に抑止することを示唆する。マルチプレクサのアドレス発生に関し、シミュレーション結果は、（ｉ）基準画素数を法とする、先にアドレス指定された画素アドレス、または（ｉｉ）ソフトウェアアルゴリズムまたはハードウェア実現のどちらかを用いた疑似乱数の発生、のいずれかに基づくときに、基準列選択が満足すべきものとなることを示す。
【００３５】
先にアドレス指定された画素の最下位ビットを用いる方式、または単純な順次選択を用いる方式に基づく基準列増幅器の選択は、ともに適切であり、既知の技術に対する重要な改良を提示する。しかしながら、ノイズをランダムに分散させるためには、これらの２つの方法では相当数の基準列を必要とすることがあり、またそれらの効果が、遭遇する画像の特性に依存することがある。
【００３６】
従って、本発明の特定の実施形態を図示し説明したが、当業者には、ここでの教示に基づき、本発明とそのより広い側面から逸脱することなくさらなる変形と修正が可能であることが認識されよう。かくして、特許請求の範囲は、本発明の真の趣旨及び範囲内にあるこの種の変形と修正のすべてをその範囲内に包含する。
【００３７】
特に、撮像画素と基準画素の両方について特定の回路構成を説明したが、本発明は該構成に限定されず、画素セルにおける数多くの変形形態が本発明の範囲内で使用できることは上記から理解されるべきである。本発明の最も重要点は、画像を通じてコヒーレント・ノイズとなり得るものを分散させるために、或る程度のランダム性でもって順次選択される複数の基準画素セルの出力すなわち信号にある。この点で、基準画素の選択が、正確に数学的にランダムである必要のないことを明らかにしておくべきである。必要とされるのは、基準画素選択における或る程度のランダム性であり、これにより、基準画素出力の数を併せて考慮した場合、ノイズが人の目に直ちに知覚できなくするようなやり方でノイズの分散が「ランダム化」される。
【００３８】
本発明は、以下の実施態様を含む。
（１）行および列に配置された画素アレイを備える能動画素センサ（ＡＰＳ）撮像システム（図３ａ，図３ｂ，図４）における、アナログ信号路に連結するための差動信号を生成する回路であって、それぞれの画素は、該画素の出力端に連結されたフォトダイオード（１０）を含み、該差動信号は、本質的に、基準信号および列出力の組み合わせから成り、該回路は、
複数の撮像画素（３１ａ，３１ｂ，・・・，３１ｎ）と、
複数の撮像列増幅器（３２ａ，３２ｂ，・・・，３１ｎ）であって、対応する前記撮像画素（３１ａ，３１ｂ，・・・，３１ｎ）の出力端に連結される入力端をそれぞれが有する撮像列増幅器と、
複数の入力端（３３１）を有する撮像マルチプレクサ（３３１）であって、各入力端は、各撮像列増幅器（３２ａ，３２ｂ，・・・，３２ｎ）の出力端に連結され、列出力が、該撮像マルチプレクサの出力端に現れるようにする撮像マルチプレクサと、
複数の基準画素（３５ａ，３５ｂ，・・・，３５ｎ）と、
複数の基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）であって、対応する前記基準画素（３５ａ，３５ｂ，・・・，３５ｎ）の出力端に連結される入力端をそれぞれが有する基準列増幅器と、
複数の入力端を有する基準信号マルチプレクサ（３７）であって、各入力端は、各基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）の出力端に連結され、基準信号が、該基準信号マルチプレクサ（３７）の出力端に現れて、前記基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）の出力の選択を表わすようにする基準信号マルチプレクサと、
を備える回路。
【００３９】
（２）能動画素センサ（ＡＰＳ）撮像システム（図３ａ，図３ｂ，図４）における基準画素回路であって、該回路は、
それぞれがフォトダイオード（３５２）を含む複数の基準画素（３５ａ，３５ｂ，・・・３５ｎ）と、
フォトダイオード（３１２ａ，３１２ｂ，・・・３１２ｎ）に連結された入力端、および出力端をそれぞれが有する複数の基準列増幅器（３６ａ，３６ｂ，・・・３６ｎ）と、
複数の入力端を有する基準マルチプレクサ（３７）であって、各入力端が各基準列増幅器（３６ａ，３６ｂ，・・・３６ｎ）の出力端に連結される基準マルチプレクサと、
前記基準マルチプレクサ（３７）に連結され、基準信号を前記基準マルチプレクサ出力端に出現させる基準マルチプレクサドライバ（３８）とを備え、
前記基準信号は、前記基準列増幅器の出力を擬似ランダムに選択したものである、撮像システムにおける基準画素回路。
【００４０】
（３）複数の撮像画素セル（３１ａ，３１ｂ，・・・３１ｎ）および基準画素回路を備える能動画素センサ（ＡＰＳ）撮像システム（図３ａ，図３ｂ，図４）であって、該基準画素回路は、
フォトダイオード（３５２）をそれぞれが含む複数の基準画素セル（３５ａ，３５ｂ，・・・３５ｎ）と、
フォトダイオード（３１２ａ，３１２ｂ，・・・３１２ｎ）に連結される入力端、および出力端をそれぞれが有する複数の基準列増幅器（３６ａ，３６ｂ，・・・３６ｎ）と、
各基準列増幅器（３６ａ，３６ｂ，・・・３６ｎ）の出力端にそれぞれが連結される複数の入力端を有する基準マルチプレクサ（３７）と、
基準マルチプレクサ（３７）に連結され、該マルチプレクサの出力端に基準信号を出現させるようにする基準マルチプレクサドライバ（３８）と、を備え、
前記基準信号は、前記列増幅器の出力を擬似ランダムに選択したものである、能動画素センサシステム。
【００４１】
（４）ＡＰＳセンサシステム（図３ａ，図３ｂ，図４）用の基準信号発生器であって、
フォトダイオード（３５２）をそれぞれが含む複数の基準画素セル（３５ａ，３５ｂ，・・・，３５ｎ）と、
フォトダイオード（３１２ａ，３１２ｂ，・・・，３１２ｎ）に連結される入力端、および出力端をそれぞれが有する複数の基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）と、
前記複数の基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）の出力端に連結され、基準信号を生成する基準生成手段と、を備え、
前記基準信号の生成は、前記基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）の出力を実質的にランダムに選択することを含む、基準信号発生器。
【００４２】
（５）前記基準発生手段は、
前記基準列増幅器（３６ａ，３６ｂ・・・３６ｎ）の出力端にそれぞれが連結される複数の入力端を有するマルチプレクサ（３７）と、
前記マルチプレクサ（３７）に連結され、該マルチプレクサに、前記複数の基準列増幅器（３６ａ，３６ｂ，・・・３６ｎ）の出力から、前記基準信号に対応する出力を選択させるアドレスドライバと、
を備える、上記（４）に記載の基準信号発生器。
【００４３】
（６）能動画素センサ（ＡＰＳ）システム（図３ａ，図３ｂ，図４）においてコヒーレント・ノイズの影響を軽減する方法であって、
複数の基準画素（３５ａ，３５ｂ，・・・，３５ｎ）セルの出力信号を生成するステップと、
前記複数の基準画素（３５ａ，３５ｂ，・・・，３５ｎ）セルの出力信号のそれぞれを、複数の基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）のうちの１つの入力端に連結するステップと、
前記複数の基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）の出力端のそれぞれを、基準マルチプレクサ（３７）の入力端に連結するステップと、
前記複数の基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）の出力から実質的にランダムに選択された出力である基準信号を形成するステップと、
前記基準信号と前記撮像画素（３１ａ，３１ｂ，・・・，３１ｎ）の列出力との組み合わせからなる差動出力を形成するステップと、
を含む、方法。
（７）前記基準信号は、前記基準マルチプレクサにアドレスを順次印加することによって形成され、該アドレスは、実質的に乱数を構成する、上記（６）に記載の方法。
【００４４】
（８）画素のアレイを含む能動画素センサ（ＡＰＳ）撮像システム（図３ａ，図３ｂ，図４）であって、それぞれの画素は、該画素の出力端に連結されるフォトダイオード（３１２ａ，３１２ｂ，・・・３１２ｎ）を備え、該撮像システムは、
列出力信号を生成する手段と、
複数の基準画素の出力を実質的にランダムサンプリングして、基準信号を生成する手段と、
を備える、撮像システム。
【００４５】
（９）行および列に配置された画素アレイ（３１ａ，３１ｂ，・・・，３１ｎ，３５ａ，３５ｂ，・・・，３５ｎ）を備える能動画素センサ（ＡＰＳ）撮像システム（図３ａ，図３ｂ，図４）を設計する方法であって、それぞれの画素は、該画素の出力端に連結されるフォトダイオード（３５２，３１２ａ，３１２ｂ，・・・，３１２ｎ）と、差動信号を生成する回路とを含み、該差動信号は、本質的に、基準信号と列出力との組み合わせからなり、該回路は、
（ｉ）複数の撮像画素（３１ａ，３１ｂ，・・・，３１ｎ）と、
（ｉｉ）各撮像画素の出力端に連結される入力端をそれぞれが有する複数の撮像列増幅器（３２ａ，３２ｂ，・・・，３２ｎ）と、
（ｉｉｉ）複数の入力端を有する撮像マルチプレクサ（３３）であって、該入力端のそれぞれが、各撮像列増幅器（３２ａ，３２ｂ，・・・，３２ｎ）の出力端に連結され、列出力が、該撮像マルチプレクサの出力端に現れるようにする撮像マルチプレクサと、
（ｉｖ）複数の基準画素（３５ａ，３５ｂ，・・・，３５ｎ）と、
（ｖ）各基準画素（３５ａ，３５ｂ，・・・，３５ｎ）の出力端に連結される入力端をそれぞれが有する複数の基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）と、
（ｖｉ）複数の入力端を有する基準信号マルチプレクサ（３７）であって、該入力端のそれぞれが、各基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）の出力端に連結され、基準信号が、該基準信号マルチプレクサ（３７）の出力端に出現して、該基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）の出力の選択を表わすようにする基準列マルチプレクサと、
（ｖｉｉ）前記基準信号マルチプレクサ（３７）に連結されるアドレスドライバ（３８）であって、該基準信号マルチプレクサに、前記基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）の出力から、前記基準信号に対応する出力を選択させるアドレスドライバと、を含んでおり、前記方法は、
画像を生成するステップと、
前記画像に、サンプリングノイズを注入するステップと、
第１の所定数の基準列増幅器（３６ａ，３６ｂ，・・・，３６ｎ）を設けるステップと、
前記第１の所定のアドレス指定アルゴリズムに従って、前記基準信号マルチプレクサ（３７）にアドレスを印加するステップと、を含む方法。
【００４６】
（１０）行および列に配置された画素のアレイ（３１ａ，３１ｂ，・・・，３１ｎ，３５ａ，３５ｂ，・・・，３５ｎ）を備える能動画素センサ（ＡＰＳ）システムにおける、アナログ信号路に連結するための差動信号を生成する回路であって、該差動信号は、基準画素（３５ａ，３５ｂ，・・・，３５ｎ）信号と撮像画素（３１ａ，３１ｂ，・・・，３１ｎ）信号との組合せを含んでおり、該回路は、
複数の撮像画素（３１ａ，３１ｂ，・・・，３１ｎ）と、
各撮像画素（３１ａ，，３１ｂ，・・・，３１ｎ）の出力端にそれぞれが連結される複数の入力端を有する撮像マルチプレクサ（３３）であって、一連の選択された撮像画素（３１ａ，３１ｂ，・・・，３１ｎ）の出力が、該撮像マルチプレクサの出力端に出現して撮像画素（３１ａ，３１ｂ，・・・，３１ｎ）信号を形成するようにする撮像マルチプレクサと、
複数の基準画素（３５ａ，３５ｂ，・・・，３５ｎ）と、
複数の入力端を有する基準信号マルチプレクサ（３７）であって、該入力端のそれぞれは、基準画素（３５ａ，３５ｂ，・・・，３５ｎ）の出力端に連結され、基準画素（３５ａ，３５ｂ，・・・，３５ｎ）信号が、該基準信号マルチプレクサ（３７）の出力端に出現して、基準画素（３５ａ，３５ｂ，・・・，３５ｎ）の出力の選択を表わすようにする基準信号マルチプレクサと、
を備える、撮像システムにおける回路。
【図面の簡単な説明】
【図１】ＡＰＳセルのほぼ標準的な回路図。
【図２】行方向のコヒーレントノイズの影響が容易に知覚できる静止画を表わす図。
【図３Ａ】或る種のノイズおよび関連する現象を軽減する差動軽減列信号に対する構成要素として基準画素を配置した画素アレイの高水準設計図。
【図３Ｂ】或る種のノイズおよび関連する現象を軽減する差動軽減列信号に対する構成要素として基準画素を配置した画素アレイの高水準設計図。
【図４】行方向のコヒーレントノイズの影響を軽減するよう、いくつかの基準画素の出力が順番に選択される、本発明の一実施形態の高水準設計図。
【符号の説明】
１０フォトダイオード
３１ａ，３１ｂ，・・・，３１ｎ撮像画素
３１２，３１２ａ，３１２ｂ，・・・，３１２ｎフォトダイオード
３２ａ，３２ｂ，・・・，３２ｎ撮像列増幅器
３３マルチプレクサ
３３１アドレス入力端
３５ａ，３５ｂ，・・・，３５ｎ基準画素
３５２フォトダイオード
３６，３６ａ，３６ｂ，・・・，３６ｎ基準列増幅器
３７基準マルチプレクサ
３８アドレス発生器（基準マルチプレクサドライバ）

Claims

行および列に配置された画素アレイを備える能動画素センサ（ＡＰＳ）撮像システムにおける、アナログ信号路に連結するための差動信号を生成する回路であって、それぞれの画素は、該画素の出力端に連結されたフォトダイオードを含み、該差動信号は、主として基準信号および列出力の組み合わせから成り、該回路は、
複数の撮像画素と、
複数の撮像列増幅器であって、対応する前記撮像画素の出力端に連結される入力端をそれぞれが有する撮像列増幅器と、
複数の入力端を有し、それぞれの該入力端が、対応する前記撮像列増幅器の出力端に連結される撮像マルチプレクサであって、前記列出力が、該撮像マルチプレクサの出力端に現れる、撮像マルチプレクサと、
複数の基準画素と、
複数の基準列増幅器であって、対応する前記基準画素の出力端に連結される入力端をそれぞれが有する基準列増幅器と、
複数の入力端を有し、それぞれの該入力端が、対応する前記基準列増幅器の出力端に連結される基準信号マルチプレクサであって、前記基準信号が、該基準信号マルチプレクサの出力端に現れて、前記複数の基準列増幅器の出力からの選択された出力を表わす、基準信号マルチプレクサと、
前記基準信号マルチプレクサに連結され、ランダムアドレスを順次発生させるアドレスドライバであって、該ランダムアドレスの順次発生に応じて、前記基準信号マルチプレクサは、前記複数の基準列増幅器の出力をランダムに選択し、前記基準信号をランダム順序で印加する、アドレスドライバと、
を備える、能動画素センサ撮像システムにおける回路。
能動画素センサ（ＡＰＳ）撮像システムにおける基準画素回路であって、該回路は、
それぞれがフォトダイオードを含む複数の基準画素と、
前記フォトダイオードに連結された入力端、および出力端をそれぞれが有する複数の基準列増幅器と、
複数の入力端を有する基準マルチプレクサであって、それぞれの該入力端が前記基準列増幅器の出力端に連結され、前記基準信号が前記基準マルチプレクサの出力端に現れて、前記複数の基準列増幅器の出力からの選択された出力を表わす、基準マルチプレクサと、
前記基準マルチプレクサに連結され、ランダムアドレスを順次発生させる基準マルチプレクサドライバであって、該ランダムアドレスの順次発生に応じて、前記基準信号マルチプレクサは、前記複数の基準列増幅器の出力をランダムに選択し、前記基準信号をランダム順序で印加する、基準マルチプレクサドライバと、
を備える、撮像システムにおける基準画素回路。
複数の撮像画素セルおよび基準画素回路を備える能動画素センサ（ＡＰＳ）システムであって、
フォトダイオードをそれぞれが含む複数の基準画素セルと、
前記フォトダイオードに連結される入力端、および出力端をそれぞれが有する複数の基準列増幅器と、
複数の入力端を有する基準マルチプレクサであって、それぞれの該入力端が前記基準列増幅器の出力端に連結され、前記基準信号が前記基準マルチプレクサの出力端に現れて、前記複数の基準列増幅器の出力からの選択された出力を表わす、基準マルチプレクサと、
前記基準マルチプレクサに連結され、ランダムアドレスを順次発生させる基準マルチプレクサドライバであって、該ランダムアドレスの順次発生に応じて、前記基準信号マルチプレクサは、前記複数の基準列増幅器の出力をランダムに選択し、前記基準信号をランダム順序で印加する、基準マルチプレクサドライバと、
を備える、能動画素センサシステム。
ＡＰＳセンサシステム用の基準信号発生器であって、該基準信号発生器は、
フォトダイオードをそれぞれが含む複数の基準画素セルと、
前記フォトダイオードに連結される入力端、および出力端をそれぞれが有する複数の基準列増幅器と、
基準信号を生成する基準生成手段であって、前記複数の基準列増幅器の出力端に連結され、前記複数の基準列増幅器の出力端をランダムに選択して基準生成手段の出力端に基準信号を出現させる基準生成手段と、を備え、
前記基準生成手段は、前記基準生成手段に連結され、ランダムアドレスを順次発生させる基準マルチプレクサドライバを含み、該ランダムアドレスの順次発生に応じて、前記基準生成手段は、前記複数の基準列増幅器の出力をランダムに選択し、前記基準信号をランダム順序で印加する、
基準信号発生器。
前記基準発生手段は、さらに、
前記基準列増幅器の出力端にそれぞれが連結される複数の入力端を有するマルチプレクサを備える、請求項４に記載の基準信号発生器。
能動画素センサ（ＡＰＳ）システムにおいてコヒーレント・ノイズの影響を軽減する方法であって、
複数の基準画素セルの出力信号を生成するステップと、
前記複数の基準画素セルの出力信号のそれぞれを、複数の基準列増幅器のうちの１つの入力端に連結するステップと、
前記複数の基準列増幅器の出力端のそれぞれを、基準マルチプレクサの入力端に連結するステップと、
ランダムアドレスを順次発生させるステップと、
前記ランダムアドレスの順次発生に応じて、複数の基準列増幅器の出力をランダムに選択し、基準信号をランダム順序で印加するステップと、
前記ランダム順序の基準信号と前記撮像画素の列出力との組み合わせからなる差動出力を形成するステップと、
を含む、方法。
前記基準信号の順序は、前記基準マルチプレクサにランダムアドレスを順次印加することによってランダムに形成される、
請求項６に記載の方法。
画素のアレイを含む能動画素センサ（ＡＰＳ）撮像システムであって、それぞれの該画素は、該画素の出力端に連結されるフォトダイオードを備えており、該撮像システムは、
複数の列出力信号を生成する手段と、
基準信号生成手段の出力に基準信号を出現させるために、前記複数の列出力信号をランダムに選択する基準信号生成手段と、を備え、
該基準信号生成手段は、ランダムアドレスを順次発生させる基準ドライバを含み、前記ランダムアドレスの順次発生に応じて、前記基準信号生成手段は、前記複数の列出力信号をランダムに選択し、前記複数の列出力信号をランダム順序で印加する、撮像システム。
行および列に配置された画素アレイを備える能動画素センサ（ＡＰＳ）撮像システムを設計する方法であって、それぞれの画素は、該画素の出力端に連結されるフォトダイオードと、差動信号を生成する回路とを含み、該差動信号は、主として基準信号と列出力との組み合わせからなり、該回路は、
（ｉ）複数の撮像画素と、
（ｉｉ）それぞれの前記撮像画素の出力端に連結される入力端をそれぞれが有する複数の撮像列増幅器と、
（ｉｉｉ）複数の入力端を有し、それぞれの該入力端が、対応する前記撮像列増幅器の出力端に連結される撮像マルチプレクサであって、前記列出力が、該撮像マルチプレクサの出力端に現れる、撮像マルチプレクサと、
（ｉｖ）複数の基準画素と、
（ｖ）それぞれの前記基準画素の出力端に連結される入力端をそれぞれが有する複数の基準列増幅器と、
（ｖｉ）複数の入力端を有し、それぞれの該入力端が、対応する前記基準列増幅器の出力端に連結される基準信号マルチプレクサであって、前記基準信号が、該基準信号マルチプレクサの出力端に出現して、該複数の基準列増幅器の出力の選択を表わす、基準信号マルチプレクサと、
（ｖｉｉ）前記基準信号マルチプレクサに連結されるアドレスドライバであって、該基準信号マルチプレクサに、前記基準列増幅器の出力から、前記基準信号に対応する出力を選択させるアドレスドライバと、を含んでおり、
前記方法は、
画像を生成するステップと、
前記画像に、サンプリングノイズを注入するステップと、
第１の所定数の基準列増幅器を設けるステップと、
ランダムアドレスを順次発生させ、該ランダムアドレスの順次発生に応じて、複数の基準列増幅器の出力をランダムに選択し、基準信号をランダム順序で印加するステップと、
を含む方法。
行および列に配置された画素のアレイを備える能動画素センサ（ＡＰＳ）システムにおける、アナログ信号路に連結するための差動信号を生成する回路であって、該差動信号は、基準画素信号と撮像画素信号との組合せを含んでおり、該回路は、
複数の撮像画素と、
それぞれの前記撮像画素の出力端にそれぞれが連結される複数の入力端を有する撮像マルチプレクサであって、一連の選択された撮像画素の出力が、該撮像マルチプレクサの出力端に出現して撮像画素信号を形成する、撮像マルチプレクサと、
複数の基準画素と、
複数の入力端を有し、該入力端のそれぞれが、前記基準画素の出力端に連結される基準信号マルチプレクサであって、基準画素信号が、該基準信号マルチプレクサの出力端に出現して、基準画素の出力の選択を表わす、基準信号マルチプレクサと、
前記基準信号マルチプレクサに連結され、ランダムアドレスを順次発生させるアドレスドライバであって、該ランダムアドレスの順次発生に応じて、前記基準信号マルチプレクサは、前記複数の基準画素の出力をランダムに選択し、前記基準信号をランダム順序で印加する、アドレスドライバと、
を備える、能動画素センサシステムにおける回路。