JP4343924B2 - トラッキング誤差検出装置 - Google Patents

トラッキング誤差検出装置 Download PDF

Info

Publication number
JP4343924B2
JP4343924B2 JP2006158972A JP2006158972A JP4343924B2 JP 4343924 B2 JP4343924 B2 JP 4343924B2 JP 2006158972 A JP2006158972 A JP 2006158972A JP 2006158972 A JP2006158972 A JP 2006158972A JP 4343924 B2 JP4343924 B2 JP 4343924B2
Authority
JP
Japan
Prior art keywords
pulse
phase difference
series
detection circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006158972A
Other languages
English (en)
Other versions
JP2006236580A (ja
Inventor
隆繁 平塚
吉博 苅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006158972A priority Critical patent/JP4343924B2/ja
Publication of JP2006236580A publication Critical patent/JP2006236580A/ja
Application granted granted Critical
Publication of JP4343924B2 publication Critical patent/JP4343924B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Recording Or Reproduction (AREA)

Description

本発明は、光記録媒体上に光を照射して得られる光スポットのトラッキング誤差を検出するトラッキング誤差検出装置に関する。
ＣＤ（Compact Disc）やＤＶＤ（Digital Video Disc）に代表されるような凹凸のピットで情報が記録されている光ディスクからトラッキング制御信号を得る方式として、近年位相差法と呼ばれる手法が用いられている。
かかる位相差法の一例として、特許文献１に示すようなものがある。
以下に、かかる特許文献１で示される従来のトラッキング誤差検出装置について図１９を用いて説明する。
図１９は、従来のトラッキング誤差検出装置の構成を示すブロック図である。
図１９に示すように、従来のトラッキング誤差検出装置は、光スポットの反射光を受光する受光素子を備え、各受光素子の受光量に応じた光電流を出力するフォトディテクタ１０１と、フォトディテクタ１０１の光電流出力を電圧信号に変換する第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、第１から第４の電流電圧変換器１０２ａ〜１０２ｄで得られた電圧信号から光スポットのトラッキング誤差に応じて互いに位相が変化する２つの信号系列を生成する信号生成器、すなわち第１及び第２の加算器１０３ａ、１０３ｂと、２つの信号系列から第１及び第２のデジタル信号系列を得る第１及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、入力されたデジタル信号に対して補間処理を施す第１及び第２の補間フィルタ１０５ａ、１０５ｂと、第１及び第２の補間フィルタ１０５ａ、１０５ｂによって補間された第１及び第２のデジタル信号系列のゼロクロス点をそれぞれ検出する第１及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、第１のデジタル信号系列のゼロクロス点と第２のデジタル信号系列のゼロクロス点との位相差を検出する位相差検出回路１０７と、位相差検出回路１０７から出力される位相比較信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタ（ＬＰＦ）１０８とを備える。なお、ここでは、フォトディテクタ１０１が、記録媒体上に情報ピット列として記録された情報トラックの接線方向及び垂直方向に４分割された受光素子１０１ａ、１０１ｂ、１０１ｃ、１０１ｄを備え、第１及び第２の加算器１０３ａ、１０３ｂが、フォトディテクタ１０１から出力される各受光素子の受光量に応じて生成された信号の内、対角に位置する受光素子の出力信号同士をそれぞれ加算する事によって２系列のデジタル信号を生成するものとする。また、ゼロクロス点とは、入力されたデジタル信号と、当該デジタル信号の平均値等から算出されるデジタル信号のセンターレベルとが交わる点をいう。
次に、かかる従来のトラッキング誤差検出装置の動作について説明する。
先ず、フォトディテクタ１０１において、光記録媒体（図示せず）のトラック上に光を照射して得られる光スポットの反射光を受光して、受光量に応じた光電流が出力される。
フォトディテクタ１０１の出力である光電流は、第１から第４の電流電圧変換回路１０２ａ、１０２ｂ、１０２ｃ、１０２ｄにより、各受光素子毎に電圧信号に変換され、第１の加算器１０３ａにより第１及び第３の電流電圧回路１０２ａ、１０２ｃの出力が、第２の加算器１０３ｂにより第２及び第４の電流電圧回路１０２ｂ、１０２ｄの出力がそれぞれ加算される。
そして、第１及び第２の加算器１０３ａ、１０３ｂから出力される信号は、第１及び第２のＡＤＣ１０４ａ、１０４ｂによって各信号系列の離散化（サンプリング）が行なわれ、第１及び第２のデジタル信号系列に変換される。
その後、第１及び第２のＡＤＣ１０４ａ、１０４ｂから出力されるデジタル信号は、補間フィルタ１０５ａ、１０５ｂに入力され、デジタル信号のサンプリングデータの間の補間データが求められた後、ゼロクロス点検出回路１０６ａ、１０６ｂにより、補間された２つのデータ系列の立ち上がり、あるいは立ち下がりにおけるゼロクロス点が検出される。なお、補間の方法としては、例えば、ナイキスト補間といった方法があり、また、２つのデータ系列の立ち上がり、あるいは立ち下がりにおけるゼロクロス点の検出方法としては、例えば、補間されたデータ系列における符号の変化点（＋→−、あるいは−→＋）を求める方法がある。
位相差検出回路１０７では、ゼロクロス点検出回路１０６ａ、１０６ｂから出力されるゼロクロス点の情報を用いて、第１及び第２の信号系列の波形におけるゼロクロス点間の距離が求められ、かかるゼロクロス点間の距離に基づいて位相比較信号が検出され、最終的にＬＰＦ１０８により帯域制限が行われてトラッキングサーボ制御に必要な帯域のトラッキング誤差信号が生成される。
次に、前記従来の位相差検出回路１０７の構成、及び動作について図２０、図２１を用いてさらに詳しく説明する。
図２０は、従来の位相差検出回路１０７の構成を示すブロック図である。
図２０において、位相差検出回路１０７は、位相差演算部２０１と、パルス生成部２０２と、データ更新部２０３とからなる。
位相差演算部２０１は、ゼロクロス点検出回路１０６ａ、１０６ｂにおいて検出されたゼロクロス情報を元に２系列のデジタル信号のゼロクロス点間の距離を演算し、位相比較結果としてデータ更新部２０３に順次出力する。
パルス生成部２０２は、位相比較に用いる各データ系列において、ゼロクロスする位置で、サンプリングクロック１クロック分のパルス信号をそれぞれ生成し、該生成した各データ系列に対するパルス信号のうち、位相比較を行なうポイントにおいて後に現れるパルス信号を位相比較終了パルスとして出力する。
データ更新部２０３は、パルス生成部２０２が出力する位相比較終了パルス毎に、位相差演算部２０１から順次出力される位相比較結果を用いて出力データを更新し、次の位相比較終了パルスが来るまで該出力データの出力レベルを保持する。
図２１は、位相差検出回路１０７の動作を説明するための説明図であり、図２１に示すように上から、第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（位相比較入力Ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（位相比較入力Ｂ）、パルス生成部２０２から出力される位相比較終了パルス、位相差検出回路１１から出力される位相比較出力を示す。
なお、図２１中の位相比較入力Ａ及びＢに用いられている、○印は第１あるいは第２のＡＤＣ１０４ａ、１０４ｂにより求まったサンプリングデータを、△印は第１あるいは第２の補間フィルタ１０５ａ、１０５ｂにより求まった補間データ系列を、●印及び▲印は、サンプリングデータ系列及び補間データ系列から求めたゼロクロス点を示す。また、図２１で説明する位相比較信号は、特定のトラック１本の近傍に注目したもので、位相差を求める２つのデータ系列の立ち下がりにおいて求めたものである。また、補間データの数はｎ＝３としている。
ゼロクロス点検出回路１０６ａ、１０６ｂからの出力が位相差検出回路１０７に入力されると、位相差検出回路１０７では、位相差演算部２０１により、ゼロクロス点検出回路１０６ａ、１０６ｂにおいて検出されたゼロクロス点間の距離を求める演算が行なわれるとともに、パルス生成部２０２により、位相比較に用いる各データ系列（位相比較入力Ａ及びＢ）がゼロクロスする位置で、サンプリングクロック１クロック分のパルス信号がそれぞれ生成され、該生成した各データ系列に対するパルス信号のうち、後に現れるパルス信号が位相比較終了パルスとして出力される（図２１の位相比較終了パルス参照）。
そして、位相差検出回路１０７のデータ更新部２０３により、パルス生成部２０２から出力される位相比較終了パルス毎に、位相差演算部２０１から出力される位相比較結果を用いた出力データの更新がされるとともに、次の位相比較終了パルスが来るまで出力データの出力レベルが保持される（図２１の位相比較出力参照）。
これにより、位相差検出回路１０７によって図２１の位相比較出力に示すような位相比較信号が検出され、かかる位相比較信号に帯域制限を行って得られたトラッキング誤差信号は、特定のトラック１本の近傍に注目した場合にほぼ直線状の信号となる。そして、かかるトラッキング誤差信号を複数のトラックにわたって観測することにより、全体的には図２２で示すようなトラック毎に繰り返されるほぼ鋸歯状の波形を得ることができる。
以上のように、従来のトラッキング誤差検出装置では、デジタル信号処理によりトラッキング誤差を検出できるので、アナログ信号処理によるトラッキング誤差検出では対応できなかった光記録再生装置の倍速化及び記録媒体の高密度化に対応することができるとともに、アナログ信号処理に関わる構成を大幅に削減することができ、光記録再生装置の小型化及び低コスト化が実現できる。
特開２００１−６７６９０号公報 特開昭６３−１８１１２６号公報
しかしながら、前述した従来のトラッキング誤差検出装置では、第１及び第２のＡＤＣ１０４ａ、１０４ｂによるＡＤ変換をサンプリングレートを固定して行っていたため、ＣＡＶ再生時には、ディスクの内側と外側で得られるトラッキング誤差信号の振幅が変動するという問題点を有していた。
即ち、ＣＡＶ再生時にはディスクの内周側ではチャネルレートが遅く、ディスクの外周側ではチャネルレートが早くなるため、第１及び第２のＡＤＣ１０４ａ、１０４ｂのサンプリングレートが固定された状態でＡＤ変換を行なったのでは、同じ位相間隔内でサンプリングされるサンプリングデータの数がディスクの外周側に比べディスクの内周側の方が多くなってしまい、ディスクの内側と外側とで得られるトラッキング誤差信号の振幅に変動が生じることとなる。
図２３は、ＣＡＶ再生時に従来のトラッキング誤差検出装置により検出されるトラッキング誤差信号を示したものであり、図２３（ａ）はディスクの内周側におけるトラッキング誤差信号を、図２３（ｂ）はディスクの外周側におけるトラッキング誤差信号を示す図である。
図２３（ａ）に示すように、ディスクの内周側では、同じ位相間隔内でサンプリングされるサンプリングデータ数が多くなるため位相差検出回路１０７によりゼロクロス点間の距離で検出される位相差が大きくなり、トラッキング誤差信号の出力振幅が大きなものとなる。一方で、ディスクの外周側では、図２３（ｂ）に示すように、同じ位相間隔内でサンプリングされるサンプリングデータの数が少ないため位相差検出回路１０７によりゼロクロス点間の距離で検出される位相差が小さくなり、トラッキング誤差信号の出力振幅が小さくなってしまう。
また、前述した従来のトラッキング誤差検出装置においては、光記録再生装置の小型化及び低コスト化を実現するため、従来のトラッキング誤差検出装置が備える第１及び第２のＡＤＣ１０４ａ、１０４ｂのビット分解能を、位相比較に必要最小限度のビット分解能としていた。そのため、第１及び第２のＡＤＣ１０４ａ、１０４ｂに入力されるアナログ信号の振幅が、ディフェクト等により十分に得られない場合には、第１及び第２のＡＤＣ１０４ａ、１０４ｂによるサンプリングが正しく行われないこととなり、位相差検出回路１０７が誤検出をする要因となっていた。
また、前述した従来のトラッキング誤差検出装置においては、第１及び第２のＡＤＣ１０４ａ、１０４ｂに入力されるアナログ信号の電圧レベルが、ディフェクト等により変動した場合には、ゼロクロス点検出回路１０６ａ、１０６ｂにおいてゼロクロス点が正しく検出されず、位相差検出回路１０７において位相差を検出することができないといった問題点も有していた。
本発明は、前記の課題を解決するためになされたものであり、ディスクをＣＡＶで再生する場合や、再生するディスクに傷等が存在する場合であっても、正確なトラッキング誤差信号の検出を行うことができるトラッキング誤差検出装置を提供することを目的とするものである。
上記目的を達成するために、本発明にかかるトラッキング誤差検出装置は、記録媒体上に情報ピット列として記録された情報トラックの接線方向及び垂直方向に４分割された受光素子から成るフォトディテクタから出力される各受光素子の受光量に応じて生成された信号の内、対角に位置する受光素子の出力信号同士をそれぞれ加算する事によって得られた２系列のデジタル信号から、各系列の、デジタル信号と該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス検出回路と、前記２系列のデジタル信号のサンプリングデータのパルス幅を検出するパルス幅検出回路と、前記２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する位相差検出回路と、前記位相差検出回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタとを備え、前記位相差検出回路は、前記２系列のデジタル信号のゼロクロス点間の距離を演算し、位相比較結果として順次出力する位相差演算部と、前記２系列のデジタル信号がゼロクロスする位置でサンプリングクロック１クロック分のパルス信号をそれぞれ生成し、該生成した２系列のデジタル信号に対するパルス信号のうち、位相比較を行なうポイントにおいて後に現れるパルス信号を位相比較終了パルスとして出力するパルス生成部と、前記パルス幅検出回路により検出されるパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにする無効パルスキャンセル部と、前記パルス生成部が出力する位相比較終了パルスにより、前記位相差演算部から順次出力される各ゼロクロス点間での位相比較結果をそれぞれサンプリングクロック１クロック分のパルスで出力するとともに、前記無効パルスキャンセル部から、前記位相差演算部において無効パルスをキャンセルする旨の信号を受けた場合には、該無効パルスのタイミングで、一つ前の前記位相差演算部における位相差比較結果をサンプリングクロック１クロック分のパルスで出力するデータ切替部とからなる、ことを特徴とするものである。
また、本発明にかかるトラッキング誤差検出装置は、記録媒体上に情報ピット列として記録された情報トラックの接線方向及び垂直方向に４分割された受光素子から成るフォトディテクタから出力される各受光素子の受光量に応じて生成された信号の内、対角に位置する受光素子の出力信号同士をそれぞれ加算する事によって得られた２系列のデジタル信号から、各系列の、デジタル信号と該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス検出回路と、前記２系列のデジタル信号のサンプリングデータのパルス幅を検出するパルス幅検出回路と、前記２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する位相差検出回路と、前記位相差検出回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタとを備え、前記位相差検出回路が、前記２系列のデジタル信号のゼロクロス点間の距離を演算し、位相比較結果として順次出力する位相差演算部と、前記２系列のデジタル信号がゼロクロスする位置でサンプリングクロック１クロック分のパルス信号をそれぞれ生成し、該生成した２系列のデジタル信号に対するパルス信号のうち、位相比較を行なうポイントにおいて後に現れるパルス信号を位相比較終了パルスとして出力するパルス生成部と、前記パルス幅検出回路により検出されるパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにする無効パルスキャンセル部と、前記パルス生成部が出力する位相比較終了パルスにより、前記位相差演算部から順次出力される各ゼロクロス点間での位相比較結果をそれぞれサンプリングクロック１クロック分のパルスで出力するとともに、前記無効パルスキャンセル部から、前記位相差演算部において無効パルスをキャンセルする旨の信号を受けた場合には、該無効パルスのタイミングで、当該無効パルスの前或いは／及び後の前記位相差演算部における複数の位相差比較結果の平均値をサンプリングクロック１クロック分のパルスで出力するデータ切替部とからなることを特徴とするものである。
また、本発明にかかるトラッキング誤差検出装置は、前記無効パルスキャンセル部が、前記パルス幅検出回路により検出される、Ｈ側或いは／及びＬ側のパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにすることを特徴とするものである。
また、本発明にかかるトラッキング誤差検出装置は、前記２系列のデジタル信号のエンベ信号を検出して、該エンベ信号の値が所定の閾値以下の場合にのみ前記無効パルスキャンセル部を動作させる振幅検出回路をさらに備えることを特徴とするものである。
また、本発明にかかるトラッキング誤差検出装置は、前記２系列のデジタル信号の所定のカットオフ周波数以下の周波数を除去するハイパスフィルタをさらに備えることを特徴とするものである。
また、本発明にかかるトラッキング誤差検出装置は、記録媒体上に情報ピット列として記録された情報トラックの接線方向及び垂直方向に４分割された受光素子から成るフォトディテクタから出力される各受光素子の受光量に応じて生成された４系列のデジタル信号から、各系列の、デジタル信号と該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス検出回路と、前記４系列のデジタル信号の内で、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のサンプリングデータのパルス幅を検出する第１のパルス幅検出回路と、前記４系列のデジタル信号の内で、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のサンプリングデータのパルス幅を検出する第２のパルス幅検出回路と、前記４系列のデジタル信号のゼロクロス点の内、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する第１の位相差検出回路と、前記４系列のデジタル信号のゼロクロス点の内、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する第２の位相差検出回路と、前記第１及び第２の位相差検出回路の出力信号を加算する加算回路と、前記加算回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタとを備え、前記第１、第２の位相差検出回路は、前記２系列のデジタル信号のゼロクロス点間の距離を演算し、位相比較結果として順次出力する位相差演算部と、前記２系列のデジタル信号がゼロクロスする位置でサンプリングクロック１クロック分のパルス信号をそれぞれ生成し、該生成した２系列のデジタル信号に対するパルス信号のうち、位相比較を行なうポイントにおいて後に現れるパルス信号を位相比較終了パルスとして出力するパルス生成部と、前記第１又は第２のパルス幅検出回路により検出されるパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにする無効パルスキャンセル部と、前記パルス生成部が出力する位相比較終了パルスにより、前記位相差演算部から順次出力される位相差比較結果をサンプリングクロック１クロック分のパルスで出力するとともに、前記無効パルスキャンセル部から、前記位相差演算部において無効パルスをキャンセルする旨の信号を受けた場合には、該無効パルスのタイミングで、一つ前の前記位相差演算部における位相差比較結果をサンプリングクロック１クロック分のパルスで出力するデータ切替部とからなる、ことを特徴とするものである。
また、本発明にかかるトラッキング誤差検出装置は、記録媒体上に情報ピット列として記録された情報トラックの接線方向及び垂直方向に４分割された受光素子から成るフォトディテクタから出力される各受光素子の受光量に応じて生成された４系列のデジタル信号から、各系列の、デジタル信号と該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス検出回路と、前記４系列のデジタル信号の内で、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のサンプリングデータのパルス幅を検出する第１のパルス幅検出回路と、前記４系列のデジタル信号の内で、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のサンプリングデータのパルス幅を検出する第２のパルス幅検出回路と、前記４系列のデジタル信号のゼロクロス点の内、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する第１の位相差検出回路と、前記４系列のデジタル信号のゼロクロス点の内、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する第２の位相差検出回路と、前記第１及び第２の位相差検出回路の出力信号を加算する加算回路と、前記加算回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタとを備え、前記第１、第２の位相差検出回路が、前記２系列のデジタル信号のゼロクロス点間の距離を演算し、位相比較結果として順次出力する位相差演算部と、前記２系列のデジタル信号がゼロクロスする位置でサンプリングクロック１クロック分のパルス信号をそれぞれ生成し、該生成した２系列のデジタル信号に対するパルス信号のうち、位相比較を行なうポイントにおいて後に現れるパルス信号を位相比較終了パルスとして出力するパルス生成部と、前記第１又は第２のパルス幅検出回路により検出されるパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにする無効パルスキャンセル部と、前記パルス生成部が出力する位相比較終了パルスにより、前記位相差演算部から順次出力される位相差比較結果をサンプリングクロック１クロック分のパルスで出力するとともに、前記無効パルスキャンセル部から、前記位相差演算部において無効パルスをキャンセルする旨の信号を受けた場合には、該無効パルスのタイミングで、当該無効パルスの前或いは／及び後の前記位相差演算部における複数の位相差比較結果の平均値をサンプリングクロック１クロック分のパルスで出力するデータ切替部とからなることを特徴とするものである。
また、本発明にかかるトラッキング誤差検出装置は、前記無効パルスキャンセル部が、前記第１又は第２のパルス幅検出回路により検出される、Ｈ側或いは／及びＬ側のパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにすることを特徴とするものである。
また、本発明にかかるトラッキング誤差検出装置は、前記４系列のデジタル信号の内で、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のエンベ信号を検出して、該エンベ信号の値が所定の閾値以下の場合にのみ前記第１の位相差検出回路の前記無効パルスキャンセル部を動作させる第１の振幅検出回路と、前記４系列のデジタル信号の内で、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のエンベ信号を検出して、該エンベ信号の値が所定の閾値以下の場合にのみ前記第２の位相差検出回路の前記無効パルスキャンセル部を動作させる第２の振幅検出回路とをさらに備えることを特徴とするものである。
また、本発明にかかるトラッキング誤差検出装置は、前記４系列のデジタル信号の所定のカットオフ周波数以下の周波数を除去するハイパスフィルタをさらに備えることを特徴とするものである。
以上説明したように、本発明によるトラッキング誤差検出装置は、記録媒体上に情報ピット列として記録された情報トラックの接線方向及び垂直方向に４分割された受光素子から成るフォトディテクタから出力される各受光素子の受光量に応じて生成された信号の内、対角に位置する受光素子の出力信号同士をそれぞれ加算する事によって得られた２系列のデジタル信号から、各系列の、デジタル信号と該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス検出回路と、前記２系列のデジタル信号のサンプリングデータのパルス幅を検出するパルス幅検出回路と、前記２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する位相差検出回路と、前記位相差検出回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタとを備え、前記位相差検出回路が、前記パルス幅検出回路により検出されたパルス幅が所定の値以下である場合には、当該パルスでの位相比較を行なわないようにすることにより、フォトディテクタによって検出される信号の振幅が、ディフェクト等により十分に得られなかった場合であっても、正確なトラッキング誤差信号を得ることが可能となる。
また、本発明によるトラッキング誤差検出装置は、記録媒体上に情報ピット列として記録された情報トラックの接線方向及び垂直方向に４分割された受光素子から成るフォトディテクタから出力される各受光素子の受光量に応じて生成された４系列のデジタル信号から、各系列の、デジタル信号と該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス検出回路と、前記４系列のデジタル信号の内で、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のサンプリングデータのパルス幅を検出する第１のパルス幅検出回路と、前記４系列のデジタル信号の内で、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のサンプリングデータのパルス幅を検出する第２のパルス幅検出回路と、前記４系列のデジタル信号のゼロクロス点の内、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する第１の位相差検出回路と、前記４系列のデジタル信号のゼロクロス点の内、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する第２の位相差検出回路と、前記第１及び第２の位相差検出回路の出力信号を加算する加算回路と、前記加算回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタとを備え、前記第１のパルス幅検出回路により検出されたパルス幅が所定の値以下である場合には、前記第１の位相差検出回路が、当該検出されたパルスでの位相比較を行なわず、前記第２のパルス幅検出回路により検出されたパルス幅が所定の値以下である場合には、前記第２の位相差検出回路が、当該検出されたパルスでの位相比較を行なわないことにより、検出されるパルス幅が、所定の値以下である場合には、当該パルスでの位相比較を行なわないことにより、フォトディテクタによって検出される信号の振幅が、ディフェクト等により十分に得られなかった場合であっても、正確なトラッキング誤差信号を得ることができるとともに、ディスクに刻まれたピットのピット深さに依存するオフセットの発生を防ぎ、正確なトラッキング誤差信号の検出を行うことを可能にする。
（実施の形態１）
以下、本発明の実施の形態１によるトラッキング誤差検出装置について説明する。
図１は、本発明の実施の形態１によるトラッキング誤差検出装置の構成の一例を示すブロック図である。
図１において、本発明にかかるトラッキング誤差検出装置は、フォトディテクタ１０１と、第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、２つの信号系列を生成する信号生成器である第１及び第２の加算器１０３ａ、１０３ｂと、第１及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１及び第２の補間フィルタ１０５ａ、１０５ｂと、第１及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、位相差検出回路１１と、ローパスフィルタ（ＬＰＦ）１０８とからなる。なお、本発明の実施の形態１によるトラッキング誤差検出装置の位相差検出回路１１以外の各構成要素は、図１９を用いて前述した従来のトラッキング誤差検出装置と同じであるため、ここでは、同一の符号を付してその説明を省略する。
位相差検出回路１１は、位相差演算部１と、パルス生成部２と、データ切替部３とからなる。
位相差演算部１は、ゼロクロス点検出回路１０６ａ、１０６ｂにおいて検出されたゼロクロス情報を元に２系列のデジタル信号のゼロクロス点間の距離を演算し、位相比較結果としてデータ切替部３に順次出力する。
パルス生成部２は、位相比較に用いる各データ系列において、ゼロクロスする位置で、サンプリングクロック１クロック分のパルス信号をそれぞれ生成し、該生成した各データ系列に対するパルス信号のうち、位相比較を行なうポイントにおいて後に現れるパルス信号を位相比較終了パルスとして出力する。
データ切替部３は、パルス生成部２が出力する位相比較終了パルスのタイミングで、位相差演算部１から出力される位相比較結果をサンプリングクロック１クロック分のパルスで出力する。
次に、本発明による位相差検出回路１１の動作について説明する。
図２は、本発明の実施の形態１による位相差検出回路１１の動作を説明するための説明図であり、図２に示すように上から、第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（位相比較入力Ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（位相比較入力Ｂ）、パルス生成部２から出力される位相比較終了パルス、位相差検出回路１１から出力される位相比較出力を示す。
図２の位相比較入力Ａ及びＢに示す第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂから出力される２系列の信号は、位相差検出回路１１の位相差演算部１、及びパルス生成部２に入力され、位相差演算部１では、ゼロクロス点検出回路１０６ａ、１０６ｂにおいて検出されたゼロクロス情報を元に位相差Δ１、Δ２、Δ３が順次算出される。一方で、パルス生成部２では、位相比較に用いる各データ系列において、ゼロクロスする位置で、サンプリングクロック１クロック分のパルス信号がそれぞれ生成され、該生成した各データ系列に対するパルス信号のうち、位相比較を行なうポイントにおいて後に現れるパルス信号が位相比較終了パルスとして出力される（図２の位相比較終了パルス参照）。
その後、データ切替部３では、パルス生成部２が出力する位相比較終了パルスに基づいて、位相差演算部１から出力される位相比較結果がサンプリングクロック１クロック分のパルスで出力される（図２の位相比較出力参照）。
そして、このように生成された位相比較出力は、最終的にＬＰＦ１０８により帯域制限が行われてトラッキングサーボ制御に必要な帯域のトラッキング誤差信号が生成される。
図３は、ＣＡＶ再生時に本願発明の実施の形態１によるトラッキング誤差検出装置により検出されるトラッキング誤差信号を示したものであり、図３（ａ）はディスクの内周側におけるトラッキング誤差信号を、図３（ｂ）はディスクの外周側におけるトラッキング誤差信号を示すものである。
図３に示すように、本発明による位相差検出回路１１の各パルス毎の出力振幅は、同じ位相間隔内のサンプリング数が多いディスクの内周側の方が、同じ位相間隔内のサンプリング数が少ないディスクの外周側に比べ大きくなる。
そのため、かかる位相差検出回路１１からの位相比較結果をＬＰＦ１０８により帯域制限を行ってトラッキング誤差信号を生成した場合には、ディスクの内側と外側とで、等しい振幅を有するトラッキング誤差信号を得ることができ（図３中の振幅Ａ、振幅Ｂ）、ＣＡＶ再生時におけるトラッキング誤差信号の線速依存を解消することができる。
このように、本発明の実施の形態１によるトラッキング誤差検出装置によれば、ディスクの外周側と内周側とでチャネルレートが異なるＣＡＶ再生を行なった場合であっても、ディスクの内側と外側で得られるトラッキング誤差信号の振幅が変動することなく、ＣＡＶ再生時におけるトラッキング誤差信号の線速依存を解消することが可能となる。
（実施の形態２）
以下に、本発明の実施の形態２によるトラッキング誤差検出装置について説明する。
図４は本発明の実施の形態２によるトラッキング誤差検出装置の構成の一例を示すブロック図である。
図４において、本発明にかかるトラッキング誤差検出装置は、フォトディテクタ１０１と、電流電圧変換器１０２ａ〜１０２ｄと、第１及び第２の加算器１０３ａ、１０３ｂと、第１及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１及び第２の補間フィルタ１０５ａ、１０５ｂと、第１及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、パルス幅検出回路２１と、位相差検出回路２２と、ローパスフィルタ（ＬＰＦ）１０８とからなる。なお、本発明の実施の形態２によるトラッキング誤差検出装置のパルス幅検出回路２１、及び位相差検出回路２２以外の各構成要素は、図１９を用いて前述した従来のトラッキング誤差検出装置と同じであるため、ここでは、同一の符号を付してその説明を省略する。
パルス幅検出回路２１は、サンプリングデータのパルス幅を検出するものであり、第１及び第２のＡＤＣ１０４ａ、１０４ｂから出力される各デジタル信号の “０”または“１”の連続する回数を検出するものである。
位相差検出回路２２は、無効パルスキャンセル部４と、位相差演算部２０１と、パルス生成部２０２と、データ更新部２０３とからなる。なお、位相差検出回路２２を構成する、位相差演算部２０１、パルス生成部２０２、及びデータ更新部２０３は、図２０を用いて説明した前記従来の位相差検出回路１０７の位相差演算部２０１、パルス生成部２０２、及びデータ更新部２０３と同じものであるため、同一符号を付し、ここでは説明を省略する。
無効パルスキャンセル部４は、パルス幅検出回路２１により検出されるＨ側のパルス幅が、所定の値以下である場合に、かかるパルスを無効パルスとして扱い、位相差演算部２０１において、かかるパルスでの位相比較を行なわないようにするものである。なお、無効パルスか否かの判断に用いる前記所定の値は、任意に設定できるものであり、所定の値を予め設定しておく他、第１及び第２のＡＤＣ１０４ａ、１０４ｂのサンプリングレートの変化に合わせて切替るようにしてもよい。
次に、本発明によるパルス幅検出回路２１、及び位相差検出回路２２の動作について説明する。
図５は、本発明の実施の形態２によるトラッキング誤差検出装置の無効パルスキャンセル部４の動作を説明するための説明図である。
第１及び第２のＡＤＣ１０４ａ、１０４ｂに入力されるアナログ信号の振幅が、ディフェクト等により十分に得られない場合には、図５のサンプリングデータの２値化信号Ａ、Ｂに示すように、当該アナログ信号の振幅が十分得られていない箇所において、パルスが発生したり、しなかったりすることがある。そして、このようなサンプリングデータの２値化信号Ａ、Ｂを用いて位相差検出回路２２により位相比較信号を検出した場合には、アナログ信号の振幅が十分得られていない箇所におけるパルスが正しくサンプリングされず、誤った位相比較信号が生成されることとなる。
そこで、本願発明の実施の形態２によるトラッキング誤差検出装置では、ディフェクト等により、第１及び第２のＡＤＣ１０４ａ、１０４ｂに入力されるアナログ信号の振幅が十分に得られないパルスをキャンセルすべく、パルス幅検出回路２１でサンプリングデータのパルス幅を検出し、位相差検出回路２２の無効パルスキャンセル部４によって、該パルス幅検出回路２１で検出されたＨ側のパルス幅が、所定の値以下のパルスである場合には、かかるパルスを無効パルスとして扱い、位相差演算部２０１において、かかるパルスでの位相比較を行なわないようにする。
即ち、位相差検出回路２２では、ゼロクロス点検出回路１０６ａ、１０６ｂからの入力を受け、位相差演算部２０１が、ゼロクロス点検出回路１０６ａ、１０６ｂにおいて検出されたゼロクロス点間の距離を演算し、位相比較結果として順次出力するとともに、パルス生成部２０２が図２１に示すような位相比較終了パルスを生成する。なお、この時、無効パルスキャンセル部４は、パルス幅検出回路２１により検出されるＨ側のパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにする。
そして、位相差検出回路１０７のデータ更新部２０３では、パルス生成部２０２から出力される位相比較終了パルス毎に、位相差演算部２０１から出力される位相比較結果を用いた出力データの更新がなされるとともに、次の位相比較終了パルスが来るまで出力データの出力レベルが保持される。
図６は、本発明の実施の形態２によるトラッキング誤差検出装置により検出されるトラッキング誤差信号を説明するための説明図であり、図６（ａ）は無効パルスをキャンセルしなかった場合のトラッキング誤差信号を、図６（ｂ）は無効パルスをキャンセルした場合のトラッキング誤差信号を示す図である。
図６（ａ）に示すように、無効パルスキャンセル部４によって無効パルスをキャンセルしない場合には、アナログ信号の振幅が十分得られていない箇所において誤った位相比較が行なわれ、当該箇所における位相差が誤検出されることとなる。そのため、最終的にＬＰＦ１０８による帯域制限をすることにより生成されるトラッキング誤差信号は、位相差検出回路２２における誤検出の影響を受け、正確な信号を得ることができない。
一方で、図６（ｂ）に示すように、無効パルスキャンセル部４によって無効パルスのキャンセルを行なった場合には、アナログ信号の振幅が十分得られなかった箇所における位相比較が行なわれることなく、直前の位相比較結果の値がデータ更新部２０３により保持されることとなり、位相差が誤検出されることによる影響を回避することができる。
次に、具体例について説明する。
例えば、ＤＶＤの記録符号として用いられている８−１６変調符号の場合にチャネルレートを１Ｔとすると、第１及び第２のＡＤＣ１０４ａ、１０４ｂから出力されるデジタル信号は３Ｔ〜１４Ｔの記録パターンから構成されることとなる。かかるＤＶＤでは記録密度を向上させるためにＣＤに比べて線記録密度を上げているため、記録符号における３Ｔ及び４Ｔのパターンにおける再生波形の振幅は符号間干渉により記録波長の長いパターンと比べて小さくなっており、ディフェクト等による振幅変動により影響をうけやすい。そのため、パルス幅検出回路２１でサンプリングデータのパルス幅を検出し、位相差検出回路２２の無効パルスキャンセル部４によって、該パルス幅検出回路２１で検出されたパルス幅が、４Ｔ以下のパルス（３Ｔ及び４Ｔのパターン）をキャンセルし、位相差演算部２０１において、かかるパルスでの位相比較を行なわないようにする。なお、ここで、ｎＴ（ｎは１以上の整数）とは記録するデータの“０”または“１”の連続する回数がｎ回である事を意味する。
このように、本発明の実施の形態２によるトラッキング誤差検出装置によれば、パルス幅検出回路２１でサンプリングデータのパルス幅を検出し、位相差検出回路２２の無効パルスキャンセル部４によって、該パルス幅検出回路２１で検出されたパルス幅が、所定の値以下のパルスである場合には、かかるパルスを無効パルスとして扱い、位相差演算部２０１において、かかるパルスでの位相比較を行なわないようにすることにより、第１及び第２のＡＤＣ１０４ａ、１０４ｂに入力されるアナログ信号の振幅が、ディフェクト等により十分に得られなかった場合であっても、正確なトラッキング誤差信号を得ることが可能となる。
なお、本発明の実施の形態２によるトラッキング誤差検出装置では、無効パルスキャンセル部４により無効パルスがキャンセルされた場合には、データ更新部２０３が次の位相比較終了パルスが来るまで出力データの出力レベルを保持するものについて説明したが、無効パルスキャンセル部４によりキャンセルされた無効パルスのタイミングで、当該無効パルスの前或いは／及び後の位相差演算部２０１における複数の位相差比較結果の平均値を用いて、データ更新部２０３からの出力データを更新するようにしてもよい。
また、本発明の実施の形態２によるトラッキング誤差検出装置では、無効パルスキャンセル部４が、パルス幅検出回路２１により検出されるＨ側のパルス幅が、所定の値以下であるか否かを判断するものについて説明したが、無効パルスキャンセル部４が、パルス幅検出回路２１により検出されるＬ側のパルス幅が所定の値以下であるか否かを判断するものや、パルス幅検出回路２１により検出されるＨ側及びＬ側のパルス幅が所定の値以下であるか否かを判断するものであってもよい。
（実施の形態３）
以下に、本発明の実施の形態３によるトラッキング誤差検出装置について説明する。
図７は本発明の実施の形態３によるトラッキング誤差検出装置の構成の一例を示すブロック図である。
図７において、本発明にかかるトラッキング誤差検出装置は、フォトディテクタ１０１と、電流電圧変換器１０２ａ〜１０２ｄと、第１及び第２の加算器１０３ａ、１０３ｂと、第１及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１及び第２の補間フィルタ１０５ａ、１０５ｂと、第１及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、パルス幅検出回路２１と、位相差検出回路３１と、ローパスフィルタ（ＬＰＦ）１０８とからなる。なお、本発明の実施の形態３によるトラッキング誤差検出装置のパルス幅検出回路２１、及び位相差検出回路３１以外の構成要素は、図１９を用いて前述した従来のトラッキング誤差検出装置と同じであるため、ここでは、同一の符号を付してその説明を省略する。
パルス幅検出回路２１は、サンプリングデータのパルス幅を検出するものであり、前記実施の形態２で説明したパルス幅検出回路２１と同様である。
位相差検出回路３１は、位相差演算部１と、パルス生成部２と、無効パルスキャンセル部４と、データ切替部５とからなる。なお、位相差検出回路３１を構成する、位相差演算部１、パルス生成部２、及び無効パルスキャンセル部４は、前記図１及び図４を用いて説明した前記実施の形態１及び２による位相差演算部１、パルス生成部２、及び無効パルスキャンセル部４と同様であるため、ここでは、同一の符号を付してその説明を省略する。
データ切替部５は、パルス生成部２が出力する位相比較終了パルスのタイミングで、位相差演算部１で生成した位相差比較結果をサンプリングクロック１クロック分のパルスで出力するとともに、無効パルスキャンセル部４から位相差演算部１において無効パルスをキャンセルする旨の信号を受けた場合には、キャンセルされたパルスのタイミングで、一つ前の位相差演算部１における位相差比較結果をサンプリングクロック１クロック分のパルスで出力する。
次に、本発明によるパルス幅検出回路２１、及び位相差検出回路３１の動作について説明する。
図８は、本発明の実施の形態３によるトラッキング誤差検出装置により検出されるトラッキング誤差信号を説明するための説明図であり、図８（ａ）は無効パルスをキャンセルしなかった場合のトラッキング誤差信号を、図８（ｂ）は無効パルスをキャンセルするとともに、キャンセルしたパルスのタイミングでの位相比較を行なわなかった場合のトラッキング誤差信号を、図８（ｃ）は無効パルスをキャンセルするとともに、キャンセルしたパルスのタイミングで、一つ前の位相差演算部１における位相差比較結果をサンプリングクロック１クロック分のパルスで出力した場合のトラッキング誤差信号を示す図である。
図８（ａ）に示すように、無効パルスキャンセル部４によって無効パルスをキャンセルしない場合には、アナログ信号の振幅が十分得られていない箇所において誤った位相比較が行なわれ、当該箇所における位相差が誤検出されることとなる。そのため、ＬＰＦ１０８による帯域制限をすることにより最終的に生成されるトラッキング誤差信号は、位相差検出回路２２における誤検出の影響を受け、正確な信号を得ることができない。
また、図８（ｂ）に示すように、無効パルスを無効パルスキャンセル部４によってキャンセルするとともに、キャンセルしたパルスのタイミングでの位相比較を行なわなかった場合には、位相差検出回路３１から出力される位相比較出力の情報が少なくなるため、ＬＰＦ１０８による帯域制限をすることにより最終的に生成されるトラッキング誤差信号の振幅が、アナログ信号の振幅が十分得られていない箇所において小さくなってしまう。
一方で、図８（ｃ）に示すように、データ切替部５により、無効パルスをキャンセルするとともに、キャンセルしたパルスのタイミングで、一つ前の位相差演算部１における位相差比較結果をサンプリングクロック１クロック分のパルスで出力した場合には、位相差が誤検出されることによる影響を回避することができるとともに、アナログ信号の振幅が十分得られていない箇所におけるトラッキング誤差信号の振幅の劣化も防ぐことができる。
このように、本発明の実施の形態３によるトラッキング誤差検出装置によれば、パルス幅検出回路２１でサンプリングデータのパルス幅を検出し、位相差検出回路３１の無効パルスキャンセル部４によって、該パルス幅検出回路２１で検出されたパルス幅が、所定の値以下のパルスである場合には、かかるパルスを無効パルスとして扱い、位相差演算部１において、かかるパルスでの位相比較を行なわないようにするとともに、データ切替部５から、キャンセルされたパルスのタイミングで、一つ前の位相差演算部１における位相差比較結果をサンプリングクロック１クロック分のパルスで出力することにより、第１及び第２のＡＤＣ１０４ａ、１０４ｂに入力されるアナログ信号の振幅が、ディフェクト等により十分に得られなかった場合であっても、正確なトラッキング誤差信号を得ることが可能となる。
なお、本発明の実施の形態３によるトラッキング誤差検出装置では、無効パルスキャンセル部４により無効パルスがキャンセルされた場合には、データ切替部５が、無効パルスキャンセル部４によりキャンセルされた無効パルスのタイミングで、一つ前の位相差演算部１における位相差比較結果をサンプリングクロック１クロック分のパルスで出力するものについて説明したが、前記無効パルスのタイミングで、当該無効パルスの前或いは／及び後の位相差演算部１における複数の位相差比較結果の平均値をサンプリングクロック１クロック分のパルスで出力するようにしてもよい。
また、本発明の実施の形態３によるトラッキング誤差検出装置では、本発明の実施の形態２によるトラッキング誤差検出装置と同様に、無効パルスキャンセル部４が、パルス幅検出回路２１により検出されるＨ側のパルス幅が、所定の値以下であるか否かを判断するものについて説明したが、無効パルスキャンセル部４が、パルス幅検出回路２１により検出されるＬ側のパルス幅が所定の値以下であるか否かを判断するものや、パルス幅検出回路２１により検出されるＨ側及びＬ側のパルス幅が所定の値以下であるか否かを判断するものであってもよい。
（実施の形態４）
以下に、本発明の実施の形態４によるトラッキング誤差検出装置について説明する。
図９は本発明の実施の形態４によるトラッキング誤差検出装置の構成の一例を示すブロック図である。
図９において、本発明にかかるトラッキング誤差検出装置は、フォトディテクタ１０１と、電流電圧変換器１０２ａ〜１０２ｄと、第１及び第２の加算器１０３ａ、１０３ｂと、第１及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１及び第２の補間フィルタ１０５ａ、１０５ｂと、第１及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、パルス幅検出回路２１と、位相差検出回路３１と、振幅検出回路４１と、ローパスフィルタ（ＬＰＦ）１０８とからなる。なお、本発明の実施の形態４によるトラッキング誤差検出装置の振幅検出回路４１以外の構成要素は、図７を用いて説明した本発明の実施の形態３によるトラッキング誤差検出装置と同じであるため、ここでは、同一の符号を付してその説明を省略する。
振幅検出回路４１は、第１及び第２のＡＤＣ１０４ａ、１０４ｂから出力される各デジタル信号からエンベ信号を検出し、該エンベ信号の値が所定の閾値以下であるか否かに基づいて、位相差検出回路３１の無効パルスキャンセル部４を動作させるか否かを知らせるゲート信号を生成して出力するものであり、振幅検出回路４１は、エンベ信号の値が所定の閾値以下の場合には位相差検出回路３１の無効パルスキャンセル部４を動作させる旨の信号を、エンベ信号の値が所定の閾値より大きい場合には無効パルスキャンセル部４を動作させないようにする旨の信号を出力するものとする。なお、振幅検出回路４１が有する所定の閾値は、任意に設定できるものであり、前記所定の値は予め設定されたものである。
次に、本発明による振幅検出回路４１の動作について説明する。
図１０は、本発明の実施の形態４によるトラッキング誤差検出装置の振幅検出回路４１の動作を説明するための説明図であり、図１０（ａ）は振幅検出回路４１により検出されるエンベ信号を、図１０（ｂ）は振幅検出回路４１から出力されるゲート信号を示す図である。
第１及び第２のＡＤＣ１０４ａ、１０４ｂから出力される各デジタル信号は、振幅検出回路４１に入力され、図１０（ａ）に示すようなエンベ信号が検出される。そして、かかるエンベ信号は、図１０（ｂ）に示すように、所定の閾値と比較され、エンベ信号が所定の閾値以下の場合には入力信号が小信号振幅であると判断し、位相差検出回路３１の無効パルスキャンセル部４を動作させる旨のＨのゲート信号が出力される。一方で、エンベ信号の値が所定の閾値より大きい場合には入力信号が大信号振幅であると判断し、無効パルスキャンセル部４を動作させないようにする旨のＬのゲート信号が出力される。
その後、振幅検出回路４１から出力されたゲート信号は、位相差検出回路３１の無効パルスキャンセル部４に入力され、ゲート信号がＨの間にのみ無効パルスキャンセル部４が駆動し、パルス幅検出回路２１で検出されたパルス幅の短いパルスを無効パルスとしてキャンセルする。
一方で、ゲート信号がＬの間には、無効パルスキャンセル部４が駆動することはなく、無効パルスをキャンセルする必要が無いような信号振幅の状態が良い信号については、パルス幅検出回路２１で検出されるパルス幅の短い場合であっても、当該パルスをキャンセルしない。
このように、本発明の実施の形態４によるトラッキング誤差検出装置によれば、第１及び第２のＡＤＣ１０４ａ、１０４ｂから出力される２系列のデジタル信号のエンベ信号を検出して、該エンベ信号の値が所定の閾値以下の場合にのみ前記無効パルスキャンセル部４を動作させる振幅検出回路４１を備えたことにより、無効パルスをキャンセルする必要が無いような信号振幅の状態が良い信号については無効パルスキャンセル部４を動作させずに２系列のデジタル信号の位相比較を行うことができ、位相差検出回路３１から多くの位相比較結果の情報を得ることができるため、結果として、トラッキング誤差検出装置で生成されるトラッキング誤差信号の精度を上げることができる。
（実施の形態５）
以下に、本発明の実施の形態５によるトラッキング誤差検出装置について説明する。
図１１は本発明の実施の形態５によるトラッキング誤差検出装置の構成の一例を示すブロック図である。
図１１において、本発明にかかるトラッキング誤差検出装置は、フォトディテクタ１０１と、電流電圧変換器１０２ａ〜１０２ｄと、第１及び第２の加算器１０３ａ、１０３ｂと、第１及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１及び第２のハイパスフィルタ（ＨＰＦ）５１ａ、５１ｂと、第１及び第２の補間フィルタ１０５ａ、１０５ｂと、第１及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、位相差検出回路１０７と、ローパスフィルタ（ＬＰＦ）１０８とからなる。なお、本発明の実施の形態５によるトラッキング誤差検出装置のＨＰＦ５１ａ、５１ｂ以外の構成要素は、図１９を用いて前述した従来のトラッキング誤差検出装置と同じであるため、ここでは、同一の符号を付してその説明を省略する。
ＨＰＦ５１ａ、及び５１ｂは、ＡＤＣ１０４ａ、及び１０４ｂから出力される２系列のデジタル信号を入力とし、所定のカットオフ周波数以下の周波数を除去するものであり、ＡＤＣ１０４ａ、及び１０４ｂに入力された信号が有する傷等による電圧レベル変動の除去を行なう。なお、ＨＰＦ５１ａ、及び５１ｂが除去する所定のカットオフ周波数は、任意に設定することができ、ここでは、１００Ｋ〜３００ＫＨｚに設定するものとする。
次に、本発明によるＨＰＦ５１ａ、５１ｂの動作について説明する。
図１２は、本発明の実施の形態５によるトラッキング誤差検出装置によるＨＰＦの動作を説明するための説明図であり、図１２（ａ）はＨＰＦを用いない場合のゼロクロス点検出回路への入力信号を、図１２（ｂ）はＨＰＦを用いた場合のゼロクロス点検出回路への入力信号を示す図である。
図１２（ａ）に示すように、ＡＤＣ１０４ａ、１０４ｂに入力されるアナログ信号の電圧レベルがディフェクト等により変動している場合には、ゼロクロス点検出回路１０６ａ、１０６ｂにより当該箇所におけるゼロクロス点の検出を行うことができない。そのため、当該アナログ信号の電圧レベルがディフェクト等により変動している箇所においては、位相差検出回路１０７により位相比較が行われず、結果として、正確なトラッキング誤差信号を得ることができないこととなる。
そこで、本発明の実施の形態５によるトラッキング誤差検出装置では、ＨＰＦ５１ａ、５１ｂを設け、ＡＤＣ１０４ａ、及び１０４ｂに入力されたアナログ信号が有するディフェクト等による電圧レベルの変動を除去する。
これにより、図１２（ｂ）に示すような、ゼロクロス点検出回路１０６ａ、１０６ｂへの入力信号を得ることができ、ゼロクロス点検出回路１０６ａ、１０６ｂによるゼロクロス点の検出を正しく行うことができるため、結果として、トラッキング誤差検出装置により、正確なトラッキング誤差信号の検出を行なうことができる。
このように、本発明の実施の形態５によるトラッキング誤差検出装置によれば、ＡＤＣ１０４ａ、及び１０４ｂに入力されたアナログ信号が有するディフェクト等による電圧レベル変動をＨＰＦ５１ａ、５１ｂによって除去することにより、ゼロクロス点検出回路１０６ａ、１０６ｂによるゼロクロス点の検出を正しく行うことができ、ディフェクト等により電圧レベルが変動した際にもトラッキング誤差信号を正しく検出することができる。
なお、本発明の実施の形態５によるトラッキング誤差検出装置では、図１９で示した従来のトラッキング誤差検出装置にＨＰＦ５１ａ、５１ｂを設けるものについて説明したが、この他にも、例えば、本発明の実施の形態１から４で説明したトラッキング誤差検出装置にＨＰＦ５１ａ、５１ｂを設ける構成としてもよい。
また、本発明の実施の形態１から５によるトラッキング誤差検出装置では、２つの信号系列を生成する信号生成器である第１及び第２の加算器により２系列のアナログ信号を生成後、第１及び第２のＡＤＣ１０４ａ、１０４ｂによって２系列のデジタル信号を生成するものについて説明したが、位相差検出回路１０７に入力される２系列のデジタル信号の生成方式はこれに限られず、例えば、フォトディテクタ１０１からの各受光素子に対するアナログ信号をＡＤＣ１０４によってデジタル信号に変換した後に、２系列の信号を生成するようにしてもよい。
（実施の形態６）
以下、本発明の実施の形態６によるトラッキング誤差検出装置について説明する。
図１３は、本発明の実施の形態６によるトラッキング誤差検出装置の構成の一例を示すブロック図である。
図１３において、本発明にかかるトラッキング誤差検出装置は、光スポットの反射光を受光する受光素子を備え、各受光素子の受光量に応じた光電流を出力するフォトディテクタ１０１と、フォトディテクタ１０１の光電流出力を電圧信号に変換する第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、第１から第４の電流電圧変換器１０２ａ〜１０２ｄで得られた電圧信号から第１〜第４のデジタル信号系列を得る第１から第４のアナログ−デジタル変換器（ＡＤＣ）１０４ａ〜１０４ｄと、入力されたデジタル信号に対して補間処理を施す第１から第４の補間フィルタ１０５ａ〜１０５ｄと、第１から第４の補間フィルタ１０５ａ〜１０５ｄによって補間された第１〜第４のデジタル信号系列のゼロクロス点をそれぞれ検出する第１から第４のゼロクロス点検出回路１０６ａ〜１０６ｄと、４系列のデジタル信号のゼロクロス点の内、所定の２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、各ゼロクロス点間での位相比較結果を出力する第１及び第２の位相差検出回路１１ａ、１１ｂと、第１の位相差検出回路１１ａからの出力信号と第２の位相差検出回路１１ｂからの出力信号とを加算する加算器１０９と、加算器１０９からの出力信号に対して帯域制限を行ってトラッキング誤差信号を得るローパスフィルタ（ＬＰＦ）１０８とからなる。なお、ここでは、フォトディテクタ１０１が、記録媒体上に情報ピット列として記録された情報トラックの接線方向及び垂直方向に４分割された受光素子１０１ａ、１０１ｂ、１０１ｃ、１０１ｄを備え、この上に写像される情報トラックの延在する方向は図の矢印の示す方向であるものとする。また、ゼロクロス点とは、入力されたデジタル信号と、当該デジタル信号の平均値等から算出されるデジタル信号のセンターレベルとが交わる点をいう。
次に、第１及び第２の位相差検出回路１１ａ、１１ｂについてさらに詳細に説明する。
第１の位相差検出回路１１ａは、４系列のデジタル信号のゼロクロス点の内、ゼロクロス点検出回路１０６ａ、及び１０６ｂから出力される、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、各ゼロクロス点間での位相比較結果をそれぞれサンプリングクロック１クロック分のパルスで出力するものであり、位相差演算部１ａと、パルス生成部２ａと、データ切替部３ａとにより構成されている。
第２の位相差検出回路１１ｂは、４系列のデジタル信号のゼロクロス点の内、ゼロクロス点検出回路１０６ｃ、及び１０６ｄから出力される、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、各ゼロクロス点間での位相比較結果をそれぞれサンプリングクロック１クロック分のパルスで出力するものであり、位相差演算部１ｂと、パルス生成部２ｂと、データ切替部３ｂとにより構成されている。
なお、位相差演算部１ａ、１ｂと、パルス生成部２ａ、2ｂと、データ切替部３ａ、3ｂは、前記実施の形態１において図１を用いて説明した位相差演算部１と、パルス生成部２と、データ切替部３にそれぞれ相当するものであるため、ここでは同一の符号を使って表現することによりその説明を省略する。
次に、位相差法を用いたトラッキング誤差信号の検出について図１４を用いて説明する。
位相差法を用いたトラッキング誤差信号の検出では、ピット深さに依存してオフセットが発生することが知られている。
図１４は、ピットの深さに依存してトラッキング誤差信号に生ずるオフセットの発生原理を示す図であり、図１４（ａ）は、ピット深さがλ／４でレンズシフト無の場合の第１から第４の電流電圧変換器１０２ａ〜１０２ｄの出力を、図１４（ｂ）は、ピット深さがλ／４でレンズシフト有の場合の第１から第４の電流電圧変換器１０２ａ〜１０２ｄの出力を、図１４（ｃ）は、ピット深さがλ／４以外でレンズシフト無の場合の第１から第４の電流電圧変換器１０２ａ〜１０２ｄの出力を、図１４（ｄ）は、ピット深さがλ／４以外でレンズシフト有の場合の第１から第４の電流電圧変換器１０２ａ〜１０２ｄの出力を示すものである。
なお、フォトディテクタ１０１は第１から第４の受光素子１０１ａ，１０１ｂ，１０１ｃ，１０１ｄから構成され、この上に写像される情報トラックの延在する方向は図の矢印の示す方向である。
図１４（ａ）、（ｂ）に示すように、ピット深さがλ／４（ここで、λは光ビームの波長を示す）の場合には、第１から第４の電流電圧変換器１０２ａ〜１０２ｄの出力に位相差は生じないため、フォトディテクタ１０１のを構成する受光素子の対角同士の出力を加算することにより得られる（Ａ＋Ｃ）信号と（Ｂ＋Ｄ）信号に現れる波形パターンは同じになり、たとえ図１４（ｂ）に示すようにレンズシフトが発生してフォトディテクタ上の光スポットが移動したとしても、光スポットがトラック中心上にあるときは（Ａ＋Ｃ）信号と（Ｂ＋Ｄ）信号の間に発生する位相差は零となる。
これに対し、ピット深さがλ／４と異なる場合には、図１４（ｃ）、（ｄ）に示すように、フォーカス状態に応じて変化する位相差が生じ、図１４（ｃ）に示すように、フォトディテクタ上の光スポットが移動していない時には、Ａ〜Ｄの信号の信号振幅が変化しないために（Ａ＋Ｃ）信号と（Ｂ＋Ｄ）信号に現れる波形パターンは、結果としてフォーカス状態に応じて変化する位相差の影響を受けず、トラッキング誤差信号は零になるが、図１４（ｄ）に示すように、レンズシフトによりフォトディテクタ上の光スポットが移動した時には、Ａ〜Ｄの信号の信号振幅が変化するため、（Ａ＋Ｃ）信号と（Ｂ＋Ｄ）信号に現れる波形パターンは、フォーカス状態に応じて変化する位相差の影響を受け、トラッキング誤差信号にオフセットが発生してしまう。
そのため、前記実施の形態１〜５で説明したトラッキング誤差検出装置では、ディスクに刻まれたピットのピット深さがλ／４と異なる際には正確にトラッキング誤差信号を検出するために、上記のオフセットをキャンセルするための制御回路を別途設けることが必要となってしまう。
そこで、本発明の実施の形態６によるトラッキング誤差検出装置では、情報トラックの移動する方向に対して前方、及び後方に位置する２つの受光素子の間、すなわち受光素子１０１ａと１０１ｂの間、及び受光素子１０１ｃと１０１ｄの間には位相差が発生していないことに着目し、情報トラックの移動する方向に対して前方、及び後方に位置する２つの受光素子の間の位相差を用いてトラッキング誤差信号を検出するようにしている。
具体的には、図１３に示すように、第１の位相差検出回路１１ａによって受光素子１０１ａと１０１ｂの位相差を、第２の位相差検出回路１１ｂによって受光素子１０１ｃと１０１ｄの位相差をそれぞれ検出し、加算器１０９によって第１の位相差検出回路１１ａの出力信号と第２の位相差検出回路１１ｂの出力信号を加算した後、ローパスフィルタ１０８により加算器１０９から出力される信号に帯域制限を行ってトラッキング誤差信号を得ることとした。
そして、このようにしてトラッキング誤差信号を検出すると、情報トラックの移動する方向に関して前後の受光素子の間、すなわち受光素子１０１ａ，１０１ｂと受光素子１０１ｃ，１０１ｄの間の出力信号の位相差は影響しなくなり、対物レンズがトラッキング制御のために変位して、その結果光スポットがフォトディテクタ１０１上で変位してもトラッキング誤差検出のオフセットの変動を抑える事が可能となる。
このように、本発明の実施の形態６によるトラッキング誤差検出装置によれば、ディスクの外周側と内周側とでチャネルレートが異なるＣＡＶ再生を行なった場合であっても、ディスクの内側と外側で得られるトラッキング誤差信号の振幅が変動することなく、ＣＡＶ再生時におけるトラッキング誤差信号の線速依存を解消することが可能となるとともに、ディスクに刻まれたピットのピット深さに依存するオフセットの発生を防ぎ、正確なトラッキング誤差信号の検出を行うことが可能になる。
（実施の形態７）
次に、本発明の実施の形態７によるトラッキング誤差検出装置について説明する。
図１５は、本発明の実施の形態７によるトラッキング誤差検出装置の構成の一例を示すブロック図である。
本発明の実施の形態７によるトラッキング誤差検出装置は、図４で示した実施の形態２によるトラッキング誤差検出装置におけるパルス幅検出回路２１、及び位相差検出回路２２を、フォトディテクタの情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号と、後方に位置する受光素子から得られる２系列のデジタル信号に対してそれぞれ別途設けたものである。
これにより、第１から第４のＡＤＣ１０４ａ〜１０４ｄに入力されるアナログ信号の振幅が、ディフェクト等により十分に得られなかった場合であっても、正確なトラッキング誤差信号を得ることが可能となるとともに、ディスクに刻まれたピットのピット深さに依存するオフセットの発生を防ぎ、正確なトラッキング誤差信号の検出を行うことが可能になる。
（実施の形態８）
次に、本発明の実施の形態８によるトラッキング誤差検出装置について説明する。
図１６は、本発明の実施の形態８によるトラッキング誤差検出装置の構成の一例を示すブロック図である。
本発明の実施の形態８によるトラッキング誤差検出装置は、図７で示した実施の形態３によるトラッキング誤差検出装置におけるパルス幅検出回路２１、及び位相差検出回路３１を、フォトディテクタの情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号と、後方に位置する受光素子から得られる２系列のデジタル信号に対してそれぞれ別途設けたものである。
これにより、第１から第４のＡＤＣ１０４ａ〜１０４ｄに入力されるアナログ信号の振幅が、ディフェクト等により十分に得られなかった場合であっても、正確なトラッキング誤差信号を得ることが可能となるとともに、ディスクに刻まれたピットのピット深さに依存するオフセットの発生を防ぎ、正確なトラッキング誤差信号の検出を行うことが可能になる。
（実施の形態９）
次に、本発明の実施の形態９によるトラッキング誤差検出装置について説明する。
図１７は、本発明の実施の形態９によるトラッキング誤差検出装置の構成の一例を示すブロック図である。
本発明の実施の形態９によるトラッキング誤差検出装置は、図９で示した実施の形態４によるトラッキング誤差検出装置におけるパルス幅検出回路２１、位相差検出回路３１、及び振幅検出回路４１を、フォトディテクタの情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号と、後方に位置する受光素子から得られる２系列のデジタル信号に対してそれぞれ別途設けたものである。
これにより、無効パルスをキャンセルする必要が無いような信号振幅の状態が良い信号については無効パルスキャンセル部４ａ、又は４ｂを動作させずに２系列のデジタル信号の位相比較を行うことができ、位相差検出回路３１ａ、又は３１ｂから多くの位相比較結果の情報を得ることができるため、結果として、トラッキング誤差検出装置で生成されるトラッキング誤差信号の精度を上げることができるとともに、ディスクに刻まれたピットのピット深さに依存するオフセットの発生を防ぎ、正確なトラッキング誤差信号の検出を行うことが可能になる。
（実施の形態１０）
次に、本発明の実施の形態１０によるトラッキング誤差検出装置について説明する。
図１８は、本発明の実施の形態１０によるトラッキング誤差検出装置の構成の一例を示すブロック図である。
本発明の実施の形態１０によるトラッキング誤差検出装置は、図１１で示した実施の形態５によるトラッキング誤差検出装置における第１及び第２のＨＰＦ５１ａ、５１ｂ、及び位相差検出回路１０７を、フォトディテクタの情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号と、後方に位置する受光素子から得られる２系列のデジタル信号に対してそれぞれ別途設けたものである。
これにより、第１から第４のゼロクロス点検出回路１０６ａ〜１０６ｄによるゼロクロス点の検出を正しく行うことができ、ディフェクト等により電圧レベルが変動した際にもトラッキング誤差信号を正しく検出することができるとともに、ディスクに刻まれたピットのピット深さに依存するオフセットの発生を防ぎ、正確なトラッキング誤差信号の検出を行うことが可能になる。
本発明のトラッキング誤差検出装置は、ディスクをＣＡＶで再生する場合や、再生するディスクに傷等が存在する場合であっても、正確なトラッキング誤差信号の検出を行うことができるため、正確なトラッキング制御を行うための技術として有用である。
本発明の実施の形態１によるトラッキング誤差検出装置の構成の一例を示すブロック図である。 本発明の実施の形態１による位相差検出回路の動作を説明するための説明図である。 ＣＡＶ再生時に本願発明の実施の形態１によるトラッキング誤差検出装置により検出されるディスクの内周側におけるトラッキング誤差信号を示す図である。 ＣＡＶ再生時に本願発明の実施の形態１によるトラッキング誤差検出装置により検出されるディスクの外周側におけるトラッキング誤差信号を示す図である。 本発明の実施の形態２によるトラッキング誤差検出装置の構成の一例を示すブロック図である。 本発明の実施の形態２によるトラッキング誤差検出装置の無効パルスキャンセル部４の動作を説明するための説明図である。 本発明の実施の形態２によるトラッキング誤差検出装置において無効パルスをキャンセルしなかった場合のトラッキング誤差信号を示す図である。 本発明の実施の形態２によるトラッキング誤差検出装置において無効パルスをキャンセルした場合のトラッキング誤差信号を示す図である。 本発明の実施の形態３によるトラッキング誤差検出装置の構成の一例を示すブロック図である。 本発明の実施の形態３によるトラッキング誤差検出装置において無効パルスをキャンセルしなかった場合のトラッキング誤差信号を示す図である。 本発明の実施の形態３によるトラッキング誤差検出装置において無効パルスをキャンセルするとともに、キャンセルしたパルスのタイミングでの位相比較を行わなかった場合のトラッキング誤差信号を示す図である。 本発明の実施の形態３によるトラッキング誤差検出装置において無効パルスをキャンセルするとともに、キャンセルしたパルスのタイミングで、一つ前の位相比較結果を１クロック分のパルスで出力した場合のトラッキング誤差信号を示す図である。 本発明の実施の形態４によるトラッキング誤差検出装置の構成の一例を示すブロック図である。 本発明の実施の形態４によるトラッキング誤差検出装置の振幅検出回路により検出されるエンベ信号を示す図である。 本発明の実施の形態４によるトラッキング誤差検出装置の振幅検出回路から出力されるゲート信号を示す図である。 本発明の実施の形態５によるトラッキング誤差検出装置の構成の一例を示すブロック図である。 ＨＰＦを用いない場合のゼロクロス点検出回路への入力信号を示す図である。 ＨＰＦを用いた場合のゼロクロス点検出回路への入力信号を示す図である。 本発明の実施の形態６によるトラッキング誤差検出装置の構成の一例を示すブロック図である。 ピット深さがλ／４でレンズシフト無の場合の第１から第４の電流電圧変換器１０２ａ〜１０２ｄの出力を示す図である。 ピット深さがλ／４でレンズシフト有の場合の第１から第４の電流電圧変換器１０２ａ〜１０２ｄの出力を示す図である。 ピット深さがλ／４以外でレンズシフト無の場合の第１から第４の電流電圧変換器１０２ａ〜１０２ｄの出力を示す図である。 ピット深さがλ／４以外でレンズシフト有の場合の第１から第４の電流電圧変換器１０２ａ〜１０２ｄの出力を示す図である。 本発明の実施の形態７によるトラッキング誤差検出装置の構成の一例を示すブロック図である。 本発明の実施の形態８によるトラッキング誤差検出装置の構成の一例を示すブロック図である。 本発明の実施の形態９によるトラッキング誤差検出装置の構成の一例を示すブロック図である。 本発明の実施の形態１０によるトラッキング誤差検出装置の構成の一例を示すブロック図である。 従来のトラッキング誤差検出装置の構成の一例を示すブロック図である。 従来の位相差検出回路の構成を示すブロック図である。 従来の位相差検出回路の動作を説明するための説明図である。 トラッキング誤差検出装置により検出されるトラッキング誤差信号の一例を示す図である。 ＣＡＶ再生時に従来のトラッキング誤差検出装置により検出されるディスクの内周側におけるトラッキング誤差信号を示す図である。 ＣＡＶ再生時に従来のトラッキング誤差検出装置により検出されるディスクの外周側におけるトラッキング誤差信号を示す図である。
符号の説明
１、２０１、１ａ、１ｂ 位相差演算部
２、２０２、２ａ、２ｂ パルス生成部
３、５、２０３、３ａ、３ｂ データ切替部
４、４ａ、４ｂ 無効パルスキャンセル部
１１、２２、３１、１０７，１１ａ、１１ｂ、２２ａ、２２ｂ、３１ａ、３１ｂ、１０７ａ、１０７ｂ 位相差検出回路
２１、２１ａ、２１ｂ パルス幅検出回路
４１、４１ａ、４１ｂ 振幅検出回路
５１ａ、５１ｂ、５１ｃ、５１ｄ ハイパスフィルタ（ＨＰＦ）
１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ フォトディテクタ
１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ 電流電圧変換回路
１０３ａ、１０３ｂ、１０９ 加算器
１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ アナログ−デジタル変換器（ＡＤＣ）
１０５ａ、１０５ｂ、１０５ｃ、１０５ｄ 補間フィルタ
１０６ａ、１０６ｂ、１０６ｃ、１０６ｄ ゼロクロス点検出回路
１０８ ローパスフィルタ（ＬＰＦ）

Claims (10)

  1. 記録媒体上に情報ピット列として記録された情報トラックの接線方向及び垂直方向に４分割された受光素子から成るフォトディテクタから出力される各受光素子の受光量に応じて生成された信号の内、対角に位置する受光素子の出力信号同士をそれぞれ加算する事によって得られた２系列のデジタル信号から、各系列の、デジタル信号と該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス検出回路と、
    前記２系列のデジタル信号のサンプリングデータのパルス幅を検出するパルス幅検出回路と、
    前記２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する位相差検出回路と、
    前記位相差検出回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタとを備え、
    前記位相差検出回路は、前記２系列のデジタル信号のゼロクロス点間の距離を演算し、位相比較結果として順次出力する位相差演算部と、
    前記２系列のデジタル信号がゼロクロスする位置でサンプリングクロック１クロック分のパルス信号をそれぞれ生成し、該生成した２系列のデジタル信号に対するパルス信号のうち、位相比較を行なうポイントにおいて後に現れるパルス信号を位相比較終了パルスとして出力するパルス生成部と、
    前記パルス幅検出回路により検出されるパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにする無効パルスキャンセル部と、
    前記パルス生成部が出力する位相比較終了パルスにより、前記位相差演算部から順次出力される各ゼロクロス点間での位相比較結果をそれぞれサンプリングクロック１クロック分のパルスで出力するとともに、前記無効パルスキャンセル部から、前記位相差演算部において無効パルスをキャンセルする旨の信号を受けた場合には、該無効パルスのタイミングで、一つ前の前記位相差演算部における位相差比較結果をサンプリングクロック１クロック分のパルスで出力するデータ切替部とからなる、
    ことを特徴とするトラッキング誤差検出装置。
  2. 記録媒体上に情報ピット列として記録された情報トラックの接線方向及び垂直方向に４分割された受光素子から成るフォトディテクタから出力される各受光素子の受光量に応じて生成された信号の内、対角に位置する受光素子の出力信号同士をそれぞれ加算する事によって得られた２系列のデジタル信号から、各系列の、デジタル信号と該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス検出回路と、
    前記２系列のデジタル信号のサンプリングデータのパルス幅を検出するパルス幅検出回路と、
    前記２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する位相差検出回路と、
    前記位相差検出回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタとを備え、
    前記位相差検出回路は、前記２系列のデジタル信号のゼロクロス点間の距離を演算し、位相比較結果として順次出力する位相差演算部と、
    前記２系列のデジタル信号がゼロクロスする位置でサンプリングクロック１クロック分のパルス信号をそれぞれ生成し、該生成した２系列のデジタル信号に対するパルス信号のうち、位相比較を行なうポイントにおいて後に現れるパルス信号を位相比較終了パルスとして出力するパルス生成部と、
    前記パルス幅検出回路により検出されるパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにする無効パルスキャンセル部と、
    前記パルス生成部が出力する位相比較終了パルスにより、前記位相差演算部から順次出力される各ゼロクロス点間での位相比較結果をそれぞれサンプリングクロック１クロック分のパルスで出力するとともに、前記無効パルスキャンセル部から、前記位相差演算部において無効パルスをキャンセルする旨の信号を受けた場合には、該無効パルスのタイミングで、当該無効パルスの前或いは／及び後の前記位相差演算部における複数の位相差比較結果の平均値をサンプリングクロック１クロック分のパルスで出力するデータ切替部とからなる、
    ことを特徴とするトラッキング誤差検出装置。
  3. 請求項１または請求項２に記載のトラッキング誤差検出装置において、
    前記無効パルスキャンセル部は、前記パルス幅検出回路により検出される、Ｈ側或いは／及びＬ側のパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにする、
    ことを特徴とするトラッキング誤差検出装置。
  4. 請求項１または請求項２に記載のトラッキング誤差検出装置において、
    前記２系列のデジタル信号のエンベ信号を検出して、該エンベ信号の値が所定の閾値以下の場合にのみ前記無効パルスキャンセル部を動作させる振幅検出回路をさらに備える、
    ことを特徴とするトラッキング誤差検出装置。
  5. 請求項１または請求項２に記載のトラッキング誤差検出装置において、
    前記２系列のデジタル信号の所定のカットオフ周波数以下の周波数を除去するハイパスフィルタをさらに備える、
    ことを特徴とするトラッキング誤差検出装置。
  6. 記録媒体上に情報ピット列として記録された情報トラックの接線方向及び垂直方向に４分割された受光素子から成るフォトディテクタから出力される各受光素子の受光量に応じて生成された４系列のデジタル信号から、各系列の、デジタル信号と該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス検出回路と、
    前記４系列のデジタル信号の内で、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のサンプリングデータのパルス幅を検出する第１のパルス幅検出回路と、
    前記４系列のデジタル信号の内で、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のサンプリングデータのパルス幅を検出する第２のパルス幅検出回路と、
    前記４系列のデジタル信号のゼロクロス点の内、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する第１の位相差検出回路と、
    前記４系列のデジタル信号のゼロクロス点の内、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する第２の位相差検出回路と、
    前記第１及び第２の位相差検出回路の出力信号を加算する加算回路と、
    前記加算回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタとを備え、
    前記第１、第２の位相差検出回路は、
    前記２系列のデジタル信号のゼロクロス点間の距離を演算し、位相比較結果として順次出力する位相差演算部と、
    前記２系列のデジタル信号がゼロクロスする位置でサンプリングクロック１クロック分のパルス信号をそれぞれ生成し、該生成した２系列のデジタル信号に対するパルス信号のうち、位相比較を行なうポイントにおいて後に現れるパルス信号を位相比較終了パルスとして出力するパルス生成部と、
    前記第１又は第２のパルス幅検出回路により検出されるパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにする無効パルスキャンセル部と、
    前記パルス生成部が出力する位相比較終了パルスにより、前記位相差演算部から順次出力される位相差比較結果をサンプリングクロック１クロック分のパルスで出力するとともに、前記無効パルスキャンセル部から、前記位相差演算部において無効パルスをキャンセルする旨の信号を受けた場合には、該無効パルスのタイミングで、一つ前の前記位相差演算部における位相差比較結果をサンプリングクロック１クロック分のパルスで出力するデータ切替部とからなる、
    ことを特徴とするトラッキング誤差検出装置。
  7. 記録媒体上に情報ピット列として記録された情報トラックの接線方向及び垂直方向に４分割された受光素子から成るフォトディテクタから出力される各受光素子の受光量に応じて生成された４系列のデジタル信号から、各系列の、デジタル信号と該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス検出回路と、
    前記４系列のデジタル信号の内で、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のサンプリングデータのパルス幅を検出する第１のパルス幅検出回路と、
    前記４系列のデジタル信号の内で、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のサンプリングデータのパルス幅を検出する第２のパルス幅検出回路と、
    前記４系列のデジタル信号のゼロクロス点の内、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する第１の位相差検出回路と、
    前記４系列のデジタル信号のゼロクロス点の内、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、位相比較結果を出力する第２の位相差検出回路と、
    前記第１及び第２の位相差検出回路の出力信号を加算する加算回路と、
    前記加算回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタとを備え、
    前記第１、第２の位相差検出回路は、
    前記２系列のデジタル信号のゼロクロス点間の距離を演算し、位相比較結果として順次出力する位相差演算部と、
    前記２系列のデジタル信号がゼロクロスする位置でサンプリングクロック１クロック分のパルス信号をそれぞれ生成し、該生成した２系列のデジタル信号に対するパルス信号のうち、位相比較を行なうポイントにおいて後に現れるパルス信号を位相比較終了パルスとして出力するパルス生成部と、
    前記第１又は第２のパルス幅検出回路により検出されるパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにする無効パルスキャンセル部と、
    前記パルス生成部が出力する位相比較終了パルスにより、前記位相差演算部から順次出力される位相差比較結果をサンプリングクロック１クロック分のパルスで出力するとともに、前記無効パルスキャンセル部から、前記位相差演算部において無効パルスをキャンセルする旨の信号を受けた場合には、該無効パルスのタイミングで、当該無効パルスの前或いは／及び後の前記位相差演算部における複数の位相差比較結果の平均値をサンプリングクロック１クロック分のパルスで出力するデータ切替部とからなる、
    ことを特徴とするトラッキング誤差検出装置。
  8. 請求項６または請求項７に記載のトラッキング誤差検出装置において、
    前記無効パルスキャンセル部は、前記第１又は第２のパルス幅検出回路により検出される、Ｈ側或いは／及びＬ側のパルス幅が所定の値以下である場合には、かかるパルスを無効パルスとして扱い、前記位相差演算部において、かかる無効パルスでの位相比較を行なわないようにする、
    ことを特徴とするトラッキング誤差検出装置。
  9. 請求項６または請求項７に記載のトラッキング誤差検出装置において、
    前記４系列のデジタル信号の内で、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のエンベ信号を検出して、該エンベ信号の値が所定の閾値以下の場合にのみ前記第１の位相差検出回路の前記無効パルスキャンセル部を動作させる第１の振幅検出回路と、
    前記４系列のデジタル信号の内で、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のエンベ信号を検出して、該エンベ信号の値が所定の閾値以下の場合にのみ前記第２の位相差検出回路の前記無効パルスキャンセル部を動作させる第２の振幅検出回路とをさらに備える、
    ことを特徴とするトラッキング誤差検出装置。
  10. 請求項６または請求項７に記載のトラッキング誤差検出装置において、
    前記４系列のデジタル信号の所定のカットオフ周波数以下の周波数を除去するハイパスフィルタをさらに備える、
    ことを特徴とするトラッキング誤差検出装置。
JP2006158972A 2003-03-26 2006-06-07 トラッキング誤差検出装置 Expired - Fee Related JP4343924B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006158972A JP4343924B2 (ja) 2003-03-26 2006-06-07 トラッキング誤差検出装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003086369 2003-03-26
JP2006158972A JP4343924B2 (ja) 2003-03-26 2006-06-07 トラッキング誤差検出装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004085629A Division JP3927549B2 (ja) 2003-03-26 2004-03-23 トラッキング誤差検出装置

Publications (2)

Publication Number Publication Date
JP2006236580A JP2006236580A (ja) 2006-09-07
JP4343924B2 true JP4343924B2 (ja) 2009-10-14

Family

ID=37044009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006158972A Expired - Fee Related JP4343924B2 (ja) 2003-03-26 2006-06-07 トラッキング誤差検出装置

Country Status (1)

Country Link
JP (1) JP4343924B2 (ja)

Also Published As

Publication number Publication date
JP2006236580A (ja) 2006-09-07

Similar Documents

Publication Publication Date Title
JP3958269B2 (ja) 復調装置およびこれを有するデータ記録装置
JP3439393B2 (ja) トラッキング誤差検出装置
JP4514790B2 (ja) 位相誤差検出装置
JP3450922B2 (ja) ディジタル信号再生装置
JP3791776B2 (ja) 光記録媒体のプリピット検出装置
KR100711393B1 (ko) 트래킹 오차 검출 장치
KR20030009159A (ko) 트래킹 오차 검출 장치
US7289399B2 (en) Tracking error detection apparatus including reduction in false tracking error detection during phase error detection
JP3927549B2 (ja) トラッキング誤差検出装置
JP4343924B2 (ja) トラッキング誤差検出装置
JP2004319072A (ja) トラッキング誤差検出装置
KR100382737B1 (ko) 광 디스크 시스템의 재생 신호와 제어 신호 발생 장치 및방법
JP3089881B2 (ja) 光学的情報記録再生方法及び装置
JP3983450B2 (ja) 再生装置と再生回路
JPH10143882A (ja) 光ピックアップのトラッキング制御装置
KR980011083A (ko) 광디스크 기록재생기
JPH10340463A (ja) 光ピックアップのトラッキング制御装置
JP2004515029A (ja) 検出ユニット、情報担体を再生する装置及び検出方法
JP2004280962A (ja) 検出回路
JP2001134945A (ja) 光ディスク情報再生装置と方法
JP2007172676A (ja) 光ディスク装置
JPH06259901A (ja) ピックアップの目標トラックへのアクセス制御装置
JP2013145619A (ja) 位相差検出装置、トラッキングエラー検出装置、及び光ディスク装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees