JP4317045B2

JP4317045B2 - 電気メッキ方法及び電気メッキ装置

Info

Publication number: JP4317045B2
Application number: JP2004021059A
Authority: JP
Inventors: 吉弘金田; 光雄川崎
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2004-01-29
Filing date: 2004-01-29
Publication date: 2009-08-19
Anticipated expiration: 2024-01-29
Also published as: JP2005213572A

Description

本発明は、主基板とその周囲に設けられた補助基板とを有し、前記主基板と補助基板とに別々に電源を接続し、前記主基板に接続された前記電源にパルス電源を用いたときに、前記主基板上に形成されるメッキ層を効果的に均一な膜厚に近づけることが可能な電気メッキ方法及び電気メッキ装置に関する。

下記の特許文献１には、磁気記録装置用磁気ヘッドの薄膜部を形成する際に用いられる電気メッキ装置及びその電気メッキ方法について開示されている。

特許文献１における電気メッキ装置にはこの公報の図１に示すように、陰極２（カソード、主基板）と補助陰極３とが設けられ、陽極１（アノード）と陰極２間、及び陽極１と補助陰極３間には定電流源５，６が接続されている。

特許文献１の［０００７］欄に記載されているように、前記補助陰極３は陰極２の電流密度の不均一を抑制するために設けられたものである。

ところで、例えば上記した磁気ヘッドの磁性層等をメッキ形成する際にパルス電流による電気メッキ法を用いる場合がある。パルス電流による電気メッキ法を用いる利点は、攪拌効果を向上させることが出来、直流電流による電気メッキ法に比べてメッキ層（磁性層）内に含有される構成元素の含有量を所定範囲内に調整しやすく出来る点にあるとされる。

このため特許文献１に示された電気メッキ装置において、前記陰極２と陽極１間に接続された電源５にパルス電源を用いることがある。
特開平１０−１５２７９９号公報

ところで前記陰極２と陽極１間に接続された電源５にパルス電源を用い、前記陽極１と補助陰極３間に接続された電源６に定電流源（直流電流源）を用いた場合、陰極２と陽極１間に電流が流れていないとき（すなわちパルス電流のＯＦＦ時）にでも、前記陽極１と補助陰極３間には電流が常時流れているため、常に前記補助陰極３上にはメッキ層が析出し、前記補助陰極３上に析出するメッキ層は非常に厚い膜厚になってしまう。この結果、補助陰極３の本来の機能（前記陰極２の電流密度を均一にする機能）が鈍りやすくなったり、また予定よりも早い段階で前記補助陰極３を取り替える必要性があるなどの不具合が生じる。

そこで前記補助陰極３と陽極１間に接続された電源６にもパルス電源を用いることが考えられるが、ただ闇雲にパルス電源を用いても、前記陽極１と補助陰極３間のパルス電源がＯＦＦ時に、前記陽極１と陰極２間のパルス電源がＯＮになっていると、前記補助陰極３が機能せず、前記陰極２上に不均一な膜厚のメッキ層が形成されてしまう等の不具合が生じる。

そこで本発明は上記従来の課題を解決するためのものであり、特に主基板とアノード間に接続された電源、及び補助基板とアノード間に接続された電源にそれぞれパルス電源を用い、且つ前記主基板とアノード間に流れるパルス電流と、前記補助基板とアノード間に流れるパルス電流とを同期させることで、前記主基板上に形成されるメッキ層を効果的に均一な膜厚に近づけることができる電気メッキ方法及び、簡単な手法で、適切に前記パルス電流を同期させることが可能な電気メッキ装置を提供することを目的としている。

本発明は、メッキ槽と、前記メッキ槽内に設けられたカソードである主基板と、前記主基板と所定距離離して対向させたアノードと、前記主基板の周囲に設けられた補助基板と、前記アノードから主基板にかけて電流を供給するためのメイン電源と、前記アノードから補助基板にかけて電流を供給するためのサブ電源とを有し、
前記メッキ槽内にメッキ液を満たし、前記アノードから主基板にかけて、及び前記アノードから補助基板にかけて電流を供給して、前記主基板上に所定のメッキ膜を形成する電気メッキ方法において、
前記メイン電源とサブ電源にパルス電源を用いるとともに、前記アノードから主基板にかけて流れるパルス電流と、前記アノードから補助基板に流れるパルス電流とを同期させることを特徴とするものである。

本発明のように前記メイン電源とサブ電源にパルス電源を用いるとともに、アノードと主基板間、及びアノードと補助基板間に流れるパルス電流を同期させることで、前記アノードと主基板間にパルス電流が流れている間、適切に補助基板を機能させることができ、効果的に主基板上に形成されたメッキ層の膜厚の均一化を促進させることが出来ると共に、前記アノードと主基板間にパルス電流が流れていない間は、補助基板に流れるパルス電流もＯＦＦ状態になるので前記補助基板上に余分なメッキ層が析出することを抑制できる。

前記メイン電源にパルス電源を用いるのは、攪拌効果を高め、特に、直流電流を用いた電気メッキ法では成し得ない組成比のメッキ層を形成する場合に効果的だからである。例えば薄膜磁気ヘッドの磁性層をメッキ形成する際に、レジストで囲まれた非常に狭い空間内に、所定の組成比を有する前記磁性層をメッキ形成する場合がある。より具体的には、記録用のインダクティブヘッドでは前記磁性層に高い飽和磁束密度が求められ、高飽和磁束密度を得るにはＦｅ量を多くすることが必要であるとされている。

しかし上記のように非常に狭い空間内にＦｅ組成比の高い磁性層をメッキ形成するのは、従来のように直流電流を用いた電気メッキ法では達成し得ないことがわかっている。理由は様々あると考えられるが、その一つにメッキ液の攪拌が良好に行われないことが挙げられる。一方、パルス電流を用いた電気メッキ法では、直流電流を用いた電気メッキ法では得られなかった高いＦｅ組成比を有する磁性層のメッキが可能になることがわかっている。

このためメイン電源にパルス電流を用いることは薄膜磁気ヘッドの磁性層をメッキ形成する際に今後、必須な条件になることが予測されるが、本発明ではかかる場合に、主基板上に形成されるメッキ層の膜厚の均一化を促進させることが出来る電気メッキ方法を提供するものである。

なお本発明では、前記アノードから補助基板に流れるパルス電流のパルス幅を、前記アノードから主基板に流れるパルス電流のパルス幅と同じ幅かあるいはそれよりも大きくすることが好ましい。

前記アノードから補助基板に流れるパルス電流のパルス幅が、前記アノードから主基板に流れるパルス電流のパルス幅より小さいと、主基板へパルス電流が流れているときに、補助基板へパルス電流が流れていない状態が存在してしまうため、前記主基板上の電流密度の不均一化が進み、前記主基板上にメッキ形成されるメッキ層の膜厚の均一化を適切に促進させることができない。そのため本発明では、前記補助基板へ流れるパルス電流のパルス幅を、前記主基板へ流れるパルス電流のパルス幅と同じ幅かあるいはそれよりも大きくする必要がある。

また本発明では、前記アノードから補助基板に流れるパルス電流の電流密度ｉ２の、前記アノードから主基板に流れるパルス電流の電流密度ｉ１に対する比率｛（ｉ２／ｉ１）×１００｝を５％〜６００％の範囲内にすることが好ましい。前記電流密度の比率を上記範囲内に設定することで、より効果的に補助基板の機能を発揮させることができ、前記主基板上により均一に近い膜厚のメッキ層を形成することが出来る。

また本発明は、メッキ槽と、前記メッキ槽内に設けられたカソードである主基板と、前記主基板と所定距離離して対向させたアノードと、前記主基板の周囲に設けられた補助基板と、前記アノードから主基板にかけて電流を供給するためのメイン電源と、前記アノードから補助基板にかけて電流を供給するためのサブ電源とを有する電気メッキ装置において、
前記メイン電源及びサブ電源とをパルス電源とし、前記アノードから主基板に流れるパルス電流と、前記アノードから補助基板に流れるパルス電流とを同期させる同期制御手段を設けたことを特徴とするものである。

本発明では、上記したように、前記メイン電源及びサブ電源とをパルス電源とし、前記主基板へ流れるパルス電流と、補助基板に流れるパルス電流とを同期させる同期制御手段を前記電気メッキ装置内に設けることで、簡単な手法で、適切に前記主基板へ流れるパルス電流と、補助基板に流れるパルス電流とを同期させることが出来、よって前記主基板上への電流密度の均一化を促進でき、前記主基板の上全体に均一に近い膜厚のメッキ層を形成できる。

なお本発明では、前記同期制御手段にはトリガー信号源を用い、前記信号源を前記メイン電源及びサブ電源に並列に接続することが好ましい。これにより、より簡単な手法で、より適切に前記主基板へ流れるパルス電流と、補助基板へ流れるパルス電流とを同期させることが可能になる。

また本発明では、前記メイン電源及びサブ電源にはプログラマブル電源を用いることが好ましい。前記メイン電源とサブ電源をプログラム制御して、例えば前記補助基板に流れるパルス電流のパルス幅を前記主基板に流れるパルス電流のパルス幅と同じかあるいは若干大きくする等、様々な制御を簡単且つ適切に行うことが可能になる。

本発明では、メイン電源とサブ電源にパルス電源を用いるとともに、アノードと主基板間、及びアノードと補助基板間に流れるパルス電流を同期させることで、前記アノードと主基板間にパルス電流が流れている間、適切に補助基板を機能させることができ、前記主基板上の電流密度の均一化を促進させることができ、よって主基板上に形成されるメッキ層の膜厚の均一化を促進させることができると共に、前記アノードと主基板間にパルス電流が流れていない間は、補助基板に流れるパルス電流もＯＦＦ状態になるので前記補助基板上に余分なメッキ層が析出することを抑制できる。

図１は本発明の電気メッキ装置の部分断面図、図２は図１に示す電気メッキ装置の電気系統を説明するための回路図、図３は、主基板及び補助基板を真上から見た平面図、図４は、図１に示す電気メッキ装置を用いて、所定の部位をメッキ形成して形成された薄膜磁気ヘッドの部分断面図、図５は図４に示す薄膜磁気ヘッドを真上から見た部分平面図、図６ないし図８は、メイン電源及びサブ電源から流すパルス電流のタイミング図の一例である。

図１に示す符号１はメッキ槽であり、前記メッキ槽１内には、アノード２と、カソードである主基板３、及び補助基板４が設けられている。図１に示すように、前記メッキ槽１の底面には、略円形状の穴部１ａが設けられており、前記主基板３は、前記メッキ槽１の底面の下方から前記穴部１ａに当接されて、前記穴部１ａが前記主基板３により塞がれた状態になっている。

図１に示すように前記アノード２は、前記メッキ槽１内において前記主基板３と高さ方向に所定距離離れた位置で対向している。

図１に示すように、前記メッキ槽１の底面には前記補助基板４が設けられている。図３に示すように前記主基板３は例えば円盤状であり、前記主基板３の周囲に略リング状の補助基板４が設けられている。前記主基板３と前記補助基板４間は、絶縁された状態にあり、前記主基板３と前記補助基板４間が通電しないようにされている。

図１に示すように、前記メッキ槽１内にはメッキ液（電解液）５が入れられる。前記アノード２は前記メッキ液５に浸されている。前記メッキ液５は、供給口６から前記メッキ槽１内部に注入されるとともに、排出口１５から排出され、常に新しいメッキ液５が前記メッキ槽１の内部を循環するようになっている。前記メッキ液の循環は攪拌効果を高めて濃度分極を低減させるために行われる。

図２に示すように、前記アノード２には共通配線６が接続され、この共通配線６から配線７，８が二手に分かれ、一方の配線７は主基板３に、もう一方の配線８は補助基板４に接続されている。図２に示すように前記主基板３とアノード２を繋ぐ配線７にはメイン電源９が接続され、前記補助基板４と前記アノード２を繋ぐ配線８には、サブ電源１０が接続されている。

図１に示すように前記メッキ液５が前記メッキ槽１内を所定高さ満たしたら、前記メイン電源９及びサブ電源１０からパルス電流を、前記アノード２と主基板３間、及び前記アノード２と補助基板４間に供給する。

前記補助基板４は、前記主基板３上に形成されるメッキ層の膜厚の均一化を促進させるべく設けられたものである。前記補助基板４が設けられていないと、前記アノード２から前記主基板３に向けて流れるパルス電流の電流密度が、前記主基板３上の各部位でより不均一になる。特に前記主基板３の中央と端とで前記電流密度の差は非常に大きくなり、この結果、前記主基板３上にメッキ形成されるメッキ層の膜厚がより不均一になりやすい。前記補助基板４を設けないと前記主基板３の中央よりも端にメッキ形成されるメッキ層の膜厚が厚くなることがわかっている。このような電流密度の不均一性を抑制すべく前記主基板３の周囲に別電源に接続された補助基板４を設け、前記補助基板４とアノード２間も通電させることで、出来る限り前記主基板３上の電流密度の均一化が促進されるようにする。前記補助基板４を設けることで、前記主基板３上にメッキ形成されるメッキ層の膜厚を、前記補助基板４を設けない場合に比べてより均一な膜厚に近づけることが出来る。

また本発明では前記メイン電源９をパルス電源とする。すなわち前記主基板３とアノード２間にパルス電流を流すわけであるが、このようなパルス電流を用いる利点は、特にレジスト等で囲まれた非常に狭い空間内にメッキ層を所定の組成比で効果的にメッキ形成できる点にある。

例えば図４に示す薄膜磁気ヘッドを構成する磁性メッキ層を図１に示す電気メッキ装置を用いて形成する。図４は、前記薄膜磁気ヘッドの一部分を膜厚方向から切断した断面図である。

符号１１はＡｌ_２Ｏ_３・ＴｉＣなどで形成された導電性セラミックス基板で図１に示す主基板３を構成する。なお前記導電性セラミックス基板１１は後にスライダとして構成される。

前記導電性セラミックス基板１１上には薄膜磁気ヘッドを構成する読取り部Ｈ_Ｒが形成されている。符号１４は、スピンバルブ型薄膜素子等の磁気検出素子である。

前記読取り部Ｈ_Ｒの上にＡｌ_２Ｏ_３またはＳｉＯ_２などの無機材料による非磁性絶縁層１２が形成されて、前記非磁性絶縁層１２の上に垂直磁気記録ヘッドＨ１が設けられている。

前記垂直磁気記録ヘッドＨ１では、パーマロイ（Ｎｉ−Ｆｅ）などの強磁性材料がメッキされてリターンパス層（補助磁極層）２１が形成されている。前記リターンパス層２１上にはＮｉ−Ｆｅなどの接続層２５が形成されている。

前記接続層２５の周囲において、前記リターンパス層２１の表面２１ａおよび前記非磁性絶縁層１２の表面１２ａ上に、Ａｌ_２Ｏ_３などの非磁性絶縁層２６が形成されて、この非磁性絶縁層２６の上にＣｕなどの導電性材料によりコイル層２７が形成されている。このコイル層２７はフレームメッキ法などで形成されたものであり、前記接続層２５の周囲に所定の巻き数となるように螺旋状にパターン形成されている。コイル層２７の巻き中心側の接続端２７ａ上には同じくＣｕなどの導電性材料で形成された底上げ層３１が形成されている。

前記コイル層２７および底上げ層３１は、レジスト材料などの有機材料の絶縁層３２で被覆されており、さらにＡｌ_２Ｏ_３などの無機絶縁層３３で覆われている。

そして、接続層２５の表面（上面）２５ａ、底上げ層３１の表面（上面）３１ａ、および無機絶縁層３３の表面（上面）３３ａは、同一面となるように加工されている。そして、前記無機絶縁層３３の表面に主磁極層２４がメッキ下地層（図示しない）を介してメッキ形成されている。前記主磁極層２４の後端側には、前記主磁極層２４と一体成形されたヨーク層３５が形成されている（いわゆるモノポール構造）。符号１３は保護層である。

このヨーク層３５は、前記接続層２５の表面２５ａに接続されており、これにより、リターンパス層２１、接続層２５および主磁極層２４を結ぶ磁路が形成されている。

図５の平面図に示すように、主磁極層２４は、トラック幅方向の幅寸法がトラック幅Ｔｗで形成された細長形状であり、前記トラック幅Ｔｗは０．１μｍ以下である。前記前記主磁極層２４の後端側で一体成形された前記ヨーク層３５は、前記主磁極層２４から離れる方向に向って幅寸法Ｗｙが徐々に広がる形状となっている。

図４及び図５に示す主磁極層２４及びヨーク層３５を図１に示す電気メッキ装置を用い、しかもメイン電源９からアノード２と主基板３（導電性セラミック基板１１）間にパルス電流を供給してメッキ形成する。

前記主磁極層２４は例えばＦｅＮｉ合金あるいはＦｅＮｉＣｏ合金等の磁性材料で形成される。特に前記主磁極層２４には高い飽和磁束密度（例えば２．０Ｔ以上）等の所定の特性が求められる。このような高い飽和磁束密度を得るには前記主磁極層２４として構成される磁性層中にＦｅ量が多く含まれることが必要である。例えば前記主磁極層２４を、Ｎｉの平均組成比は４質量％以上で２８質量％以下で、Ｃｏの平均組成比は０質量％以上で８質量％以下で、残部がＦｅの平均組成比であるＦｅＮｉＣｏ合金で形成する。

前記主磁極層２４は図５に示すように細長形状で形成される。メッキ形成時には前記主磁極層２４及びヨーク層３５の形状にレジストをパターン形成し、前記パターン形成内に前記主磁極層２４及びヨーク層３５をメッキ形成する。

パルス電流を用いた電気メッキ法を用いると、電流を流さない時間を設けることが出来るため、前記主磁極層２４を、少しずつメッキ形成でき、そしてメッキ浴中のＦｅイオンの濃度を増やしても、直流電流を用いた場合に比べメッキ形成時における電流密度の分布の偏りを緩和することが可能になっている。また前記パルス電流を用いることで、主磁極層２４のように非常に狭い空間内をメッキ形成するときでも攪拌効果を高めることができる。この結果、直流電流による電解メッキ法に比べて主磁極層２４に含まれるＦｅ含有量を従来よりも効果的に増やすことが可能になる。

なおパルス電流は、例えば数秒サイクルでＯＮ／ＯＦＦを繰返し、デューティ比を０．１〜０．５程度にすることが好ましい。

以下、本発明の特徴的部分について説明する。本発明では、メイン電源９及びサブ電源１０に共にパルス電源を用い、しかも前記アノード２と主基板３間、及びアノード２と補助基板４間に流れるパルス電流を同期させる。

図６は、メイン電源９とサブ電源１０から供給されるパルス電流のタイミング図の一例である。メイン電源９から供給されるパルス電流及びサブ電源１０から供給されるパルス電流を共に時間ｔ１のタイミングでＯＮ状態にし、前記パルス電流をｔ２（秒）流した後、時間ｔ３時にパルス電流をＯＦＦにし、ＯＦＦ時間をｔ４（秒）に制御する。そしてこの周期を繰り返す。

上記のように同じタイミングでメイン電源９及びサブ電源１０から供給されるパルス電流のＯＮ／ＯＦＦ状態を制御して、前記アノード２と主基板３間、及びアノード２と補助基板４間に流れるパルス電流を同期させている。

なお本発明では図７に示すように、サブ電源１０から供給されるパルス電流のパルス幅Ｌ１を前記メイン電源９から供給されるパルス電流のパルス幅Ｌ２より大きくすることも出来る。図７では、前記サブ電源１０から供給されるパルス電流の立ち上がりのタイミングと前記メイン電源９から供給されるパルス電流の立ち上がりのタイミングを異ならせている。図７に示すように前記サブ電源１０から供給されるパルス電流は時間ｔ５のタイミングでＯＮ状態になるのに対し、前記メイン電源９から供給されるパルス電流は時間ｔ５よりも遅い時間ｔ６のタイミングでＯＮ状態になり、双方の立ち上がりのタイミングに若干時間のずれを生じさせている。

また前記サブ電源１０から供給されるパルス電流を時間ｔ８のタイミングでＯＦＦ状態にするのに対し、前記メイン電源９から供給されるパルス電流は前記時間ｔ８よりも早い時間ｔ７のタイミングでＯＦＦ状態に制御しており、双方のＯＦＦ状態へのタイミングにも若干時間のずれを生じさせている。

本発明では図７のようにして、前記メイン電源９から供給されるパルス電流とサブ電源１０から供給されるパルス電流とを同期させても良い。図７のようにパルス電流のＯＮ／ＯＦＦのタイミングに若干時間的なずれを生じさせるには、後述するようにプログラム制御で行うことが可能である。

また図８に示すように、メイン電源９のパルス電流の立ち上がりのタイミングは、サブ電源１０のパルス電流の立ち上がりのタイミングと同じ時間ｔ９に制御するとともに、前記メイン電源９のパルス電流をＯＦＦ状態にするタイミング（時間ｔ１０）は前記サブ電源１０のパルス電流をＯＦＦ状態にするタイミング（時間ｔ１１）より早くなるように制御してもよい。このような制御もプログラム制御によって行うことが出来る。

このように本発明では、メイン電源９から供給されるパルス電流とサブ電源１０から供給されるパルス電流を同期させるとともに、前記サブ電源１０から供給されるパルス電流のパルス幅を前記メイン電源９から供給されるパルス電流のパルス幅と同じ幅かあるいは大きくすることが可能である。

また電流密度については、前記サブ電源１０から供給されるパルス電流の電流密度ｉ２の前記メイン電源９から供給されるパルス電流の電流密度ｉ１に対する比率｛（ｉ２／ｉ１）×１００｝を５％〜６００％の範囲内に制御することが好ましい。

本発明では、上記したように、メイン電源９から前記アノード２と主基板３間に流れるパルス電流と、サブ電源１０から前記アノード２と補助基板４間に流れるパルス電流とを同期させることで、前記メイン電源９からパルス電流が流れている間、サブ電源１０からもパルス電流が常時流れているので、かかる場合、適切に補助基板４が機能し、前記主基板３上での電流密度の均一化を促進させることができ、前記主基板３上に形成されるメッキ層の膜厚を適切に均一な状態に近づけることができる。また前記メイン電源９から供給されるパルス電流がＯＦＦ状態のとき、サブ電源１０から供給されるパルス電流もほぼＯＦＦ状態になるので、パルス電流がＯＦＦ状態で前記主基板３上にメッキ層がメッキ形成されていない間、前記補助基板４上に余分なメッキ層が析出するのを抑制することが出来る。この結果、前記補助基板４の機能を長期間、良好な状態で維持できるとともに、補助基板４の取り替えを早い段階で行う必要が無くなるので経済的である。

また上記したように、サブ電源１０から供給されるパルス電流のパルス幅Ｌ１を、前記メイン電源９から供給されるパルス電流のパルス幅Ｌ２より大きくしてもよく、これにより、より確実に前記メイン電源９からアノード２と主基板３間にパルス電流が流れている間、前記サブ電源１０からアノード２と補助基板４間にパルス電流を流し続けることができ、より適切に前記主基板３上での電流密度の均一化を促進させることができ、前記主基板３上に形成されるメッキ層の膜厚をより適切に均一な状態に近づけることができる。

なお前記サブ電源１０から供給されるパルス電流のパルス幅Ｌ１を、前記メイン電源９から供給されるパルス電流のパルス幅Ｌ２より大きくした場合、メイン電源９からアノード２と主基板３間にパルス電流が流れていないＯＦＦ状態の時に、サブ電源１０からアノード２と補助基板４間にパルス電流が流れている状態が生じる。しかし従来のようにサブ電源１０からアノード２と補助基板４間に直流電流を流していた場合に比べて、アノード２と主基板３間でパルス電流がＯＦＦ時におけるアノード２と補助基板４間に電流が流れている時間は、短くなるから、前記補助基板４上に析出するメッキ層の膜厚を従来に比べて軽減できる。なお本発明では前記前記サブ電源１０から供給されるパルス電流のパルス幅Ｌ１の、前記メイン電源９から供給されるパルス電流のパルス幅Ｌ２に対する比率｛（Ｌ１／Ｌ２）×１００｝を１００％〜１２０％の範囲内に制御することが好ましい。

また前記サブ電源１０から供給されるパルス電流の電流密度ｉ２の、前記メイン電源９から供給されるパルス電流の電流密度ｉ１に対する比率｛（ｉ２／ｉ１）×１００｝を５％〜６００％の範囲内に制御することが好ましい。この比率よりも小さいと、補助基板４の機能が適切に発揮されずに、前記主基板３上全体への電流密度の均一化を適切に促進させることができない。一方、上記比率よりも大きくなると、補助基板４上に析出するメッキ層の膜厚が厚くなりすぎて好ましくない。

本発明では、前記メイン電源９から供給されるパルス電流と、前記サブ電源１０から供給されるパルス電流とを適切に同期させるために、前記メイン電源９及びサブ電源１０に同期制御手段を接続させている。

図２に示すように前記同期制御手段は、例えばトリガー信号源４０であり、前記トリガー信号源４０は、配線４１，４１により前記メイン電源９とサブ電源１０に並列に接続されている。

前記トリガー信号源４０からはパルス電流の立ち上がりのタイミング信号が前記メイン電源９とサブ電源１０に入力される。前記トリガー信号源４０は、前記メイン電源９とサブ電源１０に並列に接続されているので、前記タイミング信号は前記メイン電源９とサブ電源１０に同時に入力され、図６に示すようにメイン電源９から供給されるパルス電流の立上がりと、前記サブ電源１０から供給されるパルス電流の立ち上がりを同じ時間ｔ１のタイミングで一致させることが出来る。

また前記メイン電源９とサブ電源１０は共にプログラマブル電源であることが好ましく、プログラマブル電源とすることで、パルス電流をＯＦＦにするタイミングや、前記パルス電流のデューティ比等を適切にプログラム制御でき、前記メイン電源９からのパルス電流と前記サブ電源１０からのパルス電流とを適切に同期させることが出来る。またプログラミング電源を用いることで、図７や図８のように、メイン電源９から供給されるパルス電流の立ち上がりタイミングを前記サブ電源１０から供給されるパルス電流の立ち上がりタイミングよりも遅くしたり、メイン電源９から供給されるパルス電流のＯＦＦタイミングを前記サブ電源１０から供給されるパルス電流のＯＦＦタイミングよりも早めたりすることもプログラム制御で簡単に行うことが出来る。

またトリガー信号源４０からは、パルス電流をＯＮにするタイミング信号だけでなく、パルス電流をＯＦＦにするタイミング信号が前記メイン電源９及びサブ電源１０に入力されても良いし、あるいは前記トリガー信号源４０からは常に前記メイン電源９及びサブ電源１０にパルス信号が入力されても良い。これにより、メイン電源９から供給されるパルス電流と、サブ電源１０から供給されるパルス電流とをより簡単且つ適切に同期させることが出来る。

図９は、電気メッキ法にて主基板上にメッキ層をメッキ形成し、補助基板を設けていない場合（比較例１）、補助基板を設けているが、メイン電源とサブ電源から供給されるパルス電流を同期させていない場合（比較例２）、及び、補助基板を設け、しかもメイン電源とサブ電源から供給されるパルス電流を同期させた場合（実施例）の各主基板上の任意点でのメッキ層の膜厚を測定した実験結果である。

メイン電源から流れるパルス電流を２００ｍＡに統一した。また比較例２では、サブ電源から供給されるパルス電流を１５０ｍＡ（ピーク時）にし、実施例ではサブ電源から供給されるパルス電流を２５０ｍＡ（ピーク時）に設定した。

実施例では図２に示すようにトリガー信号源を用いて前記メイン電源とサブ電源から供給されるパルス電流を同期させている。

なお比較例１及び比較例２は共に実施例に比べて主基板の中心（センター）より端に向うほどメッキ層の膜厚が大きくなり、メッキ層の膜厚の不均一性が大きくなるが、その不均一性を、実施例との対比においてグラフ上見やすいように、主基板の中心から端の方向へ８ｍｍ離れた位置Ａで測定したメッキ層の膜厚を、比較例１，２及び実施例において全て０．３３μｍとなるように補正すると共に、同じ補正値を用いて他の任意点で測定したメッキ層の膜厚も補正した。

図９に示すように、比較例１及び２は実施例に比べて主基板の中心から端に向うほどメッキ層の膜厚が厚くなり、主基板上における前記メッキ層の膜厚の不均一性が目立つ実験結果が得られた。

比較例１では、最も厚いメッキ層の膜厚は主基板の端で０．６１μｍであり、最も薄いメッキ層の膜厚は０．３１μｍであった。平均のメッキ層の膜厚は０．３９μｍであり、この平均膜厚に対するメッキ層の膜厚の変動比率{［最大メッキ層の膜厚−最小メッキ層の膜厚］／平均膜厚}×１００｝は約７８％であった。

一方、比較例２では、最も厚いメッキ層の膜厚は主基板の端で０．４９μｍであり、最も薄いメッキ層の膜厚は０．３１μｍであった。平均のメッキ層の膜厚は０．３６μｍであり、この平均膜厚に対するメッキ層の膜厚の変動比率は約５１．５％であった。

これに対し、実施例では、最も厚いメッキ層の膜厚は主基板の端で０．３９μｍであり、最も薄いメッキ層の膜厚は０．２９μｍであった。平均のメッキ層の膜厚は０．３３μｍであり、この平均膜厚に対するメッキ層の膜厚の変動比率は約２９．４％であった。

このように実施例では、比較例１及び２に比べて主基板上中心から端までのメッキ層の膜厚の不均一化が改善されていることがわかった。

本発明の電気メッキ装置の部分断面図、図１に示す電気メッキ装置の電気系統を説明するための回路図、主基板及び補助基板を真上から見た平面図、所定の部位をメッキ形成するために、図１に示す電気メッキ装置を用いて形成された薄膜磁気ヘッドの部分断面図、図４に示す薄膜磁気ヘッドを真上から見た部分平面図、メイン電源及びサブ電源から供給されるパルス電流のタイミング図の一例、メイン電源及びサブ電源から供給されるパルス電流のタイミング図の一例、メイン電源及びサブ電源から供給されるパルス電流のタイミング図の一例、電気メッキ法にて主基板上にメッキ層をメッキ形成し、補助基板を設けていない場合（比較例１）、補助基板を設けているが、メイン電源とサブ電源から供給されるパルス電流を同期させていない場合（比較例２）、及び、補助基板を設け、しかもメイン電源とサブ電源から供給されるパルス電流を同期させた場合（実施例）の各主基板上の任意点でのメッキ層の膜厚を測定した実験結果、

符号の説明

１メッキ槽
２アノード
３主基板
４補助基板
５メッキ液
９メイン電源
１０サブ電源
２４主磁極層
４０トリガー信号源
Ｈ１垂直磁気記録ヘッドＨ

Claims

メッキ槽と、前記メッキ槽内に設けられたカソードである主基板と、前記主基板と所定距離離して対向させたアノードと、前記主基板の周囲に設けられた補助基板と、前記アノードから主基板にかけて電流を供給するためのメイン電源と、前記アノードから補助基板にかけて電流を供給するためのサブ電源とを有し、
前記メッキ槽内にメッキ液を満たし、前記アノードから主基板にかけて、及び前記アノードから補助基板にかけて電流を供給して、前記主基板上に所定のメッキ膜を形成する電気メッキ方法において、
前記メイン電源とサブ電源にパルス電源を用いるとともに、前記アノードから主基板にかけて流れるパルス電流と、前記アノードから補助基板に流れるパルス電流とを同期させることを特徴とする電気メッキ方法。
前記アノードから補助基板に流れるパルス電流のパルス幅を、前記アノードから主基板に流れるパルス電流のパルス幅と同じ幅かあるいはそれよりも大きくする請求項１記載の電気メッキ方法。
前記アノードから補助基板に流れるパルス電流の電流密度ｉ２の、前記アノードから主基板に流れるパルス電流の電流密度ｉ１に対する比率｛（ｉ２／ｉ１）×１００｝を５％〜６００％の範囲内にする請求項１または２に記載の電気メッキ方法。
メッキ槽と、前記メッキ槽内に設けられたカソードである主基板と、前記主基板と所定距離離して対向させたアノードと、前記主基板の周囲に設けられた補助基板と、前記アノードから主基板にかけて電流を供給するためのメイン電源と、前記アノードから補助基板にかけて電流を供給するためのサブ電源とを有する電気メッキ装置において、
前記メイン電源及びサブ電源とをパルス電源とし、前記アノードから主基板に流れるパルス電流と、前記アノードから補助基板に流れるパルス電流とを同期させる同期制御手段を設けたことを特徴とする電気メッキ装置。
前記同期制御手段にはトリガー信号源を用い、前記信号源を前記メイン電源及びサブ電源に並列に接続する請求項４記載の電気メッキ装置。
前記メイン電源及びサブ電源にはプログラマブル電源を用いる請求項４または５に記載の電気メッキ装置。