JP4301184B2 - リニアレギュレータ出力電圧測定装置及びリニアレギュレータ出力電圧測定方法 - Google Patents

Description

本発明は、リニアレギュレータの出力電圧が基準値かどうかを測定する装置であって、例えば携帯電話機や携帯用情報処理装置等の携帯端末機に用いられるリニアレギュレータ出力電圧測定装置及びリニアレギュレータ出力電圧測定方法に関する。

リニアレギュレータは、電池等の電源の直流電圧を所定電圧に降圧して出力するものであるため、リニアレギュレータの製品出荷時に出力電圧が適正値かどうかを測定するようになっている。
この測定を行うため、例えば図３に示すように、リニアレギュレータ１１にソケット等の接続冶具１２によってリニアレギュレータ出力電圧測定装置（以降、テスタとも称す）１３を接続する。

リニアレギュレータ１１は次のように回路構成されている。＋入力端にリファレンス電圧ＶＲＥＦが供給されるオペアンプＡＭＰ１の出力端にＭＯＳ(Metal Oxide Semiconductor)型のトランジスタＭ１のゲート端が接続され、このトランジスタＭ１のソース端に入力端子ＶＣＣが接続され、ドレイン端に出力端子ＯＵＴ１が接続され、また当該ドレイン端とアースＧＮＤとの間に２つの抵抗器Ｒ４，Ｒ５が直列接続されている。更に、それら抵抗器Ｒ４，Ｒ５の間にオペアンプＡＭＰ１の−入力端が接続されて構成されている。

このような構成において、携帯端末機等に製品として使用する際には、電池を入力端子ＶＣＣとアースＧＮＤとに接続し、オペアンプＡＭＰ１の＋入力端と−入力端との電圧がイマジナリーショート（仮想短絡）されて出力電圧Ｖｏｕｔ１を一定に制御し、これを図示せぬ所定回路へ供給するようになっている。即ち、リファレンス電圧ＶＲＥＦの抵抗器Ｒ４，Ｒ５の抵抗比倍の電圧が出力電圧Ｖｏｕｔ１となる。負荷電流ＩＬは、図３ではテスタ１３から後述のように供給される電流である。

テスタ１３は、電池電圧に該当する直流電圧ＶＩＮを入力端子ＶＣＣへ出力する電圧源１４と、トランジスタＭ１に一定の負荷電流ＩＬを流す定電流源１５と、出力端子ＯＵＴ１とアースＧＮＤ間の出力電圧ＶＯＵＴ１を測定する電圧計１６とを備えて構成されている。
接続冶具１２は、上記のようにリニアレギュレータ１１の入力端子ＶＣＣ、出力電圧ＶＯＵＴ１及びアースＧＮＤの各端子とテスタ１３との間に接続され、これら接続間に接続冶具１２のソケット部分や配線などの抵抗成分であるコンタクト抵抗値Ｒ１，Ｒ２，Ｒ３を有する。

このような接続冶具１２を介してリニアレギュレータ１１にテスタ１３を接続し、テスタ１３の電圧源１４から入力電圧ＶＩＮを入力端子ＶＣＣに印加すると共に、定電流源１５によってトランジスタＭ１に負荷電流ＩＬを流す。これによって、出力端子ＯＵＴ１とアースＧＮＤ間から一定の出力電圧ＶＯＵＴ１が出力され、これが電圧計１６で測定電圧ＶＭ１として測定される。

なお、上記説明ではリニアレギュレータ１１が１つの場合を例に挙げて説明したが、通常少なくとも同構成のリニアレギュレータが１つの半導体装置（ＩＣ）内にその入力端子ＶＣＣとアースＧＮＤ間に並列に接続されていることが多い。この場合も同様に２つ目以降のリニアレギュレータの出力電圧を測定するようになっている。
この種の従来の装置として、例えば特許文献１に記載のものがある。

特許文献１には、アナログスイッチＳＷ１〜ＳＷ４を切り換えて各出力素子に供給される電源電圧及び出力電圧値を１つのセンス端子Ｐ９へ出力することにより、接触抵抗の影響を除去して出力端子のオン電圧Ｖｏｎを測定できる半導体装置が開示されている。
特開２０００−２１４２２５号公報

しかし、従来の図３に示したリニアレギュレータ出力電圧測定装置においては、接続冶具１２のコンタクト抵抗値Ｒ２によって出力電圧ＶＯＵＴ１がＶｄｒｏｐだけ電圧降下するので、電圧計１６での測定電圧ＶＭ１が実際の出力電圧Ｖｏｕｔ１よりも電圧降下分の電圧Ｖｄｒｏｐだけ低くなってしまう。つまり出力電圧ＶＯＵＴ１を正確に測定できないという問題がある。

また、上記特許文献１においては、測定対象のＩＣにアナログスイッチ及びそれを制御するデコーダや制御回路を集積させておく必要があり、また、制御回路等のための制御信号を入力するための端子も設ける必要がある。このため、ＩＣのサイズが増加すると共に設計の自由度が阻害されるという問題がある。
本発明は、このような課題に鑑みてなされたものであり、測定対象のリニアレギュレータが集積された半導体装置のサイズの増加並びに設計の自由度を阻害することなく、その出力電圧を正確に測定することができるリニアレギュレータ出力電圧測定装置及びリニアレギュレータ出力電圧測定方法を提供することを目的としている。

上記目的を達成するために、本発明の請求項１によるリニアレギュレータ出力電圧測定装置は、入力端子とアース間に印加される電源電圧を前記入力端子及び出力端子間に介挿されたトランジスタと該トランジスタを制御するオペアンプとの組合せ回路により所定電圧に降圧して前記出力端子とアース間に出力する少なくとも第１及び第２のリニアレギュレータを、前記入力端子とアース間に並列接続してなる半導体装置に、電気的な接続手段により接続され、この接続手段を介して前記第１のリニアレギュレータの前記入力端子へ電圧源から電圧ＶＩＮを印加すると共に、前記第１のリニアレギュレータの出力端子から定電流源にて負荷電流ＩＬを引き込み、さらに前記第１のリニアレギュレータの出力端子とアース間に出力されるリニアレギュレータ出力電圧を第１の電圧計にて測定するリニアレギュレータ出力電圧測定装置において、前記第２のリニアレギュレータの出力端子とアースとの間に接続され、当該第２のリニアレギュレータの前記トランジスタを全オン状態として、前記出力端子とアース間に出力される前記入力端子に入力される入力電圧である第２の出力電圧を測定する第２の電圧計と、前記第１の電圧計で測定した第１の電圧ＶＭ１と、前記第２の電圧計で測定した前記第２の出力電圧ＶＭ２と、前記入力端子への印加電圧ＶＩＮと、前記負荷電流ＩＬとが入力された演算手段とを備え、前記演算手段は、第２の出力電圧ＶＭ２と前記印加電圧ＶＩＮとの減算値を前記負荷電流ＩＬで除算して、前記接続手段の抵抗であるコンタクト抵抗値を算出し、このコンタクト抵抗値に前記負荷電流ＩＬを乗算して算出した当該コンタクト抵抗値による電圧降下分の電圧Ｖｄｒｏｐと前記第１の電圧ＶＭ１とを加算して前記リニアレギュレータ出力電圧を求めるように構成されていることを特徴とする。

この構成によれば、第２のリニアレギュレータのトランジスタを全オン状態とすることにより、第２のリニアレギュレータの出力端子に入力端子電圧がそのままのレベルで現れる。この状態で、定電流源によって第１のリニアレギュレータの出力端子から負荷電流ＩＬを引き込んでトランジスタに流すと、コンタクト抵抗値（Ｒとする）にＲ×ＩＬの電圧降下Ｖｄｒｏｐが発生し、このため入力端子への印加電圧がＶＩＮ−Ｖｄｒｏｐと低下する。この低下した印加電圧は、そのまま第２のリニアレギュレータの出力端子にも現れる。この時の出力端子の電圧ＶＭ２を第２の電圧計で測定すれば、ＶＩＮ−Ｖｄｒｏｐ＝ＶＭ２の電圧値が分かる。また、負荷電流ＩＬは定電流源の一定の電流なので予め分かっている。これによって、演算手段にて、Ｒ＝（ＶＭ２−ＶＩＮ）÷ＩＬを演算すれば、接続手段のコンタクト抵抗値Ｒが求められる。更にＲ×ＩＬ＝Ｖｄｒｏｐを計算すれば、コンタクト抵抗値Ｒによる電圧降下分の電圧Ｖｄｒｏｐを求めることができ、このＶｄｒｏｐを第１の電圧計で測定された電圧ＶＭ１に加算すれば、リニアレギュレータの実際の出力電圧が求められる。

また、本発明の請求項２によるリニアレギュレータ出力電圧測定方法は、入力端子とアース間に印加される電源電圧を前記入力端子及び出力端子間に介挿されたトランジスタと該トランジスタを制御するオペアンプとの組合せ回路により所定電圧に降圧して出力端子とアース間に出力する少なくとも第１及び第２のリニアレギュレータを、前記入力端子とアース間に並列接続してなる半導体装置に、電気的な接続手段により接続され、この接続手段を介して第１のリニアレギュレータの前記入力端子へ電圧源から電圧ＶＩＮを印加すると共に、前記第１のリニアレギュレータの出力端子から定電流源にて負荷電流ＩＬを引き込み、さらに前記第１のリニアレギュレータの出力端子とアース間に出力されるリニアレギュレータ出力電圧を第１の電圧計にて測定するリニアレギュレータ出力電圧測定方法において、前記第２のリニアレギュレータの出力端子とアースとの間に接続された第２の電圧計で、当該第２のリニアレギュレータを構成する前記トランジスタを全オン状態として、当該出力端子とアース間に出力される前記入力端子の入力電圧である第２の出力電圧を測定する第１のステップと、前記第１のステップで測定された電圧ＶＭ２から前記入力端子への印加電圧ＶＩＮを減算した値を前記負荷電流ＩＬで除算して、前記接続手段の抵抗であるコンタクト抵抗値を求める第２のステップと、前記第２のステップで求められたコンタクト抵抗値に前記負荷電流ＩＬを乗算して当該コンタクト抵抗値による電圧降下分の電圧Ｖｄｒｏｐを求める第３のステップと、前記第３のステップで求められた電圧Ｖｄｒｏｐに前記第１の電圧計で測定された電圧ＶＭ１を加算して前記リニアレギュレータ出力電圧を求める第４のステップとを含むことを特徴とする。
この方法によれば、上記請求項１と同様の作用効果を得ることができる。

以上説明したように本発明によれば、測定対象のリニアレギュレータが集積された半導体装置のサイズの増加並びに設計の自由度を阻害することなく、その出力電圧を正確に測定することができるという効果がある。

以下、本発明の実施の形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
図１は、本発明の実施の形態に係るリニアレギュレータ出力電圧測定装置２４と当該装置に接続冶具で接続されたリニアレギュレータが集積された半導体装置２０との接続回路構成を示す図である。

図１に示す半導体装置２０には、図３に示したリニアレギュレータ１１と同構成の第１及び第２のリニアレギュレータ２１，２２が、入力端子ＶＣＣとアースＧＮＤ間に並列に接続されて集積されている。
即ち、第２のリニアレギュレータ２２も次のように回路構成されている。＋入力端にリファレンス電圧ＶＲＥＦが供給されるオペアンプＡＭＰ２の出力端にＭＯＳ型のトランジスタＭ２のゲート端が接続され、このトランジスタＭ２のソース端に入力端子ＶＣＣが接続され、ドレイン端に出力端子ＯＵＴ２が接続され、また当該ドレイン端とアースＧＮＤとの間に２つの抵抗器Ｒ６，Ｒ７が直列接続されている。更に、それら抵抗器Ｒ６，Ｒ７の間にオペアンプＡＭＰ２の−入力端が接続されて構成されている。但し、第２のリニアレギュレータ２２の抵抗器Ｒ６，Ｒ７は、第１のリニアレギュレータ２１の抵抗器Ｒ４，Ｒ５と、抵抗比が同じ場合又は異なる場合がある。

これらリニアレギュレータ２１，２２にソケット等の接続冶具２３によってリニアレギュレータ出力電圧測定装置（以降、テスタとも称す）２４を接続する。
テスタ２４は、電池電圧に該当する直流電圧ＶＩＮを入力端子ＶＣＣへ出力する電圧源１４と、トランジスタＭ１に一定の負荷電流ＩＬを流す定電流源１５と、出力端子ＯＵＴ１とアースＧＮＤ間の出力電圧ＶＯＵＴ１を測定する電圧計１６と、出力端子ＯＵＴ２とアースＧＮＤ間の電圧ＶＭ２を測定する電圧計１７と、後述で説明するＣＰＵ１８とを備えて構成されている。

つまり、第２のリニアレギュレータ２２の出力端子ＯＵＴ２には、電圧計１７のみで定電流源は接続されていない。
接続冶具２３は、上記のようにリニアレギュレータの入力端子ＶＣＣ、出力電圧ＶＯＵＴ１、出力端子ＯＵＴ２及びアースＧＮＤの各端子とテスタ２４との間に接続され、これら接続間に接続冶具２３のソケット部分や配線などの抵抗成分であるコンタクト抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ８を有する。

このような構成において、リニアレギュレータ出力電圧ＶＯＵＴ１は、図２に示すＶｃｃ−Ｖｏｕｔ特性を持つため、入力端子ＶＣＣの電圧を出力端子ＯＵＴ２のリファレンス電圧ＶＲＥＦにより決まる目標電圧以下に設定すると、図２に示す特性グラフの斜線の部分において第２のリニアレギュレータ２２のトランジスタＭ２がフルオンとなり、出力端子ＯＵＴ２に入力端子ＶＣＣの電圧がそのままのレベルで現れる。

これは、出力端子ＯＵＴ２の出力電圧Ｖｏｕｔが目標値Ｖｏｕｔ１に達していないためである。更に、出力端子ＶＯＵＴ２に定電流源が接続されていないので負荷電流ＩＬが流れないことから、コンタクト抵抗値Ｒ８による電圧降下が生じず、電圧計１７の測定値がそのまま入力端子の電圧ＶＣＣに等しくなる。
この状態で、定電流源１５によって出力端子ＯＵＴ１から負荷電流ＩＬを引き込んでトランジスタＭ１に流すと、コンタクト抵抗値Ｒ１にＲ１×ＩＬの電圧降下Ｖｄｒｏｐが発生し、このため入力端子ＶＣＣへの印加電圧がＶＩＮ−Ｖｄｒｏｐと低下する。この低下した印加電圧は、そのまま出力端子ＯＵＴ２にも現れる。

そこで、その時の出力端子ＯＵＴ２の電圧ＶＭ２を電圧計１７で測定すれば、ＶＩＮ−Ｖｄｒｏｐ＝ＶＭ２の電圧値が分かる。また、負荷電流ＩＬは定電流源１５の一定の電流なので予め分かっている。これによって、ＣＰＵ１８にて、Ｒ１＝（ＶＭ２−ＶＩＮ）÷ＩＬを演算すれば、コンタクト抵抗値Ｒ１が求められる。
各コンタクト抵抗値Ｒ１〜Ｒ３，Ｒ８は何れも略同じなので、Ｒ２＝Ｒ１とすることができる。つまり、Ｒ２×ＩＬ＝Ｖｄｒｏｐ（コンタクト抵抗値を求めた後でＩＬを変化させてもよい）を更に計算すれば、コンタクト抵抗値Ｒ２による電圧降下分の電圧Ｖｄｒｏｐを求めることができ、このＶｄｒｏｐを電圧計１６で測定された電圧ＶＭ１に加算すれば、リニアレギュレータの実際の出力電圧ＶＯＵＴ１を求めることができる。

以上説明したように本実施の形態のリニアレギュレータ出力電圧測定装置２４によれば、リニアレギュレータに元々備えられている第２のリニアレギュレータ２２を用いて、リニアレギュレータの実際の出力電圧ＶＯＵＴ１を誤差無く求めることができる。
従って、従来のような測定のための回路をリニアレギュレータに追加しなくてもよいので、リニアレギュレータが集積された半導体装置のサイズの増加並びに設計の自由度を阻害することなく、その出力電圧を正確に測定することができる。

本発明の実施の形態に係るリニアレギュレータ出力電圧測定装置と当該装置に接続冶具で接続されたリニアレギュレータが集積された半導体装置との接続回路構成を示す図である。 第２のリニアレギュレータを構成するトランジスタのフルオンとなる条件を説明するための図である。 従来のリニアレギュレータ出力電圧測定装置と当該装置に接続冶具で接続されたリニアレギュレータとの接続回路構成を示す図である。

符号の説明

１４ 電圧源
１５ 定電流源
１６，１７ 電圧計
１８ ＣＰＵ
２０ 半導体装置
２１ 第１のリニアレギュレータ
２２ 第２のリニアレギュレータ
２３ 接続冶具
２４ リニアレギュレータ出力電圧測定装置（テスタ）
ＡＭＰ１，ＡＭＰ２ オペアンプ
Ｍ１，Ｍ２ トランジスタ
ＯＵＴ１，ＯＵＴ２ リニアレギュレータ出力端子
ＧＮＤ アース
Ｒ１〜Ｒ３，Ｒ８ 接続冶具のコンタクト抵抗値
Ｒ４〜Ｒ７ リニアレギュレータの抵抗器
ＩＬ 負荷電流
Ｖｏｕｔ１ リニアレギュレータ出力電圧
ＶＣＣ リニアレギュレータ入力端子
ＶＭ１，ＶＭ２ 電圧計の測定電圧
ＶＲＥＦ リファレンス電圧

Claims (2)

1. 入力端子とアース間に印加される電源電圧を前記入力端子及び出力端子間に介挿されたトランジスタと該トランジスタを制御するオペアンプとの組合せ回路により所定電圧に降圧して前記出力端子とアース間に出力する少なくとも第１及び第２のリニアレギュレータを、前記入力端子とアース間に並列接続してなる半導体装置に、電気的な接続手段により接続され、この接続手段を介して前記第１のリニアレギュレータの前記入力端子へ電圧源から電圧ＶＩＮを印加すると共に、前記第１のリニアレギュレータの出力端子から定電流源にて負荷電流ＩＬを引き込み、さらに前記第１のリニアレギュレータの出力端子とアース間に出力されるリニアレギュレータ出力電圧を第１の電圧計にて測定するリニアレギュレータ出力電圧測定装置において、
   前記第２のリニアレギュレータの出力端子とアースとの間に接続され、当該第２のリニアレギュレータの前記トランジスタを全オン状態として、前記出力端子とアース間に出力される前記入力端子に入力される入力電圧である第２の出力電圧を測定する第２の電圧計と、
   前記第１の電圧計で測定した第１の電圧ＶＭ１と、前記第２の電圧計で測定した前記第２の出力電圧ＶＭ２と、前記入力端子への印加電圧ＶＩＮと、前記負荷電流ＩＬとが入力された演算手段とを備え、
   前記演算手段は、第２の出力電圧ＶＭ２と前記印加電圧ＶＩＮとの減算値を前記負荷電流ＩＬで除算して、前記接続手段の抵抗であるコンタクト抵抗値を算出し、このコンタクト抵抗値に前記負荷電流ＩＬを乗算して算出した当該コンタクト抵抗値による電圧降下分の電圧Ｖｄｒｏｐと前記第１の電圧ＶＭ１とを加算して前記リニアレギュレータ出力電圧を求めるように構成されている
   ことを特徴とするリニアレギュレータ出力電圧測定装置。
2. 入力端子とアース間に印加される電源電圧を前記入力端子及び出力端子間に介挿されたトランジスタと該トランジスタを制御するオペアンプとの組合せ回路により所定電圧に降圧して出力端子とアース間に出力する少なくとも第１及び第２のリニアレギュレータを、前記入力端子とアース間に並列接続してなる半導体装置に、電気的な接続手段により接続され、この接続手段を介して第１のリニアレギュレータの前記入力端子へ電圧源から電圧ＶＩＮを印加すると共に、前記第１のリニアレギュレータの出力端子から定電流源にて負荷電流ＩＬを引き込み、さらに前記第１のリニアレギュレータの出力端子とアース間に出力されるリニアレギュレータ出力電圧を第１の電圧計にて測定するリニアレギュレータ出力電圧測定方法において、
   前記第２のリニアレギュレータの出力端子とアースとの間に接続された第２の電圧計で、当該第２のリニアレギュレータを構成する前記トランジスタを全オン状態として、当該出力端子とアース間に出力される前記入力端子の入力電圧である第２の出力電圧を測定する第１のステップと、
   前記第１のステップで測定された電圧ＶＭ２から前記入力端子への印加電圧ＶＩＮを減算した値を前記負荷電流ＩＬで除算して、前記接続手段の抵抗であるコンタクト抵抗値を求める第２のステップと、
   前記第２のステップで求められたコンタクト抵抗値に前記負荷電流ＩＬを乗算して当該コンタクト抵抗値による電圧降下分の電圧Ｖｄｒｏｐを求める第３のステップと、
   前記第３のステップで求められた電圧Ｖｄｒｏｐに前記第１の電圧計で測定された電圧ＶＭ１を加算して前記リニアレギュレータ出力電圧を求める第４のステップと
   を含むことを特徴とするリニアレギュレータ出力電圧測定方法。

Images