JP4299370B2 - 双極静電チャックにおけるプラズマバイアス電圧のオフセット方法および装置 - Google Patents

Description

【技術分野】
【０００１】
本発明は、半導体装置と半導体製造用装置に関する。より詳細には、本発明は、プラズマ処理チャンバにおいて半導体基板を双極静電チャックにクランプするための改良装置および方法に関する。
【背景技術】
【０００２】
プラズマ処理システムにおける双極静電チャックの使用は、広く知られている。説明を容易にするため、双極静電チャックの使用に適したチャンバを表す基板処理チャンバの概略図を図１に示す。図１において、基板プラズマ処理システム１００はプラズマ処理チャンバ１１０を含む。チャンバ１１０の内部にはＲＦ発生器１０８によって励磁されるシャワヘッド型またはＴＣＰコイルを表す電極１０４が配置されている。
【０００３】
チャンバ１１０の上部には、ガス状原料物質（例えば、エッチングガス）が送り込まれるガスオリフィス１０２が電極１０４の上部へと延出するように設けられている。この実施例ではシャワヘッド型電極１０４は、半導体基板またはフラットパネルディスプレイなどを表す基板１１２上のＲＦ誘導プラズマ領域１３４へとガス状原料物質を拡散させるための複数のバッフル１０６を含む。ガス状原料物質は、チャンバの壁に穿設されたポートから、または基板の下に配置されたガスリング装置から放出される。
【０００４】
チャンバ１１０に挿入された基板１１２は、双極静電チャック１１４上に載置される。双極静電チャック１１４は、下部電極１１６と一体的に取付けられ、電気的に接続されている。したがって、双極静電チャック１１４と下部電極１１６のＲＦ電位は同一となる。下部電極１１６は一般的にＲＦ発生器１０８からＲＦ出力を受けとる。電源１７０は、導線１２３により第１埋込板１５２に負バイアス電圧Ｖ_Nを送るとともに、導線１２４により第２埋込板１５０に正バイアスＶ_Pを供給する。
【０００５】
ＲＦ発生器１０８により供給されるＲＦエネルギーから電源１７０を保護するため、電源１７０とＲＦ発生器１０８との間にＲＦフィルタ（従来型なので、簡略化のため図１では省略）を配設してもよい。同様にＲＦ発生器１０８が、電源１７０から供給される直流電位レベルの影響を受けないよう、電源１７０とＲＦ発生器１０８との間に直流阻止コンデンサ（従来型なので、簡略化のため図１では省略）を設けてもよい。
【０００６】
下部電極１１６と静電チャック１１４の両者を貫通し、冷却剤ポート１２２が延在している。加圧された（一実施例では、例えば約５−１０Torr）ヘリウム冷却ガスが冷却材オリフィス１２２から導入される。ヘリウム冷却ガスは基板１１２の下面に衝突し、処理中に基板の温度を正確に調節するための熱伝導媒体として作用するので、均一かつ反復的な処理結果が得られる。プラズマ処理中にあっては、ポート１６０からガスを抜くことによりチャンバ１１０内の圧力は低く、例えば一実施例では約５から２５Torrに維持されることが望ましい。エッチングに適したチャンバ温度（例えば一実施例では約７０℃）に維持するため、複数のヒータ（簡略化のため、図１では省略）を設けることができる。接地への電気経路を設けるため、通常、チャンバ１１０の壁１１１は接地されている。
【０００７】
図２Ａは図１の双極静電チャック１１４の断面を詳細に示す。名前が示すように双極静電チャック１１４は、２枚の埋込板、すなわち負帯電埋込板１５２と正帯電埋込板１５０とを有する。双極静電チャック１１４の両埋込板は図１の電源に接続されている。電源１７０がオンになると、埋込板１５０は電源１７０により共通の基準電位レベルに対して正にバイアスされる。電源１７０はまた、共通の基準電位レベルに対して埋込板１５２を負にバイアスする。埋込板１５０と１５２は固定位置にあるため、帯電埋込板により発生する静電界は、各埋込板の周囲領域に良好に画定される。
【０００８】
ｐ型の半導体ウエハの場合、基板１１２の孔は負バイアス埋込板１５２を直接被覆する基板領域へと移動する。この結果、埋込板１５２により静電チャック１１４に発生する電界と電界強度が同じであると共に極性が逆の実効正電荷領域が形成される。結果的に、正バイアス埋込板１５０を直接被覆する基板１１２の領域に、実効負電荷領域が形成される。同様にして、ｎ型半導体ウエハの場合も基板１１２内の電子は正の埋込板１５０を直接被覆する基板１１２の領域へと移動する。したがって、埋込板１５０により静電チャック１１４に発生する電界と電界強度は同じで極性が逆の実効負電荷領域が形成される。その結果、負バイアス埋込板１５２を直接被覆する基板１１２の領域に実効正電荷領域が形成される。
【０００９】
当業者には周知であるように、基板１１２と静電チャック１１４のバイアス板１５０，１５２とに互いに逆の電荷を持つ領域が存在することにより、基板１１２と静電チャック１１４とを結合させる誘導静電力が発生する。一例として図２Ａには正帯電板１５０と基板１１２の負帯電領域１２２との間に静電力Ｆ₁が図示されている。図２Ａには、負帯電板１５２と基板１１２の正帯電領域１２４との間に静電力Ｆ₂も図示されている。当業者にとって周知のように、力Ｆ₁の強さは、バイアス板１５０と帯電領域１２２との間の電位差に正比例する。同様にＦ₂の強さはバイアス板１５２と帯電領域１２４との電位差に正比例する。この例では静電力Ｆ₁とＦ₂は基板１１２を静電チャック１１４にクランプする作用を行う。
【００１０】
一般的にプラズマ処理中は、加工物すなわち基板に印加されるクランプ力が平衡を保つ（すなわち静電力Ｆ₁と静電力Ｆ₂の強さは概ね等しい）ことが望ましい。
【００１１】
しかし、チャンバ１１０に負帯電プラズマを導入すると、基板１１２はプラズマ誘導バイアス−Ｖ_Bにより静電チャックに対して負バイアスされる。一例として図２Ｂには静電クランプ力Ｆ₁とＦ₂への負帯電プラズマ１８０の影響が図示されている。基板１１２のプラズマ誘導バイアス−Ｖ_Bにより、基板１１２の誘導帯電領域１２２と１２４およびバイアス埋込板１５０と１５２（電源１７０により共通の接地に対して一定の電位に保持される）との間の相対的電圧電位低下がオフセットされる。静電力Ｆ₁とＦ₂は領域１２２,１２４と板１５０,１５２との間の相対的電位差に正比例するため、プラズマ誘導バイアス−Ｖ_Bはクランプ力Ｆ₁を増大させ力Ｆ₂を減少させることによりクランプ力Ｆ₁と力Ｆ₂との平衡を崩す。
【００１２】
この状態を説明するため、電源１７０が共通の基準電圧レベルに対して正電極２０４を＋３５０Ｖ、負電極２０６を−３５０Ｖにバイアスする場合を検討する。プラズマをオフにすると、基板の電位は共通の基準電圧レベルに対して０Ｖとなり、双極チャック１１４の両極とこれらを被覆する基板領域との間の電位差はそれぞれ＋３５０Ｖと−３５０Ｖとなる。
【００１３】
しかしプラズマの存在により基板１１２が負に帯電すると、基板と双極静電チャックの二極との間の電位差は非対称となる。例えば基板バイアス電圧はプラズマがオンになると−１００Ｖとなる。この場合、正極と負バイアス基板の間の電位差は＋４５０Ｖ（すなわち＋３５０Ｖ−（−１００Ｖ））まで上昇する。しかし負極と負バイアス基板の間の電位差は−２５０Ｖ（すなわち−３５０Ｖ−（−１００Ｖ））までしか低下しない。電位差の低下により、負極とウエハ間の静電保持力が低下する。結果的に何らかの熱交換ガスが放出されて、温度調節および／または処理の変動は不適切なものとなる。場合によっては、基板を双極チャックに保持する静電力は、ヘリウム冷却圧力とチャンバ内の低圧との間の圧力差により基板に加えられる力に抗するのに不十分なほど弱くなることもあり、その結果、基板がチャックの表面から「突然離れてしまう」ことになる。
【００１４】
さらに、プラズマ誘導負基板バイアスは、負バイアス基板と双極チャックの正極との間の電位差を過度に増加させることがある。電位差が極端に高いと、基板の下面とチャックの上面の間にアーク（すなわちスパーク）を発生させたり過剰な電流をプラズマに出入りさせ、その結果、食孔跡損傷（ピットマークダメージ）を引き起こす。チャックの表面は時間とともに、熱交換ガスが正常にシールされた状態に維持するのが不可能となるほどの損傷を受ける。
【００１５】
プラズマ誘導バイアスを補償するための先行技術による試みが、図３に示されている。静電チャック４１４は、負バイアス埋込板４２０と正バイアス板４１８とを含む。直流電源４０６と直流電源４０８は、基板４１６に反対かつ等しい帯電領域を形成するため可変接地基準ノード４０７に対して必要な電圧電位を板４１８と４２０にそれぞれ供給する。この反対かつ概ね等しい帯電領域は、必要なクランプ力を生み出す。ピックアップピン４０２は、ウエハ４１６で発生したプラズマ誘導バイアスを検出するようにチャンバ内に配置され、このようにして基準ノード４０７を変えるのに必要な入力を提供する。可変接地基準ノード４０７は、板４１８と４２０に印加される電位を適当に上下させることにより、誘導プラズマバイアスを補償するという効果を持つ。
【００１６】
しかしピックアップピン４０２の使用には不都合な点が多い。その一つは、ピックアップピン４０２は基板４１６におけるプラズマ誘導バイアスを概算するのみという点にある。さらにこの概算は、ユーザによる制御が不可能な多くの要因に影響される。一例を挙げると、ピックアップピン４０２は、時間超過に伴って強力なプラズマイオンがピックアップピンの粒子を離脱させてチャンバ内のプラズマを汚染させるスパッタリングとして当該技術分野で周知のプラズマ誘導ダメージを受ける。このダメージは、望ましくない汚染を生じさせるだけでなく、定期的な校正と調整（すなわち、ピックアップピン４２０の電気的性質の変化を補償するための抵抗器ブリッジ４５０を設けること）に加えて、最終的には著しい稼働休止時間と生産高の損失をもたらす交換を必要とするのでピックアップピンの電気的性質を変えてしまうこともある。
【００１７】
ピックアップピン４０２が位置する領域のプラズマと、基板４１６の表面に衝突するプラズマとが大きく異なっている場合、ピックアップピン４０２によっては基板４１６のプラズマ誘導バイアスを適切に補償することはできない。このピックアップピン４０２で見られるプラズマとウエハ４１６のプラズマとの違いは、例えば空間的変化（すなわちプラズマの密度／温度の径方向の分布）、不規則な幾何学形状によるプラズマ自体の不均一性といった要因による。実際、これらの要因のいずれか一つでも存在する場合、プラズマ誘導バイアス補償機構としてのピックアップピン４０２の使用は満足のいくものとならない。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
以上から見て、プラズマの存在下では特に、双極静電チャックへの基板のクランプを改良するための技術向上が望ましい。コスト削減および／または汚染低減のため、ピックアップピンおよび／または第２電源もしくは複雑な制御回路の使用を必要としないことが、改良技術にとって望ましい。
【課題を解決するための手段】
【００１９】
一実施形態において本発明は、静電チャック電源の基準ノードの基準電圧を制御するよう構成された制御回路に関する。静電チャック電源は、基板を双極静電チャックにクランプするよう構成されている。静電チャックは、第１埋込導体と第２埋込導体とを有する。静電チャック電源は、第１埋込導体と接続されるよう構成された第１出力を有する。第１出力は、基準ノードの基準電圧を基準とする第１出力電圧を有する。静電チャック電源は、第２埋込導体と接続されるよう構成された第２出力をさらに有する。第２出力は、基準ノードの基準電圧を基準とする第２出力電圧を有する。
【００２０】
制御回路は、第１出力に直列接続された第１抵抗器と、第１抵抗器における第１電圧降下を検出するため第１抵抗器に接続された第１増幅器と、第２出力に直列接続された第２抵抗器と、第２抵抗器における第２電圧降下を検出するため第２抵抗器に接続された第２増幅器とを含む。
【００２１】
別の実施形態では、第１埋込導体と第２埋込導体とを有する双極静電チャックと接続されるよう構成された電源が開示されている。電源は、基準ノードと、第１出力が基準ノードを基準とする第１出力電圧を有するよう、第１埋込導体と接続される構成の第１出力とを含む。この電源は、第２埋込導体と接続されるよう構成された第２出力をさらに有し、第２出力は、基準ノードを基準とする第２出力電圧を有する。この電源は、第１出力と第２出力とに接続された制御回路をさらに含む。この制御回路は、第１出力の第１電流と第２出力の第２電流との電流差を検出する。この制御回路は、制御回路の制御出力において、基準ノードの電位レベルを制御するための制御電圧を出力する。制御電圧は、電流差に概ね比例する。
【００２２】
さらに別の実施形態では、プラズマ処理センターで基板を第１埋込導体と第２埋込導体とを有するチャックにクランプする方法が開示されている。この方法には以下の作業工程が含まれる。基準ノードと第１出力と第２出力とを有し、前記第１出力および第２出力が制御回路に接続されている第１電源を提供する工程。この実施例では、第１埋込導体が第１出力に接続され第２埋込導体が第２出力に接続され、第１出力の第１電流と第２出力の第２電流との電流差が制御回路によって検出される。制御回路は、電流差に概ね比例すると共に、第２電源から出力される電位レベルを制御する制御電圧を第２の電源に対して出力し、第２電源は受け取った制御電圧に応じて、基準ノードに電位レベルを出力する。制御電圧は、電流差に概ね比例する。
【００２３】
また別の実施形態では、静電チャック電源の基準ノードの基準電圧を制御するよう構成された制御回路が開示されている。静電チャック電源は、第１埋込導体と第２埋込導体とを有する双極静電チャックに基板をクランプするように構成されている。静電チャック電源は、第１埋込導体に接続されよう構成された第１出力を有する。第１出力は、基準ノードの基準電圧を基準とする第１出力電圧を有する。静電チャック電源は、第２埋込導体に接続されるよう構成された第２出力をさらに有する。第２出力は、基準ノードの基準電圧を基準とする第２出力電圧を有する。制御回路は、第１出力に直列接続された第１抵抗手段を含む。第１抵抗手段での第１電圧降下を検出するため、第１検出手段が第１抵抗手段に接続されている。制御回路は、第２検出手段とともに第２出力に直列接続された第２抵抗手段をさらに含む。第２検出手段は、第２抵抗手段での第２電圧降下を検出するため、第２抵抗手段に接続されている。
【００２４】
添付図面の図において本発明は限定のためではなく例示のために図示されている。理解を容易にするため以下の図では、同様の参照番号は同様または類似の要素を示す。
【発明を実施するための最良の形態】
【００２５】
添付図面に図示された、いくつかの好適な実施例について、本発明を詳細に説明する。以下の説明では、本発明の完全な理解を促すために特定の詳細事項が数多く記載されている。しかしながら、これら特定の詳細の一部または全てがない場合でも、本発明を実行できることは当業者にとって明らかであろう。他の例では、本発明が不必要に不明瞭となることを避けるため周知の処理工程については詳細に記されていない。
【００２６】
本発明は、自己バイアス電源の使用による、プラズマ処理チャンバ内の双極静電チャックにおけるプラズマ誘導バイアス電圧の補償に関する。本発明の一実施例では、電源は、プラズマ処理中に印加されるバイアス電圧の量を測定するため静電チャックの漏れ電流特性を利用する。バイアス電圧は電源の正の導線と負の導線の間で漏れ電流をオフセットする。これにより、プラズマ誘導バイアス電圧を補償する接地基準のオフセット効果を最終的に有するフィードバックループへの入力が形成される。
【００２７】
図４は、本発明の一実施例にしたがって、双極静電チャック、例えば図４のチャック４１４の板に不均衡な電圧を供給するための自己バイアス静電チャック電源５００を示す。図４の構成では、自己バイアス静電チャック電源５００には、可変電圧電源５１０が含まれている。可変電圧電源５１０は、制御信号５１６（例えば０Ｖから５Ｖの直流信号）を入力として受信し、正または負の接地基準ノード４０７を出力端子５０２にて出力する。本実施例では、可変電圧電源５１０は、カリフォルニア州エル・ケイジョン（El Cajon）市所在のアメリカン・ハイ・ボルテージ社（American High Voltage, Inc.）のＴＣ５電圧電源を表しているが、他の従来型電源（可変の有無を問わず）も使用され得る。
【００２８】
可変電圧電源５１０の出力端子５０２は、接地基準ノード４０７により直流電源の陽極４０６と直流電源の陰極４０８とに接続されている。直流電源の陰極４０６は、自己バイアス静電チャック電源５００の第１脚部４１２により静電チャック４１４の埋込板４１８に接続されている。この実施例では埋込板４１８と直流電源の陰極４０６とに、抵抗器５３２が直列接続されている。抵抗器５３２は絶縁増幅器５０８の入力ノードに並列接続され、抵抗器５３２における電圧降下Ｖ₁によって絶縁増幅器５０８の入力が決まることが望ましい。
【００２９】
図４の実施例では、直流電源の陽極４０８は、自己バイアス静電チャック電源５００の第２脚部４１０により、静電チャック４１４の埋込板４２０に接続される。この実施例では、埋込板４２０と直流電源４０８の陽極４０８とに抵抗器５３０が直列接続される。抵抗器５３０は絶縁増幅器５０４の入力ノードに並列接続され、抵抗器５３０における電圧降下Ｖ₂によって絶縁増幅器５０４の入力が形成されることが望ましい。
【００３０】
この例では、絶縁増幅器５０４と絶縁増幅器５０８とは、カリフォルニア州サンタクララ市所在のアナログ・デバイシズ（Analog Devices）社製のAD202KY絶縁増幅器を表すが、他の従来型絶縁増幅器（可変の有無を問わず）を使用してもよい。抵抗器５３０と抵抗器５３２は、一例では約５００ｋΩ＋/−１％の抵抗値を持つとよい。
【００３１】
既述の実施例によれば、絶縁増幅器５０８の出力ノード５１２と絶縁増幅器５０４の出力ノード５１４は各々、差動増幅器５０６への一対の入力の一つを形成する。差動増幅器５０６は可変電源５１０への入力制御信号を形成する出力信号５１６を有する。このようにして、絶縁増幅器５０４，５０８、さらに差動増幅器５０６を含む制御回路５７０が形成される。この例では差動増幅器５０６はカリフォルニア州サンタクララ市所在のアナログ・デバイシズ社製のＯＰ４９０ＧＰ差動増幅器が使用されているが、他の従来型差動増幅器も使用可能である。
【００３２】
上述の実施例では、抵抗器５３０，５３２は固定式でも可変式でも、抵抗要素の任意の組合せでもよい。可変抵抗器の場合、ユーザは、制御回路５７０に固有の不均衡の補償、および／または、システム校正および／または操作中の誘導変化（例えば静電チャック４１４またはチャンバの電気的特性）の調整を行うことができる。
【００３３】
上の実施例では、静電チャック４１４は抵抗材料で形成される。一例を挙げると、１０⁶−１０¹⁸Ω-cmの範囲、より望ましくは１０⁸−１０¹⁴Ω-cmの範囲の抵抗率を持つ材料が望ましく、１０¹⁰−１０¹¹Ω-cmの範囲が好適である。基板４１６は、抵抗率が１０４０Ω-cmのｎ型またはｐ型の半導体材料の形式をとる。抵抗材料が電位差にさらされると電流が流れることは、当該技術分野では周知である。オームの法則Ｉ=Ｖ／Ｒ（Ｉ：電流、Ｖ：抵抗Ｒにおける電位差（すなわち電圧降下））にしたがって、電流は高電位領域から低電位領域に流れる。図５において、抵抗Ｒは単一の抵抗器または複数の抵抗器群などの個別要素である。別の実施例では、Ｒは埋込板４１８と埋込板４２０間の領域のような分散要素でもよい。一例を挙げると、埋込板４１８、４２０が基準ノード４０７に対してそれぞれ＋Ｖと−Ｖにバイアスされると、電位差２Ｖ_Rにより漏れ電流I_CHUCKが板４１８から板４２０に流れる。漏れ電流I_CHUCKは板４１８と４２０に印加されたバイアスの差に概ね左右される。
【００３４】
作業時に半導体ウエハ４１６で表される加工物は、プラズマチャンバ１１０にプラズマを導入する前に静電チャック４１４上に載置される。ウエハ４１６を静電チャック４１４に取付け固定するため、直流電源４０６は基準ノード４０７に対して＋Ｖボルトまで埋込板４１８にバイアスをかける。同時に直流電源４０８は、埋込板４２０にも基準ノード４０７に対して−Ｖボルトまでバイアスをかける。上述のように、バイアスをかけられた埋込板４１８により、ウエハ４１６の領域４２２には強度が等しく極性が逆の電界が誘導される。同様にバイアスをかけられた埋込板４２０により、ウエハ４１６の領域４２４には強度が等しく極性が逆の電界が誘導される。説明した実施例では、プラズマの不在下で、実効電荷が概ね等しい領域４２２と４２４が存在することにより、ウエハ４１６を静電チャック４１４にクランプする平衡状態の静電力が得られる。
【００３５】
図５も、クランプされた基板と静電チャック間に存在する漏れ電流を示す。図示のように、漏れ電流I_1WAFERは埋込板４１８からウエハ４１６の領域４２２に流れ、戻り電流I_2WAFERはウエハ４１６の領域４２４から埋込板４２０に流れる。
【００３６】
当業者には周知のように、電流I₁, I₂, I_CHUCK, I_1WAFER, I_2WAFERはキルヒホッフの法則により以下のように関連付けられる。
I₁＝I_CHUCK＋I_1WAFER
I₂＝I_CHUCK＋I_2WAFER
【００３７】
この実施例では、板４１８は静電チャック電源５００の第１脚部４１２に接続されているので、第１電流I₁（上述のようにI_CHUCKとI_1WAFERの合計に等しい）が抵抗器５３２を流れる。同様に、板４２０は電源５００の第２脚部４１０に接続されているので、第２電流I₂（上述のようにI_CHUCKとI_2WAFERの合計に等しい）が抵抗器５３０を流れる。
【００３８】
プラズマの不在下、ウエハ４１６には実効バイアスは誘導されない。したがってI_1WAFERはI_2WAFERに等しい（ウエハ４１６へ流入する電流は、ウエハ４１６から出る電流と等しい）。上述のようにI₁はI₂と等しいので、結果的に抵抗器５３２においてI₁により発生される電圧Ｖ₁と、抵抗器５３０においてI₂により発生される電圧Ｖ₂とは概ね等しくなる。電圧Ｖ₁とＶ₂によってそれぞれ絶縁増幅器５０８と５０４の入力が決まるので、絶縁増幅器５０８、５０４の出力５１２、５１４は概ね等しくなる。上述のように、差動増幅器５０６は電圧Ｖ₁とＶ₂の差（ゆえにI₁とI₂の差）に基づき作動し、可変電源５１０の入力制御信号を画定する出力／入力信号５１６を生成する。電圧Ｖ₁とＶ₂（同様にI₁とI₂）が概ね等しい場合、出力／入力信号５１６は概ね０Ｖとなる。出力／入力信号５１６が概ね０Ｖであると、可変電源５１０は基準ノード４０７をオフセットするためのバイアス電圧を生成しない。このようにプラズマが不在の状況では、制御回路５７０は初期休止状態となっている。
【００３９】
別の実施例では、プラズマが存在しないときであっても、漏れ電流I₁とI₂の初期の差をもたらす回路に固有の不均衡により、異なる初期均衡状態が生じる。この実施例では電源５１０により発生されたオフセット電圧は基準ノード４０７にバイアスをかけ、漏れ電流I₁とI₂に見られる初期の差を除去する。
【００４０】
ウエハ４１６が静電チャック４１４にクランプされるとともに制御回路５７０が平衡である（すなわちI₁がI₂と概ね等しい）初期セットアップに続き、負帯電プラズマ１８０がプラズマチャンバ１１０に導入される。別の実施例では正帯電プラズマが導入される。図６は、負帯電プラズマ１８０の存在下、ウエハ４１６と静電チャック４１４に誘導される様々な漏れ電流を表している。上述の実施例ではプラズマ１８０は、陰極が接地され（すなわちチャンバの壁１１１に接続され）、陽極がウエハ４１６に接続された、固定バイアス電位源１８２（すなわちバッテリ）として表される。当業者にとって周知のように、プラズマ１８０により、基板４１６から接地までの電流I_PLASMAの電流経路が形成される。
【００４１】
先に説明したように、プラズマ誘導バイアスＶ_BIASは、ウエハ４１６をチャック４１４に保持するための静電クランプ力に関して不均衡を生み出す。このクランプ力の不均衡は、埋込板４１８とウエハ４１６の領域４２２との電位差を増大させるとともに、埋込板４２０とウエハ４１６の領域４２４との電位差を減少させるプラズマ誘導バイアスＶ_BIASによるものである。
【００４２】
漏れ電流I_1WAFERとI_2WAFERも、埋込板とウエハ４１６の関連領域との電位差の変化に応じて変化する。上述の実施例では、負帯電プラズマ１８０は、埋込板４１８とウエハ４１６の領域４２２との電位差の増加により、ウエハ４１６への電流I_1WAFERを増加させる。同時に、ウエハ４１６から流出する電流I_2WAFERは、埋込板４２０とウエハ４１６の領域４２４との間の電位差の減少に伴い減少する。I_1WAFERとI_2WAFERの正味の差がI_PLASMAとなる。この例ではI_PLASMAがプラズマ１８０に流入する。他の実施例では正帯電プラズマにより正反対の結果が得られる。（注：上記実施例において、約２Ｖ_Rでは、埋込板４１８と４２０の電位差は不変なので、漏れ電流I_CHUCKは基本的に不変となる。）
【００４３】
一例を挙げると、図６のように、プラズマ１８０がチャンバ１１０に導入されると、ウエハ４１６に対してプラズマ誘導バイアス−Ｖ_BIAS（正帯電プラズマの場合、プラズマ誘導バイアスは＋Ｖ_BIASとなる。）がかかる。プラズマ誘導バイアス−Ｖ_BIASは、埋込板４１８とウエハ４１６の領域４２２との電位差を＋Ｖ_R−（−Ｖ_BIAS）またはＶ_R＋Ｖ_BIASまで上昇させる（埋込板４１８は基準ノード４０７に対して固定電位＋Ｖ_Rのままである）。ウエハ４１６の領域４２２と埋込板４１８との電位差が増加すると、ウエハ４１６に流入する漏れ電流I_1WAFERも同時に増加する。I₁＝I_1WAFER＋I_CHUCK（キルヒホッフの法則）は変化しないので、プラズマ誘導バイアスＶ_BIASによりI_1WAFERが増加すると、比例した量だけ第１脚部の電流I₁が増加する。
【００４４】
同様にして、埋込板４２０は基準ノードに対して固定電位−Ｖ_Rに維持されるので、プラズマ誘導バイアス−Ｖ_BIASにより、埋込板４２０とウエハ４１６の領域４２４との電位差が−Ｖ_R−（−Ｖ_BIAS）または−Ｖ_R＋Ｖ_BIASまで減少する。このように電位差が減少すると、ウエハ４１６から流出する漏れ電流I_2WAFERが減少することになる。I₂＝I_2WAFER＋I_CHUCK（キルヒホッフの法則）でI_CHUCKは変化しないので、プラズマ誘導バイアス−Ｖ_BIASによりI_2WAFERが減少すると第２脚部の電流I₂が、その比例分だけ減少する。
【００４５】
上述したように、I_CHUCKは基本的に不変状態が維持されており、I₁とI₂の間の差ΔＩは、ウエハ４１６にプラズマ１８０の存在下で誘導される、オフセット電位の尺度となる。差ΔＩは制御回路５７０により構成されるフィードバックループの入力を画定する。制御回路５７０により画定されるフィードバックループは、ΔＩを概ねゼロまで減少させるように設計されている（すなわちI₁とI₂は概ね等しい）。この実施例では、制御回路５７０は埋込板４１８と４１０に対して基準ノード４０７をオフセットすることによりΔＩを減少させる。このようにして埋込板４１８,４２０とウエハ４１６の関連領域４２２,４２４との間の電位差は、漏れ電流I₁とI₂の間で観察される差に関連している。
【００４６】
一例を挙げると、オームの法則から、I₁は抵抗器５３２における電圧降下Ｖ₁を引き起こし、I₂は抵抗器５３０における電圧降下Ｖ₂を引き起こす。Ｖ₁とＶ₂は、差動増幅器５０６への入力を画定する出力５１２と５１４をそれぞれ有する絶縁増幅器５０８と５０４への入力を画定する。上記の実施例によれば、差動増幅器５０６はＶ₁とＶ₂の差（上記のオームの法則によればI₁とI₂に直接関係する）に比例する出力／制御信号５１６を発する。出力／制御信号５１６は基準ノード４０７により発生され基準ノードに印加される出力バイアス電圧を決定する。
【００４７】
基準ノード４０７が何らかの変化を示すと、ノードに関連している埋込板４１８と４２０のバイアスが直接変化する。一例を挙げると、直接電源４０６が埋込板４１８に＋Ｖ_Rのバイアスを印加すると、基準ノード４０７は正バイアス＋Ｖ_refとなり、次に板４１８の電位は＋Ｖ_R−（＋Ｖ_ref ）となる。同様にして直流電源４０８が埋込板４２０に−Ｖ_Rのバイアスを印加すると、基準ノード４０７は＋Ｖ_refの正バイアスとなり、次に板４２０の電位は−Ｖ_R−Ｖ_refとなる。
【００４８】
上記からも明らかなように、埋込板４１８,４２０とウエハ４１６の関連領域４２２,４２４との電位差は、静電チャック４１４内の影響漏れ電流I_1WAFERとI_2WAFERに影響を及ぼすことになる。I_1WAFERまたはI_2WAFERが何らかの変化を示すと、第1脚部の漏れ電流I₁と第２脚部の漏れ電流I₂に影響を及ぼし、フィードバックループを完成させる。
【００４９】
上述した本発明の実施例は、信頼性がなく汚れる可能性のあるプローブピンを使用せずに、双極静電チャックへの不平衡電圧を補償するという目標を達成する。本発明の別の好適な局面によれば、基板からプラズマへに流入する電流を減少または除去して、アークの危険を減らし、放電時間を短くして処理能力を高め、基板を静電チャックに効果的にクランプするのに必要な電圧を下げる。
【００５０】
本実施例のさらなる長所は、信頼性がなく汚染の可能性のあるプローブピンを使用することなく、双極静電チャックへの不平衡な電圧を補償できる能力を含むことにある。本実施例の別の長所によれば、基板からプラズマへ流れる電流を減らすまたは除去することが可能である。基板からプラズマへの電流を減らすことにより、または除去することにより、アークの危険を減らし、処理能力を高め（放電時間が短くなるため）、基板を基板に効果的にクランプするのに必要な電圧を下げることになる。
【００５１】
また別の長所として、電源を他のシステムに合わせて容易に更新でき、工程の支障となり、設置のためにはチャンバの物理的構成に変更を加えねばならないような外部測定装置（プローブピンのような）が不要であることが挙げられる。いくつかの好適な実施例について本発明を説明したが、本発明の範囲に包含される代替物、置換物、均等物が存在する。例えば、実施例ではプラズマエッチング反応器について説明したが、本発明の自己バイアス双極ＥＳＣチャック電源は、蒸着に用いられるものなど、他のプラズマ反応器でも使用できる。本発明の方法および装置を実行する他の方法も存在することに注意すべきである。したがって、以下に添付された特許請求の範囲は、本発明の真の趣旨と本発明の範囲とに含まれる代替物、置換物、均等物をすべて含むものとして解釈されるべきである。
【図面の簡単な説明】
【００５２】
【図１】説明を容易にするため一般的なプラズマ基板処理システムを示す。
【図２Ａ】誘導電荷とその結果生じるクランプ力との分布を示す、双極静電チャックと基板との断面図である。
【図２Ｂ】誘導電荷とその結果生じる不均衡なクランプ力の分布に対する負帯電プラズマの影響を示す、図２Ａに示した双極静電チャックと基板の断面図である。
【図３】ウエハのプラズマ誘導バイアスを補償するためのピックアップピンの使用に基づく従来技術の回路を示す。
【図４】本発明の一実施例に従う双極静電チャックの板にプラズマ誘導バイアス補償電圧を供給するための自己バイアス静電チャック電源を示す。
【図５】本発明の一実施例に従うプラズマが不存在の場合における静電チャックにクランプされた基板における漏れ電流を示す。
【図６】本発明の一実施例に従うプラズマ導入後に自己バイアス電源に接続された静電チャックに載置された基板に存在する漏れ電流を示す。

Claims (17)

1. 静電チャック電源の基準ノードの基準電圧を制御するよう構成された制御回路であって、該静電チャック電源が第１埋込導体と第２埋込導体とを有する双極静電チャックに基板をクランプするように構成され、該静電チャック電源が前記第１埋込導体に接続するように構成された第１出力を有し、該第１出力が前記基準電圧を基準とする第１出力電圧を有し、前記第１出力電圧は、前記基準電圧に定電圧を足した値であり、該静電チャック電源が、該第２埋込導体に接続されるよう構成された第２出力をさらに有し、該第２出力が、前記基準電圧を基準とする第２出力電圧を有し、前記第２出力電圧は、前記基準電圧から前記定電圧を引いた値であり、前記第１出力電圧と前記第２出力電圧との差は、前記定電圧の２倍に等しく、
   前記第１出力と前記第１埋込導体との間に直列接続された第１抵抗器と、
   前記第１抵抗器における第１電圧降下を検出するため該第１抵抗器に接続された第１増幅器と、
   前記第２出力と前記第２埋込導体との間に直列接続された第２抵抗器と、
   前記第２抵抗器における第２電圧降下を検出するため該第２抵抗器に接続された第２増幅器と、
   前記第１増幅器と前記第２増幅器との出力に接続され、制御信号を出力するための出力を有する差動増幅器であって、前記制御信号は、前記第１電圧降下と前記第２電圧降下との差に概ね比例すると共に、前記第１抵抗器における第１電流と前記第２抵抗器における第２電流との差に概ね比例する、差動増幅器と、
   前記基準ノードに接続された出力と前記差動増幅器の出力に接続された入力とを有し、前記制御信号に応じて、出力側において、前記第１電流と前記第２電流との前記差を概ね０に低減する前記基準電圧の値を生成する可変電圧電源とを備える制御回路。
2. 請求項１に記載の制御回路において、前記チャックは、１０⁶Ω-cmから１０¹⁸Ω-cmの範囲の抵抗率を有する抵抗材料によって形成されている制御回路。
3. その内部に配置されている第１埋込導体と第２埋込導体とを有する双極静電チャックに接続されるよう構成された電源であって、
   可変基準電圧を有する基準ノードと、
   前記第１埋込導体に接続されるよう構成され、前記基準ノードを基準とする第１出力電圧を有する第１出力であって、前記第１出力電圧は、前記基準電圧に定電圧を足した値である第１出力と、
   前記第２埋込導体に接続されるよう構成され、前記基準ノードを基準とする第２出力電圧を有する第２出力であって、前記第２出力電圧は、前記基準電圧から前記定電圧を引いた値であり、前記第１出力電圧と前記第２出力電圧との差は、前記定電圧の２倍に等しい第２出力と、
   前記第１出力の第１電流と前記第２出力の第２電流との電流差を検出するため該第１出力と該第２出力とに接続された制御回路であって、該電流差に概ね比例する制御電圧を、該制御回路の制御出力に出力する制御回路と、
   前記制御電圧を受けるよう構成された供給回路であって、前記制御回路に応じて、前記基準電圧を前記基準ノードに出力して、前記電流差を概ね０に駆動する供給回路とを備える電源。
4. 請求項３に記載の電源において、前記制御回路はさらに、
   前記第1出力と前記第１埋込導体との間の直列の第１抵抗器と、
   前記第1抵抗器における第１電圧降下を検出するため該第１抵抗器に接続された第１増幅器と、
   前記第２出力と前記第２埋込導体との間の直列の第２抵抗器と、
   前記第２抵抗器における第２電圧降下を検出するため該第２抵抗器に接続された第２増幅器とを含む電源。
5. 請求項４に記載の電源において、前記制御回路はさらに、前記制御電圧を発生させるため前記第１増幅器と前記第２増幅器の出力に接続された差動増幅器を含む電源。
6. 請求項４に記載の電源であって、前記チャックは、１０⁶Ω-cmから１０¹⁸Ω-cmの範囲の抵抗率を有する抵抗材料によって形成されている電源。
7. プラズマ処理センターにおいて基板を第１埋込導体と第２埋込導体とを有するチャックにクランプする方法であって、
   基準ノードと第１出力と第２出力とを有する第１電源を提供し、前記第１出力および第２出力は制御回路に接続され、前記第１出力は前記基準ノードを基準とする第１出力電圧を有し、前記第２出力は前記基準ノードを基準とする第２出力電圧を有し、
   前記第１埋込導体を前記第１出力に接続し、
   前記第２埋込導体を前記第２出力に接続し、
   前記第１出力の第１電流と前記第２出力の第２電流との電流差を前記制御回路によって検出し、
   前記制御回路から、前記電流差に概ね比例すると共に、第２電源から出力される電位レベルを制御する制御電圧を前記第２の電源に対して出力し、
   前記第２電源は、ノードにおいて前記制御電圧を受け取り、受け取った前記制御電圧に応じて、前記基準ノードに前記電位レベルを出力することを備える方法。
8. 請求項７に記載の方法において、前記制御回路は、前記第1出力と前記第１埋込導体との間の直列の第１抵抗器と前記第２出力と前記第２埋込導体との間の直列の第２抵抗器とを含み、該制御回路はさらに前記第1抵抗器における電圧降下を検出するための第1増幅器と、前記第２抵抗器における電圧降下を検出するための第２増幅器とを含む方法。
9. 請求項８に記載の方法において、前記第1抵抗器と前記第２抵抗器の値が概ね等しい方法。
10. 請求項８に記載の方法において、前記第１抵抗器が５００ｋΩ＋/−１％の値を有し、前記第２抵抗器が５００ｋΩ＋/−１％の値を有する方法。
11. 請求項８に記載の方法において、前記制御回路はさらに、前記制御電圧を発生させるため前記第1増幅器の出力と前記第２増幅器の出力とに接続された差動増幅器を含む方法。
12. 請求項１０に記載の方法において、前記チャックは１０¹⁰Ω-cmから１０¹¹Ω-cmの範囲の抵抗率を有する材料にて形成される方法。
13. 静電チャック電源の基準ノードの基準電圧を制御するように構成された制御回路であって、該静電チャック電源は第１埋込導体と第２埋込導体を有する双極静電チャックに基板をクランプするように構成され、該静電チャック電源は該第１埋込導体に接続されるよう構成された第１出力を有し、該第１出力は該基準電圧を基準とする第１出力電圧を有し、該静電チャック電源はさらに該第２埋込導体に接続されるよう構成された第２出力を有し、該第２出力は該基準電圧を基準とする第２出力電圧を有し、
    前記第１出力と前記第１埋込導体との間に直列接続された第１抵抗手段と、
    前記第１抵抗手段における第１電圧降下を検出するため該第１抵抗手段に接続された第１検出手段と、
    前記第２出力と前記第２埋込導体との間の直列の第２抵抗手段と、
    前記第２抵抗手段における電圧降下を検出するため該第２抵抗手段に接続された第２検出手段と、
    制御電圧を発生させるために前記第１検出手段と前記第２検出手段との出力に接続された差動増幅手段と、
    前記差動増幅手段の出力に接続され、前記制御電圧に応じて、前記基準ノードに前記基準電圧を出力するよう構成された回路手段とを備える制御回路。
14. 請求項３に記載の電源において、前記供給回路は可変電圧電源を含む電源。
15. 請求項１３に記載の制御回路において、前記第１抵抗手段は第１抵抗器であり、前記第２抵抗手段は第２抵抗器である制御回路。
16. 請求項１３に記載の制御回路において、前記第１検出手段は第１増幅器であり、前記第２検出手段は第２増幅器である制御回路。
17. 請求項１３に記載の制御回路において、前記回路手段は可変電圧電源である制御回路。

Images