KR20010014170A - 쌍극 정전 척에서 플라즈마 바이어스 전압을 오프셋하기위한 방법 및 장치 - Google Patents

쌍극 정전 척에서 플라즈마 바이어스 전압을 오프셋하기위한 방법 및 장치 Download PDF

Info

Publication number
KR20010014170A
KR20010014170A KR1019997012241A KR19997012241A KR20010014170A KR 20010014170 A KR20010014170 A KR 20010014170A KR 1019997012241 A KR1019997012241 A KR 1019997012241A KR 19997012241 A KR19997012241 A KR 19997012241A KR 20010014170 A KR20010014170 A KR 20010014170A
Authority
KR
South Korea
Prior art keywords
output
voltage
power supply
resistor
electrostatic chuck
Prior art date
Application number
KR1019997012241A
Other languages
English (en)
Other versions
KR100543319B1 (ko
Inventor
알버트엠. 램슨
릭 케이플
에릭에이치. 렌즈
로라엠. 브라운
리키 마쉬
Original Assignee
로브그렌 리차드 에이치.
램 리서치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로브그렌 리차드 에이치., 램 리서치 코포레이션 filed Critical 로브그렌 리차드 에이치.
Publication of KR20010014170A publication Critical patent/KR20010014170A/ko
Application granted granted Critical
Publication of KR100543319B1 publication Critical patent/KR100543319B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/23—Chucks or sockets with magnetic or electrostatic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

정전 척 전력 공급원의 참조 노드의 참조 전압을 제어하기 위해 배치되는 제어 회로가 공개된다. 정전 척 전력 공급원은 쌍극 정전 척에 기판을 죄기 위해 배치된다. 정전 척은 제 1 내장 전도체와 제 2 내장 전도체를 가진다. 정전 척 전력 공급원은 제 1 출력부와 제 2 출력부를 가진다. 상기 제 1 출력부는 상기 제 1 내장 플레이트와 연결되도록 배치된다. 상기 제 2 출력부는 상기 제 2 내장 플레이트와 연결되도록 배치된다. 상기 제 1 출력부는 참조 노드의 참조 전압에 대해 제 1 출력 전압을 가진다. 상기 제 2 출력부는 참조 노드의 참조 전압에 대해 제 2 출력 전압을 가진다. 제어 회로는, 제 1 출력부와 직렬연결되는 제 1 저항, 제 1 저항에서의 전압 강하를 감지하기 위해 제 1 저항에 연결되는 제 1 증폭기; 상기 제 2 출력부와 직렬연결되는 제 2 저항, 그리고 제 2 저항에서의 전압 강하를 감지하기 위해 제 2 저항에 연결되는 제 2 증폭기;로 구성된다.

Description

쌍극 정전 척에서 플라즈마 바이어스 전압을 오프셋하기 위한 방법 및 장치{A METHOD AND AN APPARATUS FOR OFFSETTING PLASMA BIAS VOLTAGE IN BIPOLAR ELECTROSTATIC CHUCKS}
플라즈마 공정 시스템의 쌍극 정전 척의 사용은 잘 알려져 있다. 설명을 용이하게 하기 위해, 도 1은 쌍극 정전 척으로 사용하기에 적합한 챔버를 나타내는 기판 공정 챔버의 간단화된 도면을 도시한다. 도 1에서, 기판 플라즈마 공정 시스템(100)은 플라즈마 공정 챔버(110)를 포함한다. 챔버(110) 내에는, 샤워헤드형의 전극(104)이 배치되고, TCP 코일은 RF 제너레이터(108)에 의해 에너지를 얻는다.
챔버(110)의 최상부 내에서 전극(104)의 최상부로, 기체 소스 물질(에칭제 소스 기체)을 공급하는 기체구멍(102)이 제공된다. 이 실시예에서, 샤워헤드형 전극(104)은 기판(112) 위의 RF-유도 플라즈마 영역(134)으로 기체형 소스 물질을 확산시키기 위해 다수의 배플(106)을 포함하고, 상기 기판(112)은 반도체 기판이나 평면 패널 디스플레이를 나타낸다. 기체형 소스 물질은 챔버 자체의 벽 내에 구축된 포트로부터, 또는 기판 아래에 배치되는 기체 고리 장치로부터 분출될 수도 있다.
기판(112)은 챔버(110) 내로 삽입되고, 쌍극 정전 척(114) 위에 배치된다. 쌍극 정전 척(114)은 하부 전극(116)에 일체형으로 부착되고 전기 연결된다. 그러므로, 쌍극 정전 척(114)과 하부 전극(116)은 동일한 RF 전위를 가진다. 하부 전극(116)은 RF 제너레이터(108)로부터 RF 전력을 수신한다. 전력 공급원(170)은 제 1 플레이트(152)에 리드(123)를 이용하여 음의 바이어스 전압 Vn을 제공하고, 제 2 플레이트(150)에 리드(124)를 이용하여 양의 바이어스 전압 Vp를 제공한다.
RF 제너레이터(108)에 의해 공급되는 RF 에너지로부터 전력 공급원(170)을 보호하기 위하여, RF 필터(도면의 간단화를 위해 도 1에서 생략된 일반적 형태)는 전력 공급원(170)과 RF 제너레이터(108) 사이에 배치될 수 있다. 유사하게, dc 블로킹 커패시터(도면의 간단화를 위해 도 1에서 생략된 일반적 형태)가 전력 공급원(170)과 RF 제너레이터(108) 사이에 배치되어, 전력 공급원(170)에 의해 공급되는 dc 전위 수준에 의해 RF 제너레이터(108)가 영향을 받지 않게 한다.
냉각 포트(122)는 하부 전극(116)과 정전 척(114)을 통해 연장된다. 헬륨 냉각 기체는 냉각 구멍(122)을 통해 압력(한 실시예에서 약 5-10 토르)하에 삽입된다. 헬륨 냉각 기체는 기판(112)의 하부 표면에 충돌하여, 공정 시에 기판 온도를 정확하게 제어하기 위한 열 전달 매질로 작용하여, 균일하고 반복적인 공정 결과를 보장한다. 플라즈마 공정 동안에, 챔버(110) 내의 압력은 포트(160)를 통해 기체를 방출함으로서 낮게 유지된다. 한 실시예에서, 약 5-25 밀리토르이다. 다수의 히터(도면의 간단화를 위해 도 1에서 생략된 일반적 형태)가 에칭을 위해 적절한 챔버 온도(한 실시예에서 섭씨 약 70 도)를 유지하기 위해 제공될 수 있다. 전기 경로를 접지부에 제공하기 위해, 챔버(110)의 벽(111)은 일반적으로 접지될 수 있다.
도 2A는 도 1의 쌍극 정전 척(114)의 상세한 단면도이다. 이름이 제시하는 바와 같이, 쌍극 정전 척(114)은 두 개의 플레이트, 즉 음 대전 플레이트(152)와 양 대전 플레이트(150)를 가진다. 쌍극 정전 척(114)의 플레이트들은 도 1의 전력 공급원(170)에 연결된다. 전력 공급원(170)이 온 상태이면, 플레이트(150)는 공통 참조 전위 수준에 대해 전력 공급원(170)에 의해 양으로 바이어스된다. 전력 공급원(170)은 공통 참조 전위 수준에 대해 플레이트(152)를 음으로 바이어스시킨다. 플레이트(150, 152)가 고정 위치에 있기 때문에, 대전된 플레이트에 의해 생성되는 전기장은 각각의 플레이트를 둘러싸는 영역에 형성된다.
p형 반도체 웨이퍼에서, 기판(112)의 전공은 음으로 바이어스된 플레이트(152) 바로 위에 위치하는 기판의 영역을 향해 이동한다. 그러므로, 양전하의 영역은 플레이트(152)에 의해 정전 척(116)에서 생성되는 전기장에 대해 반대 방향, 동일 크기로 형성된다. 음 전하의 결과적인 영역은 양으로 바이어스된 플레이트(152) 바로 위에 놓이는 영역의 기판(112)에 형성된다. 동일한 방식으로, n형 반도체 웨이퍼에서, 기판(112)의 전자는 양으로 바이어스된 플레이트(152) 바로 위에 위치하는 기판(112)의 영역을 향해 이동한다. 그러므로, 음 전하의 영역은 플레이트(150)에 의해 정전 척(116)에 생성되는 전기장에 동일 크기, 반대 방향으로 형성된다. 양 전하의 결과적인 영역은 음으로 바이어스된 플레이트(152) 바로 위에 위치하는 영역의 기판(112)에 형성된다.
당 분야의 통상의 지식을 가진 자에게 알려진 바와 같이, 정전 척(116)의 바이어스된 플레이트(150, 152)와 기판(112)의 반대로 대전된 영역의 존재는 정전 척(116)과 기판(112)을 연결하는 유도 정전기력을 유발한다. 예를 들어, 도 2A는 기판(112)의 음으로 대전된 영역(122)과 양으로 대전된 플레이트(150) 사이의 정전기력 F1을 보여준다. 도 2A는 기판(112)의 양으로 대전된 영역(124)과 음으로 대전된 플레이트(152) 사이의 정전기력 F2를 또한 보여준다. 당 분야에 공지된 바와 같이, 힘 F1의 크기는 바이어스된 플레이트(150)와 대전된 영역(122) 사이의 전위차에 정비례한다. 유사한 방식으로, F2의 크기는 바이어스된 플레이트9152)와 대전된 영역(124) 사이의 전위차에 정비례한다. 이 예에서, 정전기력 F1, F2는 정전 척(116)에 기판(112)을 죄도록 작용한다.
통상적으로, 플라즈마 작용시에, 소자나 기판에 가해지는 조임력은 동일한 것이 바람직하다.
그러나, 음으로 대전된 플라즈마를 챔버(110)에 삽입한 후에, 기판(112)은 플라즈마 유도 바이어스 -Vb에 의해 정전 척에 대해 음으로 바이어스된다. 예를 들어, 도 2B는 정전 조임력 F1 및 F2에 대한 음으로 대전된 플라즈마(180)의 영향을 도시한다. 기판(112)의 플라즈마 유동 바이어스 -Vb는 기판(112)의 유도 전하 영역(122, 124)과 바이어스된 플레이트(150, 152) 사이의 상대적인 전압 전위 강하를 오프셋한다. 이때 바이어스된 플레이트(150, 152)는 전력 공급원(170)에 의해 공통 접지에 대해 고정된 전위를 유지한다. 정전기력 F1, F2가 영역(122, 124)과 플레이트(150, 152) 사이의 상대적인 전위차에 정비례하기 때문에, F1을 증가시키고 F2를 감소시킴으로서, 플라즈마 유동 바이어스 -Vb는 조임력 F1과 F2의 불균형을 초래한다.
이 상황을 설명하기 위하여, 공통 참조 전압 수준에 대해 +350 V의 양극(204)과 -350 V의 음극(206)으로 전력 공급원(170)에 의해 바이어스되는 경우를 고려해보자. 플라즈마가 오프 상태일 때, 기판 전위는 공통 참조 전압 수준에서 0V로 유지되고, 쌍극 척(114)의 플레이트와 그 위에 놓인 기판 영역 사이의 전위차는 각각 +350 V와 -350 V이다.
기판(112)이 플라즈마의 존재로 인해 음으로 대전될 때, 기판과 쌍극 정전 척의 두 플레이트 사이의 전위차가 비대칭이 될 수가 있다. 예를 들어, 플라즈마가 온 상태일 때, 기판 바이어스 전압이 -100 V인 경우를 생각해보자. 이 경우에, 음으로 바이어스된 기판과 양의 플레이트 사이의 전위차는 +450 V까지 증가된다. 그러나, 음으로 바이어스된 기판과 음의 플레이트 사이의 전위차는 -250 V까지 감소한다. 전위차의 감소는 음의 플레이트와 웨이퍼 사이의 정전 보지력을 감소시킨다. 결과적으로, 소량의 열 교환 기체가 탈출하여, 부적절한 온도 제어 및 공정 변화를 유발할 수 있다. 일부 경우에, 쌍극 척에 기판을 보지하는 정전기력은 매우 약하게 되어, 챔버 내의 저압과 헬륨 냉각 압력 사이의 압력차에 의해 기판에 가해지는 힘에 저항하기에 불충분하여서, 기판이 척으로 표면으로부터 떨어지는 결과를 유발할 수 있다.
더욱이, 플라즈마 유도에 의한 음의 기판 바이어스는 쌍극 척의 양극과 음으로 바이어스된 기판 사이의 전위차를 부적절하게 증가시킬 수 있다. 지나체게 튼 전위차는 플라즈마 내/외로 과전류를 유발하거나 척의 상부 표면과 기판의 하부 표면 사이에 아크(스파크)를 일으킬 수 있어서, 움푹 들어간 손상이 생길 수 있다. 시간이 지나, 척의 표면은 손상받아서, 열 교환 기체가 적절히 밀봉되는 것이 불가능할 정도가 될 수 있다.
도 3에 플라즈마 유도 바이어스를 보상하는 기존 기술의 시도가 도시된다. 정전 척(414)은 음으로 바이어스되는 플레이트(420)와 양으로 바이어스되는 플레이트(418)를 포함한다. DC 전력 공급원(406)과 DC 전력 공급원(408)은 가변적인 접지 참조 노드(407)에 대해 적절한 전압 전위를 플레이트(418, 420)에 각각 공급하여, 기판(416)에 동일한 양의 반대 전하의 영역을 생성한다. 반대 극성을 가지면서 동일한 양인 전하의 이러한 영역은 필요한 조임력을 생성한다. 픽업 핀(402)이 챔버 내에 배치되어, 웨이퍼(416)에 생성되는 플라즈마 유도 바이어스를 감지하고, 이러한 방식으로 참조 노드(407) 변화에 필요한 입력을 제공한다. 접지 참조 노드(407) 변화는 플레이트(418, 420)에 가해진 전위를 적절히 증감시킴으로서 유도 플라즈마 바이어스를 보상하는 효과를 가진다.
그러나, 픽업 핀(402)의 사용은 여러 단점을 가진다. 픽업 핀(402)이 기판(416)의 플라즈마 유도 바이어스에 근접하는 것이 이러한 단점 중 하나이다. 불행하게도, 이 접근은 사용자의 제어 하에 놓이지 않는 수많은 인자에 의해 영향받을 수 있다. 예를 들어, 플라즈마 이온이 픽업 핀의 입자로 하여금 챔버 내의 플라즈마를 이동시키고 오염시킬 때의 스퍼터링과 같이, 픽업 핀(402)은 플라즈마 유도 손상을 입을 것이다. 바람직하지 않은 오염이 생기는 것에 더하여, 이 손상은 기계 측정과 조절을 요하는 방식(즉, 픽업 핀(402)의 전기 특성의 변화를 보상하기 위한 저항 브리지(450)의 존재)으로 픽업 핀의 전기 특성을 변경시킬 것이고, 상당한 고장과 생산성 감소를 유발하는 부품 교체가 생길 수 있다.
위치하는 영역의 플라즈마가 기판(416) 표면에 충돌하는 플라즈마와 상당히 다르면, 픽업핀(402)은 기판(416)의 플라즈마 유도 바이어스를 적절히 보상하지 못할 수 있다. 웨이퍼(416)와 픽업 핀(402)에 의해 타나나는 것 사이의 플라즈마의 차이는 아래의 인자에 인한 것일 수 있다. 공간적 변화(즉, 플라즈마 밀도/온도의 방사형 분포), 비정규적 치수로 인한 플라즈마 자체의 비균일성 등을 그 예로 들 수 있다. 실제로, 이러한 인자 중 어느 하나도 플라즈마 유도 바이어스를 보상하기 위한 메카니즘으로 픽업 핀(402)을 불만족스럽게 사용할 수 있다.
앞서의 고찰에서, 특히 플라즈마 환경에서 쌍극 정전 척에 기판을 죄기 위한 향상된 기술이 요구된다. 비용을 감소시키고 오염을 줄이기 위해서, 향상된 기술은 픽업 핀을 사용하지 않고 제 2 전력 공급원이나 복잡한 제어 회로를 필요로 하지 않을 것이다.
본 발명은 반도체 소자 및 반도체 소자 제작 장치에 관한 것이다. 특히, 본 발명은 플라즈마 공정 챔버의 쌍극 정전 척 위에 반도체 기판을 죄기 위한 장치 및 방법에 관한 것이다.
본 발명은 첨부된 도면을 제한적인 의미가 아니라 하나의 예로서 제시한다. 다음의 도면에서, 이해를 돕기 위해, 유사한 참조 번호는 유사한 요소를 언급한다.
도 1은 전형적인 플라즈마 기판 공정 시스템의 간단화된 도면.
도 2A는 유도되는 전하와 결과적인 조임력의 분포를 도시하는 쌍극 정전 척과 기판의 단면도.
도 2B는 유도되는 전하의 분포에 음으로 대전된 플라즈마의 영향과 결과적인 불균형 조임력을 도시하는, 도 2A에 도시되는 바와 같은 쌍극 정전 척과 기판의 단면도.
도 3은 웨이퍼의 플라즈마 유도 바이어스를 보상하기 위해 고안된 픽업핀의 사용에 기초한 기존 기술의 회로를 나타내는 도면.
도 4는, 발명의 한 실시예에 따라, 쌍극 정전 척의 플레이트에 전압을 보상하는 플라즈마 유도 바이어스를 공급하기 위한 자체 바이어싱 정전 척 전력 공급원의 도면.
도 5는 본 발명의 한 실시예에 따라 플라즈마가 없는 정전 척에 죄어지는 기판에 존재하는 누설 전류를 도시하는 도면.
도 6은 본 발명의 한 실시예에 따라, 플라즈마 삽입 후에 자체 바이어싱 전력 공급원에 연결되는 정전 척에 배치되는 기판에 존재하는 누설 전류를 도시하는 도면.
본 발명은, 한 실시예에서, 정전 척 전력 공급원의 참조 노드의 참조 전압을 제어하기 위해 배치되는 제어 회로에 관한 것이다. 상기 정전 척 전력 공급원은 쌍극 정전 척에 기판을 죄도록 배치된다. 정전 척은 제 1 내장 전도체와 제 2 내장 전도체를 포함한다. 정전 척 전력 공급원은 제 1 내장 전도체와 연결하기 위한 제 1 출력부를 가진다. 제 1 출력부는 참조 노드의 참조 전압에 대한 제 1 출력 전압을 가진다. 정전 척 전력 공급원은 제 2 내장 전도체에 연결하기 위한 제 2 출력부를 가진다. 제 2 출력부는 참조 노드의 참조 전압에 대한 제 2 출력 전압을 가진다.
제어 회로는 제 1 출력부와 직렬로 연결되는 제 1 저항, 제 1 저항의 제 1 전압 강하를 감지하기 위해 제 1 저항에 연결되는 제 1 증폭기, 상기 제 2 출력부에 직렬로 연결되는 제 2 저항, 그리고 제 2 저항의 제 2 전압 강하를 감지하기 위해 제 2 저항에 연결되는 제 2 증폭기를 포함한다.
또다른 실시예에서, 제 1 내장 전도체와 제 2 내장 전도체를 가지는 쌍극 정전 척과 연결하기 위해 배치되는 전력 공급원이 공개된다. 전력 공급원은 제 1 내장 전도체와 연결하기 위해 배치되는 제 1 출력부와 참조 노드를 포함하여, 제 1 출력부가 참조 노드에 대한 제 1 출력 전압을 가지게 된다. 전력 공급원은 제 2 내장 전도체와 연결하기 위해 배치되는 제 2 출력부를 또한 포함하고, 상기 제 2 출력부는 참조 노드에 대한 제 2 출력 전압을 가진다. 전력 공급원은 제 1 출력부와 제 2 출력부에 연결되는 제어 회로를 추가로 포함한다. 제어 회로는 제 1 출력부의 제 1 전류와 제 2 출력부의 제 2 전류 사이의 전류차를 감지한다. 제어 회로는 참조 노드의 전위 수준을 제어하기 위해 제어 회로의 제어 출력부에 제어 전압을 출력한다. 제어 전압은 일반적으로 전류차에 비례한다.
또하나의 실시예에서, 플라즈마 공정 센터 내에서 척에 기판을 죄기 위한 방법이 공개된다. 이 방법은 다음의 작동 단계를 포함한다. 먼저, 제 1 내장 전도체와 제 2 내장 전도체를 가지는 정전 척을 제공한다. 두 번째로, 참조 노드를 가지는 제 1 전력 공급원을 제공한다. 이 실시예에서, 제 1 전력 공급원은 제 1 출력부와 제 2 출력부를 가져서, 제 1 내장 전도체가 제 1 출력부에 연결되고, 제 2 내장 전도체가 제 2 출력부에 연결된다. 제 1 전력 공급원은 제 1 출력부의 제 1 전류와 제 2 출력부의 제 2 전류 사이의 전류차를 감지하기 위해 제 1 출력부와 제 2 출력부에 연결되는 제어 회로를 추가로 포함한다. 제어 회로는 참조 노드의 전위 수준을 제어하기 위해 제어 회로의 제어 출력부에 제어 전압을 출력하도록 작동한다. 제어 전압은 전류차에 일반적으로 비례한다.
다른 하나의 실시예에서, 정전 척 전력 공급원의 참조 노드의 참조 전압을 제어하기 위해 배치되는 제어 회로가 공개된다. 정전 척 전력 공급원은 쌍극 정전 척에 기판을 죄기 위해 배치되고, 상기 쌍극 정전 척은 제 1 내장 전도체와 제 2 내장 전도체를 가진다. 정전 척 전력 공급원은 제 1 내장 전도체에 연결하기 위해 배치되는 제 1 출력부를 가진다. 제 1 출력부는 참조 노드의 참조 전압에 대한 제 1 출력 전압을 가진다. 정전 척 전력 공급원은 제 2 내장 전도체에 연결하기 위해 배치되는 제 2 출력부를 가진다. 제 2 출력부는 참조 노드의 참조 전압에 대한 제 2 출력 전압을 가진다. 제어 회로는 제 1 출력부와 직렬로 연결되는 제 1 저항 수단을 포함한다. 상기 제 1 저항 수단의 제 1 전압 강하를 감지하기 위해 제 1 저항 수단에 제 1 감지 수단이 연결된다. 제어 회로는 제 2 출력부에 직렬로 연결되는 제 2 저항수단과 제 2 감지 수단을 추가로 포함한다. 제 2 감지 수단은 제 2 저항 수단의 제 2 전압 강하를 감지하기 위해 제 2 저항 수단에 연결된다.
본 발명은 첨부된 도면에서 도시되는 바와 같이 몇몇 선호되는 실시예를 참조하여 상세히 기술될 것이다. 다음의 기술 내용에서, 본 발명의 완전한 이해를 제공하기 위해 수많은 세부사항이 기술될 것이다. 그러나, 본 발명이 이러한 특정 사항의 일부나 전부 없이 실행가능하다는 것을 당 분야의 통상의 지식을 가진 자는 쉽게 알 수 있을 것이다. 다른 예에서, 잘 알려진 공정 단계는 본 발명을 부적절하게 흐리지 않기 위해 상세히 설명되지 않았다.
본 발명은 플라즈마 공정 챔버 내의 쌍극 정전 척의 플라즈마 유동 바이어스 전압을 보상하기 위해 자체 바이어싱 전력 공급원을 사용하는 것에 관련된다. 발명의 한 실시예에서, 전력 공급원은 플라즈마 공정 동안 가해지는 바이어스 전압의 양을 측정하기 위해 정전 척의 누설 전류 성질을 이용한다. 바이어스 전압은 전력 공급원의 양의 리드와 음의 리드 사이의 누설 전류 흐름을 오프셋시킨다. 플라즈마 유도 바이어스 전압을 보상하는 접지 참조를 오프셋하는 효과를 종국적으로 가지는 피드백 루프가지 입력을 형성하는 것이 이 오프셋이다.
도 4는, 발명의 한 실시예에 따라, 쌍극 정전 척(즉, 도 4의 척(414))의 플레이트에 불균형 전압을 공급하기 위한 자체 바이어싱 정전 척 전력 공급원(500)을 도시한다. 도 4의 배치에서, 자체 바이어싱 정전 척 전력 공급원(500)은 가변 전압 전력 소스(510)를 포함한다. 가변 전압 전력 소스(510)는 입력으로 제어 신호(516)(예를 들어, 0-5V 사이의 DC 신호)를 수신하고, 양이나 음의 접지 참조 노드(407)를 그 출력 단자(502)에 출력한다. 본 예에서, 가변 전압 전력 소스(510)는 캘리포니아, 엘 카존에 위치하는 American High Voltage, Inc.의 TC5 전압 전력 소스를 나타내고, 다른 종래의 전력 소스도 가변 여부에 상관없이 사용될 수 있다.
가변 전압 전력 소스(510)는 DC 전력 공급원(406)의 애노드와 DC 전력 공급원(408)의 캐소드에 접지 참조 노드(407)를 이용하여 연결된다. DC 전력 공급원(406)의 캐소드는 자체 바이어싱 정전 척 전력 공급원(500)의 제 1 레그(412)를 이용하여 정전 척(414)의 내장 플레이트(418)에 연결된다. 이 실시예에서, 저항(532)은 DC 전력 공급원(406)의 캐소드와 내장 플레이트(418)에 직렬 연결된다. 저항(532)은 고립 증폭기(508)의 입력 노드에 병렬로 연결되는 것이 선호되고, 그래서 저항(532)에서의 전압 강하 V1이 고립 증폭기(508)에 대한 입력을 형성한다.
도 4의 실시예에서, DC 전력 공급원(408)의 애노드가 자체 바이어싱 정전 척 전력 공급원(500)의 제 2 레그(410)를 이용하여 정전 척(414)의 내장 플레이트(420)에 연결된다. 이 실시예에서, 저항(530)은 DC 전력 공급원(408)의 애노드와 내장 플레이트(420)에 직렬로 연결된다. 저항(530)은 고립 증폭기(504)의 입력 노드에 병렬로 연결되어서, 저항(530)에서의 전압 강하(V2)가 고립 증폭기(504)에 대한 입력을 형성하는 것이 선호된다.
본 예에서, 고립 증폭기(504, 508)는 캘리포니아, 산타 클라라에 위치하는 Analog Devices사 제품의 AD202KY Isonlation Amplifier를 나타내고, 다른 종래의고립 증폭기도 가변 여부에 상관없이 역시 사용될 수 있다. 저항(530, 532)은, 한 예에서, 약 500 킬로오옴 +/-1%의 저항값을 가질 수 있다.
기술되는 실시예에 따라, 고립 증폭기(508)의 출력 노드(512)와 고립 증폭기(504)의 출력 노드(514) 각각은 차동 증폭기(506)에 한쌍의 입력 중 하나를 형성한다. 차동 증폭기(506)는 가변 전력 공급원(510)에 대한 입력 제어 신호를 형성하는 출력 신호(516)를 가진다. 이 방식으로, 제어 회로(570)가 형성되어, 고립 증폭기(504, 508)와 차동 증폭기(506)를 포함한다. 본 예에서, 차동 증폭기(506)는 캘리포니아, 산타 클라라의 Analog Devices사 제품인 OP490GP 차동 증폭기를 나타내고, 다른 종래의 차동 증폭기도 사용가능하다.
기술되는 실시예에서, 저항(530, 532)은 고정, 가변, 또는 저항 요소의 조합일 수 있다. 가변 저항은 제어 회로(570)의 내재된 불균형을 보상하는 능력을 사용자에게 제공하고, 시스템 측정이나 작동간 유도 변화(즉, 정전 척(414)이나 챔버의 전기 특성)를 조절하는 능력을 사용자에게 제공한다.
기술되는 실시예에서, 정전 척(414)은 저항 물질로 형성된다. 예를 들어, 물질의 저항률은 106-1018오옴센티미터, 선호적인 저항률은 108-1014오옴센티미터, 가장 선호되는 범위는 1010-1011오옴센티미터이다. 기판(416)은 10-40 오옴센티미터 범위의 저항률을 가지는 n형, 또는 p형 반도체 물질의 형태를 취할 수 있다. 당 분야에 잘 알려진 바와 같이, 저항 물질이 전위차에 노출될 때, 전류가 흐를 것이다. 전류는 높은 전위의 영역으로부터 낮은 전위의 영역으로 흐를 것이다. 도 5를 보면, 저항 R은 한 개의 저항이나 저항 그룹과 같은 분리된 요소일 수 있다. 또다른 실시예에서, R은 내장 플레이트(418, 420) 사이의 영역과 같은 분포 요소일 수 있다. 예를 들어, 내장 플레이트(418, 420)가 참조 노드(407)에 대해 +V와 -V로 각각 바이어스될 때, 전위차 2V는 플레이트(418)로부터 플레이트(420)까지 누설 전류 Ichuck을 흐르게할 것이다. 누설 전류 Ichuck은 플레이트(418, 420)에 가해진 바이어스 사이의 차에 따른다.
작동시에, 반도체 웨이퍼(416)로 표시되는 제품은 플라즈마 챔버(110)에 플라즈마를 삽입하기 전에 정전 척(414)에 배치된다. 웨이퍼(416)를 정전 척(414)에 고정적으로 부착시키기 위하여, DC 전력 공급원(406)은 참조 노드(407)에 대해 + V 볼트까지 내장 플레이트(408)를 바이어스시킬 수 있다. 동시에, DC 전력 공급원(408)은 참조 노드(407)에 대해 -V 볼트까지 내장 플레이트(420)를 바이어스시킬 수 있다. 앞서 기술된 바와 같이, 동일 크기, 반대 극성의 전기장은 바이어스된 내장 플레이트(418)에 의해 웨이퍼(416)의 영역(422)에 유도된다. 유사한 방식으로, 동일 크기, 반대 극성의 전기장이 바이어스된 내장 플레이트(420)에 의해 웨이퍼(416)의 영역(424)에 유도된다. 기술되는 실시예에서, 영역(422, 424)의 존재는 동일한 전하를 가지면서, 정전 척(414)에 웨이퍼(416)를 죄기 위해 플라즈마 없이 균형된 정전기력을 유발한다.
도 5는 조여지는 기판과 정전 척 사이에 존재하는 누설 전류를 또한 도시한다. 도시되는 바와 같이, 누설 전류 I1wafer는 내장 플레이트(418)로부터 웨이퍼(416)의 영역(422)까지 흐르고, 역방향 전류 I2wafer는 웨이퍼(416)의 영역(424)으로부터 내장 플레이트(420)까지 흐른다.
당 분야의 통상의 지식을 가진 자에게 알려진 바와 같이, I1, I2, Ichuck, I1wafer, I2wafer는 키르히호프의 법칙에 의해 다음의 관계를 가진다.
I1 = Ichuck + I1wafer,
I2 = Ichuck + I2wafer.
이 실시예에서, 플레이트(418)가 정전 척 전력 공급원(500)의 제 1 레그(412)에 연결되기 때문에, 제 1 전류 I1은 저항(532)을 통해 흐른다. 유사한 방식으로, 플레이트(420)가 전력 공급원(500)의 제 2 레그(410)에 연결되기 때문에, 제 2 전류 I2는 저항(530)을 통해 흐를 것이다.
플라즈마가 없을 때, 웨이퍼(416)에는 어떤 유도 바이어스도 없다. 따라서, I1wafer는 I2wafer와 같다. 즉, 웨이퍼(416)로 들어가는 전류는 웨이퍼(416)로부터 나오는 전류와 같다. 앞서 기술된 바와 같이, I1은 I2와 같아서, 저항(530)에서 I1에 의해 생성되는 전압 V1과 저항(532)에서 I2에 의해 생성되는 전압 V2가 동일하게 된다. 전압 V1과 V2가 고립 증폭기(508, 504)에 각각 입력을 형성하기 때문에, 고립 증폭기(508, 504)의 출력(512, 514)은 동일해질 것이다. 앞서 기술한 바와 같이, 차동 증폭기(506)는 전압 V1과 V2 사이의 차에 다라 작동하여, 가변 전력 공급원(510)에 대한 입력 제어 신호를 형성하는 출력/제어 신호(516)를 생성한다. 전압 V1과 V2가 동일하다면, 출력/제어 신호(516)는 0 V이다. 출력/제어 신호(516)가 0V이면, 가변 전력 공급원(510)은 참조 노드를 오프셋(407)하기 위해 바이어스 전압을 생성하지 않는다. 그러므로, 플라즈마가 없는 상황에서, 제어 회로(570)는 초기 정지 상태에 있다.
또다른 실시예에서, 플라즈마가 없을 때조차 누설 전류 I1과 I2의 초기 차를 유발하는 회로에 내재된 불균형으로 인해 다른 초기 평형 상태가 구축될 수 있다. 이 실시예에서, 전력 공급원(510)에 의해 생성되는 오프셋 전압은 참조 노드(407)를 바이어스시켜서, 누설 전류 I1과 I2의 초기차를 제거할 수 있다.
웨이퍼(416)가 정전 척(414)에 연결되고 제어 회로(570)가 평형인 초기 설정 이후에, 음으로 대전된 플라즈마(180)가 플라즈마 챔버(110) 내로 삽입된다. 발명의 다른 하나의 실시예에서, 양으로 대전된 플라즈마가 삽입될 수 있다. 도 6은 음으로 대전된 플라즈마(180)의 존재 하에 정전 척(414)과 웨이퍼(416)에 유도되는 여러 누설 전류를 나타낸다. 기술되는 실시예에서, 플라즈마(180)는 고정 바이어스 전위(182)의 소스(즉, 배터리)로 나타낼 수 있고, 그 캐소드는 (챔버벽(111)에) 접지연결되고, 그 애노드는 웨이퍼(416)에 연결된다. 당 분야의 통상의 지식을 가진 자에게 공지된 바와 같이, 플라즈마(180)는 전류 Iplasma를 위해 기판(416)으로부터 접지부까지 전류 경로를 또한 형성한다.
앞서 기술된 바와 같이, 플라즈마 유도 바이어스 Vbias는 척(414)에 웨이퍼(416)를 보지하는 정전 조임력의 불균형을 생성시킨다. 조임력의 이러한 불균형은 플라즈마 유도 바이어스 Vbias 때문이고, 상기 바이어스 Vbias는 웨이퍼(416)의 영역(422)과 내장 플레이트(418) 사이의 전위차를 증가시키고, 웨이퍼(416)의 영역(424)과 내장 플레이트(420) 사이의 전위차를 감소시킨다.
누설 전류 I1wafer와 I2wafer는 내장 플레이트와 웨이퍼(416)의 연관된 영역 사이의 전위차의 변화에 따라 변할 것이다. 기술되는 실시예에서, 음으로 대전된 플라즈마(180)는 웨이퍼(416) 내로의 전류 흐름 I1wafer를 증가시키고, 이는 내장 플레이트(418)와 웨이퍼(416) 영역(422) 사이의 전위차 증가 때문이다. 동시에, 웨이퍼(416) 외부로의 전류 흐름 I2wafer는 웨이퍼(416) 영역(424)과 내장 플레이트(420) 사이의 전위차 감소로 인해 감소될 것이다. I1wafer와 I2wafer 사이의 전체 차는 Iplasma이다. 이 예에서, Iplasma는 플라즈마(180)로 흘러들어간다. 또하나의 실시예에서, 양으로 대전된 플라즈마는 대칭성을 가지는 반대 결과를 낳는다. (주의: 기술되는 실시예에서, 내장 플레이트(418, 420) 사이의 전위차가 약 2V로 변하지 않기 때문에, 누설 전류 Ichuck은 불변이다.)
예를 들어, 도 6에 도시되는 바와 같이, 플라즈마(180)가 챔버(110) 내에 삽입될 때, 웨이퍼(416)는 플라즈마 유도 바이어스 -Vbias(양으로 대전된 플라즈마의 경우에 플라즈마 유도 바이어스는 +Vbias)를 경험한다. 플라즈마 유도 바이어스 -Vbias는 웨이퍼(416) 영역(422)과 내장 플레이트(418) 사이의 전위차를 +Vr - (-Vbias) 또는 Vr + Vbias까지 증가시킨다(내장 플레이트(418)는 참조 노드(407)에 대해 고정 전위 +Vr에 유지된다). 웨이퍼(416) 영역(422)과 내장 플레이트(418) 사이의 전위차 증가는 웨이퍼(416)로 흘러들어가는 누설 전류 I1wafer의 동시 증가를 유발할 것이다. I1 = I1wafer + Ichuck이고 Ichuck은 불변이기 때문에, 플라즈마 유도 바이어스 Vbias로 인한 I1wafer의 증가는 비례하는 양만큼 제 1 레그 전류 I1을 증가시킬 것이다.
유사한 방식으로, 내장 플레이트(420)가 참조 노드(407)에 대해 고정된 전위 -VR에 유지되기 때문에, 플라즈마 유도 바이어스 -Vbias는 내장 플레이트(420)와 웨이퍼(416) 영역(424) 사이의 전위차를 -Vr - (-Vbias) 또는 -Vr + Vbias까지 감소시킬 것이다. 전위차의 이러한 감소는 웨이퍼(416)에서 흘러나가는 누설 전류 I2wafer를 감소시킬 것이다. I2 = I2wafer + Ichuck이고, Ichuck은 불변이기 때문에, 플라즈마 유도 바이어스 -Vbias로 인한 I2wafer의 감소는 비례하는 양만큼 제 2 레그 전류 I2를 감소시킬 것이다.
앞서 기술한 바와 같이, Ichuck이 불변이기 때문에, I1과 I2 사이의 차 Idiff는 웨이퍼(416) 내에 플라즈마(180)의 존재에 의해 유도되는 오프셋 전위의 측정값이다. 전류차 Idiff는 제어 회로(570)에 의해 배치되는 피드백 루프를 위한 입력을 형성한다. 제어 회로(570)에 의해 배치되는 피드백 루프는 Idiff를 0까지 감소시키도록 고안된다. 이 실시예에서, 제어 회로(570)는 내장 플레이트(418, 420)에 대해 참조 노드(407)를 오프셋함으로서 Idiff를 감소시킨다. 이러한 방식으로, 내장 플레이트(418, 420)와 웨이퍼(416)의 연관된 영역(422, 424) 사이의 전위차는 누설 전류 I1과 I2 사이의 관측차에 연결된다.
예를 들어, 오옴의 법칙으로부터, I1은 저항(532)에서 전압 강하 V1을 발생시키고, I2는 저항(530)에서 전압 V2를 발생시킨다. V1과 V2는 고립 증폭기(508, 504)에 각각 입력을 형성하고, 그 출력(512, 514)은 차동 증폭기(506)에 입력을 형성한다. 기술되는 실시예에 따라, 차동 증폭기(506)는 V1과 V2 사이의 차에 비례하는 출력/제어 신호(516)를 발생시킨다. 출력/제어 신호(516)는, 참조 노드(407)에 의해 생성되고 참조 노드(407)에 가해지는 출력 바이어스 전압을 결정한다.
참조 노드(407)에서의 어떤 변화도, 노드(407)가 기준 역할을 하므로, 내장 플레이트(418, 420)의 바이어스를 직접 변화시킬 수 있다. 예를 들어, DC 전력 공급원(406)이 내장 플레이트(418)에 +Vr 볼트의 바이어스를 가하면, 그리고 참조 노드(407)가 +Vref의 양의 바이어스를 가지면, 플레이트(418)의 전위는 +Vr - (+Vref) 또는 +Vr - Vref가 될 것이다. 유사한 방식으로, DC 전력 공급원(408)이 내장 플레이트에 -Vr 볼트의 바이어스를 가하면, 그리고 참조 노드(407)가 +Vref의 양의 바이어스를 가지면, 플레이트(420)의 전위는 -Vr - (+Vref) 또는 -Vr - Vref가 될 것이다.
앞서의 내용에서 본 것과 같이, 내장 플레이트(418, 420)와 관련된 웨이퍼(416) 영역(422, 424) 사이의 전위차 변화는 정전 척(414) 내의 누설 전류 I1wafer와 I2wafer에 물론 영향을 미친다. I1wafer나 I2wafer의 어떤 변화도 제 1 레그 누설 전류 I1과 제 2 레그 누설 전류 I2에 영향을 주어, 피드백 루프를 완료한다.
신뢰성이 떨어지고 오명 오염 가능성을 가지는 프로브 핀을 사용하지 않으면서, 본 발명의 기술되는 실시예는 쌍극 정전 척에 불균형 전압을 보상하는 목적을 이룬다. 본 발명의 다른 바람직한 양태에 따라, 기판으로부터 플라즈마까지 전류 흐름을 감소시키거나 제거할 수 있어서, 아크 발생의 위험을 줄이고, 방전 시간 감소로 인한 시간당 처리량 향상, 그리고 기판에 기판을 효과적으로 조이기 위한 감소된 전압을 얻을 수 있다.
신뢰성이 떨어지고 오염 가능성이 있는 프로브 핀을 사용하지 않으면서, 쌍극 정전 척에 불균형 전압을 보상하기 위한 능력을 포함하는 것이 본 실시예의 또하나의 장점이다. 본 실시예의 또하나의 바람직한 양태에 따라, 기판으로부터 플라즈마까지 흐르는 전류를 감소시키거나 제거할 수 있다. 기판으로부터 플라즈마까지 전류 흐름의 감소나 제거는 아크 발생의 위험을 감소시키고, 방전 시간 감소로 인한 시간당 처리량 향상, 그리고 기판에 기판을 효과적으로 죄기 위한 감소 전압을 얻을 수 있다. 본 발명이 몇몇 선호되는 실시예를 들어 설명되었으나, 발명의 범위 내에서 여러 변경, 수정 등이 가능할 것이다. 예를 들어, 여기서의 논의는 플라즈마 에칭 반응기에 대해 이루어졌으나, 창의적인 자체 바이어싱 쌍극 ESC 척 전력 공급원은 다른 플라즈마 반응기, 예를 들어 증착용으로 사용되는 플라즈마 반응기에서도 사용될 수 있다. 본 발명의 방법과 장치를 구현하기 위한 여러 수많은 방법이 있다는 것에 주목해야할 것이다. 그러므로, 다음의 첨부된 청구범위는 본 발명의 정신과 범위 내에서 모든 변경, 수정 등을 포함하는 것으로 이해되어야할 것이다.

Claims (19)

  1. 정전 척 전력 공급원의 참조 노드의 참조 전압을 제어하기 위해 배치되는 제어 회로로서, 상기 정전 척 전력 공급원은 제 1 내장 전도체와 제 2 내장 전도체를 가지는 쌍극 정전 척에 기판을 죄도록 배치되고, 상기 정전 척 전력 공급원은 상기 제 1 내장 전도체와 연결되기 위해 배치되는 제 1 출력부를 가지며, 상기 제 1 출력부는 상기 참조 전압에 대해 제 1 출력 전압을 가지고, 상기 정전 척 전력 공급원은 상기 제 2 내장 전도체에 연결하기 위해 배치되는 제 2 출력부를 가지며, 상기 제 2 출력부는 상기 참조 전압에 대해 제 2 출력 전압을 가지면서, 상기 제어 회로는:
    상기 제 1 출력부와 직렬로 연결되는 제 1 저항;
    상기 제 1 저항에서의 제 1 전압 강하를 감지하기 위해 상기 제 1 저항에 연결되는 제 1 증폭기;
    상기 제 2 출력부에 직렬로 연결되는 제 2 저항; 그리고
    상기 제 2 저항에서의 제 2 전압 강하를 감지하기 위해 상기 제 2 저항에 연결되는 제 2 증폭기;로 구성되는 것을 특징으로 하는 제어 회로.
  2. 제 1 항에 있어서, 상기 제어 회로는 상기 제어 전압을 생성하기 위해 상기 제 1 증폭기와 상기 제 2 증폭기의 출력부에 연결되는 차동 증폭기를 추가로 포함하는 것을 특징으로 하는 제어 회로.
  3. 제 1 항에 있어서, 상기 제어 전압은, 상기 제어 전압에 따라, 상기 참조 노드의 상기 전위 수준을 출력하기 위해 배치되는 공급 회로로 입력되는 것을 특징으로 하는 제어 회로.
  4. 제 1 항에 있어서, 상기 제 1 저항과 상기 제 2 저항은 상기 쌍극 정전 척 물질에 대해 106-1018오옴센티미터의 저항 범위에서 작동하는 것을 특징으로 하는 제어 회로.
  5. 쌍극 정전 척과 연결하기 위해 배치되는 전력 공급원으로서, 상기 쌍극 정전 척은 제 1 내장 전도체와 제 2 내장 전도체를 가지며, 상기 전력 공급원은:
    참조 노드;
    상기 제 1 내장 전도체와 연결하기 위해 배치되는 제 1 출력부 - 상기 제 1 출력부는 상기 참조 노드에 대해 제 1 출력 전압을 가지고;
    상기 제 2 내장 전도체와 연결하기 위해 배치되는 제 2 출력부 - 상기 제 2 출력부는 상기 참조 노드에 대해 제 2 출력 전압을 가지며; 그리고
    상기 제 1 출력부의 제 1 전류와 상기 제 2 출력부의 제 2 전류 사이의 전류차를 감지하기 위해 상기 제 1 출력부와 상기 제 2 출력부에 연결되는 제어 회로;로 구성되고,
    상기 제어 회로는 상기 참조 노드의 전위 수준을 제어하기 위해 상기 제어 회로의 제어 출력 상의 제어 전압을 출력하고, 상기 제어 전압은 상기 전류차에 비례하는 것을 특징으로 하는 전력 공급원.
  6. 제 5 항에 있어서, 상기 제어 회로는:
    상기 제 1 출력부와 직렬로 연결되는 제 1 저항;
    상기 제 1 저항에서의 제 1 전압 강하를 감지하기 위해 상기 제 1 저항에 연결되는 제 1 증폭기;
    상기 제 2 출력부와 직렬로 연결되는 제 2 저항; 그리고
    상기 제 2 저항에서의 제 2 전압 강하를 감지하기 위해 상기 제 2 저항에 연결되는 제 2 증폭기;를 추가로 포함하는 것을 특징으로 하는 전력 공급원.
  7. 제 6 항에 있어서, 상기 제어 회로는 상기 제어 전압을 생성하기 위해 상기 제 1 증폭기와 상기 제 2 증폭기의 출력부에 연결되는 차동 증폭기를 추가로 포함하는 것을 특징으로 하는 전력 공급원.
  8. 제 7 항에 있어서, 상기 전력 공급원은 상기 제어 전압을 수신하기 위해 배치되는 공급 회로를 추가로 포함하고, 상기 공급 회로는 상기 참조 노드의 상기 전위 수준을, 상기 제어 전압에 따라, 출력하는 것을 특징으로 하는 전력 공급원.
  9. 제 8 항에 있어서, 상기 제 1 저항, 상기 제 2 저항, 상기 제 1 전류, 그리고 상기 제 2 전류는 상기 척에 대해 약 106-1018 오옴센티미터의 저항률 범위에서 작동하는 것을 특징으로 하는 전력 공급원.
  10. 플라즈마 공정 챔버에서, 척에 기판을 죄기 위한 방법으로서,
    제 1 내장 전도체와 제 2 내장 전도체를 가지는 척을 제공하고;
    참조 노드를 가지는 제 1 전력 공급원을 제공하며 - 상기 제 1 전력 공급원은 제 1 출력부와 제 2 출력부를 가지고, 상기 제 1 전력 공급원은 상기 제 1 출력부의 제 1 전류와 상기 제 2 출력부의 제 2 전류를 사이의 전류차를 감지하기 위해 상기 제 1 출력부와 상기 제 2 출력부에 연결되는 제어 회로를 추가로 포함하며, 상기 제어 회로는 상기 참조 노드의 전위 수준을 제어하기 위해 상기 제어 회로의 상기 제어 출력의 제어 전압을 출력하고, 상기 제어 전압은 상기 전류차에 비례하며;
    상기 제 1 출력부에 상기 제 1 내장 전도체를 연결하고; 그리고
    상기 제 2 출력부에 상기 제 2 내장 전도체를 연결하는; 이상의 단계로 구성되는 것을 특징으로 하는 방법.
  11. 제 10 항에 있어서, 상기 제어 회로는 상기 제 1 출력부와 직렬연결되는 제 1 저항과, 상기 제 2 출력부와 직렬연결되는 제 2 저항을 포함하고, 상기 제어 회로는 상기 제 1 저항에서의 전압 강하를 감지하기 위한 제 1 증폭기와, 상기 제 2 저항에서의 전압 강하를 감지하기 위한 제 2 증폭기를 추가로 포함하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서, 상기 제 1 저항과 상기 제 2 저항은 같은 값을 가지는 것을 특징으로 하는 방법.
  13. 제 11 항에 있어서, 상기 제 1 저항은 약 500 킬로오옴 +/-1%의 값을 가지고, 상기 제 2 저항도 약 500 킬로오옴 +/-1%의 값을 가지는 것을 특징으로 하는 방법.
  14. 제 11 항에 있어서, 상기 제어 회로는 상기 제어 전압을 생성하기 위해 상기 제 1 증폭기와 상기 제 2 증폭기의 출력부에 연결되는 차동 증폭기를 추가로 포함하는 것을 특징으로 하는 방법.
  15. 제 10 항에 있어서, 상기 제어 전압은 상기 제 1 전력 공급원의 제 2 전력 공급원에 연결되고, 상기 제 2 전력 공급원은 상기 제어 전압에 따라, 상기 참조 노드의 상기 전위 수준을 출력하는 것을 특징으로 하는 방법.
  16. 제 10 항에 있어서, 상기 척은 1010-1011오옴센티미터 범위의 저항을 가지는 물질로 형성되는 것을 특징으로 하는 방법.
  17. 정전 척 전력 공급원의 참조 노드의 참조 전압을 제어하기 위해 배치되는 제어 회로로서, 상기 정전 척 전력 공급원은 기판을 쌍극 정전 척에 죄기 위해 배치되고, 상기 쌍극 정전 척은 제 1 내장 전도체와 제 2 내장 전도체를 가지며, 상기 정전 척 전력 공급원은 상기 제 1 내장 전도체와 연결하기 위해 배치되는 제 1 출력부를 가지고, 상기 제 1 출력부는 상기 참조 전압에 대해 제 1 출력 전압을 가지며, 상기 정전 척 전력 공급원은 상기 제 2 내장 전도체와 연결하기 위해 배치되는 제 2 출력부를 가지고, 상기 제 2 출력부는 상기 참조 전압에 대해 제 1 출력 전압을 가지면서, 상기 제어 회로는:
    상기 제 1 출력부와 직렬연결되는 제 1 저항 수단;
    상기 제 1 저항 수단에서의 제 1 전압 강하를 감지하기 위해 상기 제 1 저항 수단에 연결되는 제 1 감지 수단;
    상기 제 2 출력부와 직렬연결되는 제 2 저항 수단;
    상기 제 2 저항 수단에서의 제 2 전압 강하를 감지하기 위해 상기 제 2 저항 수단에 연결되는 제 2 감지 수단;으로 구성되는 것을 특징으로 하는 제어 회로.
  18. 제 17 항에 있어서, 상기 제어 회로는 상기 제어 전압을 생성하기 위해 상기 제 1 증폭기와 상기 제 2 감지 수단에 연결되는 차동 증폭 수단을 추가로 포함하는 것을 특징으로 하는 제어 회로.
  19. 제 17 항에 있어서, 상기 제어 전압은 회로 수단으로 입력되고, 상기 회로 수단은 상기 참조 노드의 상기 전위 수준을, 상기 제어 전압에 따라, 출력하도록 배치되는 것을 특징으로 하는 제어 회로.
KR1019997012241A 1997-06-27 1998-06-24 쌍극 정전 척에서 플라즈마 바이어스 전압을 오프셋하기위한 방법 및 장치 KR100543319B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/883,068 1997-06-27
US08/883,068 US5933314A (en) 1997-06-27 1997-06-27 Method and an apparatus for offsetting plasma bias voltage in bi-polar electro-static chucks
PCT/US1998/013159 WO1999000889A1 (en) 1997-06-27 1998-06-24 A method and an apparatus for offsetting plasma bias voltage in bipolar electrostatic chucks

Publications (2)

Publication Number Publication Date
KR20010014170A true KR20010014170A (ko) 2001-02-26
KR100543319B1 KR100543319B1 (ko) 2006-01-20

Family

ID=25381907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997012241A KR100543319B1 (ko) 1997-06-27 1998-06-24 쌍극 정전 척에서 플라즈마 바이어스 전압을 오프셋하기위한 방법 및 장치

Country Status (8)

Country Link
US (1) US5933314A (ko)
EP (1) EP0992106B1 (ko)
JP (1) JP4299370B2 (ko)
KR (1) KR100543319B1 (ko)
AT (1) ATE301880T1 (ko)
DE (1) DE69831152T2 (ko)
TW (1) TW383417B (ko)
WO (1) WO1999000889A1 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5662770A (en) * 1993-04-16 1997-09-02 Micron Technology, Inc. Method and apparatus for improving etch uniformity in remote source plasma reactors with powered wafer chucks
US6177023B1 (en) * 1997-07-11 2001-01-23 Applied Komatsu Technology, Inc. Method and apparatus for electrostatically maintaining substrate flatness
US6198616B1 (en) * 1998-04-03 2001-03-06 Applied Materials, Inc. Method and apparatus for supplying a chucking voltage to an electrostatic chuck within a semiconductor wafer processing system
US6346428B1 (en) * 1998-08-17 2002-02-12 Tegal Corporation Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing
US6228278B1 (en) * 1998-09-30 2001-05-08 Lam Research Corporation Methods and apparatus for determining an etch endpoint in a plasma processing system
US6125025A (en) * 1998-09-30 2000-09-26 Lam Research Corporation Electrostatic dechucking method and apparatus for dielectric workpieces in vacuum processors
US6790375B1 (en) * 1998-09-30 2004-09-14 Lam Research Corporation Dechucking method and apparatus for workpieces in vacuum processors
US6965506B2 (en) * 1998-09-30 2005-11-15 Lam Research Corporation System and method for dechucking a workpiece from an electrostatic chuck
US6361645B1 (en) 1998-10-08 2002-03-26 Lam Research Corporation Method and device for compensating wafer bias in a plasma processing chamber
US6188564B1 (en) * 1999-03-31 2001-02-13 Lam Research Corporation Method and apparatus for compensating non-uniform wafer processing in plasma processing chamber
US6898064B1 (en) * 2001-08-29 2005-05-24 Lsi Logic Corporation System and method for optimizing the electrostatic removal of a workpiece from a chuck
US6898065B2 (en) * 2002-07-26 2005-05-24 Brad Mays Method and apparatus for operating an electrostatic chuck in a semiconductor substrate processing system
KR100545169B1 (ko) * 2003-09-03 2006-01-24 동부아남반도체 주식회사 반도체 제조 설비의 정전척 및 이를 이용한 웨이퍼 척킹방법
US7264676B2 (en) * 2003-09-11 2007-09-04 United Microelectronics Corp. Plasma apparatus and method capable of adaptive impedance matching
US6972524B1 (en) 2004-03-24 2005-12-06 Lam Research Corporation Plasma processing system control
US7041989B1 (en) * 2004-10-22 2006-05-09 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP2007048986A (ja) * 2005-08-10 2007-02-22 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US20090302863A1 (en) * 2006-03-08 2009-12-10 Marcus Schinkel Device for Simulating the Symmetrical and Asymmetrical Impedance of an Asynchronous Motor
JP4802018B2 (ja) * 2006-03-09 2011-10-26 筑波精工株式会社 静電保持装置及びそれを用いた真空環境装置並びにアライメント装置又は貼り合わせ装置
KR101213103B1 (ko) * 2006-06-30 2013-01-09 엘지디스플레이 주식회사 합착 장치 및 이를 이용한 전계발광소자의 제조방법
US7768766B2 (en) * 2007-06-01 2010-08-03 Lam Research Corporation Plasma processing system ESC high voltage control
US8043470B2 (en) * 2007-11-21 2011-10-25 Lam Research Corporation Electrode/probe assemblies and plasma processing chambers incorporating the same
US7558045B1 (en) * 2008-03-20 2009-07-07 Novellus Systems, Inc. Electrostatic chuck assembly with capacitive sense feature, and related operating method
FR2930561B1 (fr) * 2008-04-28 2011-01-14 Altatech Semiconductor Dispositif et procede de traitement chimique en phase vapeur.
US8901935B2 (en) * 2009-11-19 2014-12-02 Lam Research Corporation Methods and apparatus for detecting the confinement state of plasma in a plasma processing system
JP2011187881A (ja) * 2010-03-11 2011-09-22 Hitachi High-Technologies Corp プラズマ処理装置および方法
US9076831B2 (en) * 2011-11-04 2015-07-07 Lam Research Corporation Substrate clamping system and method for operating the same
US9017513B2 (en) 2012-11-07 2015-04-28 Lam Research Corporation Plasma monitoring probe assembly and processing chamber incorporating the same
US9101038B2 (en) 2013-12-20 2015-08-04 Lam Research Corporation Electrostatic chuck including declamping electrode and method of declamping
US20170117174A1 (en) 2014-06-17 2017-04-27 Evatec Ag Electro-static chuck with radiofrequency shunt
US10002782B2 (en) 2014-10-17 2018-06-19 Lam Research Corporation ESC assembly including an electrically conductive gasket for uniform RF power delivery therethrough
JP6407694B2 (ja) * 2014-12-16 2018-10-17 株式会社日立ハイテクノロジーズ プラズマ処理装置
CN106298615B (zh) * 2015-05-27 2019-03-12 北京北方华创微电子装备有限公司 静电卡盘、反应腔室及半导体加工设备
JP6708358B2 (ja) * 2016-08-03 2020-06-10 株式会社日立ハイテク プラズマ処理装置及び試料の離脱方法
US10636630B2 (en) * 2017-07-27 2020-04-28 Applied Materials, Inc. Processing chamber and method with thermal control
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US20200048770A1 (en) * 2018-08-07 2020-02-13 Lam Research Corporation Chemical vapor deposition tool for preventing or suppressing arcing
US11476145B2 (en) * 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
CN113169026B (zh) 2019-01-22 2024-04-26 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11776835B2 (en) * 2020-09-29 2023-10-03 Applied Materials, Inc. Power supply signal conditioning for an electrostatic chuck
US11594440B2 (en) * 2020-10-21 2023-02-28 Applied Materials, Inc. Real time bias detection and correction for electrostatic chuck
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
KR102662551B1 (ko) 2021-02-25 2024-05-03 주식회사 히타치하이테크 플라스마 처리 장치
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988009054A1 (en) * 1987-05-06 1988-11-17 Labtam Limited Electrostatic chuck using ac field excitation
US5444597A (en) * 1993-01-15 1995-08-22 Blake; Julian G. Wafer release method and apparatus
US5557215A (en) * 1993-05-12 1996-09-17 Tokyo Electron Limited Self-bias measuring method, apparatus thereof and electrostatic chucking apparatus
TW293231B (ko) * 1994-04-27 1996-12-11 Aneruba Kk
GB2293689A (en) * 1994-09-30 1996-04-03 Nec Corp Electrostatic chuck
US5708250A (en) * 1996-03-29 1998-01-13 Lam Resarch Corporation Voltage controller for electrostatic chuck of vacuum plasma processors
US5737175A (en) * 1996-06-19 1998-04-07 Lam Research Corporation Bias-tracking D.C. power circuit for an electrostatic chuck

Also Published As

Publication number Publication date
WO1999000889A1 (en) 1999-01-07
TW383417B (en) 2000-03-01
EP0992106B1 (en) 2005-08-10
JP4299370B2 (ja) 2009-07-22
ATE301880T1 (de) 2005-08-15
KR100543319B1 (ko) 2006-01-20
JP2002507326A (ja) 2002-03-05
US5933314A (en) 1999-08-03
DE69831152D1 (de) 2005-09-15
EP0992106A1 (en) 2000-04-12
DE69831152T2 (de) 2006-04-20

Similar Documents

Publication Publication Date Title
KR100543319B1 (ko) 쌍극 정전 척에서 플라즈마 바이어스 전압을 오프셋하기위한 방법 및 장치
JP4299368B2 (ja) 動的フィードバック静電ウエハ・チャック
US6198616B1 (en) Method and apparatus for supplying a chucking voltage to an electrostatic chuck within a semiconductor wafer processing system
KR100779444B1 (ko) 플라즈마 리액터에서의 무선주파수 전력 변동율에 대한 전압제어 센서 및 제어 인터페이스
US5737177A (en) Apparatus and method for actively controlling the DC potential of a cathode pedestal
US5708250A (en) Voltage controller for electrostatic chuck of vacuum plasma processors
US5894400A (en) Method and apparatus for clamping a substrate
KR100586430B1 (ko) 플라스마 처리실에서 웨이퍼의 바이어스를 보상하는방법과 장치
EP0970517B1 (en) Unbalanced bipolar electrostatic chuck power supplies and methods therefor
US6304424B1 (en) Method and apparatus for minimizing plasma destabilization within a semiconductor wafer processing system
US5835333A (en) Negative offset bipolar electrostatic chucks
WO1988009054A1 (en) Electrostatic chuck using ac field excitation
US6625003B2 (en) Method and apparatus for balancing an electrostatic force produced by an electrostatic chuck
KR20140097307A (ko) 기판 클램핑 시스템 및 기판 클램핑 시스템 동작 방법
WO2000035003A1 (en) Apparatus and method for actively controlling surface potential of an electrostatic chuck
US5330615A (en) Symmetric double water plasma etching system
JP3792865B2 (ja) 半導体装置の製造装置およびドライエッチング方法
JP3264746B2 (ja) 基板保持装置
KR20000005101A (ko) 동적 피이드백 정전기 웨이퍼 척

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 13

EXPY Expiration of term