JP4292745B2 - 積層チップ部品およびその製造方法 - Google Patents
積層チップ部品およびその製造方法 Download PDFInfo
- Publication number
- JP4292745B2 JP4292745B2 JP2002034559A JP2002034559A JP4292745B2 JP 4292745 B2 JP4292745 B2 JP 4292745B2 JP 2002034559 A JP2002034559 A JP 2002034559A JP 2002034559 A JP2002034559 A JP 2002034559A JP 4292745 B2 JP4292745 B2 JP 4292745B2
- Authority
- JP
- Japan
- Prior art keywords
- development
- progress
- confirmation
- chip component
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【発明の属する技術分野】
本発明は、フォトリソグラフィ法を用いて積層チップ部品の導体層や絶縁層などを所望のパターンに形成する技術に関し、特に、露光された感光性膜の現像をより精度よく行うための技術に関する。
【0002】
【従来の技術】
積層インダクタやフィルタなどの積層チップ部品の製造においては、導体や絶縁体などの微細なパターンに形成するのに、フォトリソグラフィ法が用いられる場合がある。近年の電子部品の小型化に伴い、積層チップ部品においても更なる小型化が要求され、フォトリソグラフィ法によって形成するパターンについても一層の微細化が要求されている。
【0003】
ここで、従来の積層チップ部品におけるフォトリソグラフィ法を用いた導体のパターニングについて図5を参照して説明する。図5は、積層チップ部品の製造方法におけるフォトリソグラフィ処理の一例を示すための基板50の断面図である。まず、基板50上にスクリーン印刷法によって感光性導電ペースト52が形成される(a)。次いで、基板50上の感光性導電ペースト52が所定のパターンで露光される(b)。なお、図5(b)では、感光した部分を斜線で示している。次いで、現像液を作用させ、感光性導電ペースト52の感光した部分が除去されることにより導体パターン54が得られる(c)。
【0004】
【発明が解決しようとする課題】
現像工程における現像の進み具合(以下、現像進行度と記す)は、現像液のロット毎の成分または濃度のばらつきや、現像時の温度などの環境条件によって変化する。必要以上に現像が進むと、感光部分と非感光部分との境界付近において本来除去を目的としない部分が侵食されてしまうことがあるし、逆に、現像が不足すると、本来完全に除去したい部分が除去されずに残存してしまうことがある。このような現像進行度のばらつきは、基板上に形成される信号線路や電極としての導体パターンの形状(主として線幅)のばらつきとなる。形成する導体パターンの線幅が比較的大きい場合には、このばらつきによる積層チップ部品の電気的性能への影響は少ないが、近年のパターンの微細化に伴い、このばらつきに起因する積層チップ部品としての性能ばらつきが無視できないレベルとなってきている。このような事情から、現像工程における現像進行度のより緻密な管理が求められている。
【0005】
【課題を解決するための手段】
本発明にかかる積層チップ部品の製造方法は、基板上に形成された感光性導電膜を所定の露光パターンで露光する露光工程と、現像剤を作用させることにより前記感光性導電膜のうち前記露光工程において感光した部分または感光しなかった部分のいずれか一方を除去する現像工程と、を含み、該露光工程および現像工程を経て残存した前記感光性導電膜によって形成された導体を備える積層チップ部品の製造方法において、前記露光工程における前記所定の露光パターンは、前記積層チップ部品の前記導体のパターンを有するとともに、前記現像工程での現像による残存状態によって該現像工程での現像進行度を取得するための現像進行度確認マークのパターンを複数有しており、前記現像進行度確認マークのパターンのそれぞれを、基準現像進行度までの現像によって消失する大きさの消失確認部位と、前記消失確認部位よりも大きい部位であって基準現像進行度までの現像によって残存する残存確認部位とが一体化した形状で形成する。こうすることで現像進行度確認マークによって現像進行度を管理することが可能となる。また確認しやすい位置あるいは形状に現像進行度マークを形成することができるので、実際の導体パターンの線幅を確認する場合に比べ、より迅速に現像進行度を取得することができるようになる。
【0006】
また、消失確認部位と残存確認部位とにより、基準現像進行度に対して現像過多の状態かあるいは現像不足の状態かを、より容易にかつより迅速に把握することができるようになる。
【0008】
また、基板上の複数位置に現像進行度確認マークを形成することで、より精度良く現像進行度を把握することが可能になるとともに、複数の現像進行度確認マークに基づいて基板上の現像の状況をより詳細に把握することができるようになる。特に、方形基板など角形の基板に対してスピン式デベロッパ(基板回転装置)を用いて現像処理を行う場合には、基板の角部近傍とその他の部分(例えば基板中央部)とに現像進行度確認マークをそれぞれ形成するのが好適である。角部近傍とその他の部分とでは基板上の現像液の流れ方が異なるため、現像進行度はこれらの間で大きく異なることになる。すなわちこうすることで、基板上における現像進行度の範囲を把握することができるようになる。
【0009】
また本発明にかかる積層チップ部品の製造方法では、上記現像工程において現像処理された現像進行度確認マークの画像を取得する工程と、上記現像進行度確認マークの画像に基づいて現像進行度を取得する工程と、上記取得された現像進行度に基づいて現像工程における現像条件を調整する工程と、をさらに含むのが好適である。これにより現像進行度の基準現像進行度に対する差分が低減するように現像条件を調整することができる。
【0010】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を参照して説明する。図1は、本発明の実施形態にかかる積層チップ部品の製造方法を実行する積層チップ部品製造システム10の一部を示す図、図2は、積層チップ部品を形成する基板24の一例を示す図、図3は、基板24上に形成される現像進行度確認マーク28の一例を示す図である。
【0011】
図1に示すように、成膜装置(例えばスクリーン印刷装置)12において感光性膜の形成された(すなわち成膜処理された)基板は、露光装置14(例えばステッパ)において所定の露光パターンで露光される(すなわち露光処理)。この露光により、感光性膜には、感光した部分と感光しなかった部分とができる。このうちのいずれか一方が現像装置16(例えばスピン式デベロッパ)での現像処理によって除去される(すなわち現像処理)。現像処理された基板は現像進行度検査装置18に投入され、ここで、現像装置16における現像処理の現像進行度が取得される。現像制御装置20は、取得された現像進行度が基準現像進行度より高い場合には、現像進行度を下げるべく現像装置16に対して現像条件の変更を指示し、取得された現像進行度が基準現像進行度より低い場合には、現像進行度を上げるべく現像装置16に対して現像条件の変更を指示する。なお、現像制御装置20は、現像装置16に内蔵されるものとして構成してもよい。
【0012】
感光性膜は、例えば、感光性導電ペーストまたは感光性絶縁ペーストによって形成することができる。この場合には、現像処理によって導体または絶縁体のパターンが形成される。また感光性膜は、例えば、現像処理の後のエッチング用のマスクパターンであってもよい。この場合には、現像処理によって導電膜または絶縁膜上にマスクパターンが形成され、該マスクパターンにおいてマスクされていない部分(すなわち現像によって除去された部分)の下層としての導電膜または絶縁膜がエッチングによって除去されることにより、導体または絶縁体のパターンが形成される。なお、感光性膜は、スクリーン印刷法やスピンコーティング法など種々の成膜法によって形成することができる。
【0013】
露光パターンは、感光性膜の感光部分および非感光部分(すなわち現像によって残存する部分および除去される部分)を形成するために露光装置14において光学的なマスクとして機能するパターンである。この露光パターンは、積層チップ部品の成膜パターン(例えば導体パターンや絶縁体パターンなど)を基板上に形成するためのパターンと、現像進行度確認マークを同じ基板上に形成するためのパターンと、を含む。図2に示すように、この露光パターンによって露光処理され、さらに現像処理された基板24上には、成膜パターンを含む積層チップ部品を形成するための領域と、現像進行度確認マークの形成される領域と、が形成される。なお、図2では、現像進行度確認マークの形成される領域をハッチングで示し、また一つの積層チップ部品の外形線となる基板24の切断位置を破線で示している。
【0014】
ここで、現像進行度確認マークについて図3を参照してより具体的に説明する。なお、図3は、基板24の角部24aに形成された現像進行度確認マークの一例を示す図である。図3の(a)は、露光処理によって形成された、大きさの異なる複数の領域28a〜28d(感光領域または非感光領域のうちいずれか一方)を示す。この領域28a〜28dは、現像処理において除去を目的としない領域(現像剤によって除去されにくい領域)として形成される。なお、図3(a)では、現像処理において除去を目的としない領域をハッチングで示している。
【0015】
現像処理においては、現像剤(現像液)の作用により、領域(現像処理において除去を目的とする領域;現像剤によって除去されやすい領域)30(図3(a))が除去される。また、現像剤の作用により、現像剤によって除去されにくい領域も、除去されやすい領域との境界部から侵食される。したがって、例えば図3(b)に示すように、所定の現像進行度までの現像により、現像剤によって除去されにくい領域のうち小さい領域28c,28dについては完全に無くなってしまう。本実施形態にかかる現像進行度確認マーク28は、この性質を利用して現像進行度を取得することができるように構成される。すなわち、成膜パターンの形状(線幅)が許容範囲寸法内となる現像進行度(以下、基準現像進行度と記す)までの現像が行われたときに、侵食によって消失してしまう大きさの領域(すなわち領域28a,28bより小さい領域;消失確認領域)28c,28dと、残存する大きさの領域(すなわち領域28c,28dより大きい領域;残存確認領域)28a,28bとが含まれるよう、現像進行度確認マーク28を形成する。なお、現像進行度確認マーク28の当初の形状は露光パターンによって決定される。すなわち、現像進行度確認マーク28は露光処理および現像処理によって形成される。
【0016】
現像進行度は、現像処理後の現像進行度確認マーク28の形状から判別することができる。すなわち、現像処理後、消失確認領域28c,28dが消失し、かつ残存確認領域28a,28bが残存している場合(図3(b))には、現像進行度が基準現像進行度の範囲内にあり、消失確認領域28c(および28d)が残存している場合(図3(c))には現像不足、また残存確認領域28b(および28a)が消失している場合(図3(d))には現像過多、と判別することができる。さらに、大きさの異なる複数の消失確認領域28c,28dおよび残存確認領域28a,28bの消失状態により、現像不足あるいは現像過多の程度を取得することができる。
【0017】
現像処理後の現像進行度確認マーク28の状態(形状)は、画像処理によって取得することができる。すなわち、図1に示すように、現像進行度検査装置18は、現像進行度確認マーク28(図3)を含む画像を取得する撮像部18aと、その画像から現像進行度確認マーク28の形状を取得しその形状から現像進行度を取得するための現像進行度取得部18bと、を含む。ここでの画像処理を容易化かつ迅速化するため、現像進行度確認マーク28は、実際の成膜パターンより単純な形状(例えば正方形や円形など)とし、また基板上で現像進行度確認マーク28の位置の特定が容易となる位置(例えば画像処理において特定の容易な基板24の位置[例えば角部24aあるいは端辺24bなど;図3(a)]を基準として相対的に規定される位置)に形成するのが望ましい。また、消失確認領域28c,28dと残存確認領域28a,28bとを別体として異なる位置に形成することで、これらをより明確にかつより迅速に識別することが可能となる。なお、基板上24における消失確認領域28c,28dおよび残存確認領域28a,28bの形状および寸法は、線幅、あるいは膜や現像剤の材質などに応じて適切に決定することができる。
【0018】
また図2に示すように、現像進行度確認マーク28は、基板24上の複数箇所に設けられる。特に、図2のような角形基板の場合であって、さらに現像装置としてスピン式デベロッパを用いる場合には、現像進行度確認マーク28は、角部24aの近傍の領域と、基板24の中央部の領域とに設けるのが望ましい。スピン式デベロッパは、基板24の裏面の中央部を吸着支持して水平面内で回転させるスピン機構を備える。そしてスピン式デベロッパは、このスピン機構によって基板24を回転させながらノズルから基板24表面上に現像液を供給したり、現像終了後に基板24を回転させて基板24表面上の現像液を周囲に振り落としたりするが、そのときの現像液の流れの状態(流速、圧力など)は、基板中央部と角部近傍との間で最も大きく異なることになる。これは、現像液に作用する遠心力の大きさの違いや現像液が流れる基板領域の形状の違い(例えば端辺の有無)などに起因している。感光性膜に対する現像剤の作用度合いは、現像液の流れに影響を受けるから、結果として、同一基板上では、基板中央部と角部近傍との間で、現像進行度の差が最も大きくなることが多い。このため、角部24aの近傍の領域と、基板24の中央部の領域とに現像進行度確認マークを設けることにより、基板24上における現像進行度の範囲(すなわち最大値および最小値)を取得あるいは推定することが可能となる。
【0019】
現像処理による現像進行度は、種々の現像条件によって制御することができる。比較的容易に変更可能な現像条件として、感光性膜に現像剤の作用する時間、すなわち現像時間がある。例えば、現像装置16において基板上に現像液が供給されてから現像液の除去を開始するまでの時間を変更することにより、現像時間を変更することができる。現像時間が長いほど現像は進行するから、現像制御装置20は、取得された現像進行度が基準現像進行度より低い場合には、現像時間が長くなるよう現像装置16を制御し、逆に取得された現像進行度が基準現像進行度より高い場合には、現像時間が短くなるよう現像装置16を制御すればよい。現像時間以外にも、例えば、基板24上への現像液の供給量を制御したり、現像液の供給ノズルの基板上での移動速度や供給位置を変更したり、基板24の回転速度の制御により現像液の基板上での速度を制御したりすることなどによっても現像進行度を制御することができる。
【0020】
現像条件の変更による現像進行度の調整は、現像進行度を取得した基板自体の処理について行うこともできるし、現像進行度を取得した基板以降の基板の現像処理について行うこともできる。前者の場合、現像装置16は、所定の線幅が得られるまでの途中の段階で現像を一旦停止し、現像進行度検査装置18は、その段階での現像進行度を取得する。そして現像制御装置20は、取得された現像進行度に基づいて、現像装置16に再投入された基板の現像処理が再開され完了するまでの現像条件を変更し現像進行度を調整する。なお、このとき現像進行度確認マーク28の形状は、一旦停止させる場合の現像進行度の設定(その現像進行度が基準現像進行度となる)によって決まる。一方、後者の場合、現像装置16は所定の条件で現像処理を完了させ、現像進行度検査装置18は、現像処理の完了した基板24について現像進行度を取得する。そして現像制御装置20は、取得された現像進行度に基づいて変更した現像条件によって、次の基板24に対する現像処理を実行する。
【0021】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態には限定されない。上記実施形態では、現像進行度確認マークは、消失確認部位と現像確認部位とを別体として備えるものであったが、図4の(a)や(b)に示すように、現像進行度確認マーク40を、消失確認部位40c,40dと現像確認部位40a,40bとを一体的に備えるように構成してもよい。
【0022】
また上記実施形態では、現像進行度の取得およびそれに基づく現像条件の制御を自動的に行う例について示したが、これらの工程を、適宜オペレータの確認および操作を介して行うようにしてもよい。そのために、図1に示すように、積層チップ部品製造システム10に、現像進行度検査装置18において取得された現像進行度、あるいはその判定の元となる現像進行度マークの画像を表示する表示装置22を設けてもよい。
【0023】
また上記実施形態では、現像進行度確認マークを、現像処理による積極的な除去を目的としない(現像剤によって除去されにくい)領域として構成したが、これに替えて、現像進行度確認マークを、現像処理による積極的な除去を目的とする(現像剤によって除去されやすい)領域として構成してもよい。また、この場合および上記実施形態の場合を含め、現像進行度確認マーク(の当初形状)が、基板上での膜形成時に(例えばスクリーン印刷時に基板上に印刷されるパターンとして)形成されるようにしてもよい。
【0024】
また上記実施形態では、現像進行度確認マークの消失の有無によって現像進行度を取得したが、現像進行度確認マークの残存面積に基づいて現像進行度を取得するようにしてもよい。
【0025】
【発明の効果】
以上、説明したように、本発明によれば、現像進行度を取得することができるので、現像装置における現像進行度のばらつき、ひいては積層チップ部品の性能ばらつきを低減することが可能となる。また、これにより、より精度良く線幅を制御することが可能となり、積層チップ部品の一層の微細化が見込まれる。
【図面の簡単な説明】
【図1】 本発明の実施形態にかかる積層チップ部品製造システムを示す図である。
【図2】 本発明の実施形態にかかる積層チップ部品製造方法で用いられる基板の平面図である。
【図3】 本発明の実施形態にかかる積層チップ部品製造方法で用いられる基板上に形成される現像進行度確認マークの一例を示すための基板の平面図である。
【図4】 本発明の実施形態にかかる積層チップ部品製造方法で用いられる基板上に形成される現像進行度確認マークの他の例を示す図である。
【図5】 積層チップ部品の製造方法におけるフォトリソグラフィ処理の一例を示す説明図である。
【符号の説明】
10 積層チップ部品製造システム、14 露光装置、16 現像装置、18現像進行度検査装置、18a 撮像部、18b 現像進行度取得部、20 現像制御装置、22 表示装置、24 基板、24a 角部、24b 端辺、28現像進行度確認マーク、28a,28b 残存確認領域、28c,28d 消失確認領域、30 現像処理における積極的な除去を目的とする領域(現像剤によって除去されやすい領域)、40 現像進行度確認マーク、40a,40b 現像確認部位、40c,40d 消失確認部位。
Claims (4)
- 基板上に形成された感光性導電膜を所定の露光パターンで露光する露光工程と、現像剤を作用させることにより前記感光性導電膜のうち前記露光工程において感光した部分または感光しなかった部分のいずれか一方を除去する現像工程と、を含み、該露光工程および現像工程を経て残存した前記感光性導電膜によって形成された導体を備える積層チップ部品の製造方法において、
前記露光工程における前記所定の露光パターンは、前記積層チップ部品の前記導体のパターンを有するとともに、前記現像工程での現像による残存状態によって該現像工程での現像進行度を取得するための現像進行度確認マークのパターンを複数有しており、
前記現像進行度確認マークのパターンのそれぞれを、基準現像進行度までの現像によって消失する大きさの消失確認部位と、前記消失確認部位よりも大きい部位であって基準現像進行度までの現像によって残存する残存確認部位とが一体化した形状で形成することを特徴とする積層チップ部品の製造方法。 - 前記現像工程において現像処理された現像進行度確認マークの画像を取得する工程と、
前記現像進行度確認マークの画像に基づいて現像進行度を取得する工程と、
前記取得された現像進行度に基づいて現像工程における現像条件を調整する工程と、
をさらに含むことを特徴とする請求項1に記載の積層チップ部品の製造方法。 - 請求項1または2に記載の積層チップ部品の製造方法によって製造された積層チップ部品。
- 請求項1または2に記載の積層チップ部品の製造方法に用いられ、前記現像工程を実行する現像装置を制御する現像制御装置であって、
前記現像装置による現像処理中または現像処理後に取得された前記現像進行度確認マークの画像に基づいて、該現像装置における現像条件を制御する現像制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002034559A JP4292745B2 (ja) | 2002-02-12 | 2002-02-12 | 積層チップ部品およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002034559A JP4292745B2 (ja) | 2002-02-12 | 2002-02-12 | 積層チップ部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003234232A JP2003234232A (ja) | 2003-08-22 |
JP4292745B2 true JP4292745B2 (ja) | 2009-07-08 |
Family
ID=27777019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002034559A Expired - Fee Related JP4292745B2 (ja) | 2002-02-12 | 2002-02-12 | 積層チップ部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4292745B2 (ja) |
-
2002
- 2002-02-12 JP JP2002034559A patent/JP4292745B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003234232A (ja) | 2003-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4556757B2 (ja) | 半導体装置の製造方法 | |
JP4292745B2 (ja) | 積層チップ部品およびその製造方法 | |
JP3353740B2 (ja) | 半導体装置の製造方法 | |
KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
JP4267298B2 (ja) | 半導体素子の製造方法 | |
JP6538592B2 (ja) | パターン形成方法 | |
KR100545208B1 (ko) | 반도체 소자 제조장치 및 제조 방법 | |
JP2000294489A (ja) | パターン重ね合わせ方法及び露光装置 | |
US8163466B2 (en) | Method for selectively adjusting local resist pattern dimension with chemical treatment | |
JPS59155929A (ja) | 微細パタ−ンの形成方法 | |
JP2002254787A (ja) | パターン形成方法・装置 | |
JPS61159731A (ja) | 微細パタ−ン形成方法 | |
JP4213533B2 (ja) | スリミング製造方法およびスリミングシステム | |
US6417912B1 (en) | Method and apparatus for controlling optical-parameters in a stepper | |
JP2003100616A (ja) | 配線パターンの形成方法 | |
CN108899271A (zh) | 一种光罩层数削减的工艺方法 | |
JPH11340133A (ja) | 重ね合わせ精度測定方法及び半導体製造装置 | |
KR100628237B1 (ko) | 아이라인 포토레지스트 콘택 및 비어홀 패턴의 현상방법 | |
US20050155950A1 (en) | Method of forming a micro pattern on a substrate | |
JP2666420B2 (ja) | 半導体装置の製造方法 | |
JPH0282517A (ja) | パターン形成方法 | |
CN116430690A (zh) | 光刻显影方法及半导体结构 | |
JP2003198101A (ja) | パターン転写用型の製造方法 | |
JPH0494588A (ja) | 印刷配線板の製造方法 | |
KR20060076458A (ko) | 반도체 제조용 베이킹 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |