JP4213533B2 - スリミング製造方法およびスリミングシステム - Google Patents

スリミング製造方法およびスリミングシステム Download PDF

Info

Publication number
JP4213533B2
JP4213533B2 JP2003198192A JP2003198192A JP4213533B2 JP 4213533 B2 JP4213533 B2 JP 4213533B2 JP 2003198192 A JP2003198192 A JP 2003198192A JP 2003198192 A JP2003198192 A JP 2003198192A JP 4213533 B2 JP4213533 B2 JP 4213533B2
Authority
JP
Japan
Prior art keywords
slimming
ion
wafer
resist
line width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003198192A
Other languages
English (en)
Other versions
JP2005038952A (ja
Inventor
隆司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003198192A priority Critical patent/JP4213533B2/ja
Publication of JP2005038952A publication Critical patent/JP2005038952A/ja
Application granted granted Critical
Publication of JP4213533B2 publication Critical patent/JP4213533B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • ing And Chemical Polishing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ウェハー上に形成された線幅をスリミングするスリミング製造方法およびスリミングシステムに関するものである。
【0002】
【従来の技術】
従来、ウェハー上に例えば磁気ヘッドの所定幅のライトコアなどを形成するために、ウェハー上にレジストパターンを形成して電着などにより若干広い幅のライトコアなどを形成した後、当該ウェハー上にレジストを塗布してイオンスリミング対象の領域のパターンを露光し現像して全面にイオンスリミング(イオンを斜めから照射してパターン線幅を削る処理)を行った後にレジストを除去し、ウェハー上に所定のパターン線幅を形成することが行なわれている。この際、例えばウェハー上のライトコアなどの幅が許容範囲内に入るように全面をイオンスリミングして全面のライトコアなどの幅を若干狭くして調整して当該許容範囲内に収まるようにしていた。
【0003】
また、イオンミリング対象の微小回路と同じ構造を持つ大きな複数のモニタパターンをウェハー上に形成しておき、イオンミリング時に大きなモニタパターンの色が変化してから所定時間経過時に停止し、ウェハー上の微小領域のイオンミリング量を調整する技術がある(特許文献1)。
【0004】
【特許文献1】
特開平09ー282615号広報の〔0006〕および図1を参照。
【0005】
【発明が解決しようとする課題】
しかし、上述した前者および後者のいずれも、ライトコアなどの幅が狭くなりしかも許容範囲が狭くなると、ウェハーの全面をイオンスリミングして全面を許容範囲に収めることが困難となり、所定許容範囲内に収まらないライトコアなどの幅のものが発生してしまうという問題があった。
【0006】
本発明は、これらの問題を解決するため、ウェハー全面を複数のショットに分けてイオンスリミング対象の領域のパターン露光して現像しウェハー全面をイオンスリミングして現像した後、所定のショットのみを再イオンスリミングしてパターン幅を所定許容範囲に調整し、ウェハー全面に渡って線幅バラツキを改善することを目的としている。
【0007】
【課題を解決するための手段】
図1を参照して課題を解決するための手段を説明する。
図1において、コーター1は、レジストをウェハーにコーティングするものである。
【0008】
ステッパ2は、レジスト塗布されたウェハー上の分割した領域(ショット)毎に順次露光したり、線幅の広い領域(ショット)毎に順次露光(再露光)したりするものである。
【0009】
デベロッパ3は、ウェハー上のレジストに露光したものを現像するものである。
イオンミル4は、ここでは、ウェハーの全面に斜めからイオンを照射し、パターンの線幅を削って狭くする(イオンスリミングする)ものである。
【0010】
洗浄機5は、ウェハー上のレジストを洗浄(除去)するものである。
CD−SEM6は、ウェハー上のパターンの線幅を測定するものである。
次に、製造手順を説明する。
【0011】
コーター1によってウェハーの全面にレジストを塗布し、ステッパ2によって当該レジスト塗布したウェハー上に複数のショットに分けて、イオンスリミング対象の領域のパターン露光を繰り返し、デベロッパ3によって現像してレジストパターンをウェハー上に形成し、イオンミル4によってウェハー全面にイオンスリミングして線幅を削って狭くし、洗浄機5によってウェハー上のレジストをリムーブする。更に、コーター1によってレジストをウェハー上に塗布した後、ステッパ2によって所定ショットのイオンスリミング対象の領域のみのパターン露光を繰り返し、デバロッパ3によって現像してレジストパターンをウェハー上に形成し、イオンミル4によってウェハー全面にイオンスリミングして線幅を削って狭くし、洗浄機5によってウェハー上のレジストをリムーブする。
【0012】
この際、所定のショットの部分のみとして、1回目のイオンスリミングした後、あるいは予め測定した1回目のイオンスリミング、のショット毎にイオンスリミングされたパターン線幅が所定値よりも広い線幅のショットの部分とするようにしている。
【0013】
また、ショット毎にイオンスリミングされたパターン線幅として、ショット内の所定代表パターンの線幅とするようにしている。
また、2回目以降の露光ステップおよび2回目以降のイオンスリミングを複数段階行なうようにしている。
【0014】
従って、ウェハー全面を複数のショットに分けてイオンスリミング対象の領域のパターン露光して現像しウェハー全面をイオンスリミングして現像した後、所定のショットのみを再イオンスリミングしてパターン幅を所定許容範囲に調整することにより、ウェハー全面に渡って線幅バラツキを改善することが可能となる。
【0015】
【発明の実施の形態】
次に、図1から図5を用いて本発明の実施の形態および動作を順次詳細に説明する。
【0016】
図1は、本発明の説明図を示す。
図1において、コーター1は、レジストをウェハー上に薄く一様にコーティングするものであって、例えばウェハーを水平方向に高速回転させて液体状のレジストを少量落下させて遠心力で内周から外周に向けて広げて一様なレジスト膜を形成するものである。
【0017】
ステッパ2は、ウェハー上を所定領域(ショット)に分割して順次パターンを露光するものであって、ここでは、分割トリム手段21などから構成されるものである。
【0018】
分割トリム手段21は、ウェハー上の分割領域(ショット)を決定するものであって、例えば後述する図4に示すように、ウェハー上に露光する領域(ショット)を決定するものである。
【0019】
デベロッパ3は、レジスト露光したウェハーを現像し(溶液などに浸して現像し)、不要のレジストを除去(例えば露光した部分を除去)してレジストパターンを形成するものである。
【0020】
イオンミル4は、イオンを照射してイオンエッチングするものであって、分割トリム手段41などから構成されるものであり、ここでは、ウェハー上に既に形成されたパターンに斜めからイオンを照射してパターンの線幅を削って狭くする(イオンスリミングという)ものである。尚、ウェハーの上方向からほぼ垂直にイオン照射すると、全面がイオンエッチングされ、レジストがあると当該レジストの穴の部分をイオンエッチングすることが可能となる。
【0021】
分割トリム手段41は、削り量を決定するものであって、ウェハー上に予め形成された配線パターンの斜めからイオン照射してイオンスリミングを行う削り量を決定(最適なパターンの線幅となるようにイオン加速電圧、イオン電流密度、イオン照射時間、イオン照射方向などを決定)するものである。
【0022】
洗浄機5は、ウェハー上のレジストを洗浄(除去)するものである。
CD−SEM(線幅測定器)6は、ウェハー上のパターンの線幅を測定するものである。
【0023】
次に、図1の構成のもとで、図2のフローチャートの順番に従い、ウェハー上に形成されたパターンの線幅を所定領域(ショット)毎にイオンスリミング量を多段階に調整して各ショット内のパターン線幅を所定範囲内に収めるときの手順を詳細に説明する。
【0024】
図2は、本発明の手順フローチャートを示す。
図2において、S11は、レジストコートする。これは、前工程でウェハー上に形成された若干広い幅の配線パターン(例えば磁気ディスクのライトヘッドを構成するライトコア幅)の上からレジストを塗布(コート)する。尚、前工程で形成する配線パターンは、ウェハー上にレジストパターンを形成して電着(電気メッキ)により当該レジストパターンの穴の部分に所定材料を形成した後、レジストを除去し、ウェハー上に配線パターンを形成する。
【0025】
S12は、露光(全面)を行なう。これは、S11でレジストコートしたウェハー上を、ショット毎にイオンスリミング対象の部分(配線パターンの全部あるいは一部)を露光することをウェハーの全面について繰り返す。
【0026】
S13は、現像する。これは、S12で露光したウェハーを現像し、イオンスリミング対象の領域について穴の開いたレジスト膜を形成する。
S14は、イオンミル(全体の幅をスリミング)する。これは、S13で現像してイオンスリミング対象の領域に穴が開いている(レジスト膜がない)ので、ウェハーの斜め方向からイオンを照射して配線パターンの線幅を削って狭くする(イオンスリミングする)。例えば後述する図3の(a)のように、斜めから配線パターンにイオンを照射して当該配線パターンの線幅を削って狭くする(イオンスリミングする)。
【0027】
S15は、リムーブする。これはS14で1回目のイオンスリミングが終了したので、ウェハー上のレジスト膜を除去(例えば溶剤に浸して除去)する。
S16は、測定(必要なショット毎の代表点を測定)する。これは、S15でレジストをリムーブした後のウェハー上のショット毎の代表点の配線パターンの線幅をそれぞれ測定する。
【0028】
S17は、判定する。これは、S16で測定した結果(ショット毎の代表点の配線パターンの線幅)が、ショット毎に許容値範囲内でOKか、許容値よりも大きくてNGか判定する。
【0029】
S18は、レジストコートする。これは、図1のコーター1によってウェハーの全面にレジストをコート(塗布)する。
S19は、露光(大きなショットのみ露光)する。これは、S17の判定でショット毎の代表点の線幅が許容値よりも大きくてNGとなった当該ショットのみ露光する(ステッパ2の分割トリム手段21がNGのショットのみをイオンスリミングの対象と決定して露光する)。
【0030】
S20は、現像する。これは、図1のデベロッパ3によって、S19でショットの代表点の線幅が許容値よりも大きくてNGとなった当該ショット(領域)の全ての露光(再露光)を終了した後、現像してレジストパターンを形成する(例えば後述する図3の(b)参照)。
【0031】
S21は、イオンミル(広い領域をスリミング)する。これは、図1のイオンミル4によって、ウェハーの全面にイオンスリミングする。これにより、ウェハー上には、ショットの代表点の線幅が許容値よりも大きくてNGのショットのみが再イオンスリミングされ、例えば図3の(b)に示すように、線幅が許容値内の狭いショットの部分はレジストコートされ、一方、線幅の広いショットの部分はレジストが無くてイオンスリミングにより線幅が削られて狭くなり、許容値内に収まるようになる。ここで、まだ、ショットの代表点の線幅が許容値よりも大でNGのときは、S18以降を再度繰り返し、ショットの代表点の線幅が広いショットのみについて再イオンスリミングする。
【0032】
S22は、リムーブする。これは、ウェハー上のレジストを除去する。そして、次の工程に進む。
以上のように、ウェハー上に前工程で形成された配線パターン(例えば磁気ディスクのライトコア)上にレジストコートし、ショット毎に必要なイオンスリミング対象の部分のみを露光して現像しレジスト膜に穴を開け(図3の(a)参照)、イオンスリミングして線幅を削って狭くし、レジストを除去してショット毎の代表点の線幅を測定して許容値よりも大きいショットについて、再度ウェハー上にレジストコートして露光して穴を開けて再イオンスリミングして当該ショットの代表点などの線幅を許容値内に調整することが可能となる。
【0033】
図3は、本発明の多段階分割スリミング説明図を示す。
図3の(a)は、ウェハー上に形成された配線パターン(例えば磁気ディスクのライトコア)について、第1回目のイオンスリミングしてレジストを除去した後の断面図を模式的に示す。ここで、矢印はイオンを配線パターンの斜め方向から照射して配線パターンの線幅を狭く削る(イオンスリミングという)様子を示す。ここでは、中の2つが狭く削られて線幅が許容範囲内と判定(図2のS17のOK)する。両側の2つの広い(大きい)線幅が許容値よりも大きく、NGと判定(図2のS17のNG)する。
【0034】
図3の(b)は、線幅が許容値内の中の2つの配線パターンはレジストコートし、線幅が許容値よりも大の両側の2つの配線パターンは露光してレジストを除去した後の断面図を模式的に示す。ここでは、両側の2つの配線パターンが狭く削られ、図3の(c)のレジストを除去後の両側に示す配線パターンのようになり、許容値内に調整できる。
【0035】
図3の(c)は、図3の(b)の状態でイオンスリミングして両側の配線パターンの線幅を狭く削ってレジストを除去した後の断面図を模式的に示す。ここでは、全ての配線パターンの線幅が許容値内に調整できたこととなる。尚、再イオンスリミングでなおも、線幅が許容値よりも大のときは、再度、図3の(b)のように線幅の広いショットのイオンスリミング対象領域のみを露光して現像しレジスト膜の穴を開けて再イオンスリミングし、配線パターンの線幅を狭く削って許容値内に収まるようにする。
【0036】
以上のように、ショット毎に代表点の配線パターンの線幅を測定し、許容値よりも大のショットの部分のみを再イオンスリミングすることを繰り返す(多段階にショット毎に再イオンスリミングを繰り返す)ことにより、全てのショット内の配線パターンの線幅を許容値内に調整することが可能となる。
【0037】
図4は、本発明の分割領域の例を示す。これは、ウェハー上にステッパで露光を繰り返す領域(ショット)の例を示す。ショットは、矩形であって、任意のサイズに設定することができる。ウェハー上で、第1回目に、全てのショットのイオンスリミング対象の領域に露光して現像しレジスト膜に穴を開けてイオンスリミングし線幅を狭く削ってレジスト膜を除去する。そして、ショット毎に代表点の線幅を測定(あるいは予め実験で測定)して許容値よりも線幅の大のショットのみを再露光してレジストに穴を開け(許容値内の線幅のショットは穴を開けない)て再イオンスリミングして線幅を狭く削って許容値に収まるように調整(1回で不十分のときは更に複数回を繰り返す)することが可能となる。
【0038】
図5は、本発明のライトコア幅分布例を示す。下段の横軸はウェハーの左側の外周、中心、右側の外周を示し、縦軸はコア幅の許容値からのずれを示す。ここでは、0.02μmの範囲内が許容値の範囲である。許容値(ここでは、0.02μm)よりも大の外周のショットについて、既述した図3の(b)の露光して現像しレジストを除去して再イオンスリミングして線幅を狭くして斜線の領域に示すように、それぞれ許容範囲内(±0.02μm)に調整した様子を示す。これにより、実験では、ショットごとに分割スリミングを行なうことでR(コア幅μm)のバラツキを0.06μmから0.03μm以下に改善できた。
【0039】
【発明の効果】
以上説明したように、本発明によれば、ウェハー全面を複数のショットに分けてイオンスリミング対象の領域のパターン露光して現像しウェハー全面をイオンスリミングして現像した後、所定のショットのみを再イオンスリミングしてパターン幅を所定許容範囲に調整する構成を採用しているため、ウェハー全面に渡って線幅バラツキを改善することが可能となる。
【図面の簡単な説明】
【図1】本発明の説明図である。
【図2】本発明の手順フローチャートである。
【図3】本発明の多段階分割スリミング説明図である。
【図4】本発明の分割領域の例である。
【図5】本発明のライトコア線幅分布例である。
【符号の説明】
1:コーター
2:ステッパ
21:分割トリム手段
3:デベロッパ
4:イオンミル
41:分割トリム手段
5:洗浄器
6:CD−SEM(線幅測定器)

Claims (4)

  1. ウェハー上に形成された線幅をスリミングするスリミング製造方法において、
    パターンが形成されてその上からレジスト塗布されたウェハー上に、複数のショットに分けてスリミング対象の当該パターンの全部あるいは一部の領域の露光を繰り返す第1の露光ステップと、
    前記第1の露光ステップを終了して現像した後に、前記ウェハー全面にイオンスリミングする第1のイオンスリミングステップと、
    前記第1のイオンスリミングを終了してレジストをリムーブ、更に、ウェハー全面にレジストを塗布した後に、前記第1のイオンスリミングした後、あるいは予め測定した前記第1のイオンスリミング、のショット毎にイオンスリミングされたパターン線幅が許容値よりも広い線幅の部分のショットのイオンミリング対象の当該パターンの全部あるいは一部の領域のみ露光を繰り返す第2の露光ステップと、
    前記第2の露光ステップを終了して現像した後に、前記ウェハー全面にイオンスリミングする第2のイオンスリミングステップと、
    前記第2のイオンスリミングを終了してレジストをリムーブするステップと
    を有するスリミング製造方法。
  2. 前記ショット毎にイオンミリングされたパターン線幅として、当該ショット内の所定代表点のパターンの線幅としたことを特徴とする請求項1記載のスリミング製造方法。
  3. 前記第2の露光ステップおよび前記第2のイオンスリミングを複数段階行ったことを特徴とする請求項1あるいは請求項2記載のスリミング製造方法。
  4. ウェハー上に形成された線幅をスリミングするスリミング製造システムにおいて、
    パターンが形成されてその上からレジスト塗布されたウェハー上に、複数のショットに分けてスリミング対象の当該パターンの全部あるいは一部の領域の露光を繰り返す第1の露光手段と、
    前記第1の露光ステップを終了して現像した後に、前記ウェハー全面にイオンスリミングする第1のイオンスリミング手段と、
    前記第1のイオンスリミングを終了してレジストをリムーブ、更に、ウェハー全面にレジストを塗布した後に、前記第1のイオンスリミングした後、あるいは予め測定した前記第1のイオンスリミング、のショット毎にイオンスリミングされたパターン線幅が許容値よりも広い線幅の部分のショットのイオンミリング対象の当該パターンの全部あるいは一部の領域のみ露光を繰り返す第2の露光手段と、
    前記第2の露光ステップを終了して現像した後に、前記ウェハー全面にイオンスリミングする第2のイオンスリミング手段と、
    前記第2のイオンスリミングを終了してレジストをリムーブする手段と
    を備えたことを特徴とするスリミングシステム。
JP2003198192A 2003-07-17 2003-07-17 スリミング製造方法およびスリミングシステム Expired - Fee Related JP4213533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003198192A JP4213533B2 (ja) 2003-07-17 2003-07-17 スリミング製造方法およびスリミングシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003198192A JP4213533B2 (ja) 2003-07-17 2003-07-17 スリミング製造方法およびスリミングシステム

Publications (2)

Publication Number Publication Date
JP2005038952A JP2005038952A (ja) 2005-02-10
JP4213533B2 true JP4213533B2 (ja) 2009-01-21

Family

ID=34208044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003198192A Expired - Fee Related JP4213533B2 (ja) 2003-07-17 2003-07-17 スリミング製造方法およびスリミングシステム

Country Status (1)

Country Link
JP (1) JP4213533B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133804B1 (en) * 2010-10-01 2012-03-13 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying patterned photoresist using multi-step ion implantation

Also Published As

Publication number Publication date
JP2005038952A (ja) 2005-02-10

Similar Documents

Publication Publication Date Title
US5468595A (en) Method for three-dimensional control of solubility properties of resist layers
EP0400780A1 (en) Microlithographic method for producing thick, vertically-walled photoresist patterns
KR102634069B1 (ko) 극자외선 리소그래피를 사용하여 기판을 패터닝하기 위한 방법
JP2000516355A (ja) 塩基性薬剤を用いて凹角プロファイルを有するフォトレジストフィーチャを形成するための方法
JPH05281752A (ja) 集束イオンビームによる加工方法
TW201510641A (zh) 使用精細分段製造阻抗層
JP4213533B2 (ja) スリミング製造方法およびスリミングシステム
JP3353740B2 (ja) 半導体装置の製造方法
US9613813B2 (en) Method for improving critical dimension variability by implanting argon or silicon ions into a patterned mask
JPS5821808B2 (ja) 磁気バブルドメイン装置の製造方法
US5863411A (en) Method for forming a minute pattern in a metal workpiece
JP2023513667A (ja) マルチステッププロセス検査方法
JP2506967B2 (ja) 光ディスク原盤の製造方法
US6228661B1 (en) Method to determine the dark-to-clear exposure dose for the swing curve
US8163466B2 (en) Method for selectively adjusting local resist pattern dimension with chemical treatment
JP4292745B2 (ja) 積層チップ部品およびその製造方法
JP2002237440A (ja) レジストパターン形成方法及び微細パターン形成方法
JP2000294477A (ja) 半導体製造方法
JPH01239928A (ja) パターン形成方法
JP4122802B2 (ja) スタンパ製造方法、原盤処理装置
JPH0922123A (ja) 半導体装置の製造方法
JPH0887716A (ja) 薄膜パターンの形成方法及びそれを用いた薄膜磁気ヘッドの製造方法
JPH11340133A (ja) 重ね合わせ精度測定方法及び半導体製造装置
JPH05152199A (ja) レジストパターン形成方法
KR20050064344A (ko) 웨이퍼 에지 전면 노광 시스템 및 이를 이용한 웨이퍼에지 노광 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees