JP4292574B2 - 静電チャックとその製造方法 - Google Patents

静電チャックとその製造方法 Download PDF

Info

Publication number
JP4292574B2
JP4292574B2 JP2003342356A JP2003342356A JP4292574B2 JP 4292574 B2 JP4292574 B2 JP 4292574B2 JP 2003342356 A JP2003342356 A JP 2003342356A JP 2003342356 A JP2003342356 A JP 2003342356A JP 4292574 B2 JP4292574 B2 JP 4292574B2
Authority
JP
Japan
Prior art keywords
insulator
electrostatic chuck
conductive substrate
fine particles
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003342356A
Other languages
English (en)
Other versions
JP2005109234A (ja
Inventor
正勝 清原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Priority to JP2003342356A priority Critical patent/JP4292574B2/ja
Publication of JP2005109234A publication Critical patent/JP2005109234A/ja
Application granted granted Critical
Publication of JP4292574B2 publication Critical patent/JP4292574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、静電チャック、特に導電性・半導体性または絶縁性の対象物を静電的に吸着保持し、容易に脱着することができることから、半導体や液晶の製造プロセスなどに有用とされる静電チャックに関するものである。
半導体や液晶の製造プロセス、半導体装置のドライエッチング、イオン注入、蒸着などの工程については近年その自動化、ドライ化が進んでおり、真空中条件下で用いられる製造も増加してきている。これまで、基板の搬送や吸着固定には真空チャックが使用されてきたが、シリコンウェハーやガラスの大型化や、回路集積の高密度化、微細化に伴いパターンニング次の位置精度も重要視されてきているために、高真空環境下のような圧力差がないような環境や、非真空下で、基板を吸着できたとしても吸着部分が局部的に吸引されるために、基板に部分的な歪みが生じ、高精度な位置合わせができないといった不利があり、最近では、このような真空チャック等は半導体、液晶の製造プロセスには不適なものとされている。
これらの問題を解決するために静電気力を利用した静電チャックが注目され、使用され始めている。大型化が進む中で大きな静電的吸引力を発現させるには、F=Aε(E/t)(F:静電吸引力、ε:比誘電率、E:電圧、t:厚み、A:定数)の式から、大きな吸着力を発現させるための静電チャックについては各社発案されている。たとえば、大きな吸着力を発現するために絶縁層に酸化チタン、チタン酸鉛など遷移金属などを添加する方法が発案されているが、誘電率を増加させることによって耐電圧が著しく低下するために、放電を発生しリーク電流によりデバイス機能にダメージを与えるといった問題店があるとされている。(特許文献1参照)
また、その問題を解決するため、高絶縁体層と高誘電体層を重ね合わせた構造にすることによって、高誘電体層に発生するリーク電流を高絶縁体層で防止できるとし、これらの構造は、セラミックで構成されていることを特徴とする静電チャックは発案されている。(特許文献2参照)
また、 本発明者はそれらの中でも特に、導体からなるベース上にエアロゾルデポジション法により誘電体薄膜を形成した構造の静電チャックに着目し、改良を検討してきた。(特許文献3参照)
特開昭62−94953号 公報 特許第2865472号 公報 特開2002−190512号 公報
一般的にエアロゾルデポジション法により基材上に薄膜を形成すると、薄膜表面に反りが発生する。エアロゾルデポジション法では前述のように、脆性材料の微粒子を基材表面に衝突させながら成膜を行うため、脆性材料は絶えず圧縮された状態で薄膜を形成してゆくこととなる。これにより成膜完了後は基材と薄膜との境界面において境界面を拡げようとする方向の応力が残留しており、この残留応力が基材及び薄膜を反らしめる原因と考えられる。
本発明は、上記の問題を解決するためになされたものであり、本発明の第1の目的は常温での形成を可能とし、さらに腐食性ガスに対して耐腐食性が向上した静電チャックを提供することにあり、第2の目的としてさらに反りの小さい静電チャックを提供することを目的とする。
上記課題を解決するために本発明は、脆性材料の微粒子をガス中に分散させたエアロゾルを導電性基材に向けてノズルより噴射し、前記エアロゾルを前記導電性基材表面に衝突させ、この衝突の衝撃によって前記微粒子を破砕・変形させて接合させ、前記微粒子の構成材料からなる絶縁体層を前記導電性基材上に形成し、前記絶縁体表面を吸着面とした静電チャックであって、前記絶縁体層は、少なくとも2層以上の絶縁体層から構成されて、該2層以上の絶縁体層の耐電圧が10V/μm以上であることを特徴とする。
上記構成することによって、数μm〜数百μmの絶縁層を持った薄膜の静電チャックを作製することができ、駆動電源の小型化、静電吸着力の高応答性、高放熱特性を実現できる。また、耐腐食性に強い材料をウェハーの吸着面側に配置することによってSF6、CF4等の腐食性ガスに対して耐腐食性が向上した静電チャック、及びウェハーの吸着面側に高硬度の材料を配置させることによって耐摩耗性が向上した静電チャックが可能となる。
ここで、2層以上の絶縁体層とは、少なくとも物性が異なる絶縁体層が2層以上形成されていることを言う。また、組成が異なっていてもよい。
また、本発明は、その作製温度が室温〜100℃以下の低温で行われ、物性やその組成が異なる少なくとも2層以上の絶縁体層を電極が形成された基板上に緻密に形成するものであり、例えば膜質を粗密に制御することによって、製膜体の体積固有抵抗値を変化させることができる。このように、製膜体中の膜応力を抑制して、静電チャックの反りを抑制することができるので、微細なパターンニング精度が要求される露光用装置の静電チャックに応用できたり、耐プラズマ性が良好であるフッ化物や稀土類金属元素を有する酸化物との層状にすることによって、耐プラズマ性が向上した静電チャックが作製でき、エッチング装置への展開の拡充、さらには、比誘電率が大きな誘電体との積層・層状構造にすることによって、高い吸着力を有する静電チャックへの展開が考えられ、高機能静電チャックの作製が可能となる。
本発明の好ましい態様として、導電性基材の絶縁層は、100nm以下の微粒子が突き刺さったアンカー層を介して導電性基材表面上に絶縁層が形成されていることを特徴とする。
絶縁層が100nm以下の微粒子が突き刺さったアンカー層を介して導電性基材表面上に形成されるので、層が剥離することのない静電チャックが提供できる。
本発明の好ましい態様として、絶縁体層は酸化物、炭化物、窒化物、フッ化物等のセラミックスからなることを特徴とする。
絶縁体層を酸化物、炭化物、窒化物、フッ化物等のセラミックスとすることによって、使用環境における劣化が少なく高耐久性の静電チャックが提供できる。
本発明の好ましい態様として、絶縁体層の内、導電性基材側の絶縁体の体積抵抗値を10Ωcm以下とし、表面側の絶縁体層の体積抵抗値を1012Ωcm以上としたことを特徴とする。
絶縁体の体積抵抗値を10Ωcm以下とし、表面側の絶縁体層の体積抵抗値を1012Ωcm以上とすることによって、体積抵抗値を10Ωcm以下の絶縁体層が体積抵抗値を1012Ωcm以上の絶縁体層を製膜する際に応力を緩和し導電性基材の反りを小さく抑えることができる。
本発明の好ましい態様として、絶縁体層の内、導電性基材側の絶縁体のビッカース硬度を500未満とし、表面側の絶縁体層の硬度を500以上としたことを特徴とする。
絶縁体層の内、導電性基材側の絶縁体の硬度を500未満とし、表面側の絶縁体層の硬度を500以上とすることによって、導電性基材側の絶縁体の硬度を500未満の層が、硬度500以上の絶縁体を製膜する際に、導電性基材との間の応力を緩和し導電性基材の反りを小さく抑えることができる。
また、本発明の製造方法では、脆性材料の微粒子をガス中に分散させたエアロゾルを導電性基材に向けてノズルより噴射し、前記エアロゾルを前記導電性基材表面に衝突させ、この衝突の衝撃によって前記微粒子を破砕・変形させて接合させ、前記微粒子の構成材料からなる絶縁体層を前記導電性基材上に形成し、前記絶縁体表面を吸着面とした静電チャックの製造方法であって、前記導電性基材上に体積抵抗値を10Ωcm以下または硬度Hv500未満の絶縁体層を形成し、次いで、体積抵抗値を1012Ωcm以上または硬度Hv500以上の絶縁体層を形成する静電チャックの製造方法を提供する。
本発明によれば、作製環境温度が常温で緻密質のセラミック構造物を形成できるエアロゾルデポジション法を用いて、少なくとも2層以上の絶縁体層を製膜するので耐腐食性・耐磨耗性のよい静電チャックが提供できる。また、2層以上の絶縁体層の体積抵抗値や硬度を変えることにより導電性基材の反りを小さく抑えた静電チャックの作製が可能である。
図1を用いて、エアロゾルデポジション法による製膜装置について、簡単に説明する。
エアロゾルデポジション法の複合構造物作製装置10は、窒素ガスボンベ7の先にガス搬送管8を介してエアロゾル発生器2が設置され、その下流側にエアロゾル搬送管3を介して構造物形成室9内にノズル4が設置されている。構造物形成室9内は真空ポンプ11を使用して減圧環境下に置かれる。エアロゾル発生器2内にはセラミック粉体1が収容されており発生したエアロゾルはノズル4から高速で噴射し、構造物形成室9内の基板5上に衝突・破砕されセラミック粉体1からなる緻密体6が形成れる。このように、本プロセスは、全く加熱のプロセスを用いなく基板上に直接製膜体を得ることができる。
ここで、本発明では電極配線を形成したベース基板を配置し、基板上にダイレクトにセラミック材料の絶縁体層を直接形成させる。
なお、エアロゾルデポジション法にて作製した製膜体21と基板20の界面は、図2に示しように、100nm以下の微粒子が突き刺さったアンカー層を介して電極表面上に絶縁層が形成されている。これは、他の製膜方法と異なる形態を示し、エアロゾルデポジション法の特徴を示した構造である。
ここで、本発明の静電チャックを構成する電極は、従来のような熱プロセスで作製されないために、耐酸化性に優れた貴金属等を使う必要がなく、常温で製膜が可能であることからアルミニウム・ニッケル・銅等の安価な導電性金属であれば良い。この形成方法としては、スクリーン印刷法、溶射法、フォトリソグラフィーあるいはメッキなど行えば良い。また、この電極の形式は電極の一方を基板とする単極式であってもよいが、内部に2つの電極を対向させる双極式のものであってもよい。
また、この静電チャック基板を構成する絶縁層は、アルミナ、ジルコニア、酸化イットリウム、窒化アルミナ、窒化硼素、窒化珪素、サイアロン、炭化珪素、炭化硼素、フッ化カルシウム、フッ化マグネシウムあるいはこれらの混合物からなる酸化物、炭化物、窒化物、フッ化物等のセラミック構造物でり、本発明は構造物を得る際に、熱プロセスを必要としないために、すべての組み合わせが可能である。特に、耐プラズマ性を重要視される場合は、フッ化物からなる絶縁物が有効である。
なお、この高絶縁体層については、静電チャックの静電力は、前記したように印加電圧の2乗に比例し、基板を吸着する絶縁層の厚みの2乗に反比例することから、厚さは薄ければ薄いほど良く、緻密質の薄膜が望まれている。しかし、従来法による静電チャックでは、焼成に伴う焼成体の反り、基板との貼り合わせ等の問題で500μm以下の焼成体をつくるのは難しいが、本発明は、基板の上に製膜をして作製することから、数μm〜数百μmと耐電圧性が確保した高吸着力の静電チャックをつくることができる。
さらに、高誘電層としては、チタン酸バリウム、チタン酸鉛、チタン酸ジルコニア、チタン酸ジルコン酸鉛、PLZT、チタン酸ストロンチウム等の強誘電体物質で作れば、高い吸着力を得ることができる静電チャックを作製することができる。
図3に、本発明の一態様である複合構造物からなる静電チャックを示す。電極が形成された基板30の上部絶縁層のうち、吸着面側の絶縁体層32を高絶縁体層、高体積固有抵抗体層、あるいは、耐プラズマ性体層とその下部の絶縁体層31に低体積固有抵抗体層、あるいは高誘電体層を形成し、基板30としては、電極を形成されたセラミック基板、または、アルミニウム、銅、ステンレス鋼などの金属基板と一体化したものである。
次に本発明の実施例をあげる。
(実施例)
体積固有抵抗値の異なる2層構造の静電チャックの作製方法について述べる。図1に示す複合構造物作製装置10のエアロゾル発生器2内のセラミック粉体1に、セラミック微粒子例えば乾式ミルを用いて酸化アルミニウム微粒子を微粉砕した粉体が充填されている。ノズル4の先には基板5が、エアロゾルが衝突する表面からの鉛直線がノズル4から噴出するエアロゾル流の流線に対して30°傾斜した状態で配置される。ノズル4の開口から基板5のエアロゾル衝突部までの距離は10mmである。基板5はXYステージ12に固定されている。実際の作製においては、大きな面積の製膜が必要であるので、XYステージ12とエアロゾルを噴射するノズル4は連動して動き、大面積製膜が実現できる。
まず、最初の製膜としては、体積固有抵抗値が低い製膜体を得たいためにエアロゾル発生器2に10時間粉砕した酸化アルミニウムの微粒子を充填し、製膜体を200mm角の厚み10mmのアルミ合金上に150mm角の大きさに製膜した。この製膜にて、所望10μmまでの膜厚に製膜した後、次に、5時間の乾式ミルにて粉砕を行った酸化アルミニウム微粒子をエアロゾル発生器2に交換充填して、製膜を行い、トータルの膜厚を20μmまで行った。このようにして、作製した2層構造の100V印加時の体積固有抵抗値測定を行ったところ、1層目は10Ω・cmであり、2層目は1012Ω・cmの異なった体積固有抵抗値を示す高絶縁体層を形成することができた。
耐電圧を測定したところ、55V/μmの値であった。
ここで、耐電圧の測定は、SUS基材のベース基材上に、所望の絶縁層をエアロゾルデポジション法にて作製し、作製された絶縁層の表層部をダイヤモンドペーストにて研磨後、表面に常温硬化型のAgペースト(徳力化学研究所製:シルベスト(P-255))を用いてφ5mmの電極を形成後、約30分放置し、高電圧発生器(菊水電気製:耐電圧テスターTOS5101)を用いてベース基材上に当接させた電極とAgペーストで形成した上部電極間に電圧を印加し、絶縁層の破壊電圧値を、絶縁層膜厚で除じた値を耐電圧とした。絶縁層膜厚は、表面粗さ計にて測定して算出した値を用いた。
(比較例)
比較のために、最初からエアロゾル発生器中に5時間の乾式ミルにて粉砕を行った酸化アルミニウム微粒子を加えて、製膜体を200mm角のアルミ合金上に150mm角の大きさに20μmの厚みで製膜した。これについても体積固有抵抗値を測定した結果1012Ω・cmであった。
2つの製膜体の膜応力を比較するために、各製膜体の中央部の反りを変位計を用いて測定した結果、1層構造の酸化アルミニウム製膜体は30μmの凸に変形していたのに対して、2層構造の酸化アルミニウム製膜体は10μmの凸の変形であったことから、2層構造は膜中の応力を緩和することに対して有効な手法であることが確認された。
また、数kvの電圧を印加して使用する静電チャックとしても、耐電圧が10V/μm以上あるので、有効である。
本発明は、静電チャック、特に導電性・半導体性または絶縁性の対象物を静電的に吸着保持し、容易に脱着することができることから、半導体や液晶の製造プロセスなどの吸着に用いられる静電チャックに利用できる。
エアロゾルデポジション法の概要説明模式図 製膜体と基板界面の様子写真 本発明の一態様である複合構造物からなる静電チャックの模式図
符号の説明
1…セラミック粉体
2…エアロゾル発生器
4…ノズル
5…基板
10…複合構造物作製装置

Claims (6)

  1. 脆性材料の微粒子をガス中に分散させたエアロゾルを導電性基材に向けてノズルより噴射し、前記エアロゾルを前記導電性基材表面に衝突させ、この衝突の衝撃によって前記微粒子を破砕・変形させて接合させ、前記微粒子の構成材料からなる絶縁体層を前記導電性基材上に形成し、前記絶縁体表面を吸着面とした静電チャックであって、
    前記絶縁体層は、少なくとも2層以上の絶縁体層から構成されて、該2層以上の絶縁体層の耐電圧が10V/μm以上であることを特徴とする静電チャック。
  2. 請求項1に記載の導電性基材の絶縁層は、100nm以下の微粒子が突き刺さったアンカー層を介して導電性基材表面上に絶縁層が形成されていることを特徴とする静電チャック。
  3. 請求項1に記載の絶縁体層は酸化物、炭化物、窒化物、フッ化物等のセラミックスからなることを特徴とする静電チャック。
  4. 請求項1に記載の絶縁体層の内、導電性基材側の絶縁体の体積抵抗値を10Ωcm以下とし、表面側の絶縁体層の体積抵抗値を1012Ωcm以上としたことを特徴とする静電チャック。
  5. 請求項1に記載の絶縁体層の内、導電性基材側の絶縁体の硬度がHv500未満とし、表面側の絶縁体層の硬度はHv500以上としたことを特徴とする静電チャック。
  6. 脆性材料の微粒子をガス中に分散させたエアロゾルを導電性基材に向けてノズルより噴射し、前記エアロゾルを前記導電性基材表面に衝突させ、この衝突の衝撃によって前記微粒子を破砕・変形させて接合させ、前記微粒子の構成材料からなる絶縁体層を前記導電性基材上に形成し、前記絶縁体表面を吸着面とした静電チャックの製造方法であって、
    前記導電性基材上に体積抵抗値を10Ωcm以下または硬度Hv500未満の絶縁体層を形成し、次いで、体積抵抗値を1012Ωcm以上または硬度Hv500以上の絶縁体層を形成することを特徴とする静電チャックの製造方法。
JP2003342356A 2003-09-30 2003-09-30 静電チャックとその製造方法 Expired - Fee Related JP4292574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003342356A JP4292574B2 (ja) 2003-09-30 2003-09-30 静電チャックとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003342356A JP4292574B2 (ja) 2003-09-30 2003-09-30 静電チャックとその製造方法

Publications (2)

Publication Number Publication Date
JP2005109234A JP2005109234A (ja) 2005-04-21
JP4292574B2 true JP4292574B2 (ja) 2009-07-08

Family

ID=34536660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003342356A Expired - Fee Related JP4292574B2 (ja) 2003-09-30 2003-09-30 静電チャックとその製造方法

Country Status (1)

Country Link
JP (1) JP4292574B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007077447A (ja) * 2005-09-14 2007-03-29 Toto Ltd 複合構造物及びその製造方法
JP5151077B2 (ja) * 2006-06-22 2013-02-27 Toto株式会社 複合材料及びその製造方法
JP4929150B2 (ja) * 2007-12-27 2012-05-09 新光電気工業株式会社 静電チャック及び基板温調固定装置
KR101071248B1 (ko) 2008-12-31 2011-10-10 엘아이지에이디피 주식회사 정전척 및 정전척의 제조방법
WO2020261991A1 (ja) 2019-06-28 2020-12-30 日本碍子株式会社 静電チャック

Also Published As

Publication number Publication date
JP2005109234A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
US7983017B2 (en) Electrostatic chuck and method of forming
US6771483B2 (en) Electrostatic chuck member and method of producing the same
JP4031732B2 (ja) 静電チャック
US20100323124A1 (en) Sealed plasma coatings
KR20050109503A (ko) 정전척을 이용한 기판 유지 기구 및 그 제조 방법
US20090161285A1 (en) Electrostatic chuck and method of forming
JP2005223185A (ja) 静電チャックとその製造方法
US7672111B2 (en) Electrostatic chuck and method for manufacturing same
US6872908B2 (en) Susceptor with built-in electrode and manufacturing method therefor
JPS6395644A (ja) 静電チヤツク
JP4369765B2 (ja) 静電チャック
CN115701648A (zh) 静电卡盘以及基板固定装置
JP4292574B2 (ja) 静電チャックとその製造方法
JP2513995B2 (ja) 静電チヤツク
CN104241183A (zh) 静电吸盘的制造方法,静电吸盘及等离子体处理装置
US20050028739A1 (en) Semiconductor Manufacturing Apparatus
KR20100090559A (ko) 에어로졸 코팅층을 갖는 정전척 및 그 제조방법
JP4307195B2 (ja) 静電チャック
JP2005150370A (ja) 静電チャック
JPH0727961B2 (ja) 静電チャック板の製造方法
JP5279455B2 (ja) 静電チャック
JPH11135602A (ja) 静電吸着装置
JP2002203893A (ja) 静電チャック
JP3965469B2 (ja) 静電チャック
JP4510358B2 (ja) 静電チャックおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090329

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4292574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees