JP4285680B2 - アクティブマトリクスディスプレイ - Google Patents

アクティブマトリクスディスプレイ Download PDF

Info

Publication number
JP4285680B2
JP4285680B2 JP2002258213A JP2002258213A JP4285680B2 JP 4285680 B2 JP4285680 B2 JP 4285680B2 JP 2002258213 A JP2002258213 A JP 2002258213A JP 2002258213 A JP2002258213 A JP 2002258213A JP 4285680 B2 JP4285680 B2 JP 4285680B2
Authority
JP
Japan
Prior art keywords
pixel
display
active matrix
pixels
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002258213A
Other languages
English (en)
Other versions
JP2003177728A (ja
Inventor
キャーンズ グラハム
ブラウンロウ マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2003177728A publication Critical patent/JP2003177728A/ja
Application granted granted Critical
Publication of JP4285680B2 publication Critical patent/JP4285680B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、アクティブマトリクスディスプレイに関する。このようなディスプレイは、携帯用バッテリー駆動機器において、例えば、イメージ、およびアイコンのようなグラフィカルフィーチャーを表示するために用いられ得る。このようなディスプレイは、例えば、反射型ディスプレイのように、それ自体で充分な場合もあれば、バックライトまたは投影型システムのように、完全なディスプレイ装置を形成するために他の構成要素を必要とする場合もある。
【0002】
【従来の技術】
添付の図面の図1に、Nロウ、Mカラムの画素(ピクセル)2を含むアクティブマトリクス1を含む典型的なアクティブマトリクスディスプレイを示す。タイミング信号、制御信号、およびデータ信号が、ディスプレイコントローラ3に供給される。ディスプレイコントローラ3は、データラインドライバ4および走査ラインドライバ5に適切な信号を供給する。データラインドライバ4および走査ラインドライバ5は、適切な電圧を、データライン6および走査ライン7を介して、ピクセル2の電極に供給する。典型的なこのタイプのディスプレイにおいて、各ロウのイメージデータは、データラインドライバ4に供給され、データライン6を介してピクセルのカラムに供給される適切なピクセル電圧に変換される。走査ラインドライバ5は、走査ライン7上に、1度に1つずつ連続的に走査信号を供給して、ピクセルデータの各ロウをピクセル2の適切なロウに走査する。ピクセルに供給される電圧は、各ピクセルにおいて所望の光学応答を引き起こし得るような電圧である。
【0003】
添付の図面の図2に、マトリクス1の4つのピクセルの構成を示す。各ピクセルは、スイッチとして動作する薄膜トランジスタ(TFT)10を含む。TFT10は、例えば、アモルファスシリコンTFT、または低温ポリシリコンTFTとして実現され得る。各TFT10のゲートは、走査ライン7に接続され、各TFT10のソースは、データライン6に接続される。各TFT10のドレインは、ピクセル電極11と、蓄電キャパシタCsの第1の電極とに接続される。蓄電キャパシタCsの第2の電極は、図2に示すディスプレイ内の全てのピクセルの蓄電キャパシタの第2の電極にとって共通の共通ライン12に接続される。
【0004】
ディスプレイの光学素子13は、液晶素子として示されているが、他のタイプの素子、例えば、有機エレクトロルミネセント素子が用いられてもよい。
【0005】
各ピクセルの液晶は、全てのピクセルの共通電極がほぼ一定のDC電位(Vcom)に接続されている状態で、ピクセル電極11と共通電極14との間に配置される。添付の図面の図3に、電極11と電極14との間に印加された電圧についてプロットした正規化反射率として、図1および図2のディスプレイの反射型液晶ピクセルの典型的な光学応答を示す。光学応答は、0ボルトに関して実質的に対称である。グレースケールディスプレイ素子を提供するため、ピクセル電極11および蓄電キャパシタCsは、Vcomに関して、−4ボルト〜+4ボルトの範囲内の任意の電圧になるまで充電され得る。
【0006】
イオン輸送メカニズムによる液晶材料の劣化を防ぐため、液晶層にかかる時間平均電圧は、実質的には0であるべきである。このことは、ある光学状態において、各ピクセルの液晶層に印加される電圧の極性を、周期的、例えば、ピクセルを更新またはリフレッシュする度に反転させることによって、達成され得る。例えば、反射率が約50%の一定の光学状態を表示するため、ピクセル電極は、Vcomに関して、+1.75Vおよび−1.75Vに、交互にリフレッシュされる。
【0007】
アクティブマトリクス1の全てのピクセル2は、フレームレートとして既知の周波数でリフレッシュされる。本明細書において上述したように、イメージデータの各フレームのリフレッシュは、典型的には、ロウごとに行われる。各ロウのピクセルにおいて、データラインドライバ4は、表示されるロウのイメージデータを受信し、データライン6を適切なアナログ電圧まで充電する。走査ラインドライバ5は、走査ラインをアクティブにして、マトリクスロウにおける、ゲートがアクティブにされた走査ラインに接続されている全てのTFT10がオンに切り換えられるようにする。TFT10は、各キャパシタの電圧が接続されているデータラインと同じになるまで、電荷をデータラインから蓄電キャパシタCsに移動させる。その後、走査ラインはイナクティブにされ、ロウのピクセルのTFT10は、高インピーダンス状態に戻る。これは、ピクセルのロウごとに繰り返される。
【0008】
添付の図面の図4に、図1のディスプレイにおける典型的なタイミング信号を示す。ディスプレイコントローラ3は、VSYNC信号、HSYNC信号、DATA信号を受信するが、各垂直同期信号がイメージデータの新たなフレームの伝達を示し、各水平同期信号がデータのロウの伝達を示す。図4に示すように、N本の走査ライン7は、走査ライン信号G1〜GNを受信する。フレームレートは、周波数または垂直同期信号VSYNCの繰り返しレートから得られ、アクティブマトリクス1の電力消費は、フレームレートに実質的に比例する。
【0009】
添付の図面の図5に、図1に示すコントローラ3としての使用に適する典型的な汎用ディスプレイコントローラを示す。コントローラは、デジタル表示信号を受信する集積回路として形成され、ディスプレイクロック信号DCK、水平同期信号HSYNC、および垂直同期信号VSYNCを受信し、コントローラ3のタイミングを制御するタイミング発生器を含む。マトリクス21が、輝度信号およびクロミナンス信号Y、Cr、Cbを、RGBフォーマットに変換するために提供される。また、コントローラは、マトリクス21をバイパスしたRGBフォーマット信号を受信する入力を有する。
【0010】
イメージデータ信号は、イメージデータ信号を、スタティックランダムアクセスメモリ(SRAM)23の形態のフレームバッファに格納されている画面上表示信号と混合する画面表示ミキサー22に供給される。表示用の最終イメージデータは、ディスプレイの非線形応答、例えば、添付の図面の図3に示す応答のような応答を補正する、ガンマ補正回路24に供給される。ガンマ補正回路24は、イメージの色、明るさ、色合いを調節することを可能にする画像調節入力を有する。
【0011】
回路24からのデジタル出力は、デジタルデータを要求するディスプレイに用いられるように、コントローラの出力に供給される。しかし、コントローラ3は、イメージデータをアナログフォーマットで供給するため、デジタル/アナログ変換器(DAC)25および増幅器26をも含む。
【0012】
画面上表示データ、例えば、アイコン、メニュー、およびグラフィカルフィーチャーが要求される場合、適切なイメージデータが、メモリ23に書き込まれる。メモリ23は、典型的には、2進法の(グレースケールと対照的な)画面上データ表示を可能にするように、ピクセルごとに1ビットのデータのみを保持する。メモリ23内のデータは、表示される任意のイメージデータの上で画面上ディスプレイデータを可視にするように、コントローラ3に供給されたイメージデータを上書きする。
【0013】
【発明が解決しようとする課題】
このような構成はフレキシブルであり、複雑なオーバーレイデータが表示されることを可能にする。しかし、このような構成は、例えば、いくつかの単純なアイコンを提示することしか必要でない場合には、過度に複雑である。さらに、画面上データが、ディスプレイ全体のイメージデータと混合されるので、オーバーレイイメージデータは、ディスプレイ全体のリフレッシュを必要とする。
【0014】
【課題を解決するための手段】
本発明のアクティブマトリクスディスプレイは、表示領域に2次元マトリクス状に画素が配置され、外部から入力される画像信号と、シンボルまたはアイコンを該表示領域に重ね合わせて表示することができるアクティブマトリクスディスプレイであって、表示領域のうち、該画像信号が表示され、該シンボルまたはアイコンが表示されない第1の領域に含まれる画素から構成される第1の画素群と、該表示領域のうち、1つまたは複数の該シンボルまたはアイコンに対応する形状を有する1つまたは複数の第2の領域に含まれる画素から構成される1つまたは複数の第2の画素群と、該第1の画素群の画素への該画像信号の書き込みを制御する第1の表示制御手段と、該第2の画素群の画素への第1の信号値を有する信号の書き込みを制御する1つまたは複数の第2の表示制御手段とを備える。
【0015】
本発明のアクティブマトリクスディスプレイは、前記第1の表示制御手段および前記第2の表示制御手段は、それぞれ該第1の画素群の画素への該画像信号の書き込みをオンオフする第1の半導体スイッチおよび該第2の画素群の画素への前記第1の信号値を有する信号の書き込みをオンオフする第2の半導体スイッチを有し、該第1の半導体スイッチおよび該第2の半導体スイッチは、それぞれ、前記第1の画素群の画素および前記第2の画素群の画素上に配置されていてもよい。
【0016】
本発明のアクティブマトリクスディスプレイは、前記第2の画素群および前記第2の表示制御手段は、それぞれ複数個設けられていてもよい。
【0017】
本発明のアクティブマトリクスディスプレイは、前記第2の表示制御手段または前記各第2の表示制御手段は、前記第2の画素群の画素への前記第1の信号値を有する信号の書き込みを停止されることが可能であり、前記第2の画素群の画素は、該第2の表示制御手段または該各第2の表示制御手段が、該第2の画素群の画素への該第1の信号値を有する信号の書き込みを停止されているときに、前記第1の表示制御手段によって、前記画像信号が書き込まれるように構成されていてもよい。
【0018】
本発明のアクティブマトリクスディスプレイは、前記第1の画素群の画素および前記第2の画素群の画素のうちの各々が、少なくとも黒、白、および中間のグレーレベルの3つの異なる光学応答を含む光学応答の範囲を有してもよい。
【0019】
本発明のアクティブマトリクスディスプレイは、前記第1の信号値を有する信号は、前記黒または白である光学応答に対応してもよい。
【0020】
本発明のアクティブマトリクスディスプレイは、前記画素は、データラインおよび走査ラインの交点に設けられており、前記第1の画素群の画素のうちの各々が、液晶素子または自発光素子である光学素子および前記第1の表示制御手段を構成する、その画素と交差する該走査ラインに接続された第1の半導体スイッチを含み、該第1の表示制御手段は、その画素と交差する該走査ラインからの制御信号に基づいて、該第1の半導体スイッチがオンオフすることにより、対応する該画像信号がその画素と交差する該データラインに印加されるタイミングでその画素の該光学素子をその画素と交差する該データラインに接続してもよい。
【0021】
本発明のアクティブマトリクスディスプレイは、前記画素は、データラインおよび走査ラインの交点に設けられており、前記第2の画素群の画素の各々が、液晶素子または自発光素子である光学素子および前記第2の表示制御手段を構成する第2の半導体スイッチを含み、該第2の表示制御手段は、該第2の半導体スイッチがオンオフすることにより、該光学素子を前記第1の信号値を有する信号に接続してもよい。
【0022】
本発明のアクティブマトリクスディスプレイは、前記第2の画素群の画素の各々が、前記第1の表示制御手段を構成する、その画素と交差する該走査ラインに接続された第1の半導体スイッチを含み、該第1の表示制御手段は、その画素と交差する該走査ラインからの制御信号に基づいて、該第1の半導体スイッチがオンオフすることにより、対応する該画像信号がその画素と交差する該データラインに印加されるタイミングでその画素の該光学素子をその画素と交差する該データラインに接続してもよい。
【0023】
本発明のアクティブマトリクスディスプレイは、前記第2の画素群の画素の各々の前記第1の半導体スイッチおよび第2の半導体スイッチが、並列に接続された主導電経路を有してもよい。
【0024】
本発明のアクティブマトリクスディスプレイは、前記第1の画素群の画素の各々が、前記第1の半導体スイッチの主導電経路と並列に接続された主導電経路を有する第3の半導体スイッチを含んでもよい。
【0025】
本発明のアクティブマトリクスディスプレイは、前記第3の半導体スイッチの各々が、前記第1の半導体スイッチの各々の制御電極に接続された制御電極を有してもよい。
【0026】
本発明のアクティブマトリクスディスプレイは、前記第3の半導体スイッチの各々は、共通接地ラインに接続されていることにより、前記ディスプレイの動作中、常にオフに切り換えられていてもよい。
【0027】
本発明のアクティブマトリクスディスプレイは、前記第2の表示制御手段は、前記第2の画素群の画素に接続されている該データラインを第1の電圧値まで充電する手段を含み、前記第2の半導体スイッチは、前記第2の画素群の画素の光学素子をその画素と交差する該データラインが該第1の電圧値まで充電されたタイミングでその画素と交差する該データラインに接続てもよい。
【0028】
本発明のアクティブマトリクスディスプレイは、前記第2の半導体スイッチは、該第2の半導体スイッチがオンになった際、前記光学素子を、前記第1の信号値を有する信号を供給する共通データラインに接続てもよい。
【0029】
本発明のアクティブマトリクスディスプレイは、前記第2の表示制御手段または前記各第2の表示制御手段の前記第2の半導体スイッチは、共通制御ラインに接続されている制御入力を有してもよい。
【0030】
本発明のアクティブマトリクスディスプレイは、前記画素の各ロウの第1の半導体スイッチが、各々の走査ラインに接続され、前記第2の画素群の画素の各々が、前記第2の半導体スイッチに直列に接続され、隣接するロウの走査ラインに接続されている制御入力を有する第4の半導体スイッチを含んでもよい。
【0031】
本発明のアクティブマトリクスディスプレイは、前記半導体スイッチの各々は、薄膜トランジスタを含んでもよい。
【0032】
本発明のアクティブマトリクスディスプレイは、前記薄膜トランジスタの各々が、低温ポリシリコン薄膜トランジスタを含んでもよい。
【0033】
本発明のアクティブマトリクスディスプレイは、前記光学素子の各々が、可変減光素子を含んでもよい。
【0034】
本発明のアクティブマトリクスディスプレイは、前記光学素子の各々が、光反射素子を含んでもよい。
【0035】
本発明のアクティブマトリクスディスプレイは、前記光素子の各々が、液晶素子を含んでもよい。
【0036】
本発明のアクティブマトリクスディスプレイは、前記光学素子の各々が、可変光放射素子を含んでもよい。
【0037】
本発明のアクティブマトリクスディスプレイは、少なくとも2つの第2の表示制御手段によって前記第2の画素群の画素への前記第1の信号値を有する信号の書き込みが制御されるように構成された、該第2の画素群の少なくとも1つの第2の画素を含んでもよい。
【0038】
本発明のアクティブマトリクスディスプレイは、直視式ディスプレイを含んでもよい。
【0039】
本発明のアクティブマトリクスディスプレイは、前記第1の表示制御手段および前記第2の表示制御手段を制御するコントローラを含んでもよい。
【0040】
本発明のアクティブマトリクスディスプレイは、第1の動作モードにおいて、前記コントローラが、前記第1の表示制御手段動作させ、第2の動作モードにおいて、該コントローラが、該第1の表示制御手段を停止させ1つまたは複数の前記第2の表示制御手段のうち少なくとも1つを動作させてもよい。
【0041】
本発明のアクティブマトリクスディスプレイは、前記第2の動作モードにおける、前記第2の表示制御手段は、前記第1の動作モードにおける、前記第1の表示制御手段更新レートより小さい更新レートを有してもよい。
【0042】
本発明のアクティブマトリクスディスプレイは、前記第1の信号値を有する信号は、前記第1の動作モードにおいて白または黒に対応する信号であり、前記第2の動作モードにおいて白または黒に対応する信号であってもよい。
【0043】
本発明のアクティブマトリクスディスプレイは、前記少なくとも1つの第2の画素群の画素は、少なくとも1つの英数字文字の形状に配置されてもよい。
【0044】
本発明のアクティブマトリクスディスプレイは、前記少なくとも1つの第2の画素群の画素は、少なくとも1つのセグメント化された英数字文字のセグメントの形に配置されてもよい。
【0047】
本発明のアクティブマトリクスディスプレイは、前記少なくとも1つの第2の画素群の画素は、前記表示領域の少なくともタッチスクリーンの手動入力領域に対応するように配置されていてもよい。
【0048】
本発明のアクティブマトリクスディスプレイは、前記少なくとも一部の第2の画素群の画素は、キーボードを表す形状に配置されてもよい。
【0049】
本発明のアクティブマトリクスディスプレイは、前記手動入力領域または各手動入力領域で、手動入力を検出する検出手段を含んでもよい。
【0050】
本発明によると、第1の画素の第1のセットおよび第2の画素の少なくとも1つの第2のセットを含む画素のアレイと、該第1の画素を任意のイメージデータでリフレッシュする第1のリフレッシュ構成と、該第2のセットの該第2の画素、または複数の第2のセットの各々を該同じイメージデータでリフレッシュする少なくとも1つの第2のリフレッシュ構成とを備えた、アクティブマトリクスディスプレイが提供される。
【0051】
前記第1のリフレッシュ構成および前記第2のリフレッシュ構成は、少なくとも部分的には、それぞれ、前記第1の画素および前記第2の画素上に配置されてもよい。
【0052】
ディスプレイは、複数の前記第2のセットおよび複数の前記第2のリフレッシュ構成を含み得る。
【0053】
前記第2のリフレッシュ構成または各第2のリフレッシュ構成は、ディセーブル可能であってもよく、前記第2のセットまたは各第2のセットの前記第2の画素は、該第2のリフレッシュ構成または各第2のリフレッシュ構成がディセーブルされているときに、前記第1のリフレッシュ構成によって、任意のイメージデータで、リフレッシュされるように構成されてもよい。
【0054】
前記第1のピクセルおよび前記第2のピクセルのうちの各々が、少なくとも3つの異なる光学応答を含む光学応答の範囲を有してもよい。前記範囲の末端で、同じイメージデータが光学応答に対応してもよい。
【0055】
前記第1の画素のうちの各々が、光学素子および前記第1のリフレッシュ構成の第1の半導体スイッチを含み、該光学素子を前記アレイのデータラインに選択的に接続してもよい。
【0056】
前記第2の画素の各々が、光学素子および前記第2のリフレッシュ構成の第2の半導体スイッチを含み、該光学素子を前記同じイメージデータに選択的に接続してもよい。前記第2の画素のそれぞれが、前記第1のリフレッシュ構成の第1の半導体スイッチを含み、前記光学素子を前記アレイのデータラインに選択的に接続してもよい。前記第2の画素の各々の前記第1の半導体スイッチおよび第2の半導体スイッチが、並列に接続された主導電経路を有してもよい。前記第1の画素の各々が、前記第1の半導体スイッチの主導電経路と並列に接続された主導電経路を有する第3の半導体スイッチを含んでもよい。前記第3の半導体スイッチのそれぞれは、前記第1の半導体スイッチのそれぞれの制御電極に接続された制御電極を有してもよい。あるいは、前記第3の半導体スイッチの各々は、前記ディスプレイの動作中、永久的にオフに切り換えられるように構成されてもよい。
【0057】
前記少なくとも1つの第2のリフレッシュ構成は、前記第2の画素に接続されている前記アレイのデータラインを同じ値まで充電する手段を含み、前記第2のスイッチは、前記第2の画素の光学素子を該データラインに接続するように選択的に構成されてもよい。あるいは、前記第2のスイッチは、前記光学素子を、さらなる共通データラインに接続するように選択的に構成されてもよい。
【0058】
前記第2のセットまたは各第2のセットの前記第2のスイッチは、共通制御ラインに接続されている制御入力を有していてよい。あるいは、前記アレイの各ロウの第1のスイッチが、それぞれの走査ラインに接続され、第2の画素のそれぞれが、前記第2のスイッチに直列に接続され、隣接するロウの走査ラインに接続されている制御入力を有する第3の半導体スイッチを含んでもよい。
【0059】
前記半導体スイッチの各々は、薄膜トランジスタを含んでもよい。
【0060】
前記光学素子の各々は、可変減光素子、例えば、光反射素子を含んでもよい。前記光素子の各々は、液晶素子を含んでもよい。
【0061】
あるいは、前記光学素子の各々は、可変光放射素子を含んでもよい。
【0062】
ディスプレイは、少なくとも2つの第2のリフレッシュ構成によってリフレッシュされるように構成されてもよい。
【0063】
ディスプレイは、直視式ディスプレイを含んでもよい。
【0064】
ディスプレイは、前記第1のリフレッシュ構成および前記第2のリフレッシュ構成を制御するコントローラを含んでもよい。第1の動作モードにおいて、前記コントローラが、第1のリフレッシュ構成をイネーブルし、第2の動作モードにおいて、該コントローラが、第1のリフレッシュ構成をディセーブルし、前記少なくとも1つの第2のリフレッシュ構成のうち少なくとも1つをイネーブルしてもよい。前記第2の動作モードにおける、前記第2のリフレッシュ構成は、前記第1の動作モードにおける、前記第1のリフレッシュ構成のリフレッシュレートより小さいリフレッシュレートを有してもよい。前記同じイメージデータは、前記第1の動作モードにおける範囲の第1の末端、および前記第2の動作モードにおける範囲の第2の末端で、第1の動作モードの光学応答に対応してもよい。
【0065】
前記少なくとも1つの第2のセットのうちの少なくとも1つの前記第2の画素は、少なくとも1つの英数字文字の形状に配置されてもよい。
【0066】
前記第2のセットのうちの少なくとも一部の前記第2の画素が、少なくとも1つのセグメント化された英数字文字のセグメントの形に配置されてもよい。
【0067】
前記少なくとも第2のセットのうちの少なくとも1つの前記第2の画素が、少なくとも1つのグラフィカルフィーチャー、例えば、少なくとも1つのシンボルまたはアイコンの形状に配置されてもよい。
【0068】
前記第2の画素のうちの少なくとも一部が、前記ディスプレイの少なくとも1つの手動入力領域の輪郭を定めるように配置されてもよい。前記少なくとも一部の第2の画素は、キーボードを表す形状に配置されてもよい。前記手動入力領域または各手動入力領域で、手動入力を検出する検出手段を含んでもよい。
【0069】
従って、例えば、固定されたタイプのアイコンのようなグラフィカルフィーチャーが、効率的にディスプレイに組み込まれる構成を提供することが可能である。このようなフィーチャーは、標準アクティブマトリクスピクセルとして機能し得、または、フィーチャーがアクティブにされるときには、書き込まれるかもしくは特定の状態(マキシマムホワイト状態またはマキシマムブラック状態)で上書きされ得る、「ハードワイヤード」ピクセルを含み得る。ハードワイヤードピクセルを製造中に選択して、ディスプレイを異なる用途に合わせてカスタマイズすることができる。個々のアイコンまたはアイコンピクセルは、動画化されたアイコンまたはキャラクターのようなより大きなグラフィカルフィーチャーのセグメントを形成し得る。このようなグラフィカルフィーチャーは、互いに重なり得る。このようなフィーチャーは、ディスプレイがイネーブルされるときには常に表示されるという意味で永久であってもよいし、任意に可視になってもよい。
【0070】
従って、公知のディスプレイよりも単純な構成を提供することが可能になる。また、アイコンのようなグラフィカルフィーチャーは、ディスプレイに供給される1つの制御信号によってアクティブにされ得る。さらなる表示領域は必要ではなく、いくつかの実施形態において、フィーチャーが必要とされない場合、観察者にとって可視ではない。
【0071】
従って、モジュレータまたはディスプレイ全体のリフレッシュを必要とすることなく、単純なグラフィカルデータを更新することが可能である。従って、電力消費を実質的に小さくすることが可能である。また、このようなフィーチャーは、ディスプレイが待機動作モードで駆動している場合にのみ可視であり得る。
【0072】
グラフィカルフィーチャーのピクセルが「極端な」光学状態に設定される場合、液晶の劣化等を防ぐために必要とされる極性変化の頻度が低減され得る。従って、ディスプレイのリフレッシュレートが低減され得、例えば、電力消費が非常に低い動作モードが可能になる。
【0073】
このタイプのモジュレータおよびディスプレイは、容易に製造され得る。例えば、カスタムディスプレイを提供するためには、1度だけ処理マスクを変化させて、ディスプレイを特定のユーザ要件に従ってカスタマイズすることが必要とされ得る。
【0074】
【発明の実施の形態】
本発明は、例示のために、添付の図面を参照しながらさらに説明される。
【0075】
図6に、フィーチャーをアイコン30の形状でアクティブマトリクス1に組み込んだ典型的なアクティブマトリクス反射型液晶ディスプレイの外観を図式的に示す。アイコンは、データラインおよび走査ラインとは別のバス31上の信号によって、個別に選択可能である。アイコンのうちの1つは、単語「NETWORK」の形態をしており、この単語の全ての文字は、1つの制御信号によって選択されている。他のアイコンは、バッテリーの形状をしているが、別々にアドレス可能である、バッテリーフレームおよびバッテリー容量の形状の2つのサブアイコンを含み、バッテリーの充電状態を示すことを可能にする。
【0076】
アクティブマトリクス1のピクセルは、第1のセット、および複数の第2のセットを含む。第1のセットの第1のピクセルは、従来と同様に、データラインドライバ4および走査ラインドライバ5に供給されるイメージデータを表示するために用いられ、アイコン30の表示において何の役割も果たさない。ピクセルの第2のセットは、適切にアドレスされる場合、またはリフレッシュされる場合に、アイコン30を表示し、各第2のセットは、共通イネーブル信号によって選択可能な全てのピクセルによって範囲が定められている。
【0077】
イメージデータがディスプレイに供給される場合、選択されたアイコンまたはアクティブにされているアイコンは、イメージの上にスーパーインポーズまたはオーバーレイして現れる。例えば、アイコンピクセルは、表示されているイメージの残りの部分より明るく見えるようにするため、「白」または高い反射的状態になるように、制御され得る。イメージデータがディスプレイに供給されない場合、デフォルトの光学状態は、通常、白または高い反射的状態であり、図3に示すように、液晶層に電圧が印加されていない液晶ピクセル状態に対応する。その後、アイコン30は、図7に示すように、黒または非反射的光学状態になるように制御され得る。
【0078】
アクティブにされたアイコンは、黒または白である必要はなく、必要に応じて、中間のグレーレベルで表示されてもよい。しかし、各アイコンピクセルの全てのアイコンピクセルは、アイコンがアクティブにされる場合、同じ光学状態にある。
【0079】
ディスプレイは、図に示す実施形態においては、データラインドライバ4および/または走査ラインドライバ5内で形成されるコントローラを含む。コントローラは、上述したように、アイコンが、黒で表示されるか、白で表示されるかを制御し、イメージデータがディスプレイに供給されない場合、アイコンのリフレッシュレートも制御する。この状態において、イメージデータが供給されている場合、アイコンピクセルのリフレッシュレートは、アクティブマトリクス1のリフレッシュレートよりも実質的に少なくなるように構成され得る。従って、アイコンは、可視のままで、例えば、「待機」動作モードにおいて、電力消費を実質的に低減するように、ずっと少ない回数リフレッシュされる。
【0080】
続く図面のうちのいくつかの図面に、図6において参照符号32で示した小さい領域を、より大きく、より詳細に示す。例えば、図8に、25個のピクセルを示す。25個のピクセルには、第1のセットのピクセルまたは「ノーマルピクセル」、例えば、ピクセル35、ならびに第2のセットのうちの1つのピクセルまたは「アイコンピクセル」、例えば、ピクセル36が含まれる。図8において、「ノーマルピクセル」は、陰を付けて表され、「アイコンピクセル」は、陰を付けないで表される。ピクセルは、明瞭化のため、液晶要素および蓄電キャパシタを省いて、簡略化された形で表されている。従って、ノーマルピクセル35のそれぞれは、例えば、図2に示すような従来のアクティブマトリクスタイプのピクセルであり、薄膜トランジスタ(TFT)M1を含む。(TFT)M1は、ゲートが走査ライン7に接続されており、ソースがデータライン6に接続されており、ドレインがピクセル電極11に接続されている。
【0081】
アイコンピクセル36のそれぞれも、従来のアクティブマトリクスTFT M1を含む。しかし、さらに、各ピクセル36は、第2のTFT M2を含む。第2のTFT M2は、ソース−ドレイン経路がピクセルトランジスタM1のソース−ドレイン経路と並列に接続されており、ゲートがそのアイコンを形成するピクセルの全ての第2のトランジスタのゲートに接続されて、ANDゲート37からアイコン制御信号ICを受信する。ゲート37は、アイコンイネーブルIEを受信する第1の入力、およびアイコンストローブISを受信する第2の入力を有する。
【0082】
アイコンが可視であることを要求されないときには、アイコンイネーブル信号およびストローブ信号はローであり、アイコンピクセル36の第2のトランジスタM2は、オフに切り換えられたままであるか、高インピーダンス状態である。従って、アイコンピクセル36は、ノーマルピクセル35と全く同様に機能し、データライン6上で提示され、走査ライン7上の走査信号によって電極11上に1度に1ロウ走査されるイメージデータと同様にアドレスされ、リフレッシュされる。従って、アクティブマトリクス内のアイコンピクセル位置によって輪郭が定められるアイコンパターンは、識別不可能である。
【0083】
アイコンが識別可能になることを要求されるときには、アイコンイネーブル信号はハイになり、アイコンストローブ信号がハイになる場合、アイコン制御信号はアクティブになる。アイコンが可視になる状態のディスプレイのリフレッシュを、図9の波形図に示す。アイコンストローブ信号ISは、各ライン時間の終わりに向かってアクティブである。
【0084】
HSYNCパルス信号の到着は、表示データの新たなラインの伝達の始まりを示す。イメージデータのロウは、データラインドライバにクロックされ、データラインに供給される適切なアナログ電圧に変換される。n番目のライン用の走査ライン電圧Gnがハイである間、走査されているロウの全てのピクセルのトランジスタM1は、オンに切り換えられる。従って、データライン電圧は、ピクセル電極に印加され、走査ラインがイナクティブになり、ピクセルのロウのトランジスタM1がオフに切り換えられるか、または高インピーダンス状態に戻った後に、ピクセルで保持されるように蓄電キャパシタに蓄電される。
【0085】
N番目の走査ラインがイナクティブになった後、全てのデータライン、または少なくともアイコンピクセル36に接続されているデータラインは、電圧Viconまで充電され、アイコンピクセルを同じ特定の光学状態、例えば、完全に反射的/白状態、または完全に非反射的/黒状態になるように設定する。これを、図9に、「充電」波形によって表す。アイコンストローブISは、この期間の間、ハイになり、全てのアイコンピクセルの全てのアイコントランジスタM2は、オンに切り換えられて、電圧Viconをピクセル電極およびアイコンピクセル36の蓄電キャパシタに伝達する。この段階の間、全てのピクセルの全てのトランジスタM1は、オフに切り換えられたままである。n番目のロウのアイコンピクセル36に転送されたイメージデータは、電圧Viconによって定められた光学状態を有するように上書きされる。
【0086】
アイコンピクセル36の液晶の劣化を防ぐため、電圧Viconは、共通電極および対電極に関して、正と負との間で交番する。交番は、ラインごと、フレームごと、または、より少ない頻度で行われ得、アイコンピクセル36の液晶に印加される時間平均電圧は、実質的に0である。
【0087】
図10に示すディスプレイは、アイコンピクセル36のトランジスタM2のソースが、データラインではなく基準信号ライン38に接続されているという点で、図8に示すディスプレイとは異なる。従って、データラインをアイコンピクセル電圧Viconまで充電する必要はなく、このことにより、アイコンピクセル36は、フレームごとに1度ストローブされることが可能になる。
【0088】
図10のディスプレイにおいて発生する波形、ならびに2つの異なるアイコンストローブISおよびIS2を図11の波形図に示す。アイコンピクセル36がディスプレイにおいて、nロウからn+xロウまで、xロウにわたっていると仮定する。図8および9を参照しながら説明したように、アイコンピクセル36は、まず、トランジスタM1のロウごとの走査に従って、イメージデータを受信する。n+xロウが、走査信号Gn+xによって走査された後、アイコンストローブISは、アイコンピクセル36のトランジスタM2が、共通基準信号ライン38のピクセル電極および蓄電キャパシタに接続するように、アクティブにされる。従って、アイコンピクセルは、アイコンイネーブル信号がアクティブである場合、基準電圧Viconで上書きされる。反対に、アイコンイネーブル信号がイナクティブである場合、アイコンピクセルは、上書きされず、アイコンは、識別不可能である。
【0089】
アイコンストローブISを用いることは、x/Nにほぼ等しいフレーム時間の何分の1かの時間の間、アクティブにされたアイコンピクセルが正確な電圧でプログラムされていないことを意味する。xが比較的大きくアイコンが比較的大きい場合には、これは、アイコンピクセル36において、所望されないアーテファクトが可視になることにつながり得る。このような場合、代替的なアイコンストローブIS2が用いられ得、nからn+xまでのロウのそれぞれについて、水平ライン時間の後の全てのアイコンピクセルをストローブする。
【0090】
図12のディスプレイは、アイコンピクセル36が、別個のアイコンストローブを必要としない点で、図10のディスプレイとは異なる。従って、アイコンピクセルに供給される制御信号は、アイコンイネーブル信号IEである。
【0091】
これを達成するため、アイコンピクセル36のそれぞれは、ソース−ドレイン経路がトランジスタM2のソース−ドレイン経路と直列に接続されている、第3の薄膜トランジスタM3を含む。あるロウ、例えばロウnにおけるトランジスタM3のゲートは、ロウnの走査パルスの次の走査パルスを受信する、次のロウ、例えば、ロウn+1の走査ライン7に接続されている。
【0092】
このディスプレイにおいて、各ロウにおけるアイコンピクセル36は、同じロウ内のノーマルピクセルと同時に、イメージデータでリフレッシュされる。アイコンイネーブル信号IEはハイであり、全てのアイコンピクセル36のトランジスタM2は導電性である。次の走査パルスが供給される場合、リフレッシュされたばかりのロウにおけるアイコンピクセル36のトランジスタM3は、オンに切り換えられ、ピクセル電極11および蓄電キャパシタが基準信号ライン38に接続されており、そのロウのアイコンピクセルは、基準信号Viconによって定められた光学状態で上書きされる。
【0093】
図13に示すディスプレイは、図8に示すディスプレイと同じタイプのディスプレイであるが、第1のアイコンとしてアイコンピクセル36aを含み、第2のアイコンとしてアイコンピクセル36bを含み、第1および第2のアイコンに共通するアイコンピクセル36cを含むという点で異なる。第2のアイコンのピクセルは、ノーマルピクセル35より、薄く陰が付けられ、第1および第2のアイコンに共通するピクセル36cは、半分陰が付けられ、半分陰が付けられていない。
【0094】
ノーマルピクセル35および第1のアイコンピクセル36aは、それぞれ、図8に示すピクセル35および36と同一であり、制御ライン40に供給される第1のアイコン制御信号によって、同様に動作する。また、第2のアイコンピクセル36bは、第1のアイコンピクセル36aと同一であるが、M2とラベルが付けられたトランジスタではなく、M3とラベルが付けられたトランジスタを有する。トランジスタM3のゲートは全て、第2のアイコン制御信号ライン41に接続されている。
【0095】
第1のアイコンおよび第2のアイコンと共通する各アイコンピクセル36cは、ゲートが第1のアイコン制御信号ライン40に接続されているトランジスタM2と、ゲートが第2のアイコン制御信号ライン41に接続されているトランジスタM3とを有する。
【0096】
両方のアイコンがディセーブルされる場合、ディスプレイは、全てのピクセルが、ロウごとに、イメージデータでリフレッシュされている従来のアクティブマトリクスディスプレイとして機能する。第1のアイコンがイネーブルされる場合、制御信号ライン40は、図9に示したタイミングでハイになり、アイコンピクセル36aおよび36cは、アイコン基準電圧で上書きされるが、第2のアイコンに対して排他的なピクセル36bは、上書きされない。反対に、第2のアイコンがイネーブルされ、第1のアイコンがディセーブルされる場合、ピクセル36bおよび36cが上書きされる。両方のアイコンがイネーブルされる場合、全てのピクセル36a、36b、および36cが上書きされる。
【0097】
図14aに示すディスプレイは、図8に示すディスプレイと同じタイプのディスプレイであるが、ノーマルピクセル35のそれぞれが、アイコンピクセル36のトランジスタM2に対応するが、ゲートが同じピクセルのトランジスタM1のゲートに接続されている「ダミー」トランジスタM2を含むという点で異なる。従って、図14aに示すディスプレイの全てのピクセルは、本質的に同じ回路トポロジーを有するが、ノーマルピクセル35およびアイコンピクセル36は、トランジスタM2のゲート接続のみが異なる。このことによって、アイコンがイナクティブにされるときのノーマルピクセル35およびアイコンピクセル36の光学性能は、実質的に完全に一致し、例えば、トランジスタ寄生素子の結果として、見た目で互いに区別することができない。ノーマルピクセル35のトランジスタM2のゲートが、トランジスタM1のゲートに接続されている状態で、各ノーマルピクセル35のトランジスタM1およびM2は、同期して、オンになったりオフになったりする。
【0098】
図14bに、図14aのディスプレイとは、各ノーマルピクセル35のトランジスタM2のゲートが、マトリクスの共通電極のように、共通接地ライン39によって、永久「接地」されている点で異なるディスプレイを示す。従って、ノーマルピクセル35の全てのトランジスタM2が、永久的にオフに切り換えられる。両方の実施形態におけるこれらの「ダミー」トランジスタの存在は、ディスプレイの動作に、実質的に電気的な効果または所望されない可視効果を及ぼさない。
【0099】
図14aおよび図14bは、処理マスク変化を最低限の回数にすることを考慮して、ディスプレイの製造中のカスタマイズを可能にする。特に、ゲート金属処理層(GL)は、ピクセルがアイコンピクセルか、またはノーマルピクセルであるかを規定するためだけの層である。各ピクセルの役割に依存して変わる関連の接続は、太くしたラインによって強調されるが、そのうちのいくつかを、図14aおよびbにおいて、参照符号44で示す。従って、製造業者は、製造中、アクティブマトリクスディスプレイを、全ての他の処理マスクが提示される必要があるアイコンフィーチャーにかかわらず同じであるので、GLマスクを変更することのみによって、簡便にカスタマイズし得る。
【0100】
図8および14bに示すディスプレイは、各アイコンをディセーブルして、各アイコンピクセルが任意のイメージデータを受信するアクティブマトリクスディスプレイの一部として従来の方法で機能し得るようにすることができる。図15に、アイコンピクセル36が標準アクティブマトリクス信号によって更新またはリフレッシュされることができず、アイコンピクセル36が永久的に各アイコンを表示するという点で、このディスプレイとは異なるディスプレイを示す。従って、アイコンピクセル36は、ピクセル電極11が、基準信号ライン38に直接接続されており、トランジスタM1およびM2がアイコンピクセルから取り除かれるという点で、大幅に簡略化される。従って、アイコンピクセル36は、制御信号を必要とせず、図10のディスプレイと同じ方法ではリフレッシュされない。代わりに、交番する極性信号Viconが、アイコンデータのリフレッシュを行うと考えられ得る。従って、アイコンは永久的に表示されるが、例えば、より大きな動画アイコンの有用な部分を形成し得る。
【0101】
図16に、いくつかの別個にアドレス可能なアイコン要素またはサブアイコンを含む複合的なアイコンの形で、より大きなグラフィカルフィーチャーを提供するように構成されたディスプレイを示す。図16に示すグラフィカルフィーチャーは、7つのセグメントの数字であり、個別のアイコン要素は、ディスプレイが0から9までのいずれかの数字を表すイメージを提供できるように別々にアドレスされ得る。このタイプのディスプレイは、例えば、このような文字をいくつか表示するため、例えば、電力を節約するためにアクティブマトリクス1の残りの部分がディセーブルされているときに低い電力で時計表示を提供するために用いられ得る。
【0102】
図17に、1つのアイコン制御信号ライン50によって制御されて、キーボードアイコン全体の表示が、オンまたはオフに切り換えられ得る数字キーボードアイコンを含むディスプレイを示す。少なくとも、キーボードアイコンを含む表示領域が、例えば、ディスプレイの上にオーバーレイされる抵抗型タブレット入力デバイスの形態で、タッチまたはペン式あるいは他のポインタによる感知入力構成とともに用いられ得、例えば、電話番号を「ダイヤルする」など、数字入力を可能にする。キーボードアイコンは、入力構成がアクティブである場合にのみアクティブにされ得る。このような構成は、一般的に公知である「タッチスクリーン」の一部を形成し得る。
【0103】
本発明の実施形態を構成する、上述のディスプレイは、全て、「ピクセルスイッチ」またはトランジスタが、アモルファスシリコン薄膜トランジスタによって実現されている液晶マトリクス型のディスプレイであった。しかし、このようなディスプレイは、例えば、低温ポリシリコン薄膜トランジスタなど、他の方法で製造されてもよい。ディスプレイは、透過型ディスプレイ、反射型ディスプレイ、透過反射型ディスプレイのいずれであってもよいが、反射型ディスプレイまたは透過型ディスプレイである場合には、さらなるピクセルトランジスタが、ピクセル開口比に影響を与えない。他の適用可能なタイプのディスプレイとして、薄膜ダイオード切り換え素子を有するディスプレイ、および有機エレクトロルミネセントディスプレイのような放射ピクセルディスプレイがある。
【0104】
このようなディスプレイは、グラフィカルデータのみが表示される場合、アクティブマトリクス全体のリフレッシュを必要とすることなく、単純なグラフィカルデータが更新またはリフレッシュされることを可能にする。従って、ディスプレイ電力消費は、実質的に低減され得、このことは、携帯用バッテリー駆動機器用のディスプレイにおいて特に有用である。
【0105】
アクティブマトリクスディスプレイは、第1のセットおよび第2のセットに分割される、ピクセルのアクティブマトリクスアレイを含む。第1のセットのピクセル35は、第1のリフレッシュ構成M1、6および7によって、従来のアクティブマトリクスの方法でリフレッシュされる。アイコンのような、アクティブマトリクスディスプレイイメージ上にオーバーレイされるグラフィカルフィーチャーを表示するピクセル36は、第2のリフレッシュ構成M2、6、37を有し、各アイコンのアイコンピクセルが、同じ状態、例えば、マキシマムブラック状態またはマキシマムホワイト状態に切り換えられ得る。アイコンピクセル36は、任意データを表示するアクティブマトリクスの一部として用いられ得、選択される場合には、アイコンイメージを任意のイメージデータ上にオーバーレイするように用いられ得るように、第1のリフレッシュ構成M1、6、7を有してもよい。
【0106】
【発明の効果】
本発明のアクティブマトリクスディスプレイは、第1の画素の第1のセットおよび第2の画素の少なくとも1つの第2のセットを含む画素のアレイと、該第1の画素を任意のイメージデータでリフレッシュする第1のリフレッシュ構成と、該第2のセットの第2の画素、または複数の第2のセットの各々を該同じイメージデータでリフレッシュする少なくとも1つの第2のリフレッシュ構成とを備え、この構成により、アイコンのようなグラフィカルフィーチャーが、効率的にディスプレイに組み込まれる構成を提供することが可能であり、このようなディスプレイは、グラフィカルデータのみが表示される場合、アクティブマトリクス全体のリフレッシュを必要とすることなく、単純なグラフィカルデータが更新またはリフレッシュされることを可能にする。従って、ディスプレイ電力消費を実質的に低減することができる。
【図面の簡単な説明】
【図1】図1は、公知のタイプのアクティブマトリクスディスプレイの模式的ブロック図である。
【図2】図2は、図1のディスプレイにおける4つのピクセルの回路図である。
【図3】図3は、図2のピクセルの光学応答を示すグラフである。
【図4】図4は、図1のディスプレイにおいて現れる波形を示すタイミング図である。
【図5】図5は、図1のディスプレイのディスプレイコントローラのブロック回路図である。
【図6】図6は、本発明の第1の実施形態を構成する反射型マトリクス液晶ディスプレイがアクティブにされた状態を示す図である。
【図7】図7は、図6に示すディスプレイの低消費電力待機動作モードにおけるイナクティブにされた状態を示す図である。
【図8】図8は、本発明の第2の実施形態を構成するディスプレイの一部の回路図である。
【図9】図9は、図8に示すディスプレイにおいて発生する波形を示すタイミング図である。
【図10】図10は、本発明の第3の実施形態を構成するディスプレイの一部の回路図である。
【図11】図11は、図10に示すディスプレイにおいて発生する波形を示すタイミング図である。
【図12】図12は、本発明の第4の実施形態を構成するディスプレイの一部の回路図である。
【図13】図13は、本発明の第5の実施形態を構成するディスプレイの一部の回路図である。
【図14a】図14aは、本発明の第6の実施形態を構成するディスプレイの一部の回路図である。
【図14b】図14bは、本発明の第7の実施形態を構成するディスプレイの一部の回路図である。
【図15】図15は、本発明の第8の実施形態を構成するディスプレイの一部の回路図である。
【図16】図16は、本発明のいずれかの実施形態による、7つのセグメントのイメージ表示を提供するディスプレイの使用を示す図である。
【図17】図17は、本発明のいずれかの実施形態による、数字キーボードを表示するディスプレイの使用を示す図である。
【符号の説明】
1 アクティブマトリクス
2 ディスプレイピクセル
3 ディスプレイコントローラ
4 データラインドライバ
5 走査ラインドライバ
6 データライン
7 走査ライン

Claims (34)

  1. 表示領域に2次元マトリクス状に画素が配置され、外部から入力される画像信号と、シンボルまたはアイコンを該表示領域に重ね合わせて表示することができるアクティブマトリクスディスプレイであって、
    該表示領域のうち、該画像信号が表示され、該シンボルまたはアイコンが表示されない第1の領域に含まれる画素から構成される第1の画素群と、
    該表示領域のうち、1つまたは複数の該シンボルまたはアイコンに対応する形状を有する1つまたは複数の第2の領域に含まれる画素から構成される1つまたは複数の第2の画素群と、
    該第1の画素群の画素への該画像信号の書き込みを制御する第1の表示制御手段と、
    該第2の画素群の画素への第1の信号値を有する信号の書き込みを制御する1つまたは複数の第2の表示制御手段とを備えた、アクティブマトリクスディスプレイ。
  2. 前記第1の表示制御手段および前記第2の表示制御手段は、それぞれ該第1の画素群の画素への該画像信号の書き込みをオンオフする第1の半導体スイッチおよび該第2の画素群の画素への前記第1の信号値を有する信号の書き込みをオンオフする第2の半導体スイッチを有し、
    該第1の半導体スイッチおよび該第2の半導体スイッチは、それぞれ、前記第1の画素群の画素および前記第2の画素群の画素上に配置されている、請求項1に記載のアクティブマトリクスディスプレイ。
  3. 前記第2の画素群および前記第2の表示制御手段は、それぞれ複数個設けられている、請求項1または2に記載のアクティブマトリクスディスプレイ。
  4. 前記第2の表示制御手段または前記各第2の表示制御手段は、前記第2の画素群の画素への前記第1の信号値を有する信号の書き込みを停止されることが可能であり、前記第2の画素群の画素は、該第2の表示制御手段または該各第2の表示制御手段が、該第2の画素群の画素への該第1の信号値を有する信号の書き込みを停止されているときに、前記第1の表示制御手段によって、前記画像信号が書き込まれるように構成されている、請求項1に記載のアクティブマトリクスディスプレイ。
  5. 前記第1の画素群の画素および前記第2の画素群の画素のうちの各々が、少なくとも黒、白、および中間のグレーレベルの3つの異なる光学応答を含む光学応答の範囲を有する、請求項1〜4のいずれかに記載のアクティブマトリクスディスプレイ。
  6. 前記第1の信号値を有する信号は、前記黒または白である光学応答に対応する、請求項5に記載のアクティブマトリクスディスプレイ。
  7. 前記画素は、データラインおよび走査ラインの交点に設けられており、前記第1の画素群の画素のうちの各々が、液晶素子または自発光素子である光学素子、および前記第1の表示制御手段を構成する、その画素と交差する該走査ラインに接続された第1の半導体スイッチを含み、該第1の表示制御手段は、その画素と交差する該走査ラインからの制御信号に基づいて、該第1の半導体スイッチがオンオフすることにより、対応する該画像信号がその画素と交差する該データラインに印加されるタイミングでその画素の該光学素子をその画素と交差する該データラインに接続する、請求項1、3、4のいずれかに記載のアクティブマトリクスディスプレイ。
  8. 前記画素は、データラインおよび走査ラインの交点に設けられており、前記第2の画素群の画素の各々が、液晶素子または自発光素子である光学素子、および前記第2の表示制御手段を構成する第2の半導体スイッチを含み、該第2の表示制御手段は、該第2の半導体スイッチがオンオフすることにより、該光学素子を前記第1の信号値を有する信号に接続する、請求項1、3、4、7のいずれかに記載のアクティブマトリクスディスプレイ。
  9. 前記第2の画素群の画素の各々が、前記第1の表示制御手段を構成する、その画素と交差する該走査ラインに接続された第1の半導体スイッチを含み、該第1の表示制御手段は、その画素と交差する該走査ラインからの制御信号に基づいて、該第1の半導体スイッチがオンオフすることにより、対応する該画像信号がその画素と交差する該データラインに印加されるタイミングでその画素の該光学素子をその画素と交差する該データラインに接続する、請求項8に記載のアクティブマトリクスディスプレイ。
  10. 前記第2の画素群の画素の各々の前記第1の半導体スイッチおよび第2の半導体スイッチが、並列に接続された主導電経路を有する、請求項9に記載のアクティブマトリクスディスプレイ。
  11. 前記第1の画素群の画素の各々が、前記第1の半導体スイッチの主導電経路と並列に接続された主導電経路を有する第3の半導体スイッチを含む、請求項7に記載のアクティブマトリクスディスプレイ。
  12. 前記第3の半導体スイッチの各々は、前記第1の半導体スイッチの各々の制御電極に接続された制御電極を有する、請求項11に記載のアクティブマトリクスディスプレイ。
  13. 前記第3の半導体スイッチの各々は、共通接地ラインに接続されていることにより、前記ディスプレイの動作中、常にオフに切り換えられている、請求項11に記載のアクティブマトリクスディスプレイ。
  14. 前記第2の表示制御手段は、前記第2の画素群の画素に接続されている該データラインを第1の電圧値まで充電する手段を含み、前記第2の半導体スイッチは、前記第2の画素群の画素の光学素子をその画素と交差する該データラインが該第1の電圧値まで充電されたタイミングでその画素と交差する該データラインに接続する、請求項8または9に記載のアクティブマトリクスディスプレイ。
  15. 前記第2の半導体スイッチは、該第2の半導体スイッチがオンになった際、前記光学素子を、前記第1の信号値を有する信号を供給する共通データラインに接続する、請求項8または9に記載のアクティブマトリクスディスプレイ。
  16. 前記第2の表示制御手段または前記各第2の表示制御手段の前記第2の半導体スイッチは、共通制御ラインに接続されている制御入力を有する、請求項8〜15のいずれかに記載のアクティブマトリクスディスプレイ。
  17. 前記画素の各ロウの第1の半導体スイッチが、各々の該走査ラインに接続され、前記第2の画素群の画素の各々が、前記第2の半導体スイッチに直列に接続され、隣接するロウの走査ラインに接続されている制御入力を有する第4の半導体スイッチを含む、請求項8〜15のいずれかに記載のアクティブマトリクスディスプレイ。
  18. 前記半導体スイッチの各々は、薄膜トランジスタを含む、請求項7〜17のいずれかに記載のアクティブマトリクスディスプレイ。
  19. 前記薄膜トランジスタの各々は、低温ポリシリコン薄膜トランジスタを含む、請求項18に記載のアクティブマトリクスディスプレイ。
  20. 前記光学素子の各々は、可変減光素子を含む、請求項7〜19のいずれかに記載のアクティブマトリクスディスプレイ。
  21. 前記光学素子の各々は、光反射素子を含む、請求項20に記載のディスプレイ。
  22. 前記光素子の各々は、液晶素子を含む、請求項20または21に記載のアクティブマトリクスディスプレイ。
  23. 前記光学素子の各々は、可変光放射素子を含む、請求項7〜19のいずれかに記載のアクティブマトリクスディスプレイ。
  24. 少なくとも2つの第2の表示制御手段によって前記第2の画素群の画素への前記第1の信号値を有する信号の書き込みが制御されるように構成された、該第2の画素群の少なくとも1つの第2の画素を含む、請求項1〜23のいずれかに記載のアクティブマトリクスディスプレイ。
  25. 直視式ディスプレイを含む、請求項1〜24のいずれかに記載のディスプレイ。
  26. 前記第1の表示制御手段および前記第2の表示制御手段を制御するコントローラを含む、請求項1〜25のいずれかに記載のアクティブマトリクスディスプレイ。
  27. 第1の動作モードにおいて、前記コントローラが、前記第1の表示制御手段を動作させ、第2の動作モードにおいて、該コントローラが、該第1の表示制御手段を停止させ、1つまたは複数の前記第2の表示制御手段のうち少なくとも1つを動作させる、請求項26に記載のアクティブマトリクスディスプレイ。
  28. 前記第2の動作モードにおける、前記第2の表示制御手段は、前記第1の動作モードにおける、前記第1の表示制御手段の更新レートより小さい更新レートを有する、請求項27に記載のアクティブマトリクスディスプレイ。
  29. 前記第1の信号値を有する信号は、前記第1の動作モードにおいて白または黒に対応する信号であり、前記第2の動作モードにおいて白または黒に対応する信号である、請求項27に記載のアクティブマトリクスディスプレイ。
  30. 前記少なくとも1つの第2の画素群の画素は、少なくとも1つの英数字文字の形状に配置される、請求項1〜29のいずれかに記載のアクティブマトリクスディスプレイ。
  31. 前記少なくとも1つの第2の画素群の画素は、少なくとも1つのセグメント化された英数字文字のセグメントの形に配置される、請求項3に記載のアクティブマトリクスディスプレイ。
  32. 前記少なくとも1つの第2の画素群の画素は、前記表示領域の少なくともタッチスクリーンの手動入力領域に対応するように配置されている、請求項1〜31のいずれかに記載のアクティブマトリクスディスプレイ。
  33. 前記少なくとも一部の第2の画素群の画素は、キーボードを表す形状に配置される、請求項32に記載のアクティブマトリクスディスプレイ。
  34. 前記手動入力領域または各手動入力領域で、手動入力を検出する検出手段を含む、請求項32または33に記載のアクティブマトリクスディスプレイ。
JP2002258213A 2001-09-06 2002-09-03 アクティブマトリクスディスプレイ Expired - Fee Related JP4285680B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0121524A GB2379549A (en) 2001-09-06 2001-09-06 Active matrix display
GB0121524.3 2001-09-06

Publications (2)

Publication Number Publication Date
JP2003177728A JP2003177728A (ja) 2003-06-27
JP4285680B2 true JP4285680B2 (ja) 2009-06-24

Family

ID=9921584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002258213A Expired - Fee Related JP4285680B2 (ja) 2001-09-06 2002-09-03 アクティブマトリクスディスプレイ

Country Status (5)

Country Link
US (1) US7158109B2 (ja)
JP (1) JP4285680B2 (ja)
KR (1) KR100482716B1 (ja)
CN (1) CN1205501C (ja)
GB (1) GB2379549A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262410A1 (en) * 2003-04-11 2004-12-30 Hull Gerry G. Graphical thermostat and sensor
JP2006127101A (ja) * 2004-10-28 2006-05-18 Hitachi Displays Ltd タッチパネル装置及びその座標検出制御方法
US8059095B2 (en) * 2007-09-10 2011-11-15 Utc Fire & Security Americas Corporation, Inc. Keypad for a security system
JP2010020730A (ja) * 2008-07-14 2010-01-28 Fujitsu Component Ltd 入力検出回路、入力検出方法、入力検出プログラム、及び入力検出装置
KR100971087B1 (ko) * 2010-05-06 2010-07-16 김현수 불투명부에 암막기능을 갖는 블라인드지의 제직방법
JP5716294B2 (ja) * 2010-05-19 2015-05-13 セイコーエプソン株式会社 表示制御方法、表示制御装置およびプログラム
US9383851B2 (en) 2014-01-06 2016-07-05 Nvidia Corporation Method and apparatus for buffering sensor input in a low power system state
US9293119B2 (en) * 2014-01-06 2016-03-22 Nvidia Corporation Method and apparatus for optimizing display updates on an interactive display device
CN107463032B (zh) * 2017-09-29 2020-05-22 上海天马微电子有限公司 液晶显示面板与显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3511886A1 (de) * 1984-04-02 1985-10-03 Sharp K.K., Osaka Treiberschaltung zum ansteuern eines duennfilm-el-displays
US5142275A (en) * 1984-12-10 1992-08-25 General Electric Company Method and means for manipulating images in a video display
US4975691A (en) * 1987-06-16 1990-12-04 Interstate Electronics Corporation Scan inversion symmetric drive
JPH01126686A (ja) * 1987-11-11 1989-05-18 Toshiba Corp ビデオ合成装置
US5250933A (en) * 1989-03-02 1993-10-05 Hewlett-Packard Company Method and apparatus for the simultaneous display of one or more selected images
GB2247973B (en) * 1990-09-11 1994-07-27 Stc Plc Co-ordinate addressing of liquid crystal cells
JP3413611B2 (ja) 1992-08-21 2003-06-03 株式会社日立製作所 液晶表示システム
JP3236681B2 (ja) * 1992-10-30 2001-12-10 京セラ株式会社 液晶表示素子
ES2119076T3 (es) * 1993-01-11 1998-10-01 Canon Kk Aparato expedidor de lineas de visualizacion.
US5638501A (en) * 1993-05-10 1997-06-10 Apple Computer, Inc. Method and apparatus for displaying an overlay image
US5598565A (en) * 1993-12-29 1997-01-28 Intel Corporation Method and apparatus for screen power saving
JP3476241B2 (ja) * 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
TW295652B (ja) * 1994-10-24 1997-01-11 Handotai Energy Kenkyusho Kk
GB2310524A (en) * 1996-02-20 1997-08-27 Sharp Kk Display exhibiting grey levels
CN1249996C (zh) 1996-03-15 2006-04-05 E盖德公司 用于显示电视节目和相关文本的方法和装置
US5945974A (en) * 1996-05-15 1999-08-31 Cirrus Logic, Inc. Display controller with integrated half frame buffer and systems and methods using the same
KR19980022685A (ko) * 1996-09-24 1998-07-06 문정환 엘씨디(lcd)판넬
US5790090A (en) * 1996-10-16 1998-08-04 International Business Machines Corporation Active matrix liquid crystal display with reduced drive pulse amplitudes
US6057820A (en) * 1996-10-21 2000-05-02 Spatialight, Inc. Apparatus and method for controlling contrast in a dot-matrix liquid crystal display
US6088064A (en) 1996-12-19 2000-07-11 Thomson Licensing S.A. Method and apparatus for positioning auxiliary information proximate an auxiliary image in a multi-image display
FR2770330B1 (fr) 1997-10-24 2000-01-14 Cogema Procede et dispositif de confinement par stratification thermique
EP1583071A3 (en) * 1998-02-09 2006-08-23 Seiko Epson Corporation Electrooptical apparatus and driving method therefor, liquid crystal display apparatus and driving method therefor, electrooptical apparatus and driving circuit therefor, and electronic equipment
GB2366439A (en) * 2000-09-05 2002-03-06 Sharp Kk Driving arrangements for active matrix LCDs
US6973623B2 (en) * 2001-06-14 2005-12-06 International Business Machines Corporation System and method for client refresh mode selection

Also Published As

Publication number Publication date
KR20030022070A (ko) 2003-03-15
CN1419156A (zh) 2003-05-21
JP2003177728A (ja) 2003-06-27
GB0121524D0 (en) 2001-10-24
KR100482716B1 (ko) 2005-04-13
US20030043134A1 (en) 2003-03-06
US7158109B2 (en) 2007-01-02
CN1205501C (zh) 2005-06-08
GB2379549A (en) 2003-03-12

Similar Documents

Publication Publication Date Title
JP5019668B2 (ja) 表示装置及びその制御方法
US7948461B2 (en) Image display device
US7176947B2 (en) Device for driving a display apparatus
JP3744826B2 (ja) 表示制御回路、電気光学装置、表示装置及び表示制御方法
KR101037554B1 (ko) 액티브 매트릭스 디스플레이 장치 및 그의 구동 방법
JP4471444B2 (ja) 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器
TW200421249A (en) Display apparatus
US20030011696A1 (en) Electrooptical device, driving circuit for driving the electrooptical device, driving method for driving the electrooptical device, and electronic equipment
KR20050000012A (ko) 액정표시장치의 데이터 구동회로 및 그 구동방법
CN100476932C (zh) 显示设备的驱动方法
JP4285680B2 (ja) アクティブマトリクスディスプレイ
KR100519466B1 (ko) 평면표시장치
EP1246159A2 (en) Active matrix display device with faster static memory circuit implemented at pixel level
JP4092880B2 (ja) 電気光学装置、駆動回路および電子機器
JP2002297100A (ja) 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器
JP2004325940A (ja) アクティブマトリクス型表示装置及びその駆動方法
KR20060124160A (ko) 액정표시장치 및 그 구동방법
JP3882844B2 (ja) 表示制御回路、電気光学装置、表示装置及び表示制御方法
US20110001735A1 (en) Electro-optical device, method for driving electro-optical device and electronic apparatus
JP4674985B2 (ja) 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器
JP4050383B2 (ja) 液晶表示装置の駆動方法、液晶表示装置および電子機器
US20030112211A1 (en) Active matrix liquid crystal display devices
JP2008020781A (ja) マトリクス型表示装置、表示制御回路、およびその制御方法
JP3604403B2 (ja) 液晶表示装置
KR100879769B1 (ko) 능동 매트릭스 어레이 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090319

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees