JP4271447B2 - 応力センサ及びその製造法 - Google Patents
応力センサ及びその製造法 Download PDFInfo
- Publication number
- JP4271447B2 JP4271447B2 JP2003004794A JP2003004794A JP4271447B2 JP 4271447 B2 JP4271447 B2 JP 4271447B2 JP 2003004794 A JP2003004794 A JP 2003004794A JP 2003004794 A JP2003004794 A JP 2003004794A JP 4271447 B2 JP4271447 B2 JP 4271447B2
- Authority
- JP
- Japan
- Prior art keywords
- stress
- strain gauge
- substrate
- post
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Position Input By Displaying (AREA)
- Force Measurement Appropriate To Specific Purposes (AREA)
Description
【発明の属する技術分野】
本発明は、パーソナルコンピュータに用いられるポインティングディバイスや、各種電子機器に用いられる多機能・多方向スイッチ等に用いることができる応力センサ及びその製造法に関するものである。
【0002】
【従来の技術】
基板面に複数の歪ゲージと、応力受け部材としてのポストが配され、そのポストへの応力付与が前記基板を撓ませて前記歪ゲージを刺激し、当該刺激による前記歪ゲージの特性値変化により、付与された応力の方向を把握し得る応力センサについては、特開2000−267802号公報にその開示がある。
【0003】
上記公報にも開示されているように、セラミック製の基板21の外形はポスト26の底面の中心を対称の中心とする点対称となっている(図8)。このように点対称とすること、及びポスト26の底面の中心を対称の中心とする点対称となるよう4つの同一特性の歪ゲージ22を配置することによれば、把握すべき方向により、ポスト26へ同じ強さの応力を付与した場合の出力が異なることがない(以下、「出力バランスが良好」という)応力センサを得ることができる。この理由は、歪ゲージ22が配される基板21領域の撓み易さが、全てについて略同一となるためである。
【0004】
【発明が解決しようとする課題】
しかしながら、歪ゲージが配される基板の外形形状は、必ずしも上記点対称にできる訳ではない。当該応力センサが組み込まれる電子機器の内部構造や、部品点数低減に伴い当該基板に他の役割を担わせる等の事情を考慮しなければならない場合があるためである。
【0005】
また、仮に基板の外形形状を上記点対称とできた場合であっても、基板の材質によっては、基板が撓み易い領域と基板が撓み難い領域とが形成される場合があり得る。例えばガラス繊維が混入されたエポキシ系樹脂成型体を基板材料とする場合における、当該ガラス繊維が方向性を有する場合である。
【0006】
そこで本発明が解決しようとする課題は、基板外形形状や基板の材質選択の自由度を高めつつ、出力バランスの良好な応力センサを提供することである。
【0007】
【課題を解決するための手段】
上記課題を解決するため、本発明の、基板4面に複数の歪ゲージ5と、応力受け部材としてのポスト8が配され、そのポスト8への応力付与が前記基板4を撓ませて前記歪ゲージ5を刺激し、当該刺激による前記歪ゲージ5の特性値変化により、付与された応力の方向を把握し得る応力センサは、撓み易い基板4領域に配される歪ゲージ5の感度が、撓み難い基板4領域に配される歪ゲージ5の感度よりも低く、且つポスト8へ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一であることを特徴とする。
【0008】
ここで一般に応力センサは、上記抵抗値等の電気特性を検知、演算等する制御部があってはじめて応力センサとして機能する。しかし本明細書では、説明の便宜上前記制御部を除いた部分について「応力センサ」と表現することとする。
【0009】
上記「撓み易い」及び「撓み難い」は、単一の基板4における相対的な程度であり、特別な基準があるわけではない。
【0010】
図1(a)はポスト8が配される側の基板4面、図1(b)は図1(a)に示した基板4面と逆側の基板4面を示している。破線で示している部材はそれぞれの図における基板4の裏側に配された部材である。このような応力センサは、ポスト8上部を力点、固定用穴12を支点、ポスト8底面の輪郭部分、即ち歪ゲージ5の存在する部分を作用点とする、てこの原理により図2に示す動作をして応力が伝達されることとなる。
【0011】
図2には、図1に示す応力センサのポスト8に応力を付与した状態を示している。このような応力センサは、通常固定用穴12にネジを挿入する等して電子機器等に固定されるよう取り付けられる。そしてポスト8に応力を付与することにより、抵抗素子5を伸張・収縮させる(図2)。図2(a)では、ポスト8に対し任意の横方向、即ちx軸、y軸方向に応力を付与した場合を示し、図2(b)ではポスト8頂面を押下した場合、即ちz軸方向に応力を付与した場合を示している。
【0012】
ここで図1に示した歪ゲージ5a〜5d各々について、ポスト8に付与された応力の伝達され易さを述べる。但しその前提として、基板4の材質を考慮せず、専ら基板4形状に起因する要因についてのみ述べることとする。歪ゲージ5a〜5dの中で最もポスト8に付与された応力の伝達がされ易いのは、歪ゲージ5aである。その理由は、支点としての上側にある固定用穴12と上記作用点であるポスト8底面の輪郭が歪みゲージ5aに作用する部分との距離が、他の歪ゲージ5に比べて最も短いためである。次に応力が伝達され易いのは、歪ゲージ5b及び5dである。その理由は支点である下側にある固定用穴12と上記作用点であるポスト8底面の輪郭が歪みゲージ5b、5dに作用する部分との距離が、歪ゲージ5aの場合の次に短いためである。そして最も応力が伝達され難いのは、歪ゲージ5cである。その理由は支点となる下側にある固定用穴12と上記作用点であるポスト8底面の輪郭が歪みゲージ5cに作用する部分との距離が、他の歪ゲージ5に比べて最も長いことに加え、ポスト8を歪ゲージ5c側に傾けた場合には、ポスト8底面の中心と歪ゲージ5cとの延長上には支点が存在せず、付与された応力がかかる延長上の基板4領域に分散し、歪ゲージ5cへ応力が集中し難いと考えられるためである。
【0013】
このように基板4の形状によっては、出力バランスの良好な応力センサが得難いことがわる。そこで本発明は、上述のように撓み易い基板4領域に配される歪ゲージ5の感度が、撓み難い基板4領域に配される歪ゲージ5の感度よりも低い構成とすることで、出力バランスを良好にしようとするものである。
【0014】
具体的な上記感度の調整法の例を挙げると、歪ゲージ5が抵抗素子である場合には、抵抗体11の電流経路の広狭(抵抗体11幅等)を調整することである。このような調整をすることで、ポスト8へ付与される同じ強さの応力に対する抵抗値変化率(出力)を、把握すべき方向について実質的に同一とすることで、基板4外形形状や基板4材質選択の自由度を高めつつ、出力バランスの良好な応力センサを提供することができる。
【0015】
上記本発明の構成及びそれを基本とした好ましい構成において、複数の歪ゲージ5が抵抗素子6であり、当該抵抗素子6がブリッジ回路を構成し、当該ブリッジ回路のバランスの崩れにより付与された応力が検出されることが好ましい。ブリッジ回路の採用により、僅かな抵抗素子5の抵抗値変化をも検出でき、感度の良好な応力センサを得ることができるためである。上記ブリッジ回路の例を図3に示した。
【0016】
上記ブリッジ回路を有する本発明の応力センサにおける、具体的な上記感度が調整された構成の例は、複数の歪ゲージ5が抵抗素子6であり、当該抵抗素子が、撓み難い基板4領域に配される抵抗素子6の抵抗値よりも低いものである。
【0017】
撓み易い基板4領域に配される抵抗素子6の抵抗値を、撓み難い基板4領域に配される抵抗素子6の抵抗値よりも低くすることにより、撓み易い基板4領域の抵抗素子6の抵抗値変化率を小さく、撓み難い基板4領域に配される抵抗素子6の抵抗値変化率を大きくすることができる。その結果ポスト8へ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一になるように構成することが可能となる。
【0018】
このように各々の抵抗素子6の抵抗値が相互に異なる場合には、応力を付与しない状態を基準として、そこからのブリッジ回路のバランスの崩れを検出することにより、付与された応力の方向等を把握することができる。
【0019】
このように各々の抵抗素子6の抵抗値を相互に異ならせ、調整する手段には、トリミング技術が好適である。トリミング技術にはレーザ照射によるもの、サンドブラスト法によるもの等があるが、いずれの技術をも利用することができる。これらトリミング技術の中でも、レーザ照射によるいわゆるレーザトリミングは、トリミング速度の速さや、そのレーザ出力を調整することで様々な抵抗体材料にも対応できること等の観点から特に好適である。
【0020】
上記課題を解決するため、基板4面に複数の抵抗素子6と、応力受け部材としてのポスト8が配され、当該抵抗素子6によりブリッジ回路が構成され、そのポスト8への応力付与が前記基板4を撓ませて前記抵抗素子6を刺激し、当該刺激による前記抵抗素子6の抵抗値変化、それに伴う当該ブリッジ回路のバランスの崩れにより、付与された応力の方向を把握し得る本発明の第2の応力センサは、撓み易い基板4領域に配される抵抗素子6の抵抗値が、撓み難い基板4領域に配される抵抗素子6の抵抗値よりも低く、ブリッジ回路を構成する各抵抗素子6それぞれに直列接続されるトリム抵抗3を有し、当該トリム抵抗3の抵抗値調整により、応力が付与されない状態におけるブリッジ回路のバランスが維持され、且つポスト8へ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一であることを特徴とする。
【0021】
上記本発明の第2の応力センサは、抵抗素子6の形成当初から所望の抵抗値を得るのは困難であり、当該抵抗素子6形成後、事後的に所望のブリッジ回路の構成とするのに便利である利点を有する。
【0022】
かかるブリッジ回路は、その全てが基板4面に形成されていなくてもよい。即ち基板4面以外の部材を配線経路の一部とするものであってもよい。
【0023】
上記本発明の第2の応力センサにおける、具体的な構成例は、撓み易い基板4領域に配される抵抗素子6の抵抗値a及びそれと直列接続されるトリム抵抗3の抵抗値bとした場合の、a/(a+b)の値が、撓み難い基板4領域に配される抵抗素子6の抵抗値c及びそれと直列接続されるトリム抵抗3の抵抗値dとした場合のc/(c+d)の値よりも低く、且つポストへ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一であるものである。
【0024】
撓み易い基板4領域に配される抵抗素子6と、それと直列接続されるトリム抵抗3の抵抗値の上記値a/(a+b)を、撓み難い基板4領域に配される抵抗素子6と、それと直列接続されるトリム抵抗3の抵抗値の上記値c/(c+d)よりも低くすることにより、撓み易い基板4領域に配される抵抗素子6の抵抗値aの変化率を小さく、撓み難い基板4領域に配される抵抗素子6の抵抗値cの変化率を大きくすることができる。その結果ポスト8へ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一になるように構成することが可能となる。
【0025】
このとき、上記値(a+b)と(c+d)は実質的に等しいことが好ましい。電子機器等の規格化・大量生産化が進んでいる現在では、(a+b)と(c+d)の値が極端に異なると、特定方向へ付与された応力の出力可能な幅が狭められるおそれがあるためである。トリム抵抗3の存在は、(a+b)と(c+d)とを実質的に等しくするのを容易にする意味でも有利である。
【0026】
かかるトリム抵抗3には、市販のトリマブルチップ抵抗器を用いることができる。またトリム抵抗3は、基板4面上に厚膜形成又は薄膜形成して得ることもできる。いずれにせよ、ポスト8へ付与された応力が伝達しないか、伝達し難い領域にトリム抵抗3を配置することが好ましい。トリム抵抗3自体が前記応力により歪んだ結果、抵抗値が変化すると、ブリッジ回路のバランスを乱し、出力値が誤った値となるおそれがあるためである。
【0027】
上記本発明の構成及び本発明の第2の応力センサの構成、又はこれらを基本とした好ましい構成において、基板4が繊維混入材料からなることが本発明の適用上好ましい。繊維混入材料は、その撓み易さに方向性を有する場合があり、単一基板4において撓み易い領域及び撓み難い領域を有する場合があるためである。かかる繊維混入材料は、例えばガラス繊維混入エポキシ系樹脂等である。
【0028】
上記本発明の構成及び本発明の第2の応力センサの構成、又はこれらを基本とした好ましい構成を構成し得る本発明の応力センサの第1の製造法は、基板4面に複数の歪ゲージ5と、応力受け部材としてのポスト8が配され、そのポスト8への応力付与が前記基板4を撓ませて前記歪ゲージ5を刺激し、当該刺激による前記歪ゲージ5の特性値変化により、付与された応力の方向を把握し得る応力センサの製造法において、予め歪ゲージ5を配すべき基板4領域に実質的に同一特性の歪ゲージ5を配置し、把握すべき方向それぞれに対しポスト8へ同じ強さの応力を付与した場合の出力を把握する第1のステップと、第1のステップにて把握した出力に基づき、ポスト8へ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一となるよう上記基板4領域それぞれに配する歪ゲージ5特性を決定する第2のステップと、第2のステップの決定に基づき、基板4面に歪ゲージ5を配する第3のステップを有することを特徴とする。
【0029】
上記第1のステップにおいて、予め歪ゲージ5を配すべき基板4領域に実質的に同一特性の歪ゲージ5を配置する手段は、例えば基板4面に歪みゲージ5として、各寸法が同一の抵抗素子6をスクリーン印刷法等で厚膜形成し、その後実質的に同一の抵抗値となるまでレーザトリミングする等である。
【0030】
上記第3のステップである、第2のステップの決定に基づき、基板4面に歪ゲージ5を配する手段は、例えば歪みゲージ5としての抵抗素子6を構成する抵抗体幅や電極間距離を調整して、抵抗素子6の抵抗値を調整する手段等である。例えば、単一基板4に配される各々の抵抗素子6抵抗体11幅や電極9間距離を異ならせるよう設計し直す手段である。
【0031】
第1の製造法は、第2のステップの決定に基づいて第3のステップにて、基板4面に適正化された特性値の歪ゲージ5を配する過程を経るものである。従って第2のステップにおける決定の再現性が高い場合であって、且つ第3のステップで配される歪ゲージ5特性も再現性が高い場合に特に有効である。ここで第2のステップにおける決定の再現性が高い場合とは、例えば基板4がセラミック成型体のように、各部分の撓み易さが均一である場合が該当する。また第3のステップで配される歪ゲージ5特性に再現性が高い場合とは、例えば予め特性値を調整した電気素子を歪みゲージ5として用いる場合が該当する。具体例としては、市販のチップ抵抗器等を用いる場合である。
【0032】
上記本発明の構成及び本発明の第2の応力センサの構成、又はこれらを基本とした好ましい構成を構成し得る本発明の応力センサの第2の製造法は、基板4面に複数の歪ゲージ5と、応力受け部材としてのポスト8が配され、そのポスト8への応力付与が前記基板4を撓ませて前記歪ゲージ5を刺激し、当該刺激による前記歪ゲージ5の特性値変化により、付与された応力の方向を把握し得る応力センサの製造法において、歪ゲージ5を配すべき基板4領域に歪ゲージ5を配置し、把握すべき方向それぞれに対しポスト8へ同じ強さの応力を付与した場合の出力を把握する第4のステップと、第4のステップにて把握した出力に基づき、ポスト8へ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一となるよう、上記歪ゲージ5特性を調整する第5のステップを有することを特徴とする。
【0033】
上記第2の製造法では、第4のステップにおいて歪ゲージ5を配すべき基板4領域に歪ゲージ5を配置することを前提としている。また第5のステップにて第4のステップで配置した歪みゲージ5の特性値を調整するため、第4のステップで配置される歪みゲージ5の特性値の正確さが要求されない点で、上記第1の製造法に比して有利であるといえる。
【0034】
上記第5のステップにおける歪みゲージ5の特性値の調整は、例えば歪みゲージ5が抵抗素子6である場合の当該抵抗素子6のトリミングによるものである。かかるトリミング技術については前述した。
【0035】
上記本発明の構成及び本発明の第2の応力センサの構成、又はこれらを基本とした好ましい構成を構成し得る本発明の応力センサの第3の製造法は、基板4面に複数の抵抗素子6と、応力受け部材としてのポスト8が配され、当該抵抗素子6によりブリッジ回路が構成され、そのポスト8への応力付与が前記基板4を撓ませて前記抵抗素子6を刺激し、当該刺激による前記抵抗素子6の抵抗値変化、それに伴う当該ブリッジ回路のバランスの崩れにより、付与された応力の方向を把握し得る応力センサの製造法において、ブリッジ回路を構成する各抵抗素子6それぞれに直列接続されるトリム抵抗3を有し、抵抗素子6を配すべき基板4領域に抵抗素子6を配置し、把握すべき方向それぞれに対しポスト8へ同じ強さの応力を付与した場合の出力を把握する第6のステップと、第6のステップにて把握した出力に基づき、ポスト8へ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一となるよう、上記トリム抵抗3の抵抗値を調整する第7のステップを有することを特徴とする。
【0036】
上記第3の製造法は、歪みゲージ5としての抵抗素子6を直接トリミングすることなく、即ち当該抵抗素子6をレーザ照射等で損傷させることなく、上記ブリッジ回路のバランスを調整できる点で有利である。即ち歪みゲージ5である抵抗素子6は、応力センサの動作時には、ポスト8への応力付与による前記基板4の撓みに伴い刺激される。従って抵抗素子6に損傷箇所があると、長期間の使用により正確な出力ができなくなる場合がある。そのような場合を回避できる点で有利である。
【0037】
上記トリム抵抗3には、市販のトリマブルチップ抵抗器を用いることができる。また、基板4面上に厚膜形成又は薄膜形成して得ることもできる。この場合、スクリーン印刷技術等で歪みゲージ5としての抵抗素子6との同時形成ができれば、製造工程の簡略化の観点から極めて好ましい。いずれにせよ、ポスト8へ付与された応力が伝達しないか、伝達し難い領域にトリム抵抗3を配置することが好ましい。トリム抵抗3自体が前記応力により歪んだ結果、抵抗値が変化すると、ブリッジ回路のバランスを乱し、出力値が誤った値となるおそれがあるためである。
【0038】
【発明の実施の形態】
パーソナルコンピュータ用ポインティングディバイスに用いられる応力センサについて、以下にその実施の形態を述べる。
(第1の実施の形態)
まず、プリプレグを複数枚積層して加熱・加圧成型したガラス繊維混入エポキシ系樹脂板を用意する。当該板が基板4となる(図1(a)(b))。そして基板4両面に厚み18μmの銅箔を貼付した後に当該銅箔の必要部分を除いて公知のエッチング処理(除去処理)を施すことにより、抵抗素子6を構成する配線10、電極9が図4に示すように形成される。ここで同図は、図1(b)に示す歪ゲージ5の拡大平面図である。また当該歪ゲージ5は、抵抗素子6である。
【0039】
次いで基板4に予め穴あけ加工によって設けられているスルーホールの内壁に無電解めっき法にて導電性物質を配することにより、基板4表裏面の配線10同士を導通させる。このとき、無電解めっきにより析出する導電性物質(銅)は配線10及び電極9表面にも析出する。その結果配線10及び電極9のそれぞれの高さは、30〜50μmの略一定値になる。
【0040】
次いで基板4の電極9が形成された面に、スクリーン印刷技術により抵抗体11を配し、加熱硬化する。これで図4に示すような抵抗素子6(即ち歪ゲージ5)が、応力センサ一つあたり四つ形成された(図1、図5)。また抵抗体11は、アモルファスカーボン粉末を導電性物質とし、エポキシ系樹脂材料を非導電性物質とするものである。
【0041】
その後図1(a)、(b)に示す固定用穴12を打ち抜き加工等で設け、更には基板4外形を図1に示すような形状とするよう裁断する。そして基板4の略中央であって抵抗素子6が形成された基板4面とは逆側の面に、アルミナセラミック製ポスト8を固定する。かかる固定にはエポキシ系接着剤を用いた。また当該固定位置は、上記抵抗素子6が、ポスト8底面の輪郭と基板4を介して対向するよう、且つ応力センサが図2のような動作をするならば電極9間距離の伸縮を伴う配置として、極力大きな抵抗値変化を得ることができるよう、即ち高い出力が得られるようにしている(図5)。
【0042】
また配線10は、上記エッチング処理の際のパターニングにより、図示していないが、基板4表裏に亘り形成され、結果として図3に示すブリッジ回路を四つの抵抗素子6で構成するようにされる。
【0043】
次いで四つの抵抗素子6に対し、それらの抵抗値を略同等とするため、公知のレーザトリミング工程に供する。そして、本例の応力センサで把握すべき方向それぞれに対しポスト8へ同じ強さの応力を付与した場合の出力を把握する。かかる出力の把握は、図4に示す本発明の応力センサ動作時の上記ブリッジ回路の電気信号入出力と略同じ手順による。このブリッジ回路の電圧印加端子(Vcc)−(GND)間に一定の電圧が印加される。そして、ポスト8へ応力を付与しない状態にてXout−GND間の電圧を測定し、これを初期電圧とする。次にポスト8へ所定の応力を付与し、同様にXout−GND間の電圧を測定し、これを応力付与時電圧とする。応力が付与されたことによるXout−GND間の電圧の変動、即ち(応力付与時電圧)−(初期電圧)がXout出力電圧となる。Youtについても同様である。
【0044】
本実施の形態では、図1(b)における歪みゲージ5a、5b、5c、5d(全て抵抗素子6)の存在する方向へ、ポスト8を傾けるようポスト8に同一の応力を図6に示す装置を用いて4方向の出力を把握した。各々の出力は、前述したように歪みゲージ5aが最も大きく、次いで歪みゲージ5b及び5dが略同じ出力で、最も出力が小さかったのは歪みゲージ5cだった。歪みゲージ5aの出力を100とすると、歪みゲージ5b及び5dの出力が約95、歪みゲージ5cの出力が約88である。そこで、上記パターニングの際の電極9間距離や、抵抗体11をスクリーン印刷する際の製版開口部、即ち抵抗体11ペーストが通過して基板4面に当該ペーストを供給する開口部のサイズを調整する。そして結果的に歪みゲージ5aの抵抗値を100とし、歪みゲージ5b及び5dの抵抗値を約100/95×100、歪みゲージ5cの出力を約100/88×100となるようにする。
【0045】
上記4方向の出力を把握した上での抵抗素子6作製条件で抵抗体11を形成する。当該作成条件は、単一基板4における各々の抵抗素子6の各寸法を改めて設計し直すことを前提としている。従って当該条件を把握するステップは、一連の工程ではなく、その前段階の「調査」である。
【0046】
その後抵抗素子6全体を保護するために、4つの抵抗素子6全体を覆うようシリコーン系樹脂ペーストによるスクリーン印刷工程、及び当該ペーストを硬化させる工程を経る。
【0047】
以上の過程を経ることで、本発明の応力センサを得ることができる。当該応力センサは、撓み易い基板4領域に配される歪ゲージ5の感度が、撓み難い基板4領域に配される歪ゲージ5の感度よりも低く、且つポスト8へ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一だった。当該本発明の応力センサは、前述した第1の製造法による第1の応力センサである。
【0048】
(第2の実施の形態)
上記第1の実施の形態において、上記4方向の出力を把握した上での抵抗素子6作製条件を、抵抗体11に対するレーザトリミングによる抵抗値を上記のように調整した。このとき、上記パターニングの際の電極9間距離や、抵抗体11をスクリーン印刷する際の製版開口部寸法を第1の実施の形態と同様に調整した上で前記レーザトリミングを実施してもよい。また全ての抵抗素子6を同条件で作製し、前記レーザトリミングのみで各々の抵抗素子6に対して上記のように抵抗値調整してもよいことは言うまでもない。本実施の形態は、出力精度をより高めることができる点、また新たな設計を要しない場合がある点で特に有利である。当該本発明の応力センサは、前述した第2の製造法による第1の応力センサである。
【0049】
(第3の実施の形態)
上記第1の実施の形態において、上記4方向の出力を把握する工程及びその後の抵抗素子6作製工程に代えて、ポスト8へ付与する同じ強さの応力に対する出力を、把握すべき方向について実質的に同一になるように抵抗素子6に対してレーザトリミングを施す。即ちポスト8へ同一の応力を付与し、応力センサ出力値を監視しながら、所望の出力値となった時点でトリミングを止めることで、上記4方向の出力を調整するのである。本実施の形態も、出力精度をより高めることができる点、また新たな設計を要しない点で特に有利である。当該本発明の応力センサは、前述した第2の製造法による第1の応力センサである。
【0050】
(第4の実施の形態)
上記第2及び第3の実施の形態において、出力を把握する工程が上記第6のステップによること、即ちブリッジ回路を構成する各抵抗素子6それぞれに直列接続されるトリム抵抗3を有し(図6)、抵抗素子6を配すべき基板4領域に抵抗素子6を配置し、把握すべき方向それぞれに対しポスト8へ同じ強さの応力を付与した場合の出力を把握することとなる。そして当該第6のステップにて把握した出力に基づき、ポスト8へ付与される同じ強さの応力に対する出力が、上記4方向の出力が実質的に同一となるようトリム抵抗3の抵抗値を調整するのである。本実施の形態も、出力精度をより高めることができる点、また新たな設計を要しない点で特に有利である。当該本発明の応力センサは、前述した第3の製造法による第2の応力センサである。
【0051】
ここで上記トリム抵抗3の配置する位置は、例えば図7(a)、図7(b)に示すように、ポスト8底面の輪郭から極力離れた位置とすることが好ましい。応力付与による基板4の撓みの影響を受けて抵抗値を変化させないためである。
【0052】
上記第1〜4の実施の形態では、歪みゲージ5として抵抗素子6を用いているが、これに限定されないことは言うまでもない。例えば圧電素子、キャパシタ素子等を用いることができる。但し抵抗素子6は、その製造が比較的容易な点、及びその特性値である抵抗値を調整しやすい点で他の歪みゲージ5に比して有利である。
【0053】
上記第1〜4の実施の形態では、歪みゲージ5としての抵抗素子6がブリッジ回路を構成するものについて述べたが、これに限定されないことは言うまでもない。
【0054】
【発明の効果】
本発明により、基板外形形状や基板材質選択の自由度を高めつつ、出力バランスの良好な応力センサを提供することができた。
【図面の簡単な説明】
【図1】本発明の応力センサの一例の平面図(a)及び底面図(b)の概要である。
【図2】応力センサの主な動作状態を示す図である。
【図3】本発明の応力センサの信号入出力の様子の一例、及び本発明の応力センサの製造法における、出力を把握する手段を説明する図である。
【図4】本発明の応力センサを構成する歪みゲージである抵抗素子の平面図の一例である。
【図5】本発明の応力センサを構成する歪みゲージである抵抗素子とポスト底面の輪郭との位置関係の一例を示す図である。
【図6】本発明の応力センサの信号入出力の様子の一例、及び本発明の応力センサの製造法における、出力を把握する手段を説明する図である。
【図7】本発明の応力センサの一例であって、トリム抵抗を有するものの底面図の概要である。
【図8】従来の応力センサを構成する基板底面図である。
【符号の説明】
3.トリム抵抗
4.基板
5.歪みゲージ
6.抵抗素子
8.ポスト
9.電極
10.配線
11.抵抗体
12.固定用穴
21.基板
22.歪みゲージ
26.ポスト
Claims (9)
- 基板面に複数の歪ゲージと、応力受け部材としてのポストが配され、そのポストへの応力付与が前記基板を撓ませて前記歪ゲージを刺激し、当該刺激による前記歪ゲージの特性値変化により、付与された応力の方向を把握し得る応力センサにおいて、
撓み易い基板領域に配される歪ゲージの感度が、撓み難い基板領域に配される歪ゲージの感度よりも低く、
且つポストへ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一であることを特徴とする応力センサ。 - 複数の歪ゲージが抵抗素子であり、当該抵抗素子がブリッジ回路を構成し、当該ブリッジ回路のバランスの崩れにより付与された応力が検出されることを特徴とする請求項1記載の応力センサ。
- 複数の歪ゲージが抵抗素子であり、当該抵抗素子がブリッジ回路を構成し、撓み易い基板領域に配される抵抗素子の抵抗値が、撓み難い基板領域に配される抵抗素子の抵抗値よりも低いことを特徴とする請求項2記載の応力センサ。
- 抵抗素子の抵抗値が、トリミング技術により調整されることを特徴とする請求項3記載の応力センサ。
- 基板面に複数の抵抗素子と、応力受け部材としてのポストが配され、当該抵抗素子によりブリッジ回路が構成され、そのポストへの応力付与が前記基板を撓ませて前記抵抗素子を刺激し、当該刺激による前記抵抗素子の抵抗値変化、それに伴う当該ブリッジ回路のバランスの崩れにより、付与された応力の方向を把握し得る応力センサにおいて、
撓み易い基板領域に配される抵抗素子の抵抗値が、撓み難い基板領域に配される抵抗素子の抵抗値よりも低く、
ブリッジ回路を構成する各抵抗素子それぞれに直列接続されるトリム抵抗を有し、当該トリム抵抗の抵抗値調整により、応力が付与されない状態におけるブリッジ回路のバランスが維持され、
且つポストへ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一であることを特徴とする応力センサ。 - 基板が繊維混入材料からなることを特徴とする請求項1〜5のいずれかに記載の応力センサ。
- 基板面に複数の歪ゲージと、応力受け部材としてのポストが配され、そのポストへの応力付与が前記基板を撓ませて前記歪ゲージを刺激し、当該刺激による前記歪ゲージの特性値変化により、付与された応力の方向を把握し得る応力センサの製造法において、
予め歪ゲージを配すべき基板領域に実質的に同一特性の歪ゲージを配置し、把握すべき方向それぞれに対しポストへ同じ強さの応力を付与した場合の出力を把握する第1のステップと、
第1のステップにて把握した出力に基づき、ポストへ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一となるよう上記基板領域それぞれに配する歪ゲージ特性を決定する第2のステップと、
第2のステップの決定に基づき、基板面に歪ゲージを配する第3のステップを有することを特徴とする応力センサの製造法。 - 基板面に複数の歪ゲージと、応力受け部材としてのポストが配され、そのポストへの応力付与が前記基板を撓ませて前記歪ゲージを刺激し、当該刺激による前記歪ゲージの特性値変化により、付与された応力の方向を把握し得る応力センサの製造法において、
歪ゲージを配すべき基板領域に歪ゲージを配置し、把握すべき方向それぞれに対しポストへ同じ強さの応力を付与した場合の出力を把握する第4のステップと、
第4のステップにて把握した出力に基づき、ポストへ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一となるよう、上記歪ゲージ特性を調整する第5のステップを有することを特徴とする応力センサの製造法。 - 基板面に複数の抵抗素子と、応力受け部材としてのポストが配され、当該抵抗素子によりブリッジ回路が構成され、そのポストへの応力付与が前記基板を撓ませて前記抵抗素子を刺激し、当該刺激による前記抵抗素子の抵抗値変化、それに伴う当該ブリッジ回路のバランスの崩れにより、付与された応力の方向を把握し得る応力センサの製造法において、
ブリッジ回路を構成する各抵抗素子それぞれに直列接続されるトリム抵抗を有し、
抵抗素子を配すべき基板領域に抵抗素子を配置し、把握すべき方向それぞれに対しポストへ同じ強さの応力を付与した場合の出力を把握する第6のステップと、
第6のステップにて把握した出力に基づき、ポストへ付与される同じ強さの応力に対する出力が、把握すべき方向について実質的に同一となるよう、上記トリム抵抗の抵抗値を調整する第7のステップを有することを特徴とする応力センサの製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003004794A JP4271447B2 (ja) | 2003-01-10 | 2003-01-10 | 応力センサ及びその製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003004794A JP4271447B2 (ja) | 2003-01-10 | 2003-01-10 | 応力センサ及びその製造法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004219169A JP2004219169A (ja) | 2004-08-05 |
JP4271447B2 true JP4271447B2 (ja) | 2009-06-03 |
Family
ID=32895664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003004794A Expired - Fee Related JP4271447B2 (ja) | 2003-01-10 | 2003-01-10 | 応力センサ及びその製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4271447B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006177823A (ja) * | 2004-12-22 | 2006-07-06 | Oki Electric Ind Co Ltd | 加速度センサ |
JP2008139136A (ja) * | 2006-12-01 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 力学量センサおよびその製造方法 |
JP2008139135A (ja) * | 2006-12-01 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 力学量センサおよびその製造方法 |
TWI363866B (en) * | 2007-12-28 | 2012-05-11 | Elan Microelectronics Corp | Stress sensor |
-
2003
- 2003-01-10 JP JP2003004794A patent/JP4271447B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004219169A (ja) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7262682B2 (en) | Resistor element, stress sensor, and method for manufacturing them | |
JP4280774B2 (ja) | 小型で高品位なマウスポインティングデバイス | |
US20090265927A1 (en) | Input device and its manufacturing method | |
US6347555B1 (en) | Force sensor circuit | |
JP4271447B2 (ja) | 応力センサ及びその製造法 | |
US6993982B2 (en) | Stress sensor for electronic devices | |
US7040182B2 (en) | Stress sensor | |
JP2000267803A (ja) | ポインティング装置 | |
JP4136947B2 (ja) | 応力センサ | |
JP2004184127A (ja) | 応力センサ | |
JP3691821B2 (ja) | 応力センサ | |
JPWO2003074986A1 (ja) | 応力センサ | |
JP2004150886A (ja) | 応力センサ | |
TWI793834B (zh) | 壓力傳感裝置與其製造方法 | |
JP2002157063A (ja) | 電子機器用多方向スイッチシステム及びそれを用いた電子機器 | |
JP2002181642A (ja) | 応力センサ装置及びその製造法 | |
JP4104961B2 (ja) | 応力センサ | |
WO2002052236A1 (fr) | Capteur de contrainte | |
JP2004239624A (ja) | 応力センサの製造法 | |
WO2003081413A1 (fr) | Dispositif d'entree d'informations pour un appareil electronique | |
JP2004079581A (ja) | 抵抗素子及びその製造法並びに当該抵抗素子を歪ゲージとして用いる応力センサ | |
JP2004191294A (ja) | 応力センサ及びその製造法 | |
JP2000047814A (ja) | 入力装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20051130 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4271447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |