JP4268013B2 - 直流安定化電源装置 - Google Patents

直流安定化電源装置 Download PDF

Info

Publication number
JP4268013B2
JP4268013B2 JP2003368919A JP2003368919A JP4268013B2 JP 4268013 B2 JP4268013 B2 JP 4268013B2 JP 2003368919 A JP2003368919 A JP 2003368919A JP 2003368919 A JP2003368919 A JP 2003368919A JP 4268013 B2 JP4268013 B2 JP 4268013B2
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
buffer
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003368919A
Other languages
English (en)
Other versions
JP2005137085A (ja
Inventor
正敏 井森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2003368919A priority Critical patent/JP4268013B2/ja
Publication of JP2005137085A publication Critical patent/JP2005137085A/ja
Application granted granted Critical
Publication of JP4268013B2 publication Critical patent/JP4268013B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、高電圧を発生する直流安定化電源装置に係り、特に、出力電圧を安定化する帰還について、高電圧に伴う遅れの大きい帰還とは独立な遅れの少ない帰還を実装することにより、安定化の精度の向上と応答の高速化を実現した、直流安定化電源装置に関する。
従来の直流高圧電源では、高電圧を得るために電磁トランスが使用されている場合が多い。電磁トランスを使って高電圧を発生する直流高圧電源の場合、電源は電磁トランス、インバータ回路、コンバータ回路、誤差検出回路を備える。電磁トランスの一次側入力と二次側出力の電圧比は電磁トランスの巻線比によって決まる。出力される高周波交流の振幅は、入力された高周波交流の振幅の巻線比に比例して昇圧された電圧となる。直流高電圧電源では巻線比の大きい電磁トランスが使用される。
電磁トランスの一次側に入力される高周波交流の電源は外部から供給される直流電圧である。この直流電圧は、インバータ回路により高周波交流に変換され、電磁トランスに入力される。インバータ回路は高周波交流の振幅を制御する。電磁トランスの出力である高周波交流をコンバータ回路により倍圧整流することにより電源の出力となる出力高電圧を得る。
出力高電圧を安定化するために、出力高電圧は誤差検出回路を通してインバータ回路に入力され、高周波交流の振幅にフィードバックされる。出力高電圧は分割抵抗により分割され、誤差検出回路により出力高電圧を設定するために外部より供給されている参照電圧と比較される。誤差検出回路の出力はインバータ回路に入力され、電磁トランスに入力される高周波交流の振幅を制御する。
出力が短絡されると高周波交流の振幅を拡大して出力電圧を保つ方向にフィードバックが働く。高電圧出力の短絡に備えるために、出力電流を監視してあらかじめ設定された値以上の出力電流を禁止することが必要になる。電磁トランスを使用した高電圧電源装置では出力電流を監視して短絡による過大電流から回路を保護する回路を備えている。
図17に、従来の圧電トランスを使った直流高圧電源のブロック図を示す。この直流高圧電源は、直流電源101、インバータ回路102、圧電トランス103、コンバータ回路104、誤差検出回路105および周波数変調回路106を備える。圧電トランス103は入力である高周波交流によって駆動され、同じ周波数の高周波交流を出力する。(特許文献1、2参照)
圧電トランス103は内部に共振回路を含むため、鋭い周波数特性や大きな負荷依存性を示す。圧電トランス103の出力に負荷抵抗を接続し、高周波交流の入力振幅と出力振幅の電圧の比である昇圧比を駆動周波数の関数として測定すると、圧電トランス103は共振周波数の付近で大きな昇圧比を示すことが分かる。圧電トランス103を使用した高圧電源ではこのことを利用して高電圧を発生する。また昇圧比が駆動周波数に依存することを利用して、出力高電圧を周波数に帰還することにより出力高電圧を安定化する。
圧電トランス103はあらかじめ分極された圧電セラミックが持つ圧電効果を利用したものである。圧電セラミックに外力を加えて変形させれば電圧が発生し、逆に電圧を加えれば応力が発生し変形する。圧電トランス103ではこの効果を利用して、1次側で電気振動をいったん機械振動に変換して二次側に伝送し、二次側でこれを再び電気振動に戻すことにより、電気エネルギーを伝送する。従来の電磁トランスが磁気を用いてエネルギーの伝送を行うのにたいして、圧電トランス103は機械的エネルギーにより伝送が行われる。
圧電トランス103の二次側はキャパシタンスであり、ここに機械的振動を通して電荷が注入されることにより電圧が発生する。 機械的振動は負荷によるエネルギーの散逸のため次第に減衰する。減衰の時定数は負荷とともに大きくなる。出力が高電圧の場合、負荷の抵抗値は一般に大きい。このため、機械的振動でエネルギーを蓄える圧電トランス103は負荷抵抗が大きい直流高電圧電源に適している。
インバータ回路102は外部より供給される直流電圧を、周波数変調回路106の出力する矩形波と同一の周波数を持つ固定振幅の高周波交流に変換し、この高周波交流を圧電トランス103に供給する。圧電トランス103は印加された高周波交流を高電圧の高周波交流に昇圧する。コンバータ回路は、圧電トランス103の出力である高周波交流を倍圧整流することにより電源の出力となる出力高電圧を得る。
出力高電圧を安定化するために、出力高電圧は誤差検出回路105を通して周波数変調回路106に入力され、高周波交流の周波数にフィードバックされる。出力高電圧は分割抵抗により分割されたうえ誤差検出回路105に入力され、参照電圧と比較される。誤差検出回路105の出力は周波数変調回路106に入力され、圧電トランス103に入力される高周波交流の周波数を制御する。周波数変調回路106は入力によって決まる周波数を持つ矩形波を出力し、インバータ回路102を制御する。
誤差検出回路105は、出力高電圧と参照電圧とを比較することにより電圧差を検出し、周波数変調回路106の出力であるパルス列の周波数を通して、圧電トランス103を駆動する高周波交流の周波数をこの電圧差が少なくなるように変化させ、直流出力高電圧が一定に保たれるように制御する。
コンバータ回路104は、高周波交流電圧を倍圧整流する。倍圧整流の倍率を変えると、圧電トランス103の出力より見た負荷のインピーダンスが変化する。コンバータ回路は、圧電トランス103から見た負荷のインピーダンスが圧電トランス103の最適抵抗に近似的に等しくなる倍率を備えることにより、圧電トランス103の電力変換効率を改善する。
出力電圧は圧電トランス103を駆動する高周波交流の周波数にフィードバックされ、安定化される。過大な負荷電流が流れると、圧電トランス103を駆動する周波数が共振周波数を超えて移動する。共振周波数を超えた時点で、フィードバックは出力高電圧を下げる方向に働くので、出力高電圧は自動的に低下する。このため負荷電流を制限する保護回路は不必要となる。
従来の直流高電圧電源装置では、電磁トランスあるいは圧電トランスにより高周波交流を昇圧することにより高電圧の高周波交流を発生し、これを整流することにより直流高電圧を生成している。トランスの一次側に入力される交流の振幅と二次側から出力される交流の振幅の比が昇圧比であり、当該電源装置では昇圧比の高いトランスが使用される。このためトランスの二次側の出力インピーダンスは高くなり、二次側から出力される高電圧の高周波交流のソースインピーダンスは高くなる。直流高電圧の生成に必要な整流に伴う直流高電圧に重畳したリップルと、当該電源装置に接続された負荷による負荷電流の変化に伴う直流高電圧の変化の減少させるため、直流高電圧は出力キャパシタによってバッファされる。
出力高電圧は、電磁トランスの場合、これを一次側に入力される高周波交流の振幅にフィードバックすることにより安定化される。圧電トランスを用いた場合、出力高電圧は一次側の高周波交流の周波数にフィードバックされることにより安定化される。高電圧高周波交流のソースインピーダンスと出力キャパシタによって決まる遅れによってフィードバックの有効な周波数帯域が制約される。
出力電圧は、目標とされる参照電圧によって設定される。フィードバックは出力電圧と参照電圧との電圧差を検出し、これを小さくするように働く。電圧差を検出するために、出力電圧は分割抵抗により分割されて参照電圧と比較される。出力高電圧が高電圧であるため、この分割比が大きくなり、このことによりフィードバックのループゲインの大きさが制約される。
高圧電源装置の出力には、遅れによる周波数帯域への制約と、分割比によりループゲインへの制約がある。高圧電源装置の出力を、これらの制約の少ない低電圧電源装置の出力と比較すると、安定性の精度あるいは周波数応答の速度等において性能の差が見られる。
特開2002−359967号公報 特許第2961851号公報
従来の電磁トランスを用いた直流高電圧電源装置では、上述のように、トランスにより高周波交流を昇圧することにより高電圧の高周波交流を発生し、これを整流することにより直流高電圧を生成する。昇圧比の高いトランスが使用されるので、トランスの二次側の出力インピーダンスは高くなる。また、整流に伴うリップルと、負荷電流の変化に伴う直流高電圧の変化の減少させるため、出力キャパシタが使用される。高周波交流の振幅を調節することにより出力高電圧が安定化される。出力高電圧を安定化するフィードバックには、出力インピーダンスと出力キャパシタンスによる遅れが周波数帯域への制約となる。出力が高電圧であるため、分割比が大きくなり、このことによりフィードバックのループゲインが制約される。これらの制約の少ない低電圧電源装置と比較すると、安定性の精度あるいは周波数応答の速度等において差が見られる。
また、一般に、最近の大規模な高エネルギー実験装置は多数の検出器によって構成されている。検出器の多くはその電源として高圧電源装置を使用する。たとえば多数の光電子増倍管を使用する検出器では、これらの増倍管の増幅率を一定に揃えるために、各々の増倍管に固有の高電圧を印加する。このため、増倍管と同じ数の高圧電源を使用する。高圧電源の仕様に対する要求は検出器に依存するが、いずれも数千個から数万個の高圧電源を使用するため、個々の電源はコンパクトであるとともに低廉であることが求められる。
シンギャプチェンバー(Thin Gap Chamber) と呼ばれる検出器には、例えば3kVから4kVの可変な出力電圧と200μAの出力電流を備えた電源が必要である。また光電子増倍管の高圧電源の場合には、使用する光電子倍増管と測定の目的に依存するが、たとえば1kVから2kVの可変の出力電圧と1mAの出力電流が求められる。いずれの場合にも出力電圧に重畳するリップルはピークツピークで100mV以下であり、かつ負荷電流の変化による出力電圧の変化は、測定の条件目的により大幅に変化するので一般的に述べることは困難であるが、たとえば30%の負荷電流の変化に対して電圧の変化が0.1%以下であることが求められる。
これらの条件を満たす高圧電源を従来の技術で製作することは可能であるが、コンパクトかつ低廉な価格でこれらの電源を実現するには、従来の技術は適切とはいえない。
本発明は上記課題を解決し、精度よく安定化されかつ周波数応答の優れた直流高電圧を提供する簡単な回路構成を導入し、コンパクトで低廉な直流安定化高圧電源を提供することを目的としている。
本発明は、上記の目的を達成するために、例えば、次のような解決するための手段を備える。
[1] 電源の出力である出力高電圧をバッファ充電電圧とオフセット電圧の和として生成するバッファ回路と、このバッファ回路にバッファ充電電圧を生成するバッファ駆動回路と、バッファ回路にオフセット電圧を発生する高速電力増幅器と、出力高電圧と参照電圧との間の電圧差を検出し、この電圧差が小さくなるようにバッファ駆動回路と高速電力増幅器を制御する誤差増幅器とを具備する直流安定化高圧電源において、バッファ充電電圧がオフセット電圧に依存しないフローティング特性を近似的に実現したバッファ回路を導入することにより、出力高電圧を安定化する帰還を、近似的に互いに独立な遅れの少ないオフセット電圧を制御する帰還と遅れの大きいバッファ充電電圧を制御する帰還に分けて別々に実装することにより、帰還の有効な周波数領域の拡大と帰還量の増加を実現することを特徴とする。
出力高電圧をバッファ充電電圧とオフセット電圧との和として生成するフローティング特性を備えたバッファ回路を導入し、バッファ回路によりバッファ駆動回路の出力である高周波交流をバッファ充電電圧として直流高電圧に変換する。
高速電力増幅器によって駆動されるフローティング特性を備えたバッファ回路は、あたかも電極の一方を高速電力増幅器の出力によって駆動される電池のごとく動作し、したがって電池のもう一方の電極がバッファ回路の出力に対応し、また電池の両極間の電圧はバッファ充電電圧に対応する。高速電力増幅器の出力がオフセット電圧であり、出力高電圧はバッファ充電電圧とオフセット電圧の和となる。またフローティング特性から定常状態ではバッファ充電電圧はオフセット電圧にほとんど依存しないので、オフセット電圧を制御することにより出力高電圧を調整することができる。出力高電圧が、誤差増幅器の出力からバッファ駆動回路を経てバッファ回路のバッファ充電電圧に反映される遅いフィードバックと、出力電圧が高速電力増幅器の出力であるオフセット電圧に反映される早いフィードバックは、並列かつ独立なフィードバックである。
フィードバックの有効な周波数帯域が広く、高速な(遅れが比較的小さい)フィードバックは、出力電圧に重畳する高周波のリップルを縮小させ、また負荷電流の急速な変化に伴う電圧変化を減少させることができる。また、遅れが比較的大きいフィードバックは、出力電圧のほとんどを占める高電圧を、出力電圧と参照電圧との差が小さくなるように、バッファ回路にバッファ充電電圧として生成する。
[2] 直流安定化高圧電源において、誤差増幅器の出力により振幅の制御された高周波交流を生成するバッファ駆動回路の伝達関数には原点に極が挿入されている。誤差増幅器の出力をもとにオフセット電圧を制御する高速電力増幅器の伝達関数は原点に極を持たない。バッファ回路はバッファ駆動回路の出力である高周波交流をバッファ充電電圧として直流高電圧に変換する。この結果、出力高電圧における定常偏差はバッファ充電電圧で補償される。すなわち、バッファ駆動回路の入力から出力への伝達関数に導入された近似的に原点に位置する極が、出力電圧と参照電圧との定常偏差を近似的にゼロにする。このことにより、定常状態では誤差増幅器の両入力間の電圧差はゼロに近い値となり、高速電力増幅器はその電圧振幅の中央に近い電圧を出力するので、高速電力増幅器の出力の電圧振幅をオフセット電圧として有効に利用することを可能とする。
[3]直流安定化高圧電源において、たとえばバッファ駆動回路と高速電力増幅器とが共通のグランドを持ち、しかもこの共通のグランドが出力高電圧の基準とするグランドと異なる場合、共通のグランドを出力の基準とすることのできる誤差増幅器を採用することにより、高速電力増幅器の出力の電圧振幅の範囲内で出力高電圧のグランドを共通のグランドから独立に設定できる。
直流安定化高圧電源において、その入力と出力とをそれぞれキャパシタによって出力高電圧に接続された増幅器が、入力キャパシタを通して入力されたリップルを反転増幅して出力キャパシタを通して出力高電圧に帰還するリップル低減回路により、出力高電圧を安定化する帰還が有効に働かなくなる高い周波数成分を含むリップルを、この帰還の有効に働く低い周波数の波形に変換し、リップルの低減を実現することができる。
本発明によれば、以下のような効果を奏することができる。
(1)出力電圧と参照電圧との間の電圧差をもとに発生する高電圧を調節する遅れの大きい帰還とは独立に、これと並行して出力高電圧と参照電圧の電圧差を高速電力増幅器の出力の電圧振幅の範囲のなかで高速に調整する早い帰還が、出力高電圧の安定性と周波数応答を改善する。
(2)出力高電圧と参照電圧とを比較して発生する高電圧を調整する遅れの大きい帰還に原点に位置する極が組み込まれているので、定常状態では発生する高電圧は参照電圧の設定する出力高電圧と等しくなる。この結果出力電圧と参照電圧の電圧差の定常偏差はゼロとなるので、定常状態では高速電力増幅器の出力はその電圧振幅の中央付近に位置することとなり、この電圧振幅を出力高電圧の制御に有効に利用することが可能となる。
(3)例えば光電子増倍管を使用する場合、高圧電源と信号のグランドは増倍管のなかで結合される。また、信号のグランドは測定系のグランドと結合される。多数の光電子増倍管を使用する場合、グランドループを避けるためには、高圧電源に電力を供給する直流電源のグランドから出力高電圧のグランドを切り離すことが必要になる。当該直流安定化高圧電源では、電力を供給する直流電源のグランドを出力の基準とする誤差増幅器を使用することにより、出力高電圧のグランドを直流電源のグランドから独立させることができるので、グランドループを避けることができる。
(4)リップル低減回路の帰還は、当該直流安定化高圧電源に組み込まれている出力高電圧と参照電圧との電圧差を小さくするように出力高電圧を制御する帰還が有効でなくなる高い周波数の領域で有効となり、この領域の周波数成分を含むリップルを低減することができる。
発明の実施の形態
以下、本発明の実施の形態について詳細に説明する。
1.直流安定化高圧電源の概要
図1は、本発明の実施の形態を示す直流安定化高圧電源装置のブロック図である。
この安定化高圧電源は、バッファ回路1と、高速電力増幅器2と、誤差増幅器3と、バッファ駆動回路4とを備える。
バッファ回路1は、出力高電圧をバッファ充電電圧とオフセット電圧との和として生成するフローティング特性を備える。バッファ回路1は、二つの入力ノードAとBと一つの出力ノードCとを備え、ノードAをバッファ駆動回路4の出力によって、またノードBを高速電力増幅器2の出力によって駆動され、ノードCより出力高電圧を出力する。バッファ回路1のバッファ充電電圧は、ノードAに入力される高周波交流の振幅に従い定められる。ノードCの出力高電圧は、このバッファ充電電圧とノードBの電圧によるオフセット電圧とを加算した値に従う値となる。
誤差増幅器3は、出力高電圧とこれを設定する参照電圧との間の電圧の誤差を検出する。なお、本実施の形態では、ひとつの誤差増幅器3が、高速電力増幅器2とバッファ駆動回路4の両方に誤差(電位差)を供給しているが、それぞれ別の誤差増幅器を設けて誤差(電位差)を供給するようにしても良い。バッファ駆動回路4は、誤差増幅器3の出力により振幅の制御された高周波交流を生成する。高速電力増幅器2は、誤差増幅器3の出力をもとにオフセット電圧を制御する。
このような安定化高圧電源において、バッファ回路1の出力高電圧は負荷に供給されるとともに、分割抵抗により電圧を分割されて、誤差増幅器3に入力される。誤差増幅器3は、出力高電圧を参照電圧と比較し、両者の電圧差が小さくなるようにバッファ駆動回路4と高速電力増幅器2とを駆動する。バッファ回路1はフローティング特性を近似的に実現しているので、定常状態ではノードBとCの間の電位差はBの電位にほとんど依存しない。ノードBとCの間の電位差は、おもにノードAを駆動するバッファ駆動回路4の出力によって決まる。なお、フローティング特性については後述する。
2.フローティング特性を備えたバッファ回路
図2は、フローティング特性を備えたバッファ回路及びバッファ駆動回路の一般的な具体例を示す図である。
バッファ回路1は、例えば、図に示すようにキャパシタとダイオードをカスケードに接続した3段コックロフト・ウォルトン回路(以後CW回路と記す)を採用することができるが、これに限らず多様な構成が可能である。バッファ回路1は、ノードAをバッファ駆動回路4の出力によって駆動され、ノードBを高速電力増幅器2によって駆動される。
バッファ駆動回路4は、例えば、図に示すようにバッファ回路1を駆動する出力段41を備える。出力段41は、電圧出力の高周波交流発生器とその出力に直列に接続されている出力抵抗と出力キャパシタンスを有する。
バッファ駆動回路4と高速電力増幅器2の出力が定常であるとき、CW回路は平衡に達する。平衡状態でのバッファ充電電圧は、この例では、バッファ駆動回路4より入力される高周波交流の振幅の6倍で近似される。この乗数は出力高電圧の負荷に依存する。負荷が軽い場合は、乗数は6に近い値となるが、負荷が重くなると6より小さい値となる。
図3は、オフセット電圧の変化が引き起こす出力高電圧の変化のグラフである。オフセット電圧は、バッファ回路1のノードBに供給される。この図に示すように、オフセット電圧をΔvだけ階段状に変化させると、バッファ回路1の出力高電圧はΔvだけ変化し、時間の経過とともに新しい平衡状態に対応したΔv’に漸近する。負荷が定電流特性を示す場合などにはフローティング特性が理想的に成り立ち、Δv’はΔvに一致する。なお、電圧により電流の変化する負荷の影響を考慮するとフローティング特性は理想的には成立しない。
(フローティング特性)
ここで、フローティング特性とは、接地電位を(近似的に)独立に選ぶことができる特性である。本実施の形態では、圧電トランス5の二次側の接地電位を独立に選ぶことができない場合にも、圧電トランス5の二次側の出力が例えばCW回路に入力されている場合には、CW回路の接地電位を(近似的に)独立に選ぶことができるということに注目した。ここで近似的とする意味は、CW回路の負荷が例えば定電流源である場合には、正確なフローティング特性が実現されるが、一般な負荷の抵抗では、この特性は近似的にしか成立しない。しかし、高圧電源の場合、負荷抵抗が大きいので、負荷は近似的に定電流特性を示し、この結果、フローティング特性も近似的に成立する。
正確なフローティング特性とは、電磁トランスと同等のフローティング特性という意味で、例えば電磁トランスの場合にも接地電位が変化した場合に、出力電圧は同時に変化するのではなく、変化に遅れが伴う。これと同様な遅れは、正確なフローティング特性が成立している場合にも起きる。本実施の形態において、フローティング特性は、定電流負荷の場合には正確に成り立つが、例えば抵抗負荷の場合には、抵抗負荷は近似的な定電流源であるので、フローティング特性は近似的にしか成り立たない。
フローティング特性が理想的に成り立つ場合には、オフセット電圧の変化は5個のキャパシタンスCとキャパシタンスCの充電電圧を変化させない。オフセット電圧の変化はCW回路の平衡状態を保存する。オフセット電圧の変化は、バッファ駆動回路4の出力とCW回路の入力との間の電位差を変化させる。この電位差の変化は、高速電力増幅器2が圧電トランス5とCW回路の間のキャパシタンスを充電あるいは放電することにより実現される。例えば、出力段41の出力抵抗を数キロオーム、また出力キャパシタンスを数十ピコファラッドとすると、時定数は数十ナノセカンドの程度となる。この場合、オフセット電圧の変化が引き起こす出力高電圧の変化の時定数は数十ナノセカンドの程度となる。
CW回路の平衡状態は負荷電流によって決まる。負荷電流が一定であれば出力高電圧には依らない。出力高電圧を変化させると一般に平衡状態が変化するが、これは出力高電圧の変化が負荷電流の変化を引き起こすためである。従って負荷電流の微少な変化に対して、平衡状態の変化は無視できる。この近似の範囲で、オフセット電圧のΔvの変化は数十ナノセカンドの時定数を伴うΔvの変化を出力高電圧に引き起こす。つまり、定常状態では充電電圧はオフセット電圧に依存しない。
図4に、電磁トランスを用いたバッファ回路及びバッファ駆動回路の特性図を示す。
バッファ駆動回路の出力段41とバッファ回路1に電磁トランスを使えば、図に示すように簡単にフローティング特性を備えたバッファ回路1を構成することができる。出力高電圧を電磁トランスから出力される高周波交流の振幅にフィードバックすると同時に、高速電力増幅器2にフィードバックすることにより、出力高電圧が安定化される。バッファ駆動回路4により高周波交流の振幅にフィードバックすることにより、バッファ充電電圧を変化させることができ、また高速電力増幅器2にフィードバックすることにより、オフセット電圧を制御することができる。
電磁トランスを使った高圧電源では、出力高電圧をトランスへの入力である高周波交流の振幅にフィードバックする安定化が採用されている。電磁トランスの出力インピーダンスが低いので、このフィードバックだけでも通常は十分な精度の安定化が実現できる。もちろん、電磁トランスを使った高圧電源に本発明の構成を適用すれば、極の導入によって低下した周波数応答はオフセット電圧を制御する高速電力増幅器2によって回復され、通常の構成に較べて高い精度で安定化された電圧を供給できる。
一方、圧電トランスを用いた場合は、その出力インピーダンスが高いため、そもそもドミナントポールが低い周波数にあり、原点に極を導入しても失うところは少なく、原点に極を導入することに抵抗がないと言える。圧電トランスの非線形性な素子であるので、今度は逆に、フィードバックの安定性を保ちながら原点に極を導入することが困難になる。
出力インピーダンスの観点からは、高圧発生には電磁トランスが優れている。しかし電磁トランスは昇圧比を大きくすることは、効率等の要因から困難である。その点、圧電トランスは容易に高い昇圧比を実現することができる。しかし、出力インピーダンスは高く、そのままでは高圧電源として使用することは出来ない。そこで、インピーダンスの高い欠点をフィードバックでカバーして、圧電トランスの高い昇圧比を生かした高圧電源を作れれば、コンパクトであることもあり、広い応用が期待できる。
図5は、圧電トランスを用いたフローティング特性を備えたバッファ回路及びバッファ駆動回路の具体例を示す。ここでは、一例として、バッファ駆動回路4は圧電トランス5を備える。バッファ回路1は、ノードAをバッファ駆動回路4の出力である圧電トランス5によって駆動され、ノードBを高速電力増幅器2によって駆動される。
図6に、圧電トランスの等価回路の図を示す。図中、後述の図11において示される直流安定化高圧電源の実施の形態に使用されている圧電トランス5のパラメータを、一例として、示す。
図7に、図4のバッファ駆動回路の等価回路を示した図が示される。この図では、圧電トランス5がCW回路を駆動するので、理想トランスを圧電トランス5の一次側に移した等価回路が使用されている。なお、ここでは、図6の圧電トランス5の等価回路において、R、L、Cを理想トランスの二次側に等価的に移行した回路を用いている。従って、R、L、Cの値はそれぞれこの移行に伴い変更されている。
ここで、ノードBのオフセット電圧の変化がノードCの出力高電圧に引き起こす変化は、前述のオフセット電圧の変化に伴う出力高電圧の変化と、このオフセット電圧の変化による圧電トランス5からの出力の変化が出力高電圧に引き起こす電圧の変化の和となる。
に較べてC、 Cd2のキャパシタンスは小さいので、オフセット電圧を変化させると、おもにC、 Cd2の充電電圧が変化してオフセット電圧の変化に追随する。出力から見た圧電トランス5は共振特性を示すとともに原点にゼロ点を持つキャパシタンスの見える系である。オフセット電圧の変化に対する安定した圧電トランス5の応答を実現するためには、誤差増幅器3と高速電力増幅器2との合成電圧増幅率を、共振しないように設計することが必要である。
フローティング特性を備えたバッファ回路1及びバッファ駆動回路4等の各回路の実装は、上記の実施の形態に限定されるものではなく、本発明の趣旨に基づく種々の実装が可能であり、これらを本発明の範囲から除外するものではない。
3.圧電トランスを用いた直流安定化高圧電源
図8は、圧電トランスを用いた直流安定化高圧電源装置の詳細なブロック図である。本高圧電源装置では、圧電トランス5を使用して高電圧を発生する。圧電トランス5はピエゾ効果を利用したトランスであり、高電圧を効率よく発生することができる。圧電トランス5の昇圧比がこれを駆動する周波数に依存することを利用するので、出力高電圧は駆動周波数に帰還される。
本高圧電源装置は、バッファ回路1、高速電力増幅器2、バッファ駆動回路4、誤差増幅器3を備える。さらに、バッファ駆動回路4は、圧電トランス5、位相補償回路6、電圧制御周波数変調回路7、ドライバー回路8を備える。なお、出力高電圧のリップルを低減するためのリップル低減回路をバッファ回路1の後段にさらに備えるようにしても良い(後述の図11参照)。
バッファ駆動回路4と高速電力増幅器2とは誤差増幅器3の出力により駆動される。バッファ回路1は、二つの入力ノードAとBと一つの出力ノードCとを備え、ノードAをバッファ駆動回路4の出力によって、またノードBを高速電力増幅器2の出力によって駆動され、ノードCより出力高電圧を出力する。
出力高電圧は負荷に供給されるとともに、分割抵抗により電圧を分割されて、誤差増幅器3に入力される。誤差増幅器3は、出力高電圧をあらかじめ設定されている参照電圧と比較し、両者の電圧差が小さくなるようにバッファ駆動回路4と高速電力増幅器2とを駆動する。
バッファ回路1は、図示のように、一例として、3段のコックロフト・ワルトン回路を有する。バッファ回路1は、バッファ駆動回路4からノードAに入力される圧電トランス5の出力である高周波交流を直流の高電圧に変換し、これを出力高電圧としてノードCを通して負荷に供給するとともに、誤差増幅器3に入力する。
誤差増幅器3は出力高電圧と参照電圧との差を検出し、この差をバッファ駆動回路4の位相補償回路6を経て周波数変調回路7に入力するとともに、この差を高速電力増幅器2に入力する。周波数変調回路7はこの入力によって決まる周波数を持つ矩形波をドライバー回路8に出力する。このようにして出力高電圧は圧電トランス5を駆動する駆動周波数に帰還される。一方、誤差増幅器3の出力は高速電力増幅器2を経てバッファ回路1のノードBの電位に帰還される。出力高電圧はこれらの帰還により安定化される。
ドライバー回路8は外部より供給される直流電源を、周波数変調回路7の出力する矩形波と同一の周波数を持つ高周波交流に変換し、この高周波交流により圧電トランス5を駆動する。圧電トランス5はこの高周波交流を高電圧の高周波交流に昇圧する。バッファ駆動回路4の出力はこの昇圧された高周波交流である。
図9に、位相補償回路及び特性図を示す。なお、後述の図11でRの抵抗は、増幅器11の出力がクランプされたときの保護用の抵抗なので、その補償を考えるときには無視することができる。この抵抗を無視すると、この図の回路となる。
図の回路から分かるように、この補償回路は、原点に位置する極とRに位置するゼロ点と(R+R)Cに位置するゼロ点を作り出す。Rに位置する極は、抵抗RがRに較べて十分に小さいので、十分に高い周波数にあるため、フィードバックを考える際には無視することができる。
回路の補償の基本的な方針は、Rに位置するゼロ点によりCW回路の作り出す極をキャンセルし、また(R+R)Cに位置するゼロ点により圧電トランス5に起因する遅れ(極)をキャンセルする。すると基本的には1/sの伝達関数を持つことになるので、安定化できることとなる。もっとも1/sの系では、ループゲインに関係なく安定化できるが、実際にはそのようにうまくいかず、ループゲインを適切に選ぶことが必要である。
(各ノード電圧)
ここで、バッファ回路1の各ノードA〜Cの電圧の関係について説明する。
出力高電圧の基準となるグランドは、分割抵抗の接地されているグランドである。このグランドをグランドGと呼ぶことにすると、ノードBはグランドGに対して可変な電位にあり、この電圧をノードBの電圧と呼ぶことにする。このとき、ノードCの電圧は次式となる。
ノードCの電圧=ノードBの電圧+バッファ充電電圧
また、このとき、バッファ充電電圧は、次式となる。
バッファ充電電圧=ノードAに入力される高周波交流の振幅×6
つまり、この例では、コッククロフトワルトン回路が3段に構成されているので、入力の振幅のほぼ6倍(正確には負荷の値に依存します)の電圧の直流電圧が出力されることになる。
また、例えばコッククロフトワルトン(CW)回路のノードBは、通常はグランドGに接地される。ところが、本実施の形態では、このノードBを高圧の出力電圧を安定化するように制御する。すなわち、出力高電圧が高すぎる場合には、ノードBの電圧を下げ、また低すぎる場合にはこれを上げる。このノードBの電圧が、高速電力増幅器2によって駆動されている。
出力高電圧の負荷電流が例えば100マイクロアンペアの場合でも、ノードBを流れる電流はピーク値で20mAに近い値となるため、高速電力増幅器2は、この吸い込みあるいは吸い出し電流に対して、誤差増幅器3の出力によって決まる電位を保ち、定電圧源として動作することが必要になる。
具体的には、分割抵抗が例えば1000:1の場合、誤差増幅器3の入力端子間の電圧差をEとすると、高速電力増幅器2の出力電圧は、Eの数千倍の電圧となるように設計されている。つまり、誤差増幅器3の入力で、端子間の電圧差Eが小さくなるようにフィードバックされる。
このため、高速電力増幅器2は、例えば、千倍に近い高い電圧増幅率を必要とする。このような高い増幅率の増幅器では、たとえその入力端子に等しい電圧を印加しても、ゼロからずれ電圧を出力する。つまり増幅器のオフセット電圧が出力に現れる。この電圧が広くオフセット電圧と呼ばれているが、本実施の形態では、バッファ充電電圧のオフセット電圧を指し、これと混同しないようにするために、アンプのオフセット電圧をオフセット電圧と指していない場合がある。
電圧差Eが0である場合の高速電力増幅器2の出力電圧は、出力電圧振幅のほぼ中央に近い値を取る。つまり、ほぼ中央に近い値とは、アンプのオフセット電圧によるズレを無視すれば中央値となるという意味である。
(フィードバック)
つぎに、遅れの大きい及び小さいフィードバックについて説明する。
この直流安定化高圧電源には、誤差増幅器3の出力が周波数変調回路7に入力され、圧電トランス5の駆動周波数を変化させることにより、コックロフト・ワルトン回路により生成されるバッファ充電電圧を変化させる遅れの大きいフィードバックと、誤差増幅器3の出力が高速電力増幅器2に入力されオフセット電圧をシフトする遅れの小さいフィードバックが組み込まれている。
遅れの小さいフィードバックでは、分割抵抗の分割比を1000:1とすると、誤差増幅器3の出力電圧を数千倍に増幅した電圧が高速電力増幅器2から出力される。多くの場合、特別の条件が満たされていなければ、高速電力増幅器2の出力は、その出力の電圧振幅の上限または下限に貼り付くことが予想される。ところがこの高圧電源では、高速電力増幅器2の出力は、定常状態ではその出力の電圧振幅の中央付近の電圧を出力する。
その理由は、遅れの大きいフィードバックの伝達関数が原点に極を持ち、早いフィードバックの伝達関数が原点に極を持たないことにある。早いフィードバックは、出力高電圧と参照電圧とを比較して、その差が小さくなるようにオフセット電圧をシフトする。早いフィードバックは原点に極を持たないので、定常状態においても出力高電圧と参照電圧との間にはゼロでない電圧のズレが存在する。このズレが遅れの大きいフィードバックへの入力となる。遅れの大きいフィードバックは極を原点に持つので、ズレがゼロとなるようにバッファ充電電圧を変化させる。ズレがゼロとならない限り、出力高電圧と参照電圧とのズレを小さくする方向に働く。この結果定常状態では、出力高電圧と参照電圧のズレはゼロとなり、これが高速電力増幅器2に入力されるので、その出力はその電圧振幅の中央値付近となる。
高速電力増幅器2の出力がその電圧振幅の動作範囲におさまっているあいだは、遅れの小さいフィードバックは正常に働き、出力高電圧は参照電圧とのズレが小さくなるようにシフトされるので、遅れの大きいフィードバックの入力となる電圧のズレは小さい。このため遅れの大きいフィードバックを通して引き起こされるバッファ充電電圧の変化は小さく緩やか変化となる。ところが高速電力増幅器2の出力が電圧振幅の上限あるいは下限に貼り付くと、遅れの小さいフィードバックは働かなくなり、出力高電圧と参照電圧とのズレは大きくなる。この結果、遅れの大きいフィードバックへの入力も大きくなり、引き起こされるバッファ充電電圧の変化も大きくまた早い変化となる。
例えば、誤差増幅器3に入力される参照電圧が3.5Vから3.501Vに変化すると、出力高電圧は3500Vから3501Vに変化する。この参照電圧の変化が急であると、参照電圧が変化すると、まずオフセット電圧が1V高くなる。つまり、出力高電圧はこの時点で3501Vに変化するが、バッファ充電電圧は以前のままである。正確に言うと、出力高電圧は3501Vよりわずかに低く、誤差増幅器3の入力で見ると電圧のズレはゼロではない。このゼロでないズレがバッファ充電電圧を変化させ、バッファ充電電圧は次第に高くなる。バッファ充電電圧が高くなるにつれて、誤差増幅器3の入力におけるズレは次第に小さくなり、これにつれてオフセット電圧も低くなっていき、最終的には、誤差増幅器3の入力の誤差が0Vになる。この時のオフセット電圧とバッファ充電電圧の和が3501Vとなる。オフセット電圧は、誤差増幅器3の入力の誤差電圧が0Vの時の高速電力増幅器2の出力電圧ということになる。
(極)
つぎに、フィードバックの極について説明する。
本発明では、原点に位置する極が重要な役割を果たす。説明の都合で、誤差増幅器3の二つの入力端子の電圧差、つまり、参照電圧から出力電圧を引いた電圧を誤差と呼ぶ。また、回路の状態が時間的に変化しない状態を定常状態と呼ぶ。安定な回路であれば、参照電圧を一定に保持すれば、回路は時間の経過に伴い定常状態に移行する。定常状態における誤差を定常偏差と呼ぶ。帰還回路の伝達関数が、原点に位置する極を含む場合、定常偏差がゼロとなる。原点に位置する極は等価的に積分回路(図10に示す積分回路の図の一例を参照)により実現される。もし誤差がゼロでなければ、その誤差は積分され積分回路の出力はどんどん大きくなる。このどんどん大きくなる積分回路の出力が出力高電圧に帰還されるので、誤差増幅器3の入力での誤差がゼロになるまで続く。この結果定常偏差はゼロになる。つまり定常偏差がゼロになった時点で積分回路への入力が止まり、積分回路の出力が定常となる。
帰還回路の伝達関数が、原点に位置する極を含む場合、定常偏差がゼロとなることは、制御理論では良く知られている。また、帰還回路の伝達関数が、原点に位置する極を含まない場合、定常偏差がゼロとならないことも良く知られている。
この高圧電源では、誤差増幅器3の出力により、バッファ充電電圧とオフセット電圧が
制御されるが、バッファ充電電圧を制御する伝達関数には原点に位置する極が含まれているが、オフセット電圧を制御する伝達関数には原点に位置する極が含まれていない。
誤差が変化した場合、オフセット電圧はすぐに変化するが、バッファ充電電圧はゆっくり変化する。オフセット電圧が変化しても、誤差はゼロにならない。このゼロでない誤差によって、バッファ充電電圧は変化する。バッファ充電電圧の変化に応じてオフセット電圧も変化する。定常状態では、誤差がゼロとなるので、誤差増幅器3の出力は、その二つの入力端子に同じ電圧が印加されることになる。つまり、誤差増幅器3の出力は、アンプのオフセットを無視すれば、その出力振幅の中央値を出力することになり、高速電力増幅器2も同様となる。
(極、ゼロ点に関する伝達関数の特定)
一般に、抵抗、キャパシタンス、インダクタンスの素子等を結合した線形な集中定数系回路の伝達関数は、分母の次数が分子の次数より大きい有理関数となる。この伝達関数の分母の多項式のゼロ点がこの伝達関数の極であり、分子の多項式のゼロ点がこの伝達関数のゼロ点である。この意味で伝達関数のゼロ点と極の位置を指定すれば、伝達関数は定数倍を除いて一意的に決めることができる。この回路が安定であるための必要十分条件は伝達関数の極が右半平面に存在しないことである。
安定な回路の応答は、その伝達関数の詳細にも依ると言うよりも、むしろその伝達関数が備える特徴によって分類する事ができる。それは、伝達関数が原点に極を持つかどうかであり、また原点に極を持たない場合には、原点に一番近い極の位置であり、また、その極が実根であるか複素数の共役な根であるかどうかなどである。また、ゼロ点については、原点に近い高々2、3個のゼロ点の極と位置関係が重要となる。このように、回路の応答は原点の付近にある高々2、3個の極およびゼロ点によってもっぱら支配される。したがって、これらの極およびゼロ点の配置が回路設計上の主な課題となる。
4.直流安定化高圧電源の詳細構成
図11は、直流安定化高圧電源の全体構成図の具体例である。以下、この図を参照しながら、この直流安定化高圧電源の全体構成の一例について説明する。なお、以下各素子のかっこ内の値又は形式番号等は一例を示すものであり、これに限定されない。
この直流安定化高圧電源は、バッファ回路1、高速電力振幅器2、誤差増幅器3、バッファ駆動回路4、リップル低減回路24を備える。バッファ駆動回路4は、圧電トランス、位相補償回路6、周波数変調回路7、ドライバー回路8、補助電源9を備える。
図において、バッファ回路1は、キャパシタンスC(2nF)、C(2nF×5)、C(100nF)とダイオードD(ESJA98×6)を備える。誤差増幅器3は、分割抵抗回路18(抵抗R:200MΩ、抵抗R:200kΩ)とインスッルメンターションアンプ(INA155)を備える。
高速電力増幅器2は、2個の演算増幅器19及び20(INA350×2)と電流バッファアンプ21(BUF634)と抵抗R13(10kΩ)、 R14(300kΩ)、 R15(2kΩ)、 R16(80kΩ)とキャパシタンスC(150pF)とを備える。リップル低減回路24は、キャパシタンスC(1nF)、C(100pF)、C10(10nF)、 C11(0.1μF)、演算増幅器22(OPA683)、電流バッファアンプ23(BUF634)、抵抗R17(100kΩ)、R19(12kΩ)、R20(12kΩ)とダイオードD(ESJA98×2)を備える。
以下、この直流安定化高圧電源の各部の動作について詳細に説明する。
バッファ回路1
バッファ回路1はバッファ駆動回路4に含まれる圧電トランス5の出力によって駆動される。バッファ回路1は、図4に示すようにCW回路からなり、昇圧と整流を行う。圧電トランス5の出力から効率良く直流高電圧を発生するには、高い耐圧を備え、接合部容量の小さい高速のダイオードが必須である。ここでは、富士電機のESJA98に代表されるHDTV用に開発された高耐圧超高速ダイオードが使用されている。
誤差増幅器3
誤差増幅器3は図3に示すよう分割抵抗回路に接続されるバーブラウン社のインスツルメンテーションアンプ(INA155)に代表される差動増幅器IC10を使って構成される。IC10は、分割抵抗からノードYに入力された出力高電圧と、出力高電圧を設定するために外部よりノードXに入力された参照電圧とを比較し、この電圧の差にノードZに入力された基準動作電圧を加えて出力する。誤差増幅回路の出力は高速電力増幅器2とバッファ駆動回路4に入力される。
高速電力増幅器2
高速電力増幅器2は、誤差増幅器3によって検出された出力高電圧と参照電圧との電圧差をオフセット電圧として出力高電圧に帰還する。この帰還が有効であるためには、誤差増幅器3と高速電力増幅器2の合成電圧増幅率が、分割抵抗の分割比に比べて十分に大きいことが必要であり、このことから高速電力増幅器2の電圧増幅率は大きくなる。このような高い増幅率で使用することのできるバーブラウン社のOPA350に代表される差動増幅器IC19とIC20とバーブラウン社のBUF634に代表される電流バッファアンプIC21とを備える。高速電力増幅器2の電圧増幅率は抵抗R13とR14およびR15とR16とによって設定さる。
位相補償回路6
位相補償回路6は、バッファ駆動回路4の部分回路であり、誤差増幅器3の出力が入力される。本回路は、バーブラウン社のオペアンプ(OPA234)に代表される差動増幅器IC11を備える。IC11は、基準動作電圧を接地電位とした反転増幅器である。
抵抗R、R、R、キャパシタンスC、Cを含むフィードバックブランチは、IC11の入力から出力までの伝達関数に原点に位置する極と2個の零点を付加する。増幅器11の入力はこの伝達関数によってその出力に変換される。IC11の出力が周波数変調回路7に入力される。IC11の出力を、ダイオード17により基準動作電圧から限られた範囲の電圧にクランプする事により、周波数変調回路7の周波数変調の範囲を限定している。
周波数変調回路7
周波数変調回路7は、バッファ駆動回路4の部分回路であり、位相補償回路6の出力が入力される。本回路は電圧制御発振器と分周器を備える。タイマーとして用いられるテキサス社のTLC555等に代表される集積回路IC12が電圧制御発振器として使用されている。同図で端子Aに入力される電圧によって決まる周波数をもつ矩形波が端子Bより出力される。
この矩形波はフリップフロップとして用いられるテキサス社の74HC73等に代表される集積回路IC13からなる分周器の端子CLKに入力され、1/2に分周されたデューティ比50%の矩形波が端子Qより出力される。分周器より出力される85kHzから130kHzまでの矩形波が周波数変調回路7の出力であり、これがドライバー回路8に入力される。
ドライバー回路8
ドライバー回路8は、バッファ駆動回路4の部分回路であり、周波数変調回路7の出力が入力される。ドライバー回路8の出力が圧電トランス5を駆動する。圧電トランス5の入力端子から圧電トランス5を見るとキャパシタンスが見える。ドライバー回路8は、圧電トランス5を効率的に駆動するために、このキャパシタンスをインダクタンスと共振させることにより、近似的なサイン波を作り出す。ドライバー回路8は、図9に示すように、2個のインダクタンスL、Lと2個のMOSFET Q、Qを有する2組の共振回路とテキサス社のIC TPS2811に代表されるMOSFET駆動用集積回路IC14を備える。
周波数変調回路7の出力は集積回路IC14に入力される。IC14は二組のFETを入力された矩形波に同期して交互にオン・オフする。インダクタンスの値は、このインダクタンスと圧電トランス5の入力キャパシタンスとによって決まる共振周波数が圧電トランス5の共振周波数とほぼ等しくなるように決められている。この結果、FETのオン・オフの遷移は、FETに印加されている電圧がほぼゼロボルトのときに行なわれる、いわゆるゼロボルトスイッチングが実現される。
圧電トランス5
図6に圧電トランス5の等価回路が示され、ここで述べる高圧電源に使用されている圧電トランス5のパラメータが与えられている。圧電トランス5はバッファ駆動回路4に含まれる、圧電トランス5はドライバー回路8によって駆動される。圧電トランス5の出力がバッファ駆動回路4の出力であり、バッファ回路1を駆動する。
補助電源9
補助電源9は、バッファ駆動回路4の部分回路である。補助電源9は、誤差検出回路105、高速電力増幅装置2、及び、位相補償回路6に基準動作電圧を供給するための直流安定化電源である。
リップル低減回路24
リップル低減回路24は、バーブラウン社のOPA684に代表される高速の演算増幅器IC22とバーブラウン社のBUF634に代表される電流容量の大きい出力を備えた電流バッファアンプIC23とを備える。
図12は、リップル低減回路の模式的な回路図である。この例では、リップル低減回路は、その入力と出力とを出力高電圧に接続する入力キャパシタCと出力キャパシタC10と反転増幅器と抵抗R17、R18とキャパシタンスCとを備える。入力キャパシタンスを通って増幅器に入力されたリップルは、増幅器により反転増幅され、出力キャパシタンスを通して出力高電圧に帰還される。出力キャパシタンスを反転増幅器の出力によって駆動することにより、リップルをうち消す電流が出力高電圧に出力される。
出力されるうち消し電流は、キャパシタC10とCとのキャパシタンスの比と入力されるリップル電流によって決まる。高圧用のキャパシタのサイズが大きいため、大きなキャパシタンスを使用することは難しい。入力において一定の時定数を確保するためにはR17の値を大きくすることが必要になり、これはリップル電流の入力を減少させる。このため大きなうち消し電流を実現するためには、キャパシタンスの比を大きくすることが必要となる。大きなうち消し電流を実現するためには、大きな出力キャパシタンスとこれを高速で駆動できる出力電流容量の大きな高速反転増幅器が必要である。リップル低減回路24の周波数特性はキャパシタCと抵抗R18によって決まる。
出力高電圧の変化により入力されるリップル電流をΔIとしたとき、出力されるうち消し電流ΔIは、電流と電圧が独立であるとの仮定のもと次式で与えられる。
ΔI={(sC1018)/(sC18+1)}ΔI
これから分かるように、キャパシタCと抵抗R18によって決まる時定数より高い周波数ではΔIはキャパシタンスの比でΔIに比例し、リップルをうち消す帰還が有効になる。実際には電流と電圧は独立ではなく、電流の変化が電圧の変化に帰還されるので、帰還が有効になる周波数は電流と電圧の関係に依存する。
当該直流安定化高圧電源に組み込まれている出力高電圧を安定化する帰還が有効でなくなる高い周波数の領域で、リップル低減回路24の帰還は有効となり、この領域の周波数成分を含むリップルを低減する。
5.動作波形図
以下に、バッファ回路1のフィードバックループに関連して、各位置における電圧の時間変化の波形図について説明する。
高圧電源に、負荷として25MΩの抵抗と、これと並列に時刻2秒から時刻2.2秒の間50μAの電流を吸入する電流源が接続されている。参照電圧は、時刻0秒から時刻1.5秒で出力高電圧が0Vから4kVまで上昇するように制御され、さらに時刻1.5秒から2.5秒までの間、出力高電圧を4kVに保持するように定電圧に保つよう制御されている。
図13に、バッファ回路1の出力波形図(1)を示す。
波形1は、この時のバッファ回路の出力波形であり、時刻0秒から1.5秒までの間に4kVまで上昇し、1.5秒から2.5秒まで4kVの出力高電圧を保持している。
図14に、バッファ回路1の出力波形図(2)を示す。
波形2は、時刻1.5秒から2.5秒の間のバッファ回路の出力波形であり、時刻2秒から時刻2.2秒の間の負荷電流の増加による出力高電圧の変化を見ることができる。
図15に、高速電力増幅器2の出力波形図を示す。
波形3は、出力高電圧が一定となった後の高速電力増幅器の出力波形である。出力高電圧が4kVに到達するまでの間、出力はその出力振幅である0Vと5Vの間を複雑に変化する。出力高電圧が一定となった後は、その出力は出力振幅の中央値である2.5Vに漸近していることがわかる。
また、時刻2秒から2.2秒の間の負荷電流の増加による出力高電圧の低下を補償するために、その出力が変化していることがわかる。
図16に、バッファ駆動回路4の出力波形図を示す。
波形4は、バッファ回路を駆動する周波数が130kHz附近の高周波交流の波形である。その振幅が時間とともに変化し、参照電圧で指定した出力高電圧を実現していることがわかる。
なお、本発明によれば、検出器あたり1万本を越える光電子増倍管を使用する、たとえばCERN等で行われている大規模な高エネルギー実験装置の計測設備に応用可能であり、また各種計測用機器への応用が可能である。また、本発明は以下に示すような民生用の器機にも適用可能である。
(1) 医療用機器(例えばガンマ線カメラ、エレクトロン・ポジトロントモグラフィー等)には多数の光電子増倍管が組み込まれている。この光電子増倍管へ給電する直流高圧電源に用いることができる。
(2) 赤外線カメラ、超高感度ハイビジョン用カメラ等に使用されている撮像管の高圧電源に用いることができる。
(3) アバランシェフォトダイオードの高圧電源として使用することができる。
(4) X線撮像管、イメージインテンシファイヤー、アバランシェ増倍撮像管等の撮像管には直流高電圧が必要とされるが、そのための直流高圧電源として用いることができる。
(5) タンパク質を分離精製する電気泳動法には直流高電圧が必要とされるが、そのための直流高圧電源として用いることができる。
(6) 複写機の感光ドラムにトナーを付着させるために直流高電圧が必要とされるが、このための直流高圧電源として使用することができる。
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の趣旨に基づいて多様な変形が可能であり、これらを本発明の範囲から除外するものではない。
本発明の実施の形態を示す直流安定化高圧電源のブロック図である。 フローティング特性を備えたバッファ回路及びバッファ駆動回路の一般的な具体例を示す図である。 オフセット電圧の変化が引き起こす出力高電圧の変化のグラフである。 電磁トランスを用いたバッファ回路及びバッファ駆動回路の特性図である。 電圧トランスを用いたフローティング特性を備えたバッファ回路及びバッファ駆動回路の具体例を示す図である。 圧電トランスの等価回路を示した図である。 図4のバッファ駆動回路の等価回路を示した図である。 圧電トランスを用いた直流安定化高圧電源の詳細なブロック図である。 位相補償回路及び特性図である。 積分回路の図の一例である。 直流安定化高圧電源の全体構成図である。 リップル低減回路の模式的な回路図である。 バッファ回路1の出力波形図(1)である。 バッファ回路1の出力波形図(2)である。 高速電力増幅器2の出力波形図である。 バッファ駆動回路4の出力波形図である。 従来の圧電トランスを使った直流高圧電源のブロック図である。
符号の説明
1 バッファ回路
2 高速電力増幅器
3 誤差増幅器
4 バッファ駆動回路
5 圧電トランス
6 位相補償回路
7 周波数変調回路
8 ドライバー回路
9 補助電源
10 計装差動増幅回路
11 反転増幅回路
12 電圧制御発信回路
13 フリップフロップ用集積回路
14 MOSFET駆動用集積回路
15 同相増幅回路
16 定電圧ダイオード
17 定電圧ダイオード
18 電圧分割抵抗回路
19 同相増幅回路
20 反転増幅回路
21 電流バッファアンプ
22 反転増幅回路
23 電流バッファアンプ
24 リップル低減回路

Claims (8)

  1. オフセット電圧とバッファ充電電圧との加法的関数である出力高電圧を生成し、バッファ充電電圧がオフセット電圧に依存しないように接地電圧を独立としたフローティング特性を近似的に実現し、入力された高周波交流を直流の高電圧に変換して出力するバッファ回路と、
    前記バッファ回路からの出力高電圧と予め設定されている参照電圧とを比較して、電圧差を検出する誤差増幅器と、
    検出された電圧差に基づき前記バッファ回路のオフセット電圧を制御する電圧を出力し、バッファ駆動回路と比較して時間遅れの小さい高速電力増幅器と、
    検出された電圧差に基づき振幅の制御された高周波交流を生成し、前記バッファ回路のバッファ充電電圧を制御するための、前記高速電力増幅器と比較して時間遅れの大きい前記バッファ駆動回路と、
    を備え、
    前記バッファ回路は、前記高速電力増幅器からの出力によりオフセット電圧へ、及び、前記バッファ駆動回路からの出力によりバッファ充電電圧へ、出力高電圧を並列かつ独立に帰還することで、出力高電圧と参照電圧との電圧差を調整し、出力高電圧の安定性と周波数応答を改善する直流安定化電源装置。
  2. 前記バッファ駆動回路は、入力から出力までの伝達関数に原点に位置する極を導入され、出力高電圧と参照電圧との間の電圧差の定常偏差をゼロに移動し、
    これにより、該電圧差が定常状態ではゼロにあるので、前記高速電力増幅器は、その出力の電圧振幅を出力高電圧の調節に利用する請求項1に記載の直流安定化電源装置。
  3. 前記バッファ駆動回路は、入力から出力までの帰還回路の伝達関数が原点に位置する極を含み、
    前記高速電力増幅器は、入力から出力までの帰還回路の伝達関数が原点に位置する極を含まない請求項1に記載の直流安定化電源装置。
  4. 前記誤差増幅器が、前記バッファ回路からの出力高電圧が基準とするグランドと異なるグランドを出力の基準とし、このグランドを前記高速電力増幅器の出力の電圧振幅の範囲内で出力高電圧のグランドと独立なグランドとして設定した請求項1乃至3のいずれかに記載の直流安定化高電圧電源装置。
  5. 前記バッファ回路は、コックロフトウォルトン回路を含み、
    第1及び第2の入力ノードと出力ノードとを備え、第1のノードを前記バッファ駆動回路の出力によって、第2のノードを前記高速電力増幅器の出力によって駆動し、出力ノードより出力高電圧を出力する請求項1乃至4のいずれかに記載の直流安定化電源装置。
  6. 前記バッファ駆動回路は、
    高周波交流を高電圧の高周波交流に昇圧し、この昇圧された高周波交流を出力する圧電トランスを備えた請求項1乃至5のいずれかに記載の直流安定化電源装置。
  7. 前記バッファ駆動回路は、
    入力から出力までの伝達関数に原点に位置する極と2個のゼロ点を有し、前記誤差増幅器からの電圧差に従い電圧を出力する位相補償回路と、
    前記位相補償回路の出力に従い出力周波数を設定する電圧制御周波数変調回路と、
    外部より供給される直流電源を、前記電圧制御周波数変調回路の出力する矩形波と同一の周波数を持つ高周波交流に変換し、この高周波交流により前記圧電トランスを駆動するドライバー回路と、
    をさらに備えた請求項6に記載の直流安定化電源装置。
  8. その入力と出力とをそれぞれ入力キャパシタンスと出力キャパシタンスを介して出力高電圧に接続された反転増幅器によって、入力キャパシタンスを通して増幅器に入力されたリップルを反転増幅して出力キャパシタンスを通して出力高電圧に帰還することにより、リップルを低減するリップル低減回路をさらに備えた請求項1乃至7のいずれかに記載の直流安定化電源装置。
JP2003368919A 2003-10-29 2003-10-29 直流安定化電源装置 Expired - Fee Related JP4268013B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003368919A JP4268013B2 (ja) 2003-10-29 2003-10-29 直流安定化電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003368919A JP4268013B2 (ja) 2003-10-29 2003-10-29 直流安定化電源装置

Publications (2)

Publication Number Publication Date
JP2005137085A JP2005137085A (ja) 2005-05-26
JP4268013B2 true JP4268013B2 (ja) 2009-05-27

Family

ID=34646437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003368919A Expired - Fee Related JP4268013B2 (ja) 2003-10-29 2003-10-29 直流安定化電源装置

Country Status (1)

Country Link
JP (1) JP4268013B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2083509A4 (en) * 2006-05-10 2011-06-15 Masatoshi Imori FEEDBACK FOR STABILIZING THE EQUIVALENT VOLTAGE GENERATED BY A RESONANCE CIRCUIT
JP5412651B2 (ja) * 2006-05-10 2014-02-12 正敏 井森 共振回路から生成される直流電圧を安定化する帰還回路の構成法
WO2009028017A1 (ja) * 2007-09-01 2009-03-05 Masatoshi Imori 共振の周波数依存性を利用して直流電圧を安定化する電源における搬送波の振幅の制御
JP6344208B2 (ja) * 2014-11-14 2018-06-20 株式会社豊田自動織機 電力変換回路および電力変換回路の制御方法
CN106487223B (zh) * 2015-08-28 2019-06-07 杭州海康威视数字技术股份有限公司 电压控制电路
CN115236374B (zh) * 2022-09-21 2022-12-27 广州思林杰科技股份有限公司 一种小型化的程控电源及其电源输出方法

Also Published As

Publication number Publication date
JP2005137085A (ja) 2005-05-26

Similar Documents

Publication Publication Date Title
CN112954544B (zh) 驱动电路
US5329200A (en) Piezoelectric transformer converter for power use
USRE43414E1 (en) Synthetic ripple regulator
JP3981083B2 (ja) 合成リプルレギュレータ
KR102147028B1 (ko) 전력 변환 장치
US8325503B2 (en) High voltage power supply
TWI831857B (zh) 用於調節交換式電源供應器之偏電壓的設備
US20150091535A1 (en) Directly amplified ripple tracking control scheme for multiphase dc-dc converter
US20130328536A1 (en) Dc-dc converting circuit
EP3032731A1 (en) Current feedback and offset voltage cancellation for dc-dc converter
EP3836394A1 (en) Method of driving circuit with energy recycle capability
JP4268013B2 (ja) 直流安定化電源装置
US11855544B2 (en) Single stage synchronous harmonic current controlled power system
CN212278125U (zh) 电源控制装置和开关电源系统
CN103762842A (zh) 一种自适应补偿斜坡发生器
JP2002017090A (ja) 圧電トランスの駆動方法および駆動装置
JP4053255B2 (ja) 圧電トランスを用いた安定化直流高電圧電源
KR101404568B1 (ko) 전류 모드 제어의 펄스폭변조 변환 장치
JP3757219B2 (ja) チャージポンプ回路
JP3157359B2 (ja) 共振形dc/dcコンバータ
WO2014123172A1 (ja) Dc-dcコンバータ
JP2816719B2 (ja) 現像バイアス用電源装置
JP2004180294A (ja) 電力増幅装置
JP5177437B2 (ja) 電子線走査用電源装置
JP2004357345A (ja) Dc−dcコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090219

R150 Certificate of patent or registration of utility model

Ref document number: 4268013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees