JP4267293B2

JP4267293B2 - フィルタ処理装置

Info

Publication number: JP4267293B2
Application number: JP2002316389A
Authority: JP
Inventors: 恒太郎佐藤; 純柴田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2002-10-30
Filing date: 2002-10-30
Publication date: 2009-05-27
Anticipated expiration: 2022-10-30
Also published as: JP2004153560A

Description

【０００１】
【発明の属する技術分野】
本発明は、ハード規模を縮小することができ、結果として、コストを抑えると共に信頼性を向上することのできるフィルタ処理装置に関する。
【０００２】
【従来の技術】
従来から広く用いられているフィルタ処理装置の構成を図７に示す。同図に示すように、従来のフィルタ処理装置は、実数出力用実数フィルタ係数乗算器１０３と、実数出力用虚数フィルタ係数乗算器１０４と、実数出力用加算器１０５と、虚数出力用虚数フィルタ係数乗算器１０８と、虚数出力用実数フィルタ係数乗算器１０９と、虚数出力用加算器１１０とを備えて構成されている。なお、実数出力用実数フィルタ係数乗算器１０３および虚数出力用実数フィルタ係数乗算器１０９のフィルタ乗算係数は共にＦｉであり、実数出力用虚数フィルタ係数乗算器１０４および虚数出力用虚数フィルタ係数乗算器１０８のフィルタ乗算係数は共にＦｑである。
【０００３】
当該従来のフィルタ処理装置に入力された実数入力データ列１は、実数出力用実数フィルタ係数乗算器１０３および虚数出力用虚数フィルタ係数乗算器１０８に入力され、それぞれフィルタ乗算係数Ｆｉ、Ｆｑが乗算される。また、虚数入力データ列２は、実数出力用虚数フィルタ係数乗算器１０４および虚数出力用実数フィルタ係数乗算器１０９に入力され、それぞれフィルタ乗算係数Ｆｑ、Ｆｉが乗算される。次に、実数出力用加算器１０５は、実数出力用実数フィルタ係数乗算器１０３の出力と実数出力用虚数フィルタ係数乗算器１０４の出力とを加算することによって合成し、実数出力データ列１５を出力する。また、虚数出力用加算器１１０は、虚数出力用虚数フィルタ係数乗算器１０８の出力と虚数出力用実数フィルタ係数乗算器１０９の出力とを加算することによって合成し、虚数出力データ列１６を出力する。
【０００４】
【特許文献１】
特表平１０−５０５９６４号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のフィルタ処理装置にあっては、入力された実数入力データ列１および虚数入力データ列２をフィルタ処理するために、図７に示すように、４系統（１０３，１０４，１０８，１０９）のフィルタ係数乗算器を構成する必要があった。更に、これら４系統のフィルタ係数乗算器の出力から、実数成分と虚数成分を合成して出力するために２系統（１０５，１１０）の加算器も必要であった。したがって、従来のフィルタ処理装置をハードウェアで構成する場合、４系統のフィルタ係数乗算器および２系統の加算器を必要とするために各素子のレイアウトや回路配線が複雑となる結果、ハード規模が増大してしまう。当該装置において、ハード規模の増大は、コスト高や信頼性の低下を招く恐れがあるといった点で好ましくはない。
【０００６】
本発明は、上記従来の事情に鑑みてなされたものであって、ハード規模の小さなフィルタ処理装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るフィルタ処理装置は、並列に入力された実数入力データ列および虚数入力データ列に対して所定のフィルタ処理を行うフィルタ処理装置であって、前記並列に入力された実数入力データ列および虚数入力データ列をパラレル／シリアル変換して、実数入力データおよび虚数入力データが交互に並んだ直列入力データ列を出力する入力データ変換手段と、所定の複素フィルタ乗算係数に基づいて、実数入力データ用のフィルタ乗算係数および虚数入力データ用のフィルタ乗算係数をそれぞれ決定するフィルタ乗算係数決定手段と、前記実数入力データ用のフィルタ乗算係数または前記虚数入力データ用のフィルタ乗算係数に基づいて、前記直列入力データ列に対しそれぞれ所定のフィルタ処理を行い、当該フィルタ処理によって得られた直列出力データ列を出力するフィルタ処理手段と、前記フィルタ処理手段に前記直列入力データ列の実数入力データが入力されるときは、前記実数データ用のフィルタ乗算係数を前記フィルタ処理手段に書き込み、前記フィルタ処理手段に前記直列入力データ列の虚数入力データが入力されるときは、前記虚数データ用のフィルタ乗算係数を前記フィルタ処理手段に書き込むフィルタ乗算係数書込み手段と、前記フィルタ処理手段から出力された前記直列出力データ列をシリアル／パラレル変換して、実数出力データ列および虚数出力データ列を並列に出力する出力データ変換手段と、所望のフィルタ特性に応じた複素フィルタ乗算係数を決定し、当該決定された複素フィルタ乗算係数を前記フィルタ乗算係数決定手段に通知する複素フィルタ乗算係数決定手段と、を備え、前記複素フィルタ乗算係数決定手段は、特性が異なる複数のフィルタの各々に異なる複素フィルタ乗算係数がそれぞれ対応した複素フィルタ乗算係数テーブルを保持する複素フィルタ乗算係数テーブル保持手段と、前記複素フィルタ乗算係数テーブル保持手段に保持されている複素フィルタ乗算係数テーブルから、所望のフィルタ特性に応じた複素フィルタ乗算係数を読み出し、当該読み出された複素フィルタ乗算係数を前記フィルタ乗算係数決定手段に通知する複素フィルタ乗算係数読出手段と、を有するものである。本発明に係るフィルタ処理装置によれば、複素フィルタ乗算係数を算出するための演算を行う必要がないため、当該装置における演算負荷を軽減することができる。さらに、所望のフィルタ特性に応じた複素フィルタ乗算係数を容易に決定することができ、複素フィルタ乗算係数テーブルを書き換えることによって、選択可能なフィルタ特性を容易に変更することができる。
【００１０】
【発明の実施の形態】
以下、本発明に係るフィルタ処理装置の実施の形態について、〔第１の実施形態〕、〔第２の実施形態〕の順に図面を参照して詳細に説明する。
【００１１】
なお、本発明に係るフィルタ処理装置は、例えば、トランスバーサル型等価器、判定帰還型等価器、アダプティブアレーアンテナ等のように、音声データや画像データ等をフィルタ処理する装置にも適用できる。
【００１２】
〔第１の実施形態〕
図１は、本発明の第１の実施形態に係るフィルタ処理装置を示す構成図である。同図に示すように、本実施形態のフィルタ処理装置は、特許請求の範囲の入力データ変換手段に該当する入力データ多重手段８と、フィルタ乗算係数決定手段１１と、フィルタ処理手段に該当する適応型デジタルフィルタ処理手段１０と、フィルタ乗算係数書込み手段１２と、出力データ変換手段１４とを備えて構成されている。
【００１３】
以下、本実施形態のフィルタ処理装置が有する各構成要素について説明する。
入力データ多重手段８は、複素入力データ列の実数成分である実数入力データ列１（Ｉ０，Ｉ１，Ｉ２，・・・）と虚数成分である虚数入力データ列２（Ｑ０，Ｑ１，Ｑ２，・・・）とが並列に入力されると、実数入力データ列１および虚数入力データ列２を多重化することによって、パラレル／シリアル変換を行うものであり、実数入力データ（Ｉ）および虚数入力データ（Ｑ）が交互に直列に並んだ多重入力データ列９を出力する。つまり、入力データ多重手段８から出力される多重入力データ列９は、Ｉ０，Ｑ０，Ｉ１，Ｑ１，Ｉ２，Ｑ２，・・・となる。
【００１４】
フィルタ乗算係数決定手段１１は、予め決定されている複素フィルタ乗算係数Ｆ_kに下記に示した〔式１〕または〔式２〕を適用することによってフィルタ乗算係数Ｃ_nを決定し、決定したフィルタ乗算係数Ｃ_nをフィルタ乗算係数書込み手段１２に通知するものである。なお、フィルタ乗算係数決定手段１１は、〔式１〕に基づいて実数入力データ（Ｉ）用のフィルタ乗算係数（以下「実数成分用乗算係数」という。）Ｃ_niを決定し、〔式２〕に基づいて虚数入力データ（Ｑ）用のフィルタ乗算係数（以下「虚数成分用乗算係数」という。）Ｃ_nqを決定する。以下、本明細書では、実数成分用乗算係数Ｃ_niと虚数成分用乗算係数Ｃ_nqをまとめてフィルタ乗算係数Ｃ_nという。
【００１５】
〔式１〕
Ｃ₀＝０，Ｃ_2N-1＝０
Ｃ_2k+1＝Ｒｅ[Ｆ_k] （ｋ＝０，１，２，・・・，Ｎ−２）
Ｃ_2k+2＝Ｉｍ[Ｆ_k] （ｋ＝０，１，２，・・・，Ｎ−２）
【００１６】
〔式２〕
Ｃ_2N-1＝０，Ｃ_2N-2＝０
Ｃ_2k＝−Ｉｍ[Ｆ_k] （ｋ＝０，１，２，・・・，Ｎ−２）
Ｃ_2k+1＝Ｒｅ[Ｆ_k] （ｋ＝０，１，２，・・・，Ｎ−２）
【００１７】
但し、上記〔式１〕および〔式２〕において、Ｆ_kはフィルタ乗算係数決定手段１１に記憶されている複素フィルタ乗算係数である。
【００１８】
フィルタ乗算係数書込み手段１２は、フィルタ乗算係数決定手段１１から通知されたフィルタ乗算係数Ｃ_n（実数成分用乗算係数Ｃ_niおよび虚数成分用乗算係数Ｃ_nq）を記憶して、当該フィルタ乗算係数Ｃ_nを適応型デジタルフィルタ処理手段１０に書き込むものである。但し、適応型デジタルフィルタ処理手段１０には、実数入力データ（Ｉ）および虚数入力データ（Ｑ）が交互かつ直列に並んだ多重入力データ列９が入力されるため、実数入力データ（Ｉ）または虚数入力データ（Ｑ）の入力タイミングに合わせてフィルタ乗算係数Ｃ_nを書き込む。すなわち、実数入力データ（Ｉ）が入力されるときは実数成分用乗算係数Ｃ_niを書き込み、虚数入力データ（Ｑ）が入力されるときは虚数成分用乗算係数Ｃ_nqを書き込む。
【００１９】
適応型デジタルフィルタ処理手段１０は、入力データ多重手段８から入力された多重入力データ列９に対してデジタルフィルタ処理を行うものであり、当該デジタルフィルタ処理によって得られた多重出力データ列１３を出力する。より具体的には、適応型デジタルフィルタ処理手段１０は、実数入力データ（Ｉ）に対しては実数成分用乗算係数Ｃ_niを用いてフィルタ処理し、虚数入力データ（Ｑ）に対しては虚数成分用乗算係数Ｃ_nqを用いてフィルタ処理する。なお、適応型デジタルフィルタ処理手段１０から出力される多重出力データ列１３は、フィルタ処理した結果得られた実数出力データと虚数出力データとが交互に直列に並んだデータ列である。
【００２０】
以下、適応型デジタルフィルタ処理手段１０の内部構成について図２を参照して説明する。図２は、転置型ＦＩＲデジタルフィルタを適用した場合の適応型デジタルフィルタ処理手段１０の回路構成を示す図である。同図に示すように、当該回路は、乗算器１８と、遅延器１９と、加算器２０とを有している。タップ数２Ｎ＝８の場合、つまり乗算器１８の数が８の場合について説明する。
【００２１】
乗算器１８は、入力されたデータにフィルタ乗算係数を乗算した結果を出力するものである。適応型デジタルフィルタ処理手段１０に実数入力データ（Ｉ）が入力されると、乗算器１８は、当該実数入力データ（Ｉ）に実数成分用乗算係数Ｃ_niを乗算して出力する。なお、実数入力データ（Ｉ）が入力される場合、各乗算器には実数成分用乗算係数Ｃ_0i＝０，Ｃ_1i＝Ｒｅ[Ｆ₀]，Ｃ_2i＝Ｉｍ[Ｆ₀]，Ｃ_3i＝Ｒｅ[Ｆ₁]，Ｃ_4i＝Ｉｍ[Ｆ₁]，Ｃ_5i＝Ｒｅ[Ｆ₂]，Ｃ_6i＝Ｉｍ[Ｆ₃]，Ｃ_7i＝０がそれぞれ書き込まれる。また、適応型デジタルフィルタ処理手段１０に虚数入力データ（Ｑ）が入力されると、乗算器１８は、当該虚数入力データ（Ｑ）に虚数成分用乗算係数Ｃ_nqを乗算して出力する。なお、虚数入力データ（Ｑ）が入力される場合、各乗算器には虚数成分用乗算係数Ｃ_0q＝−Ｉｍ[Ｆ₀]，Ｃ_1q＝Ｒｅ[Ｆ₀]，Ｃ_2q＝−Ｉｍ[Ｆ₁]，Ｃ_3q＝Ｒｅ[Ｆ₁]，Ｃ_4q＝−Ｉｍ[Ｆ₂]，Ｃ_5q＝Ｒｅ[Ｆ₂]，Ｃ_6q＝０，Ｃ_7q＝０がそれぞれ書き込まれる。
【００２２】
遅延器１９は、乗算器１８の出力または加算器２０の出力を一定時間遅延させて出力するものである。加算器２０は、乗算器１８の出力と遅延器１９の出力を加算して出力するものである。
【００２３】
次に、転置型ＦＩＲデジタルフィルタを適用した場合の適応型デジタルフィルタ処理手段１０の動作を説明する。
まず、適応型デジタルフィルタ処理手段１０に実数入力データＩが入力されると、乗算器１８は、当該実数入力データＩに実数成分用入力乗算係数Ｃ_niをそれぞれ乗算して出力する。乗算器１８の出力は加算器２０に入力され、遅延器１９の出力と加算されて出力される。ただし、実数成分用乗算係数Ｃ_7iが書き込まれた乗算器の出力は、遅延器１９に入力される。
【００２４】
次に、虚数入力データＱが入力されると、乗算器１８は、当該虚数入力データＱに虚数成分用入力乗算係数Ｃ_nqをそれぞれ乗算して出力する。乗算器１８の出力は加算器２０に入力され、遅延器１９の出力と加算されて出力される。ただし、虚数成分用乗算係数Ｃ_7qが書き込まれた乗算器の出力は遅延器１９に入力される。
【００２５】
多重入力データ列９が適応型デジタルフィルタ処理手段１０に入力される度に上述した動作を繰り返すことによって、適応型デジタルフィルタ処理手段１０はデジタルフィルタ処理を行い、多重出力データ列１３を出力する。
【００２６】
なお、以上の説明では、転置型ＦＩＲデジタルフィルタを適用した場合の適応型デジタルフィルタ処理手段１０について説明したが、図３に示すように、直接型ＦＩＲデジタルフィルタを適用してもよい。なお、図３に示す直接型ＦＩＲデジタルフィルタは、入力データを一定時間遅延させて出力する遅延器３９と、遅延器３９の出力と当該入力データに対応するフィルタ乗算係数とを乗算する乗算器３８と、全ての乗算器３８の出力を加算する加算器２６とを有している。
【００２７】
出力データ変換手段１４は、適応型デジタルフィルタ処理手段１０から出力された多重出力データ列１３をシリアル／パラレル変換するものであり、実数出力データ列１５と虚数出力データ列１６とが並列に出力される。
【００２８】
次に、本実施形態のフィルタ処理装置の動作について、図４を参照して説明する。図４は、第１の実施形態のフィルタ処理装置の動作を示すフローチャートである。
まず、フィルタ乗算係数決定手段１１は、予め決定されている複素フィルタ乗算係数Ｆ_kに基づいて、フィルタ乗算係数Ｃ_n（実数成分乗算係数Ｃ_niおよび虚数成分乗算係数Ｃ_nq）を決定する（ステップＳ０）。次に、フィルタ乗算係数決定手段１１は、ステップＳ０で決定されたフィルタ乗算係数Ｃ_nをフィルタ乗算係数書込み手段１２に通知する（ステップＳ２）。このとき、フィルタ乗算係数書込み手段１２は、通知されたフィルタ乗算係数Ｃ_nを記憶する。
【００２９】
一方、入力データ多重手段８は、入力された実数入力データ列１と虚数入力データ列２とを多重化して、多重入力データ列９を順次出力する（ステップＳ４）。フィルタ乗算係数書込み手段１２は、ステップＳ４で出力され適応型デジタルフィルタ処理手段１０に入力される多重入力データ列９が実数入力データ（Ｉ）か虚数入力データ（Ｑ）かによって、それぞれフィルタ乗算係数Ｃ_nを適応型デジタルフィルタ処理手段１０に書き込む（ステップＳ６）。すなわち、実数入力データ（Ｉ）が入力されるときには実数成分乗算係数Ｃ_niを書き込み、虚数入力データ（Ｑ）が入力されるときには虚数成分乗算係数Ｃ_nqを書き込む。次に、適応型デジタルフィルタ処理手段１０は、ステップＳ６で書き込まれたフィルタ乗算係数Ｃ_nを使用して、多重入力データ列９をフィルタ処理する（ステップＳ８）。
【００３０】
次に、ステップＳ８でのフィルタ処理によって得られた多重出力データ列１３は出力データ変換手段１４に入力され、出力データ変換手段１４が多重出力データ列１３を実数出力データ列１５および虚数出力データ列１６にシリアル／パラレル変換する（ステップＳ１０）。次に、入力データ多重手段８から適応型デジタルフィルタ処理手段１０に入力される多重入力データ列９があるかを判断し（ステップＳ１２）、入力される多重入力データ列９があればステップＳ４に戻り、なければ一連の処理を終了する。
【００３１】
このように、多重入力データ列９が適応型デジタルフィルタ処理手段１０に入力される度に当該処理を繰り返すことによって、本実施形態のフィルタ処理装置はデジタルフィルタ処理を行う。
【００３２】
以上説明したように、本実施形態のフィルタ処理装置によれば、並列に入力された実数入力データ列１および虚数入力データ列２を多重入力データ列９にパラレル／シリアル変換し、適応型デジタルフィルタ処理手段１０に入力される多重入力データ列９が実数入力データ（Ｉ）か虚数入力データ（Ｑ）かによって適応型デジタルフィルタ処理手段１０のフィルタ乗算係数Ｃ_nを書き換えている。したがって、実数入力データ（Ｉ）に対しても虚数入力データ（Ｑ）に対しても同一の適応型デジタルフィルタ処理手段１０でフィルタ処理することができるため、本実施形態のフィルタ処理装置のハード規模を縮小することができる。この結果、コストの削減や信頼性の向上、開発期間の短縮を実現できる。
【００３３】
〔第２の実施形態〕
図５は、本発明の第２の実施形態に係るフィルタ処理装置を示す構成図である。図５において、図１（第１の実施形態）と重複する部分には同一の符号を附して説明を省略する。図５に示すように、第２の実施形態のフィルタ処理装置は、第１の実施形態のフィルタ処理装置が有する構成要素に加えて、複素フィルタ乗算係数テーブル保持手段２９と、複素フィルタ乗算係数読出手段２７とを備えて構成されている。なお、特許請求の範囲の複素フィルタ乗算係数決定手段は複素フィルタ乗算係数テーブル保持手段２９及び複素フィルタ乗算係数読出手段２７に該当する。
【００３４】
複素フィルタ乗算係数テーブル保持手段２９は、ローパスフィルタ（ＬＰＦ）、ハイパスフィルタ（ＨＰＦ）、バンドパスフィルタ（ＢＰＦ）等、特性が異なる複数のフィルタの各々に異なる複素フィルタ乗算係数がそれぞれ対応したテーブル（以下「複素フィルタ乗算係数テーブル」という。）を保持するものである。また、複素フィルタ乗算係数読出手段２７は、フィルタ特性変更の指示を受けると、複素フィルタ乗算係数テーブル保持手段２９に保持されている複素フィルタ乗算係数テーブルから、当該指示に応じた複素フィルタ乗算係数Ｆ_kを読み出すものであり、当該読み出された複素フィルタ乗算係数Ｆ_kをフィルタ乗算係数決定手段１１に通知する。
【００３５】
次に、本実施形態のフィルタ処理装置の動作について、図６を参照して説明する。図６は、第２の実施形態のフィルタ処理装置の動作を示すフローチャートである。なお、同図に示すステップＳ０〜Ｓ１０は第１の実施形態で説明した図４に示すステップＳ０〜Ｓ１０と同様であるため、説明を省略する。
【００３６】
ステップＳ１０において、出力データ変換手段１４が多重出力データ列１３を実数出力データ列１５および虚数出力データ列１６にシリアル／パラレル変換した後、入力データ多重手段８から適応型デジタルフィルタ処理手段１０に入力される多重入力データ列９があるかを判断し（ステップＳ１２）、入力される多重入力データ列９があれば次のステップＳ１４に進み、なければ一連の処理を終了する。
【００３７】
ステップＳ１４では、フィルタ特性変更の指示があるか判断し、当該指示があればステップＳ１６に進み、なければステップＳ４に戻る。ステップＳ１６では、複素フィルタ乗算係数読出手段２７が、複素フィルタ乗算係数テーブル保持手段２９に保持されている複素フィルタ乗算係数テーブルを参照する。次に、複素フィルタ乗算係数読出手段２７は、フィルタ特性変更指示に基づいて、所望のフィルタ特性に応じた複素フィルタ乗算係数Ｆ_kを読み出し、当該読み出された複素フィルタ乗算係数Ｆ_kをフィルタ乗算係数決定手段１１に通知する（ステップＳ１８）。その後、ステップＳ０に戻り、上述の動作を繰り返す。
【００３８】
以上説明したように、本実施形態のフィルタ処理装置によれば、複素フィルタ乗算係数Ｆ_kを決定する際、複素フィルタ乗算係数テーブル保持手段２９によって保持されている複素フィルタ乗算係数テーブルを参照すれば複素フィルタ乗算係数Ｆ_kを決定することができる。このため、複素フィルタ乗算係数Ｆ_kを算出するための演算を行う必要がないため、当該装置における演算負荷を軽減することができる。さらに、当該複素フィルタ乗算係数テーブルには、異なる特性を持つ複数のフィルタにそれぞれ対応した複素フィルタ乗算係数が設定されているため、所望のフィルタ特性に応じた複素フィルタ乗算係数を容易に決定することができ、複素フィルタ乗算係数テーブルを書き換えることによって、選択可能なフィルタ特性を容易に変更することができる。
【００３９】
【発明の効果】
以上説明したように、本発明に係るフィルタ処理装置によれば、ハード規模を縮小することができ、結果として、コストを抑えると共に信頼性を向上することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係るフィルタ処理装置の構成を示すブロック図である。
【図２】本発明のフィルタ処理装置に転置型ＦＩＲデジタルフィルタを適用した場合の適応型デジタルフィルタ処理手段１０の回路構成を示す図である。
【図３】本発明のフィルタ処理装置に直接型ＦＩＲデジタルフィルタを適用した場合の適応型デジタルフィルタ処理手段１０の回路構成を示す図である。
【図４】第１の実施形態に係るフィルタ処理装置の動作を説明するフローチャートである。
【図５】第２の実施形態に係るフィルタ処理装置の構成を示すブロック図である。
【図６】第２の実施形態に係るフィルタ処理装置の動作を説明するフローチャートである。
【図７】従来のフィルタ処理装置の回路構成を示す図である。
【符号の説明】
８入力データ多重手段
１０適応型デジタルフィルタ処理手段
１１フィルタ乗算係数決定手段
１２フィルタ乗算係数書込み手段
１４出力データ変換手段
１８，３８乗算器
１９，３９遅延器
２０，２６加算器
２７複素フィルタ乗算係数読出手段
２９複素フィルタ乗算係数テーブル保持手段

Claims

並列に入力された実数入力データ列および虚数入力データ列に対して所定のフィルタ処理を行うフィルタ処理装置であって、
前記並列に入力された実数入力データ列および虚数入力データ列をパラレル／シリアル変換して、実数入力データおよび虚数入力データが交互に並んだ直列入力データ列を出力する入力データ変換手段と、
所定の複素フィルタ乗算係数に基づいて、実数入力データ用のフィルタ乗算係数および虚数入力データ用のフィルタ乗算係数をそれぞれ決定するフィルタ乗算係数決定手段と、
前記実数入力データ用のフィルタ乗算係数または前記虚数入力データ用のフィルタ乗算係数に基づいて、前記直列入力データ列に対しそれぞれ所定のフィルタ処理を行い、当該フィルタ処理によって得られた直列出力データ列を出力するフィルタ処理手段と、
前記フィルタ処理手段に前記直列入力データ列の実数入力データが入力されるときは、前記実数データ用のフィルタ乗算係数を前記フィルタ処理手段に書き込み、前記フィルタ処理手段に前記直列入力データ列の虚数入力データが入力されるときは、前記虚数データ用のフィルタ乗算係数を前記フィルタ処理手段に書き込むフィルタ乗算係数書込み手段と、
前記フィルタ処理手段から出力された前記直列出力データ列をシリアル／パラレル変換して、実数出力データ列および虚数出力データ列を並列に出力する出力データ変換手段と、
所望のフィルタ特性に応じた複素フィルタ乗算係数を決定し、当該決定された複素フィルタ乗算係数を前記フィルタ乗算係数決定手段に通知する複素フィルタ乗算係数決定手段と、を備え、
前記複素フィルタ乗算係数決定手段は、
特性が異なる複数のフィルタの各々に異なる複素フィルタ乗算係数がそれぞれ対応した複素フィルタ乗算係数テーブルを保持する複素フィルタ乗算係数テーブル保持手段と、
前記複素フィルタ乗算係数テーブル保持手段に保持されている複素フィルタ乗算係数テーブルから、所望のフィルタ特性に応じた複素フィルタ乗算係数を読み出し、当該読み出された複素フィルタ乗算係数を前記フィルタ乗算係数決定手段に通知する複素フィルタ乗算係数読出手段と、
を有することを特徴とするフィルタ処理装置。