JP4266726B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP4266726B2 JP4266726B2 JP2003184940A JP2003184940A JP4266726B2 JP 4266726 B2 JP4266726 B2 JP 4266726B2 JP 2003184940 A JP2003184940 A JP 2003184940A JP 2003184940 A JP2003184940 A JP 2003184940A JP 4266726 B2 JP4266726 B2 JP 4266726B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reset
- photoelectric conversion
- pixel
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 45
- 238000006243 chemical reaction Methods 0.000 claims description 88
- 239000004065 semiconductor Substances 0.000 claims description 53
- 238000012937 correction Methods 0.000 claims description 44
- 238000012546 transfer Methods 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 12
- 238000009825 accumulation Methods 0.000 description 51
- 239000003990 capacitor Substances 0.000 description 43
- 238000012545 processing Methods 0.000 description 37
- 230000035945 sensitivity Effects 0.000 description 14
- 210000001747 pupil Anatomy 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 7
- 239000000872 buffer Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005375 photometry Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、被写体像を撮像する撮像素子及び撮像素子を駆動する駆動装置を有する撮像装置に関するものである。
【０００２】
【従来の技術】
図１は、センサー回路を表したものである。
【０００３】
１０１はフォトダイオード（以下ＰＤ部と表す）で光を電荷に変換する。露光量に応じて光電変換された電荷をＰＤ部に蓄積する。１０２はフローティングディフュージョン（以下ＦＤ部と表す）である。１０３は転送ゲート（以下ＴＸと表す）で蓄積終了とともに信号読み出しのために次段のＦＤ部に電荷を転送する。１０４はリセットゲート（以下ＲＳと表す）でＦＤ部やＰＤ部をリセットするために使用される。１０５はフローティングディフュージョンアンプ（以下ＦＤアンプと表す）であり、ＰＤ部で光電変換された電荷量を電圧量に変換する。１０６は選択ゲート（以下ＳＥＬと表す）でＦＤ部からの信号を読み出す際の選択スイッチである。１０１乃至１０６で１つの画素を形成しており、例えばデジタルカメラの場合には数百万もの画素で画素部を形成している。
【０００４】
次に図１に示す撮像素子の従来の動作を説明する。
【０００５】
まず、蓄積開始前に一度ＰＤ部１０１とＦＤ部１０２をリセットする。これはＴＸ１０３とＲＳ１０４をオンにすればよい。次にＴＸ１０３とＲＳ１０４をオフにすると蓄積が始まる。このときのＦＤ部１０２の電荷はゼロになっているので、まずはこの状況に対応した信号を、ＳＥＬ１０６をオンにすることにより、垂直出力線125に読み出し、Ｓ−ｎ回路ブロックに列数だけ存在する回路モジュールのコンデンサ１０８にリセットノイズレベルを記憶する。
【０００６】
所定の時間経過したら、ＴＸ１０３をオンにし埋め込みフォトダイオードであるＰＤ部１０１に蓄えられている電荷を全てＴＸ１０３の転送ゲートを通してＦＤ部１０２に完全電荷転送する。そして読み出しまでの待機時間経過後ＳＥＬ１０６をオンにして蓄積電荷に対応した出力を垂直出力線（Ｖ出力線）に読み出し、コンデンサ１０９に１１１のスイッチを介して信号レベルを記憶する。これでコンデンサ１０８とコンデンサ１０９には各々信号レベルとリセットレベルが記憶されているので１１５と１１６の読み出しスイッチをオンして差動アンプ１２３に接続することで純粋な蓄積信号が導き出される。
【０００７】
通常はリセットノイズを先に読み、後から信号を読み出している。これは逆にしてもランダムなリセットノイズを完全にとりきることはできないが、３のＦＤアンプのゲートとソース間の電圧（Ｖｇｓ）ばらつきのほとんどをキャンセルすることができる。このため、電子シャッターモードでは、先に信号を読みその直後に再度ＦＤ部をリセットしてリセットレベルを読む。
【０００８】
図１３はセンサーの読みだしの仕組みを表したものである。上部の３本の波形はそれぞれＳＥＬ１０６とＲＳ１０４とＴＸ１０３を表す。それぞれの信号は１０６，１０４，１０３の各ｎＭＯＳトランジスタのゲート信号と考えてもよい。
【０００９】
その下の四角形と三角形で表す図形は画素部の行ごとの動作を時間軸で表したものである。５０は画面上部の行を表し、５１は画面下部の行を表す。５２のタイミングでＴＸ１０３とＲＳ１０４をパルス状に同時にオンすることで全画素のＰＤ部１０１とＦＤ部１０２の一括リセットが行われ、リセット終了後に、全画素のＰＤ部１０１の入射光による電荷の蓄積が開始される。５６は蓄積中を表す四角形である。５３のタイミングは蓄積終了を表す。この横方向の長さが蓄積時間Ｔｉｎｔと言うことになる。蓄積終了時には全画素一括転送をするので、まずＦＤ部１０２の電荷を空にするためにＲＳ１０４をパルス状にオンしＦＤ部１０２をリセットする。その後すぐにＴＸ１０３をパルス状にオンし全画素一括電荷転送を行う。
【００１０】
これからタイミング５４より各行の読み出し走査に入るが、各行が読み出されるまでの時間が待機時間Ｔｗａｉｔと言うことになる。読み出しは１２１の垂直走査回路が順次行を選択していくことで読み出し走査される。
【００１１】
ＳＥＬ１０６にて選択された行は待機状態のＦＤ部１０２に蓄えられた信号を５８に示すＰＴＳのオンパルス（スイッチ用トランジスタ１１０へのパルス印加）によってコンデンサ１０８に記憶される。次にＦＤアンプのＶｇｓばらつきをキャンセルするためにその行のＲＳ１０４のみがオンになりＦＤ部１０２のリセットが行われるとともにＰＴＮをオンに（スイッチ用トランジスタ１１１へのパルス印加）してコンデンサ１０９にリセットレベルが記憶される。この選択された行の画素の信号は水平画素数分だけあるＳ−ｎ回路（図１に示した回路）に全て蓄えられた後、例えば左から順番に水平読み出し選択のスイッチである１１７と１１８のペアを順次走査することで差動アンプ１２３の入力に順次選択され、その行の全画素の出力が走査読み出しできる。
【００１２】
一行の全画素が走査読み出しされると１２１の垂直走査回路は次の行の選択に移行する。このようにして全行分繰り返し走査することでタイミング５５のＦＤ部１０２読み出し終了に至る。５７は画面の上から下にかけて縦方向に行走査されながらＦＤ部１０２読み出しが行われている状況を表す三角形である（例えば特許文献１参照）。
【００１３】
【特許文献１】
特開平１１−３４１３６３号公報（第１０−１８頁、第９図）
【００１４】
【発明が解決しようとする課題】
従来例では画面の上からの行位置に応じて読み出しまでの待機時間が異なっていることがわかる。例えば、最上部の行は行走査の最初なのでほとんどＴｗａｉｔはゼロになる。一方、最下行はほぼ全ての行の読み出しが終わるまでひたすら待機するのでＴｗａｉｔは最長になる。ＦＤ部１０２で読み出しを待っている待機期間中は、図１４に示すようにＰＤ部１０１とＦＤ部１０２が隣接しているため、ＰＤ部１０１に入射する光の一定の割合が隣接するＦＤ部１０２に漏れ込む。具体的に構造を使って説明すると、図１４はＰＤ部近傍の縦断面である。
【００１５】
２２０がフォトダイオードでちょうど保護膜に対応する。実際の光電変換部はこの下に形成されている。ＰＤはＰＮ接合であるので２２１のＰ＋層と２２２のＮ層と２２３のＰウエル層の２カ所の接合部分を中心に光電変換と電荷蓄積が行われる。この２２１，２２２，２２３で構成されるＰＤは電荷を蓄積する領域が埋め込まれており、表層のノイズ電荷が入り込まない構造で埋め込みフォトダイオードと呼び、暗電流の少ない優れた構造になっている。２２４はＮ基板で電源に落とされている。前述した２２３のＰウエルはＧＮＤにおとされている。２２６は転送ゲートで電圧を印加すると２２５のＮ＋のＦＤ部にＰＤ部から電荷が転送される。２２７はアルミ配線でこの図面では３層になっている。ＣＭＯＳセンサーはＣＣＤに比べ画素部に回路素子が多いため、配線量も増えている。２２５のＦＤはＦＤアンプといわれるＭＯＳトランジスタのゲート部にあたるが、このＦＤアンプは図１４では不図示であり、実はこの図の外にある領域まで２２５の直上のアルミ配線を通して接続されている。２２８はカラーフィルタ、２２９はマイクロレンズで被写体から飛んできた光は２２９，２２８を通過して２２０のＰＤ部に本来到達するが、一部は２３０の光線のようにアルミ配線との隙間を通って２２５のＦＤ部に漏れ込むものもある。また、２２０のＰＤ部の直下でも２３１の光電変換された電荷の一部はふらふらと２２５のＦＤ部に漏れ込んでしまい、これも光漏れと同値といえる。よって、画面内の光漏れのばらつきは待機時間によって撮像信号にのるノイズ信号が大きくなり、画面の上部と画面の下部とで被写体の明度が異なってしまうという課題があった。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、各々が、光電変換部と、前記光電変換部の信号が転送される半導体領域と、前記光電変換部の信号を前記半導体領域に転送する転送スイッチと、前記半導体領域の信号を出力線に出力する出力部とを備えた、第１、第２の画素を有する撮像手段と、前記半導体領域に保持される時間が異なることによって生じるノイズを、前記第１、第２の画素の半導体領域それぞれから第１の信号として出力させる第１の駆動手段と、前記光電変換部において所定時間蓄積した信号と前記半導体領域に保持される時間が異なることによって生じるノイズとを、前記第１、第２の画素の半導体領域それぞれから第２の信号として出力させる第２の駆動手段とを有することを特徴とする撮像装置を提供する。
【００１７】
また、各々が、光電変換部と、前記光電変換部の信号が転送される半導体領域と、前記光電変換部の信号を前記半導体領域に転送する転送スイッチと、前記半導体領域の信号を出力線に出力する出力部とを備えた、第１、第２の画素を有する撮像手段と、前記光電変換部において所定時間蓄積した信号と前記半導体領域に保持される時間が異なることによって生じるノイズとを、前記第１、第２の画素の半導体領域それぞれから出力信号として出力させる駆動手段と、前記半導体領域に保持された待機時間に応じた補正信号を選択して、前記第１、第２の画素の半導体領域それぞれから出力された出力信号を補正する補正手段とを有することを特徴とする撮像装置を提供する。
【００３３】
【発明の実施の形態】
以下の実施の形態１乃至８では、具体的な撮像動作について説明する。
【００３４】
（実施の形態１）
図１は、本実施の形態を表す構成の一部分の撮像手段である撮像素子の等価回路であり、画素を２次元状に配列して構成されている。
【００３５】
図１を参照すると、１０１は入射した光により光電変換信号を発生するセンサーであるフォトダイオード（以下ＰＤ部と表す）、１０２はフローティングディフュージョン（以下ＦＤ部と表す）で、１０３はＰＤ部１０１で発生した光電変換信号をＦＤ部１０２に転送するための転送スイッチである転送ゲートＴＸであり、転送スイッチとＦＤ部とでフォトダオードからの信号を保持する保持手段を構成している。１０４はＦＤ部１０２をリセットするためのリセット手段であるリセットゲートＲＳ、１０５はＦＤ部の信号を読み出す読み出し手段であるＦＤアンプであり、ＦＤアンプはＦＤ部の信号を増幅して出力する機能を有する。１０６は選択手段である選択ゲートＳＥＬであり選択ゲートにパルスが印加されることにより、ＦＤアンプから信号が読み出される。１０８は、リセット時にＦＤ部をリセットした後のＦＤ部の電圧に対応するＦＤ部から出力された信号を記憶するためのコンデンサ、１０９はＦＤ部からの光電変換信号が転送ゲートを介してＦＤ部に転送した後のＦＤ部の電圧に対応する信号を記憶するためのコンデンサ、１１０はＦＤアンプ１０５とコンデンサ１０８とを接続するスイッチ用トランジスタ、１１１はＦＤアンプ１０５とコンデンサ１０９とを接続するスイッチ用トランジスタ、１１２はコンデンサ１０８、１０９を放電させるためのコンデンサ放電用トランジスタであり、コンデンサ１０８とスイッチ用トランジスタ１１０よりＦＤアンプからの信号を蓄積する蓄積手段を構成し、コンデンサ１０９とスイッチ用トランジスタ１１１よりＦＤアンプからの信号を蓄積する蓄積手段を構成している。１１３、１１４はバッファ、１１５、１１６は各々コンデンサ１０８、１０９の電圧を他の列のコンデンサと切り換えてバッファ１１３、１１４へ供給するためのスイッチ用トランジスタ、１１７、１１８は各々バッファ１１３、１１４の入力電圧をリセットするためのリセット用トランジスタ、１１９、１２０は水平出力線、１２１は垂直走査回路、１２２は水平走査回路である。
【００３６】
また、１２３は複数の信号の差分処理を行う差分手段である差動アンプである。なお、トランジスタ１０５、１０６、１０７より構成されるアンプは、トランジスタ１０６、１０７がＯＮであるときにのみソースフォロワ型のアンプとして働く。また、ＰＤ部１０１、ＦＤ部１０２、トランジスタ１０３、１０４、１０５、１０６は１つの画素を形成する。バッファ１１３、１１４、スイッチ用コンデンサ１１５、１１６、水平出力線１１９、１２０、リセット用トランジスタ１１７、１１８より一ライン分の信号を記憶した記憶手段１０８、１０９から順次信号を差分手段に出力する出力手段を構成している。
【００３７】
図２、３は、図１に示す回路の動作タイミングチャートである。図１、２、３を参照しながら、図１に示す回路の動作（第１のモード及び第２のモード）を説明する。
【００３８】
［第１のモード］
図１、２を使って説明する。
【００３９】
時刻Ｔ０１において、端子１９と端子２１にＨＩＧＨパルスが印加され、全画素のＦＤ部１０２が同時にリセットされるとともに、全画素のＰＤ部１０１が同時にリセットされる。時刻Ｔ０２において、端子２に垂直走査スタートパルスが入力され、端子３に垂直走査パルスが入力されることにより第１行が選択され、信号２０ａがＨＩＧＨになる（不図示）。また、時刻Ｔ０２において、端子１１、１２、１３にＨＩＧＨパルスが印加され、コンデンサ１０８、１０９がリセットされる。時刻Ｔ０３において、端子１０と端子１２にＨＩＧＨパルスが印加され、ＦＤアンプから（蓄積時間の差によるノイズ信号電圧（ＦＤ部をリセットした後、次にＦＤアンプから信号が出力されるまでの間にＦＤ部に蓄積したノイズ信号電圧）＋リセット電圧）に対応する信号がコンデンサ１０８に読み出される。時刻Ｔ０４において、端子８、端子１１にＨＩＧＨパルスが印加され、ＦＤ部１０２、コンデンサ１０９がリセットされる。時刻Ｔ０５において、端子１０と端子１３にＨＩＧＨパルスが印加され、ＦＤ部１０２のリセット電圧に対応する信号がコンデンサ１０９に読み出される。時刻Ｔ０６において、端子１４の電圧がＨＩＧＨからＬＯＷに変化し、水平出力線１１９、１２０がリセットされる。同時に、端子５に水平走査スタートパルスが入力され、端子６に水平走査パルスが入力され、各列のコンデンサよりなるラインメモリからの信号の読み出しが開始する。端子１４への入力信号レベルを水平走査パルスと逆相で動かすのは、各列のコンデンサの干渉を防止するためである。両出力の差を１２３の差動アンプでとることにより、画素間でばらつくＦＤアンプのばらつき（固定パターンノイズ）や、リセット電圧のばらつき（ランダムノイズ）が取り除かれた蓄積時間の差によるノイズ信号電圧を得ることができる。
【００４０】
時刻Ｔ０２から時刻Ｔ０９の間の期間における第１ラインについての動作は、時刻Ｔ０９以降も順次第２ライン以降について全行の読み出しが終了するまで行われる。
【００４１】
上記のような動作によれば、全画素のＦＤ部を同時にリセットした後に、ライン毎に順次信号を読み出しているため、下ラインの画素から読み出される信号ほど蓄積時間の差によるノイズ信号電圧の成分が大きく含まれている。
【００４２】
つまり、差動アンプからは、ライン毎の信号レベルが異なる蓄積時間の差によるノイズ信号電圧が出力される。
【００４３】
［第２のモード］
図１、３を使って説明する。
【００４４】
第２のモードの動作は、第１のモードの動作が終わった後に行われる。
【００４５】
時刻Ｔ２１において、端子１９と端子２１にＨＩＧＨパルスが印加され、全画素のＦＤ部１０２が同時にリセットされるとともに、全画素のＰＤ部１０１が同時にリセットされる。
【００４６】
リセットの終了後に、全画素のＰＤ部１０１の入射光による電荷（光電変換信号）の蓄積動作が開始する。光電変換信号を所定時間蓄積した後の時刻Ｔ２２において、再び端子２１にＨＩＧＨパルスが印可され、全画素のＦＤ部１０２が同時にリセットされた後、時刻Ｔ２３において再び端子１９にＨＩＧＨパルスが印加され、全画素のＰＤ部１０１で蓄積された電荷が同時にＦＤ部１０２に転送される。このＨＩＧＨパルスがＬＯＷになった後には、ＦＤ部１０２に転送された電荷は保持される。時刻Ｔ２４において、端子２に垂直走査スタートパルスが入力され、端子３に垂直走査パルスが入力されることにより第１行が選択され、信号２０ａがＨＩＧＨになる（不図示）。また、時刻Ｔ２４において、端子１１、１２、１３にＨＩＧＨパルスが印加され、コンデンサ１０８、１０９がリセットされる。時刻Ｔ２５において、端子１０と端子１２にＨＩＧＨパルスが印加され、ＦＤ部１０２から（光電変換信号電圧＋蓄積時間の差によるノイズ信号電圧＋リセット電圧）に対応する信号がコンデンサ１０８に読み出される。時刻Ｔ２６において、端子８、１１にＨＩＧＨパルスが印加され、ＦＤ部１０２、コンデンサ１０９がリセットされる。時刻Ｔ２７において、端子１０と端子１３にＨＩＧＨパルスが印加され、ＦＤ部１０２のリセット電圧に対応する信号がコンデンサ１０９に読み出される。時刻Ｔ２８において、端子１４の電圧がＨＩＧＨからＬＯＷに変化し、水平出力線１１９、１２０がリセットされる。同時に、端子５に水平走査スタートパルスが入力され、端子６に水平走査パルスが入力され、各列のコンデンサよりなるラインメモリからの信号の読み出しが開始する。端子１４への入力信号レベルを水平走査パルスと逆相で動かすのは、各列のコンデンサの干渉を防止するためである。両出力の差を差動アンプ１２３でとることにより、画素間でばらつくＦＤアンプのばらつきやリセット電圧のばらつきが取り除かれた信号電圧を得ることができる。従って、ＦＤアンプのばらつきやリセット電圧のばらつきによるノイズ成分が取り除かれたＳ／Ｎの良い出力を得ることができる。時刻Ｔ２４から時刻Ｔ３１の間の期間における第１ラインについての動作は、時刻Ｔ３１以降も順次第２ライン以降について全行の読み出しが終了するまで行われる。
【００４７】
上記の動作により、全画素のＦＤ部を同時にリセットした後に、ＰＤ部から光電変換信号を同時にＦＤ部に転送し、その後、ライン毎に順次信号を読み出しているため、下ラインの画素から読み出される信号ほど蓄積時間の差によるノイズ信号電圧の成分が大きく含まれている。
【００４８】
つまり、差動アンプからは、第１のモードではライン毎の信号レベルが異なる蓄積時間の差によるノイズ信号電圧（図５に示すような読み出し時間に発生する信号５８）が、第２のモードではライン毎の信号レベルが異なる蓄積時間の差によるノイズ信号電圧（図５に示すような読み出し時間に発生する信号５７）とＰＤ部で発生した光電変換信号に対応する電圧（図５に示すような光電変換信号５６）が、出力される。
【００４９】
上記で説明した図２（第１のモード）、図３（第２のモード）のタイミングパルスは、後述するタイミング発生部に含まれる撮像制御手段である撮像制御回路によって発生される。
【００５０】
第１のモードと第２のモードで全画素の信号の読み出しが終了した後の動作について図４を使って説明する。
【００５１】
図４の構成は、図１の撮像素子からの信号をデジタル信号に変換するＡ／Ｄ変換部の後段に配置される。６０は複数の信号の差分処理を行う補正手段である補正回路や、輝度信号、色差信号の生成等を行う回路等を含む演算処理回路、６１は少なくとも撮像素子の１フレームの信号を記憶する第１の記憶手段であるメモリである。６２はＣＰＵで演算処理回路６０の制御及び撮像シーケンスの制御を行う。
【００５２】
ＰＤ部蓄積直前に第１のモードにおいて差動アンプから読み出した信号を演算処理回路６０を介して一旦メモリ６１に格納する。その後、第２のモードにおいて差動アンプから読み出した信号と演算処理回路６０で差分処理を行う。
【００５３】
ここで、第１のモードで読み出された信号は、蓄積時間の差によるノイズ信号成分であり、第２のモードで読み出された信号は、蓄積時間の差によるノイズ信号成分とＰＤ部で発生した光電変換信号成分とが混合されたものであり、両者の差分処理を行うことにより、光電変換信号成分のみを抽出することができる。
【００５４】
ここで、メモリ６１に撮像素子の信号を２フレーム分記憶できるスペースを設け、一旦第２のモードで得られる信号も記憶しても良い。
【００５５】
また、上記の演算処理回路における差分処理動作は、後述する図８のＣＰＵ６２に含まれる補正制御手段である補正制御ブロックからの制御信号を演算処理回路６０に入力することにより行われる。
【００５６】
以上の実施の形態における動画モードでは、撮像素子の全ラインの光電変換信号の蓄積のタイミングを同じにできる。よって、撮像素子への光を遮光するシャッターを使用することができない動画を撮像する場合に有効である。
【００５７】
なお、本実施の形態１では第１のモードと第２のモードにおいてリセット信号を各々読み出し、差動アンプによってノイズ除去（ノイズを２回にわけて除去）を行ったが、このリセット信号の読み出し及び差分を行わずに、つまり、図２におけるＴ０４、Ｔ０５の動作を行わず、さらに、そのＴ０４、Ｔ０５の動作により読み出されるリセット信号を読み出す経路（１１１、１０９、１１６、１２０、１１８、１１４）及び差分アンプ１２３をなくした構成であってもよい。
【００５８】
ＰＤ部蓄積直前に第１のモードにおいて読み出した信号を演算処理回路６０を介して一旦メモリ６１に格納し、リセット信号の読み出し及び差分を行わずに第２のモードにおいてＰＤ部蓄積後にＦＤ部に一括転送し読み出した光電変換信号から、直前に読み出した第１のモードで読み出した信号を、減算しながら格納するように制御するようにしてもよい。
【００５９】
上記の動作では、演算処理回路６０によって、ＦＤアンプのばらつき、リセット電圧によるばらつき、蓄積時間の差によるノイズの３つを除去する構成となるため、差動アンプを使用する構成と比較してノイズの除去率は低くなる。これは、ノイズを２回にわけて除去した場合には、差動アンプは撮像素子内に配置されているとともに画素に比較的に近くに構成されているため、つまり、後述する撮像信号処理回路２０５のような後段の増幅器等の回路を介さずにＦＤアンプのばらつき、リセット電圧によるばらつきを取ることが可能であるのに対し、ノイズを１回で除去した場合にはノイズ信号も増幅器等の回路を介すためノイズ成分が多くなってしまうためである。
【００６０】
しかしながら、ノイズの除去率は悪くなるが、回路構成が簡略になるとともに、駆動が簡略化され読み出しスピードが速くなるというメリットもある。
【００６１】
（実施の形態２）
本発明の実施の形態２では、動画を撮像するモードと静止画を撮像するモードとが存在する。実施の形態２における撮像素子の構成は図１に示す実施の形態１における撮像素子の構成と同一である。実施の形態２は、実施の形態１と用途及び動作が異なる。
【００６２】
実施の形態２では動画を撮像するモードが選択された場合には、実施の形態１と同一の動作を行い、静止画を撮像するモードが選択された場合には、以下に述べる動作で静止画を撮像する。
【００６３】
まず、全画素のＦＤ部１０２がリセットされるとともに、全画素のＰＤ部１０１がリセットされる。リセットの終了後に、全画素のＰＤ部１０１の入射光による電荷（光電変換信号）の蓄積動作が開始される。所定時間の電荷の蓄積は、後に記載するＣＰＵ６２による制御によりメカシャッターを閉じることで制御される。ここでいうメカシャッターを閉じるというのは、後に記述する図１２の絞り２０３を調整することにより実現できる。そして、この絞り２０３は、後述する図１２のＣＰＵ６２によって調整される。メカシャッターが開いている場合には、ＦＤ部１０２で読み出しを待っている待機期間中に、ＰＤ部１０１に入射する光の一定の割合が隣接するＦＤ部１０２に漏れ込みノイズが発生するが、このメカシャッターを閉じるという動作により、前記漏れ込みノイズを発生しない。よって、ノイズの少ない画質の良い静止画を得ることができる。
【００６４】
メカシャッターを閉じた後の動作を、図１を使って説明する。まず、図１における第１ラインのＳＥＬ１０６をＯＮにし、その後、前記第１ラインの画素のＦＤ部１０２がリセットされ、ＦＤ部からリセット信号はコンデンサ１０８に読み出される。前記第一ラインのＳＥＬ１０６がＯＮにされたまま前記第一ラインのＴＸ１０３がＯＮにされると、ＰＤ部１０１に蓄積された光電変換信号がＦＤアンプへ転送され、同時にコンデンサ１０９への読み出しが行われる。差動アンプ１２３によって、コンデンサ１０８に読み出された信号と、コンデンサ１０９に読み出された信号の差をとると、ＦＤアンプのばらつきとリセット信号のばらつきによるノイズ成分が取り除かれたＳ／Ｎの良い出力（光電変換信号）を得ることができる。前記第１ラインの読み出しが終了したら、第２ライン、第３ラインと全画素のラインが終了するまで第１のラインと同様に読み出し及び光電変換信号のノイズ除去を行う。
【００６５】
そして、図４の演算処理回路に入力された後は、実施の形態１で説明したような差分処理は行わずに、次の処理がなされる。
【００６６】
動画を撮像するモードと静止画を撮像するモードの制御は、後に記載する制御手段であるＣＰＵ６２により行う。
【００６７】
以上のように静止画モードでは、メカシャッターを使用できるため、ＰＤ部の光電変換信号を一ライン単位でＦＤ部に転送することにしたことにより、最初にＦＤ部をリセットしたことによる信号を読み出し、その後、ＦＤ部をリセットすることなく、光電変換信号を読み出すＦＤ部に読み出すことが可能となる。そのため、最初に読み出された信号と、次に読み出された信号に含まれるリセット電圧成分は同じであるため、リセット電圧によるばらつきを動画モードと比較して、高精度に除去することが可能となる。
【００６８】
つまり、静止画モードの場合には、動画モードと同じ駆動で行うのではなく、上記のような駆動にすることにより、高精度の静止画像を得ることが可能となる。
【００６９】
以上のように、動画を撮像するモードと静止画を撮像するモードを設けたことにより、動画を撮像する時にはノイズを完全に除去することはできないけれども、ひずみのない画像を得ることができ、静止画を撮像する時にはノイズを完全に除去した高精度の静止画像を得ることができる。つまり、用途に応じて、最適な信号の読み出しを行っている。
【００７０】
なお、動画を撮像するモード、静止画を撮像するモードは、後述するタイミング発生部に含まれる撮像制御手段である撮像制御回路によって発生される。また、動画を撮像するモードと静止画を撮像するモードの切り換えは、後述するＣＰＵ６２に含まれる選択手段である選択回路ブロックからの制御信号によってなされる。
【００７１】
（実施の形態３）
図１の各々の画素部では、はじめに読み出された蓄積時間の差によるノイズ信号と読み出された光電変換信号に含まれる蓄積時間の差によるノイズ信号との間には、時間にずれが生じているため、正確には完全に蓄積時間の差によるノイズを取り除くことはできない。
【００７２】
しかし、図６に示すようにコンデンサおよび垂直出力線を２個ずつ設けることにより、完全に蓄積時間の差によるノイズ信号を取り除くことができる。なお、図１とはSELの位置が異なるが、機能は同一である。
【００７３】
この動作を図６を使って説明する。
【００７４】
まず、ＲＳ、ＲＳ３、ＴＸ、ＴＸ２にＨＩＧＨパルスが印加され、全画素のＦＤ部、ＦＤ２部が同時にリセットされるとともに、全画素のＰＤ部が同時にリセットされる。リセットの終了後に、全画素のＰＤ部の入射光による電荷（光電変換信号）の蓄積動作が開始する。光電変換信号を所定時間蓄積した後、再びＲＳにＨＩＧＨパルスが印可され、全画素のＦＤ部が同時にリセットされると同時に、ＴＸ２にＨＩＧＨパルスが印加され、全画素のＰＤ部で蓄積された電荷がＦＤ２部に転送される。このＨＩＧＨパルスがＬＯＷになった後には、ＦＤ部に転送された電荷は保持される。ＳＥＬとＳＥＬ２にＨＩＧＨパルスが印加され、ＦＤ部、ＦＤ２部から信号が同時に垂直出力線に読み出される。以上、図６のように各画素の回路を構成することにより、読み出し待機時間に発生するノイズをリアルタイムで出力することができるので、蓄積時間の差によるノイズ信号を完全に取り除くことが可能になる。
【００７５】
（実施の形態４）
実施の形態４では、図１の撮像素子を用い、実施の形態１で説明したように、ＰＤ部で発生した光電変換信号を一括してＦＤ部に転送し、その後行毎に順次読み出し、その後、所定の演算式を用いて、読み出し待機時間に発生するノイズを補正するものである。図１４を使って説明したように、ＰＤ部に入射する光の一定の割合が隣接するＦＤ部に漏れ込む。そのため、撮像素子から読み出された画像信号は、画面の上から下に向けて行ごとに、本来の蓄積時間（ＰＤ部での蓄積時間）のみで取得される信号量よりも多くなっている。
【００７６】
ＰＤ部に対するＦＤ部の入射した光を光電変換する割合を感度比係数Ｋ、ＰＤ部での光電変換信号の蓄積時間をＴｉｎｔ、ＦＤ部での光電変換信号の待機時間をＴｗａｉｔ、単位時間あたりのＦＤでの光電荷の発生量をｑとすると、ある行の撮像素子から読み出された画像信号は、略ｑ（Ｔｉｎｔ＋Ｋ＊Ｔｗａｉｔ）である。ただし、蓄積および待機時間が十分短いので、ＰＤ部で光電変換信号を蓄積している時間に各画素に入射する光と、ＦＤ部で光電変換信号が読み出されるのを待機している時間に各画素に入射する光は、略同一であるとする。
【００７７】
ここで、ｑ＊Ｋ＊Ｔｗａｉｔは、ノイズ成分となる読み出し待機時間に発生するノイズであるため、撮像素子から読み出された画像信号に、ＰＤ部とＦＤ部とで発生した光電荷と、ＰＤのみで発生した光電荷との比率であるＴｉｎｔ／（Ｔｉｎｔ＋Ｋ＊Ｔｗａｉｔ）を掛け合わすことにより、ｑ＊Ｋ＊Ｔｗａｉｔの成分が抑制された略ＰＤのみで発生した光電荷ｑＴｉｎｔが得られる。
【００７８】
ＰＤ部に対するＦＤ部の感度比係数Ｋは、例えば、光束に影響されるので、レンズの瞳距離情報、レンズの絞り値情報、撮像素子内の画素の位置等の入射する光の状況を元にしたテーブルで表現できる。
【００７９】
ここで、レンズの瞳距離情報はレンズの瞳距離が小さくなると、像端に行くに従って光線入射角が大きくなり、光が垂直に入射しなくなり、ＦＤ部に漏れ込む光の量が多くなるという関係がある。さらに、レンズの絞り値情報は、レンズの絞り値が小さくなると瞳（画素側から見た絞りまたは絞りの虚像）の大きさが大きくなり、光線入射角が大きくなり光が垂直に入射しなくなりＦＤ部に漏れこむ光の量が多くなるという関係がある。
【００８０】
また、光束は撮像素子の位置によってばらつかないように一般には像高（光軸から画素までの距離）に応じてマイクロレンズをずらして対処するが、それでもばらつきが大きいときは撮像素子内の画素のｘ、ｙ座標に応じたテーブルでＫを表現する。
【００８１】
なお、テーブルはカメラの出荷前に、レンズの瞳距離がｄ１・レンズの絞り値がＦ１・画素のｘｙ座標が（ｘ１，ｙ１）のとき、感度比係数はＫ１であり、レンズの瞳距離がｄ２・レンズの絞り値がＦ２・画素のｘｙ座標が（ｘ２，ｙ２）のとき、感度比係数はＫ２であるということを求めておきカメラに記憶させておく。
【００８２】
ここで、感度比係数は、レンズの瞳距離が小さくなり、撮像素子の端部になるに従い、大きくなり、また、感度比係数は、レンズの絞り値が大きくなるに従い、小さくなるように設定されている。
【００８３】
実際の撮影時には、このテーブルを用いてノイズ成分の少ない画像信号を得ることができる。
【００８４】
感度比係数Ｋのテーブルは、カメラ製造の際、レンズの瞳距離情報・レンズの絞り値情報・各画素の位置情報によって作成するが、レンズの瞳距離情報・各画素の位置のみ（レンズが固定）によって作成してもよいし、レンズの絞り値情報・各画素の位置のみ（絞りが固定）によって作成してよいし、各画素の位置のみ（レンズおよび絞りが固定）によって作成してもよい。また、感度比係数Ｋのテーブルを光の入射角度を考慮しない一定の値として予め設定しておいてもよい。
【００８５】
実施の形態４における撮像素子の構成は図１に示す実施の形態１における撮像素子の構成と同一である。実際に撮影する際の動作を図１，３を用いて説明する。時刻Ｔ２１において、端子１９と端子２１にＨＩＧＨパルスが印加され、全画素のＦＤ部１０２が同時にリセットされるとともに、全画素のＰＤ部１０１が同時にリセットされる。リセットの終了後に、全画素のＰＤ部１０１の入射光による電荷（光電変換信号）の蓄積動作が開始する。光電変換信号を所定時間蓄積した後の時刻Ｔ２２において、再び端子２１にＨＩＧＨパルスが印可され、全画素のＦＤ部１０２が同時にリセットされた後、時刻Ｔ２３において再び端子１９にＨＩＧＨパルスが印加され、全画素のＰＤ部１０１で蓄積された電荷が同時にＦＤ部１０２に転送される。このＨＩＧＨパルスがＬＯＷになった後には、ＦＤ部１０２に転送された電荷は保持される。時刻Ｔ２４において、端子２に垂直走査スタートパルスが入力され、端子３に垂直走査パルスが入力されることにより第１行が選択され、信号２０ａがＨＩＧＨになる（不図示）。また、時刻Ｔ２４において、端子１１、１２、１３にＨＩＧＨパルスが印加され、コンデンサ１０８、１０９がリセットされる。時刻Ｔ２５において、端子１０と端子１２にＨＩＧＨパルスが印加され、ＦＤ部１０２から（光電変換信号電圧＋蓄積時間の差によるノイズ信号電圧＋リセット電圧）に対応する信号がコンデンサ１０８に読み出される。時刻Ｔ２６において、端子８、１１にＨＩＧＨパルスが印加され、ＦＤ部１０２、コンデンサ１０９がリセットされる。時刻Ｔ２７において、端子１０と端子１３にＨＩＧＨパルスが印加され、ＦＤ部１０２のリセット電圧に対応する信号がコンデンサ１０９に読み出される。時刻Ｔ２８において、端子１４の電圧がＨＩＧＨからＬＯＷに変化し、水平出力線１１９、１２０がリセットされる。同時に、端子５に水平走査スタートパルスが入力され、端子６に水平走査パルスが入力され、各列のコンデンサよりなるラインメモリからの信号の読み出しが開始する。端子１４への入力信号レベルを水平走査パルスと逆相で動かすのは、各列のコンデンサの干渉を防止するためである。両出力の差を差動アンプ１２３でとることにより、画素間でばらつくＦＤアンプのばらつきやリセット電圧のばらつきが取り除かれた信号電圧を得ることができる。従って、ＦＤアンプのばらつきやリセット電圧のばらつきによるノイズ成分が取り除かれたＳ／Ｎの良い出力を得ることができる。時刻Ｔ２４から時刻Ｔ３１の間の期間における第１ラインについての動作は、時刻Ｔ３１以降も順次第２ライン以降について全行の読み出しが終了するまで行われる。
【００８６】
上記の動作により、全画素のＦＤ部を同時にリセットした後に、ＰＤ部から光電変換信号を同時にＦＤ部に転送し、その後、ライン毎に順次信号を読み出しているため、下ラインの画素から読み出される信号ほど蓄積時間の差によるノイズ信号電圧の成分が大きく含まれている。
【００８７】
つまり、ライン毎の信号レベルが異なる蓄積時間の差によるノイズ信号電圧（図５に示すような読み出し時間に発生する信号５７）とＰＤ部で発生した光電変換信号に対応する電圧（図５に示すような光電変換信号５６）が、出力される。
【００８８】
上記で説明した図３のタイミングパルスは、後述するタイミング発生部（図１２）に含まれる撮像制御手段である撮像制御回路によって発生される。撮像素子から出力された信号は後述する補正手段であるＣＰＵ（図１２）によってソフトウエア処理によって補正処理される。
【００８９】
ＣＰＵで実行される本発明の実施の形態４での画像信号補正のフローを図７に示す。これはソフトウエアで構成されている。
【００９０】
１７０は行カウンタを先頭行にセットする。１７１はＣＰＵで実際に演算される処理である。本件では行走査なので行ナンバーをｎとすると、元の画像データＡＤｉｎ（ｎ）に補正信号としてＰＤ部で蓄積された信号量と、ＰＤ部で蓄積された信号量とＦＤ部で蓄積された信号量との割合である
Ｔｉｎｔ／（Ｔｉｎｔ＋Ｋ＊Ｔｗａｉｔ（ｎ））
を掛けることで補正が可能である。
ここで、Ｔｗａｉｔ（ｎ）は、ｎ行目の画素におけるＦＤ部での光電変換信号の待機時間である。
【００９１】
１７２は行カウンターを次の行に進める。１７３は全行終了するまで１７１と１７２を繰り返す。全行終了すると１７４で終わりとなる。
【００９２】
このように、ノイズ信号を直接計測しなくても、ノイズの入った蓄積信号から純粋な蓄積信号を取り出すことができるので、読み出し時間を短縮することだできるだけでなく、装置の構成も簡単にすることができる。
【００９３】
（実施の形態５）
実施の形態５における撮像素子の構成および信号を撮像素子から読み出す動作は実施の形態４におけるものと同一である。本発明の実施の形態５での演算処理回路のフローを図８に示す。これはハードウエアで構成されている。６０は主たる計算モジュールである。撮像素子から出力された信号は、図８の補正手段である演算処理回路で補正処理される。１６１はＴｗａｉｔ０という係数で、一行分の水平走査時間を意味する。つまりある行から次の行に選択が移行するまでの時間差分を意味する。１６２は行カウンタｎであるので、両者を１６３の乗算器で乗算することにより各行の待機時間Ｔｗａｉｔ（ｎ）が求められ、６０のモジュールに送られる。１６４は感度比係数Ｋで１６５は蓄積時間レジスタＴｉｎｔである。Ｋは一般には拘束に影響されるので１６６のレンズの瞳距離情報、１６７のレンズの絞り値情報、を元にしたテーブルなどで表現できる。光束は撮像素子の位置によってばらつかないように一般には像高（光軸から画素までの距離）に応じてマイクロレンズをずらして対処するが、それでもばらつきが大きいときは１６８の画素のｘ、ｙ座標に応じたテーブルでＫを表現する。
【００９４】
つまり、実施の形態４で説明したような、例えばレンズの瞳距離情報、レンズの絞り値情報、画素の位置等の入射する光の状況に応じたテ−ブルを持っている。
【００９５】
画素から出力された信号（入力データＡＤｉｎ）は、補正信号である
Ｔｉｎｔ／（Ｔｉｎｔ＋Ｋ＊Ｔｗａｉｔ（ｎ））
を掛けることで補正変換されＡＤｏｕｔが得られる。
ＡＤｏｕｔは補正処理が行われた結果、画面のどの位置でも一様な出力レベルが確保される。
【００９６】
（実施の形態６）
本発明の実施の形態６を図９のシーケンスを表す図を使って説明する。
【００９７】
これまでの説明では光漏れ成分のみに着目し、ゲイン補正を行ってきたが、前述したＳ−ｎ回路ではとりきれない固定パターンノイズが現実には存在しうる。
【００９８】
これはほとんどの場合、「ＦＤアンプのばらつきのキャンセル残り」と「各画素のＰＤの暗電流」と「ＦＤ部の暗電流ばらつき」によることが多い。ただ、動画の場合は蓄積時間も短いのでＰＤの暗電流はあまり大きな要因にはならない。それに対して、「ＦＤ部の暗電流」は読み出しまでの待機時間は画面内の場所によって異なり、その時間も長いものでは１０ｍｓを超えることもありうる。また、ＰＤ部が埋め込みフォトダイオードで暗電流を抑える対策ができるのに対して、ＦＤ部はチップの表面に出てきてしまうのでその暗電流はけた違いに多い。したがってＦＤ部の暗電流に着目したダーク補正（いわゆる黒引き）が極めて有効になってくる。
【００９９】
図９の１８４は撮影前後の境目を指す。これより前は撮像素子の前のメカシャッターは閉じており、これ以降はシャッターは開放され動画撮影が連続的に行われる。
【０１００】
１８０はメカシャッターが閉じているときの蓄積で、ＰＤでの蓄積時間はほぼゼロ、ＦＤからの読み出しは通常の電子シャッター動画モードと同じシーケンスと時間をかけている。この結果、１８０で得られた画像には前述した「ＦＤアンプのばらつきのキャンセル残り」が含まれているとともに「ＦＤ部の暗電流ばらつき」についても各行の待機時間に応じた値が含まれている。これを『暗時画像』と呼ぶ。
【０１０１】
タイミング１８４以降、メカシャッターが開くと１８１，１８２，１８３というように動画読み出しが始まるが、１８１から１８３のそれぞれの画像から１８０で得られた『暗時画像』を減算することでこれらの動画像に含まれている固定パターンノイズは大概キャンセルできる。
【０１０２】
その上で、本発明の実施の形態１および２に示すゲイン補正を行うことでレベルもゲインもしっかり補正され、被写体に忠実な動画像が再現できる。
【０１０３】
また、この方式では、『暗時画像』は動画撮影前に１回採っておけば、その後に続く動画撮影ではそれほど温度が変わることも無いので暗電流が増加することも無く、一連の間は使いまわしができる。そのため１８１〜１８３のように前の駒の読み出しが終わったら、すぐに次の駒の蓄積に移行でき、無駄な時間が無い。また『暗時画像』の減算は読み出し動作に並行して行うこともできるし、場合によっては次の駒の蓄積中に処理することもできる。
【０１０４】
これは本件提案の光漏れ対策のゲイン補正も同様で動画撮影という連続処理に適した補正システムといえよう。
【０１０５】
以上のように、実施の形態４〜６では、レンズの瞳距離情報値、レンズの絞り値情報、画素の位置等の入射する光の状況に応じて補正信号を変更して、その補正信号によって、画素内に保持される待機時間が異なる画像信号に含まれる、画素内に保持される待機時間が異なることによって生じるノイズ成分を補正する補正手段であるＣＰＵを備えたことにより、画面のどの位置でも一様な出力レベルが確保される。
【０１０６】
（実施の形態７）
本発明の実施の形態７を、図１０、１１を使って説明する。
【０１０７】
図１の各々の画素部では４Ｔｒ（トランジスタ）タイプの説明をした。図１ではＰＤ部１０１をリセットするためにはＴＸ１０３とＲＳ１０４を同時オンにして行うため、ＰＤ部１０１をリセットしようとすると、ＦＤ部１０２もいっしょにリセットされてしまう。
【０１０８】
つまり、全画素のＦＤ部を同時にリセットした後、ＦＤ部のリセット後の信号を各ライン毎に順次ＦＤアンプから読み出している間、ＰＤでは光電変換動作をし続けなければならない。
【０１０９】
言い換えると、ＰＤ部での蓄積時間を任意に設定することができない。
【０１１０】
そのため、実施の形態１、２では図５のように、ＰＤ部での蓄積時間をＦＤ部１０２だけの読み出し時間とは別に設けていた。しかし、図１１のようにＰＤ部１０１の蓄積期間中にＦＤ部１０２だけの読み出しをすれば、フレームレートを高くすることができる。
【０１１１】
図１１の７４は撮影前後の境目を指す。これより前は撮像素子の前のメカシャッターは閉じており、これ以降はメカシャッターは開放され動画撮影が連続的に行われる。
【０１１２】
７０は、ＰＤ部１０１からの転送なしに、全画素のＦＤ部１０２をリセットした後のリセット電圧に対応する信号をＦＤアンプから各ライン毎に順次読み出しを行っていることをあらわすものであり、読み出し時間は通常の電子シャッター動画モードと同じシーケンスと時間をかけている。この結果、７０で得られた信号にはＦＤ部１０２のもつ光電変換感度により各行の待機時間に応じて光電変換されたノイズ信号が含まれている。
【０１１３】
タイミング７４以降、メカシャッターが開くと７１，７２，７３というように動画読み出しと７０、７５、７６いうＦＤ部１０２のもつ光電変換感度だけの動画読み出しが始まるが、７１から７３のそれぞれの画像から７０、７４，７５で得られた各々の直前のＦＤ部のもつ光電変換感度だけの画像を減算することで、実施の形態１、２と同様にこれらの動画像に含まれているＦＤ部のもつ光電変換感度による成分や固定パターンノイズは大概キャンセルできる。
【０１１４】
ただし、このままでは蓄積時間はＦＤ部１０２の読み出し時間より短くできない。そこで、図１０に示すようにＰＤ部１０１をＦＤ部１０２とは独立してリセットできるように、１２４のリセット手段であるリセットゲートＲＳ２をリセットゲート１０４と別に設ける。なお、図１とはSELの位置が異なるが、機能は同一である。
【０１１５】
このように、ＦＤ部をリセットするリセットゲートとＰＤ部をリセットするリセットゲートとを別々に設けたことにより、全画素のＦＤ部を同時にリセットした後、ＦＤ部のリセット後の信号を各ライン毎に順次ＦＤアンプから読み出している間、ＰＤ部のリセットをすることが可能となった。
【０１１６】
このようなケースではシャッターの先幕に相当するものとして１２４のＲＳ２、後幕に相当するものとしてＴＸ１０３を使うことができるため、ＦＤ部１０２だけの読み出し待機中も同時並行してＰＤ部１０１蓄積が可能となる。つまり、各ラインのＦＤ部から順次動画のフレームレートは読み出し時間の２倍で決まり、高フレームレートの動画撮影システムが提供できる。
【０１１７】
本実施の形態でも、実施の形態１で説明したように差動アンプでの差分処理と演算処理回路での差分処理とを２回を行う構成であってもよいし、図２におけるＴ０４、Ｔ０５、Ｔ２６、Ｔ２７の動作を行わず、さらに、そのＴ０４、Ｔ０５、Ｔ２６、Ｔ２７の動作により読み出されるリセット信号を読み出す経路（１１１、１０９、１１６、１２０、１１８、１１４、）及び差分アンプ１２３のない構成であってもよい。
【０１１８】
また、上記の実施の形態１、２では、画素を２次元状に配列し、一ライン毎に順次読み出す構成を説明したが、画素が一ライン配列されたラインセンサで１画素毎に順次読み出す構成であってもよい。
【０１１９】
なお、実施の形態１、２において、ノイズ信号の検出の時刻が、画素内に保持される時間が異なる信号と画素内に保持される時間が異なる光電変換信号を含む信号とで異なるが、前記画素内に保持される時間が異なる信号が光電変換信号に比べて微小なので、十分にノイズを補正することができる。
【０１２０】
上記の実施の形態１、２では、画素内に保持される時間が異なることによって発生するノイズ信号を画素から読み出していたが、前記画素内に保持される時間が異なることによって発生するノイズ信号に対応する信号を、あらかじめ第１の記憶手段に記憶させておいてもよい。
【０１２１】
また、後に記載する実施の形態４〜６においても、各々の画素に図１０のようにＲＳ２を設ければＰＤ部とＦＤ部は独立してリセットできるようになるため、読み出し待機中も同時並行して次の蓄積が可能となる。また、この場合、ＰＤ蓄積の最大時間を読み出し時間に限定すると、ＰＤ蓄積は読み出しの裏で行えるので、動画のフレームレートは読み出し時間だけで決まり、高フレームレートの動画撮影システムが提供できる。
【０１２２】
以上のように、実施の形態１〜７では、保持手段であるＦＤ部での待機時間に応じて補正信号を変更して、その補正信号によって、画素内に保持される待機時間が異なる画像信号に含まれる、画素内に保持される待機時間が異なることによって生じるノイズ成分を補正する補正手段を備えたことにより、画面のどの位置でも一様な出力レベルが確保される。
【０１２３】
具体的には、実施の形態１〜３では、ＦＤ部における待機時間に応じた補正信号であるノイズ信号を撮像素子から読み出し、その後、画像信号を撮像素子から読み出し、ライン毎に異なるノイズ信号との差分処理を行うことを補正手段であるタイミングジェネレータ及び演算処理回路で行っている。
【０１２４】
また、実施の形態４〜６では、ＦＤ部における待機時間（Ｔｗａｉｔ（ｎ））に応じて、補正信号であるＴｉｎｔ／（Ｔｉｎｔ＋Ｋ＊Ｔｗａｉｔ（ｎ））を変更して、その補正信号を撮像素子からの画像信号に掛け合わせることを補正手段であるＣＰＵによって行っている。
【０１２５】
（実施の形態８）
図１２に基づいて、上記で説明した実施形態１〜７で説明した撮像素子と、実施の形態１〜７で説明した撮像装置の動作について説明する。
【０１２６】
図１２において、２０１はレンズのプロテクトとメインスイッチを兼ねるバリア、２０２は被写体の光学像を撮像素子２０４に結像させるレンズ、２０３はレンズ２０２を通った光量を可変するための絞り、２０４はレンズ２０２で結像された被写体を撮像信号として取り込むための撮像素子、２０５は、撮像素子２０４から出力される撮像信号を増幅するゲイン可変アンプ部及びゲイン値を補正するためのゲイン補正回路部等を含む撮像信号処理回路、２０６は撮像素子２０４より出力される撮像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、６０はＡ／Ｄ変換器２０６より出力された画像データに各種の補正を行ったりデータを圧縮する演算処理回路、２０８は撮像素子２０４、撮像信号処理回路２０５、Ａ／Ｄ変換器２０６、演算処理回路６０に、各種タイミング信号を出力し、撮像制御および補正制御をするタイミング発生部、６２は各種演算と撮像装置全体を制御するＣＰＵ、６１は画像データを一時的に記憶する為の第１の記憶手段であるメモリ部、２１１は記録媒体に記録または読み出しを行うためのインターフェース部、２１２は画像データの記録または読み出しを行う為の半導体メモリ等の第２の記憶手段である着脱可能な記録媒体、２１３は外部コンピュータ等と通信する為のインターフェース部である。
【０１２７】
まず、前述の構成における静止画撮影時の撮像装置の動作について説明する。バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器２０６などの撮像系回路の電源がオンされる。
【０１２８】
それから、露光量を制御する為に、全体制御・演算部９は絞り３を開放にし、撮像素子４から出力された信号はＡ／Ｄ変換器６で変換された後、信号処理部７に入力される。
【０１２９】
そのデータを基に露出の演算を全体制御・演算部９で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞りを制御する。
【０１３０】
次に、撮像素子４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
【０１３１】
そして、合焦が確認された後に本露光が始まる。実施の形態２で説明した動作により静止画の撮像をし、その後、メモリ部６１に蓄積されたデータは、ＣＰＵ６２の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体２１２に記録される。また、外部Ｉ／Ｆ部２１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【０１３２】
次に、前述の構成における動画撮影時の撮像装置の動作について説明する。
バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器２０６などの撮像系回路の電源がオンされる。
【０１３３】
動画撮影時の補正された光電変換信号の出力の仕方は次の２通りがある。
【０１３４】
まず、一つ目の出力の仕方は、ＣＰＵ６２は絞り２０３を開放にし、光電変換信号を読み出す時と同一の時間をかけてＦＤ部から読み出す、ＦＤ部での待機時間が各画素ごとに異なるノイズ信号が、撮像素子２０４から出力される。前記出力されたノイズ信号は、Ａ／Ｄ変換器２０６で変換された後、ＣＰＵ６２によりメモリ部６１に書き込まれる。その後、ＰＤ部に蓄積されＦＤ部に転送されたＦＤ部での待機時間が各画素ごとに異なる光電変換信号が、撮像素子２０４から出力される。前記出力された光電変換信号は、Ａ／Ｄ変換器２０６で変換され、演算処理回路６０に入力される。並行して、前記ノイズ信号が、演算処理回路６０に入力される。演算処理回路６０において、前記光電変換信号から、前記ノイズ信号が、差分されることにより、前記光電変換信号の補正が行われる。その後、前記補正された光電変換信号はＣＰＵ６２によりメモリ部６１に書き込まれる。
【０１３５】
また、二つ目の出力の仕方では、ＣＰＵ６２は絞り２０３を開放にし、ＰＤ部に蓄積されＦＤ部に転送されたＦＤ部での待機時間が各画素ごとに異なる光電変換信号が、撮像素子２０４から出力される。前記出力された光電変換信号は、Ａ／Ｄ変換器２０６で変換され、演算処理回路６０に入力される。演算処理回路６０において、実施の形態４、５で示した前記補正信号により補正されることにより、前記光電変換信号の補正が行われる。その後、前記補正された光電変換信号はＣＰＵ６２によりメモリ部６１に書き込まれる。
【０１３６】
この２つの出力の仕方のいずれか一方で出力され、メモリに書き込まれた前記補正された光電変換信号のデータを基に露出の演算をＣＰＵ６２で行う。前記データを基に露出の演算を行った結果により明るさを判断し、その結果に応じてＣＰＵ６２は次の画面を撮像する際の露光量を制御する。並行して、撮像素子２０４から出力された信号をもとに、高周波成分を取り出し、被写体までの距離の演算をＣＰＵ６２で行い、その結果に応じてＣＰＵ６２は次の画面を撮像する際のレンズの駆動を制御する。
【０１３７】
また、メモリ部６１に蓄積されたデータは、ＣＰＵ６２の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体２１２に記録される。そして、合焦が確認された後に再び次の画面の露光が始まる。
【０１３８】
そして、補正された光電変換信号を前記２つの出力の仕方のいずれか一方で出力され、その後、前記補正された信号がＣＰＵ６２によりメモリ部６１に書き込まれる。
【０１３９】
そのデータを基に次の画面の絞り制御のための露出の演算およびレンズ駆動のための測距をＣＰＵ６２で行う。その後、メモリ部６１に蓄積されたデータは、ＣＰＵ６２の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体２１２に記録される。また、外部Ｉ／Ｆ部２１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。このように、動画の撮影を行う際は、前画面の信号を基に、露光およびレンズ駆動の調整を行う。以上の動作を繰り返し行う。よって、図１２のように撮像装置を構成することにより、画質の良い画像を撮像することができる。
【０１４０】
なお、実施の形態１で記載したように、撮像素子内でノイズ除去を行って読み出した後に本実施の形態で説明したノイズ除去を行うように制御してもよい。なお、本実施の形態では静止画を撮像する場合と動画を撮像する場合について説明したが、動画だけの撮影を行う撮像装置であっても良い。
【０１４１】
【発明の効果】
本発明によれば、画素内に保持される時間が異なる信号と、画素内に保持される時間が異なる光電変換信号を含む信号を出力することができる。そのため、その後、画素内に保持される時間が異なる信号を用いて、画素内に保持される時間が異なる光電変換信号を含む信号を補正することによって画質の良い画像を得られるという効果がある。
【０１４２】
さらに、本発明によれば、画素内に保持される時間が異なる信号に相当する補正信号を用いて、画素内に保持される時間が異なる光電変換信号を含む信号を補正することによって画質の良い画像を得られるという効果がある。
【図面の簡単な説明】
【図１】従来例及び本発明の実施の形態で実施されるセンサーの回路図である。
【図２】本発明の実施の形態の動画撮影を表すタイミング図である。
【図３】本発明の実施の形態の動画撮影を表すタイミング図である。
【図４】本発明の実施の形態の電子シャッター画像のハード補正モジュールを表す図である。
【図５】本発明の実施の形態１、２のシーケンスを表す図である。
【図６】ＦＤ部および出力線が２つずつある回路を表す図である。
【図７】本発明の実施の形態１の画像のソフト補正フローを表す図である。
【図８】本発明の実施の形態２の画像のハード補正モジュールを表す図である。
【図９】本発明の実施の形態３のダーク補正（黒引き）を表す図である。
【図１０】５Ｔｒタイプのセンサーでの本発明適応を示す図である。
【図１１】本発明の実施の形態３のシーケンスを表す図である。
【図１２】撮像装置を表す図である。
【図１３】従来例で実施される動画撮影時のタイミング図を表す図である。
【図１４】従来例及び本発明の実施の形態で実施されるセンサーのフォトダイオード付近の縦断面を表す図である。
【符号の説明】
１０１ ＰＤ部
１０２ ＦＤ部
１０３ ＴＸ
１０４ ＲＳ
１０５ ＦＤアンプ
１０６ ＳＥＬ
１０７ アンプ
１０８ コンデンサ
１０９ コンデンサ
１１０ スイッチ用トランジスタ
１１１ スイッチ用トランジスタ
１１２ コンデンサ放電用トランジスタ
１１３ バッファ
１１４ バッファ
１１５ スイッチ用トランジスタ
１１６ スイッチ用トランジスタ
１１７ リセット用トランジスタ
１１８ リセット用トランジスタ
１１９ 水平出力線
１２０ 水平出力線
１２１ 垂直走査回路
１２２ 水平走査回路
１２３ 差動アンプ
１２４ ＲＳ２
１２５ 垂直出力線
６０ 演算処理回路
６１ メモリ
６２ ＣＰＵ
２０１ バリア
２０２ レンズ
２０３ 絞り
２０４ 撮像素子
２０５ 撮像信号処理回路
２０６ Ａ／Ｄ変換器
２０８ タイミング発生部
２１１ 記録媒体制御１／Ｆ部
２１２ 記録媒体
２１３ 外部１／Ｆ部
３０１ ＦＤ２部
３０２ ＴＸ２
３０３ ＲＳ３
３０４ ＦＤアンプ２
３０５ ＳＥＬ２
１６２ 行カウンタ
１６３ 乗算器
１６４ 感度比係数
１６５ 蓄積時間レジスタ
１６６ レンズの瞳距離情報
１６７ レンズの絞り値情報
１６８ 画素のｘｙ座標
２２０ フォトダイオード
２２１ Ｐ＋層
２２２ Ｎ層
２２３ Ｐウエル層
２２４ Ｎ基板
２２５ Ｎ＋のＦＤ部
２２６ 転送ゲート
２２７ アルミ配線
２２８ カラーフィルタ
２２９ マイクロレンズ
２３０ 光線
２３１ 電荷
【発明の属する技術分野】
本発明は、被写体像を撮像する撮像素子及び撮像素子を駆動する駆動装置を有する撮像装置に関するものである。
【０００２】
【従来の技術】
図１は、センサー回路を表したものである。
【０００３】
１０１はフォトダイオード（以下ＰＤ部と表す）で光を電荷に変換する。露光量に応じて光電変換された電荷をＰＤ部に蓄積する。１０２はフローティングディフュージョン（以下ＦＤ部と表す）である。１０３は転送ゲート（以下ＴＸと表す）で蓄積終了とともに信号読み出しのために次段のＦＤ部に電荷を転送する。１０４はリセットゲート（以下ＲＳと表す）でＦＤ部やＰＤ部をリセットするために使用される。１０５はフローティングディフュージョンアンプ（以下ＦＤアンプと表す）であり、ＰＤ部で光電変換された電荷量を電圧量に変換する。１０６は選択ゲート（以下ＳＥＬと表す）でＦＤ部からの信号を読み出す際の選択スイッチである。１０１乃至１０６で１つの画素を形成しており、例えばデジタルカメラの場合には数百万もの画素で画素部を形成している。
【０００４】
次に図１に示す撮像素子の従来の動作を説明する。
【０００５】
まず、蓄積開始前に一度ＰＤ部１０１とＦＤ部１０２をリセットする。これはＴＸ１０３とＲＳ１０４をオンにすればよい。次にＴＸ１０３とＲＳ１０４をオフにすると蓄積が始まる。このときのＦＤ部１０２の電荷はゼロになっているので、まずはこの状況に対応した信号を、ＳＥＬ１０６をオンにすることにより、垂直出力線125に読み出し、Ｓ−ｎ回路ブロックに列数だけ存在する回路モジュールのコンデンサ１０８にリセットノイズレベルを記憶する。
【０００６】
所定の時間経過したら、ＴＸ１０３をオンにし埋め込みフォトダイオードであるＰＤ部１０１に蓄えられている電荷を全てＴＸ１０３の転送ゲートを通してＦＤ部１０２に完全電荷転送する。そして読み出しまでの待機時間経過後ＳＥＬ１０６をオンにして蓄積電荷に対応した出力を垂直出力線（Ｖ出力線）に読み出し、コンデンサ１０９に１１１のスイッチを介して信号レベルを記憶する。これでコンデンサ１０８とコンデンサ１０９には各々信号レベルとリセットレベルが記憶されているので１１５と１１６の読み出しスイッチをオンして差動アンプ１２３に接続することで純粋な蓄積信号が導き出される。
【０００７】
通常はリセットノイズを先に読み、後から信号を読み出している。これは逆にしてもランダムなリセットノイズを完全にとりきることはできないが、３のＦＤアンプのゲートとソース間の電圧（Ｖｇｓ）ばらつきのほとんどをキャンセルすることができる。このため、電子シャッターモードでは、先に信号を読みその直後に再度ＦＤ部をリセットしてリセットレベルを読む。
【０００８】
図１３はセンサーの読みだしの仕組みを表したものである。上部の３本の波形はそれぞれＳＥＬ１０６とＲＳ１０４とＴＸ１０３を表す。それぞれの信号は１０６，１０４，１０３の各ｎＭＯＳトランジスタのゲート信号と考えてもよい。
【０００９】
その下の四角形と三角形で表す図形は画素部の行ごとの動作を時間軸で表したものである。５０は画面上部の行を表し、５１は画面下部の行を表す。５２のタイミングでＴＸ１０３とＲＳ１０４をパルス状に同時にオンすることで全画素のＰＤ部１０１とＦＤ部１０２の一括リセットが行われ、リセット終了後に、全画素のＰＤ部１０１の入射光による電荷の蓄積が開始される。５６は蓄積中を表す四角形である。５３のタイミングは蓄積終了を表す。この横方向の長さが蓄積時間Ｔｉｎｔと言うことになる。蓄積終了時には全画素一括転送をするので、まずＦＤ部１０２の電荷を空にするためにＲＳ１０４をパルス状にオンしＦＤ部１０２をリセットする。その後すぐにＴＸ１０３をパルス状にオンし全画素一括電荷転送を行う。
【００１０】
これからタイミング５４より各行の読み出し走査に入るが、各行が読み出されるまでの時間が待機時間Ｔｗａｉｔと言うことになる。読み出しは１２１の垂直走査回路が順次行を選択していくことで読み出し走査される。
【００１１】
ＳＥＬ１０６にて選択された行は待機状態のＦＤ部１０２に蓄えられた信号を５８に示すＰＴＳのオンパルス（スイッチ用トランジスタ１１０へのパルス印加）によってコンデンサ１０８に記憶される。次にＦＤアンプのＶｇｓばらつきをキャンセルするためにその行のＲＳ１０４のみがオンになりＦＤ部１０２のリセットが行われるとともにＰＴＮをオンに（スイッチ用トランジスタ１１１へのパルス印加）してコンデンサ１０９にリセットレベルが記憶される。この選択された行の画素の信号は水平画素数分だけあるＳ−ｎ回路（図１に示した回路）に全て蓄えられた後、例えば左から順番に水平読み出し選択のスイッチである１１７と１１８のペアを順次走査することで差動アンプ１２３の入力に順次選択され、その行の全画素の出力が走査読み出しできる。
【００１２】
一行の全画素が走査読み出しされると１２１の垂直走査回路は次の行の選択に移行する。このようにして全行分繰り返し走査することでタイミング５５のＦＤ部１０２読み出し終了に至る。５７は画面の上から下にかけて縦方向に行走査されながらＦＤ部１０２読み出しが行われている状況を表す三角形である（例えば特許文献１参照）。
【００１３】
【特許文献１】
特開平１１−３４１３６３号公報（第１０−１８頁、第９図）
【００１４】
【発明が解決しようとする課題】
従来例では画面の上からの行位置に応じて読み出しまでの待機時間が異なっていることがわかる。例えば、最上部の行は行走査の最初なのでほとんどＴｗａｉｔはゼロになる。一方、最下行はほぼ全ての行の読み出しが終わるまでひたすら待機するのでＴｗａｉｔは最長になる。ＦＤ部１０２で読み出しを待っている待機期間中は、図１４に示すようにＰＤ部１０１とＦＤ部１０２が隣接しているため、ＰＤ部１０１に入射する光の一定の割合が隣接するＦＤ部１０２に漏れ込む。具体的に構造を使って説明すると、図１４はＰＤ部近傍の縦断面である。
【００１５】
２２０がフォトダイオードでちょうど保護膜に対応する。実際の光電変換部はこの下に形成されている。ＰＤはＰＮ接合であるので２２１のＰ＋層と２２２のＮ層と２２３のＰウエル層の２カ所の接合部分を中心に光電変換と電荷蓄積が行われる。この２２１，２２２，２２３で構成されるＰＤは電荷を蓄積する領域が埋め込まれており、表層のノイズ電荷が入り込まない構造で埋め込みフォトダイオードと呼び、暗電流の少ない優れた構造になっている。２２４はＮ基板で電源に落とされている。前述した２２３のＰウエルはＧＮＤにおとされている。２２６は転送ゲートで電圧を印加すると２２５のＮ＋のＦＤ部にＰＤ部から電荷が転送される。２２７はアルミ配線でこの図面では３層になっている。ＣＭＯＳセンサーはＣＣＤに比べ画素部に回路素子が多いため、配線量も増えている。２２５のＦＤはＦＤアンプといわれるＭＯＳトランジスタのゲート部にあたるが、このＦＤアンプは図１４では不図示であり、実はこの図の外にある領域まで２２５の直上のアルミ配線を通して接続されている。２２８はカラーフィルタ、２２９はマイクロレンズで被写体から飛んできた光は２２９，２２８を通過して２２０のＰＤ部に本来到達するが、一部は２３０の光線のようにアルミ配線との隙間を通って２２５のＦＤ部に漏れ込むものもある。また、２２０のＰＤ部の直下でも２３１の光電変換された電荷の一部はふらふらと２２５のＦＤ部に漏れ込んでしまい、これも光漏れと同値といえる。よって、画面内の光漏れのばらつきは待機時間によって撮像信号にのるノイズ信号が大きくなり、画面の上部と画面の下部とで被写体の明度が異なってしまうという課題があった。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、各々が、光電変換部と、前記光電変換部の信号が転送される半導体領域と、前記光電変換部の信号を前記半導体領域に転送する転送スイッチと、前記半導体領域の信号を出力線に出力する出力部とを備えた、第１、第２の画素を有する撮像手段と、前記半導体領域に保持される時間が異なることによって生じるノイズを、前記第１、第２の画素の半導体領域それぞれから第１の信号として出力させる第１の駆動手段と、前記光電変換部において所定時間蓄積した信号と前記半導体領域に保持される時間が異なることによって生じるノイズとを、前記第１、第２の画素の半導体領域それぞれから第２の信号として出力させる第２の駆動手段とを有することを特徴とする撮像装置を提供する。
【００１７】
また、各々が、光電変換部と、前記光電変換部の信号が転送される半導体領域と、前記光電変換部の信号を前記半導体領域に転送する転送スイッチと、前記半導体領域の信号を出力線に出力する出力部とを備えた、第１、第２の画素を有する撮像手段と、前記光電変換部において所定時間蓄積した信号と前記半導体領域に保持される時間が異なることによって生じるノイズとを、前記第１、第２の画素の半導体領域それぞれから出力信号として出力させる駆動手段と、前記半導体領域に保持された待機時間に応じた補正信号を選択して、前記第１、第２の画素の半導体領域それぞれから出力された出力信号を補正する補正手段とを有することを特徴とする撮像装置を提供する。
【００３３】
【発明の実施の形態】
以下の実施の形態１乃至８では、具体的な撮像動作について説明する。
【００３４】
（実施の形態１）
図１は、本実施の形態を表す構成の一部分の撮像手段である撮像素子の等価回路であり、画素を２次元状に配列して構成されている。
【００３５】
図１を参照すると、１０１は入射した光により光電変換信号を発生するセンサーであるフォトダイオード（以下ＰＤ部と表す）、１０２はフローティングディフュージョン（以下ＦＤ部と表す）で、１０３はＰＤ部１０１で発生した光電変換信号をＦＤ部１０２に転送するための転送スイッチである転送ゲートＴＸであり、転送スイッチとＦＤ部とでフォトダオードからの信号を保持する保持手段を構成している。１０４はＦＤ部１０２をリセットするためのリセット手段であるリセットゲートＲＳ、１０５はＦＤ部の信号を読み出す読み出し手段であるＦＤアンプであり、ＦＤアンプはＦＤ部の信号を増幅して出力する機能を有する。１０６は選択手段である選択ゲートＳＥＬであり選択ゲートにパルスが印加されることにより、ＦＤアンプから信号が読み出される。１０８は、リセット時にＦＤ部をリセットした後のＦＤ部の電圧に対応するＦＤ部から出力された信号を記憶するためのコンデンサ、１０９はＦＤ部からの光電変換信号が転送ゲートを介してＦＤ部に転送した後のＦＤ部の電圧に対応する信号を記憶するためのコンデンサ、１１０はＦＤアンプ１０５とコンデンサ１０８とを接続するスイッチ用トランジスタ、１１１はＦＤアンプ１０５とコンデンサ１０９とを接続するスイッチ用トランジスタ、１１２はコンデンサ１０８、１０９を放電させるためのコンデンサ放電用トランジスタであり、コンデンサ１０８とスイッチ用トランジスタ１１０よりＦＤアンプからの信号を蓄積する蓄積手段を構成し、コンデンサ１０９とスイッチ用トランジスタ１１１よりＦＤアンプからの信号を蓄積する蓄積手段を構成している。１１３、１１４はバッファ、１１５、１１６は各々コンデンサ１０８、１０９の電圧を他の列のコンデンサと切り換えてバッファ１１３、１１４へ供給するためのスイッチ用トランジスタ、１１７、１１８は各々バッファ１１３、１１４の入力電圧をリセットするためのリセット用トランジスタ、１１９、１２０は水平出力線、１２１は垂直走査回路、１２２は水平走査回路である。
【００３６】
また、１２３は複数の信号の差分処理を行う差分手段である差動アンプである。なお、トランジスタ１０５、１０６、１０７より構成されるアンプは、トランジスタ１０６、１０７がＯＮであるときにのみソースフォロワ型のアンプとして働く。また、ＰＤ部１０１、ＦＤ部１０２、トランジスタ１０３、１０４、１０５、１０６は１つの画素を形成する。バッファ１１３、１１４、スイッチ用コンデンサ１１５、１１６、水平出力線１１９、１２０、リセット用トランジスタ１１７、１１８より一ライン分の信号を記憶した記憶手段１０８、１０９から順次信号を差分手段に出力する出力手段を構成している。
【００３７】
図２、３は、図１に示す回路の動作タイミングチャートである。図１、２、３を参照しながら、図１に示す回路の動作（第１のモード及び第２のモード）を説明する。
【００３８】
［第１のモード］
図１、２を使って説明する。
【００３９】
時刻Ｔ０１において、端子１９と端子２１にＨＩＧＨパルスが印加され、全画素のＦＤ部１０２が同時にリセットされるとともに、全画素のＰＤ部１０１が同時にリセットされる。時刻Ｔ０２において、端子２に垂直走査スタートパルスが入力され、端子３に垂直走査パルスが入力されることにより第１行が選択され、信号２０ａがＨＩＧＨになる（不図示）。また、時刻Ｔ０２において、端子１１、１２、１３にＨＩＧＨパルスが印加され、コンデンサ１０８、１０９がリセットされる。時刻Ｔ０３において、端子１０と端子１２にＨＩＧＨパルスが印加され、ＦＤアンプから（蓄積時間の差によるノイズ信号電圧（ＦＤ部をリセットした後、次にＦＤアンプから信号が出力されるまでの間にＦＤ部に蓄積したノイズ信号電圧）＋リセット電圧）に対応する信号がコンデンサ１０８に読み出される。時刻Ｔ０４において、端子８、端子１１にＨＩＧＨパルスが印加され、ＦＤ部１０２、コンデンサ１０９がリセットされる。時刻Ｔ０５において、端子１０と端子１３にＨＩＧＨパルスが印加され、ＦＤ部１０２のリセット電圧に対応する信号がコンデンサ１０９に読み出される。時刻Ｔ０６において、端子１４の電圧がＨＩＧＨからＬＯＷに変化し、水平出力線１１９、１２０がリセットされる。同時に、端子５に水平走査スタートパルスが入力され、端子６に水平走査パルスが入力され、各列のコンデンサよりなるラインメモリからの信号の読み出しが開始する。端子１４への入力信号レベルを水平走査パルスと逆相で動かすのは、各列のコンデンサの干渉を防止するためである。両出力の差を１２３の差動アンプでとることにより、画素間でばらつくＦＤアンプのばらつき（固定パターンノイズ）や、リセット電圧のばらつき（ランダムノイズ）が取り除かれた蓄積時間の差によるノイズ信号電圧を得ることができる。
【００４０】
時刻Ｔ０２から時刻Ｔ０９の間の期間における第１ラインについての動作は、時刻Ｔ０９以降も順次第２ライン以降について全行の読み出しが終了するまで行われる。
【００４１】
上記のような動作によれば、全画素のＦＤ部を同時にリセットした後に、ライン毎に順次信号を読み出しているため、下ラインの画素から読み出される信号ほど蓄積時間の差によるノイズ信号電圧の成分が大きく含まれている。
【００４２】
つまり、差動アンプからは、ライン毎の信号レベルが異なる蓄積時間の差によるノイズ信号電圧が出力される。
【００４３】
［第２のモード］
図１、３を使って説明する。
【００４４】
第２のモードの動作は、第１のモードの動作が終わった後に行われる。
【００４５】
時刻Ｔ２１において、端子１９と端子２１にＨＩＧＨパルスが印加され、全画素のＦＤ部１０２が同時にリセットされるとともに、全画素のＰＤ部１０１が同時にリセットされる。
【００４６】
リセットの終了後に、全画素のＰＤ部１０１の入射光による電荷（光電変換信号）の蓄積動作が開始する。光電変換信号を所定時間蓄積した後の時刻Ｔ２２において、再び端子２１にＨＩＧＨパルスが印可され、全画素のＦＤ部１０２が同時にリセットされた後、時刻Ｔ２３において再び端子１９にＨＩＧＨパルスが印加され、全画素のＰＤ部１０１で蓄積された電荷が同時にＦＤ部１０２に転送される。このＨＩＧＨパルスがＬＯＷになった後には、ＦＤ部１０２に転送された電荷は保持される。時刻Ｔ２４において、端子２に垂直走査スタートパルスが入力され、端子３に垂直走査パルスが入力されることにより第１行が選択され、信号２０ａがＨＩＧＨになる（不図示）。また、時刻Ｔ２４において、端子１１、１２、１３にＨＩＧＨパルスが印加され、コンデンサ１０８、１０９がリセットされる。時刻Ｔ２５において、端子１０と端子１２にＨＩＧＨパルスが印加され、ＦＤ部１０２から（光電変換信号電圧＋蓄積時間の差によるノイズ信号電圧＋リセット電圧）に対応する信号がコンデンサ１０８に読み出される。時刻Ｔ２６において、端子８、１１にＨＩＧＨパルスが印加され、ＦＤ部１０２、コンデンサ１０９がリセットされる。時刻Ｔ２７において、端子１０と端子１３にＨＩＧＨパルスが印加され、ＦＤ部１０２のリセット電圧に対応する信号がコンデンサ１０９に読み出される。時刻Ｔ２８において、端子１４の電圧がＨＩＧＨからＬＯＷに変化し、水平出力線１１９、１２０がリセットされる。同時に、端子５に水平走査スタートパルスが入力され、端子６に水平走査パルスが入力され、各列のコンデンサよりなるラインメモリからの信号の読み出しが開始する。端子１４への入力信号レベルを水平走査パルスと逆相で動かすのは、各列のコンデンサの干渉を防止するためである。両出力の差を差動アンプ１２３でとることにより、画素間でばらつくＦＤアンプのばらつきやリセット電圧のばらつきが取り除かれた信号電圧を得ることができる。従って、ＦＤアンプのばらつきやリセット電圧のばらつきによるノイズ成分が取り除かれたＳ／Ｎの良い出力を得ることができる。時刻Ｔ２４から時刻Ｔ３１の間の期間における第１ラインについての動作は、時刻Ｔ３１以降も順次第２ライン以降について全行の読み出しが終了するまで行われる。
【００４７】
上記の動作により、全画素のＦＤ部を同時にリセットした後に、ＰＤ部から光電変換信号を同時にＦＤ部に転送し、その後、ライン毎に順次信号を読み出しているため、下ラインの画素から読み出される信号ほど蓄積時間の差によるノイズ信号電圧の成分が大きく含まれている。
【００４８】
つまり、差動アンプからは、第１のモードではライン毎の信号レベルが異なる蓄積時間の差によるノイズ信号電圧（図５に示すような読み出し時間に発生する信号５８）が、第２のモードではライン毎の信号レベルが異なる蓄積時間の差によるノイズ信号電圧（図５に示すような読み出し時間に発生する信号５７）とＰＤ部で発生した光電変換信号に対応する電圧（図５に示すような光電変換信号５６）が、出力される。
【００４９】
上記で説明した図２（第１のモード）、図３（第２のモード）のタイミングパルスは、後述するタイミング発生部に含まれる撮像制御手段である撮像制御回路によって発生される。
【００５０】
第１のモードと第２のモードで全画素の信号の読み出しが終了した後の動作について図４を使って説明する。
【００５１】
図４の構成は、図１の撮像素子からの信号をデジタル信号に変換するＡ／Ｄ変換部の後段に配置される。６０は複数の信号の差分処理を行う補正手段である補正回路や、輝度信号、色差信号の生成等を行う回路等を含む演算処理回路、６１は少なくとも撮像素子の１フレームの信号を記憶する第１の記憶手段であるメモリである。６２はＣＰＵで演算処理回路６０の制御及び撮像シーケンスの制御を行う。
【００５２】
ＰＤ部蓄積直前に第１のモードにおいて差動アンプから読み出した信号を演算処理回路６０を介して一旦メモリ６１に格納する。その後、第２のモードにおいて差動アンプから読み出した信号と演算処理回路６０で差分処理を行う。
【００５３】
ここで、第１のモードで読み出された信号は、蓄積時間の差によるノイズ信号成分であり、第２のモードで読み出された信号は、蓄積時間の差によるノイズ信号成分とＰＤ部で発生した光電変換信号成分とが混合されたものであり、両者の差分処理を行うことにより、光電変換信号成分のみを抽出することができる。
【００５４】
ここで、メモリ６１に撮像素子の信号を２フレーム分記憶できるスペースを設け、一旦第２のモードで得られる信号も記憶しても良い。
【００５５】
また、上記の演算処理回路における差分処理動作は、後述する図８のＣＰＵ６２に含まれる補正制御手段である補正制御ブロックからの制御信号を演算処理回路６０に入力することにより行われる。
【００５６】
以上の実施の形態における動画モードでは、撮像素子の全ラインの光電変換信号の蓄積のタイミングを同じにできる。よって、撮像素子への光を遮光するシャッターを使用することができない動画を撮像する場合に有効である。
【００５７】
なお、本実施の形態１では第１のモードと第２のモードにおいてリセット信号を各々読み出し、差動アンプによってノイズ除去（ノイズを２回にわけて除去）を行ったが、このリセット信号の読み出し及び差分を行わずに、つまり、図２におけるＴ０４、Ｔ０５の動作を行わず、さらに、そのＴ０４、Ｔ０５の動作により読み出されるリセット信号を読み出す経路（１１１、１０９、１１６、１２０、１１８、１１４）及び差分アンプ１２３をなくした構成であってもよい。
【００５８】
ＰＤ部蓄積直前に第１のモードにおいて読み出した信号を演算処理回路６０を介して一旦メモリ６１に格納し、リセット信号の読み出し及び差分を行わずに第２のモードにおいてＰＤ部蓄積後にＦＤ部に一括転送し読み出した光電変換信号から、直前に読み出した第１のモードで読み出した信号を、減算しながら格納するように制御するようにしてもよい。
【００５９】
上記の動作では、演算処理回路６０によって、ＦＤアンプのばらつき、リセット電圧によるばらつき、蓄積時間の差によるノイズの３つを除去する構成となるため、差動アンプを使用する構成と比較してノイズの除去率は低くなる。これは、ノイズを２回にわけて除去した場合には、差動アンプは撮像素子内に配置されているとともに画素に比較的に近くに構成されているため、つまり、後述する撮像信号処理回路２０５のような後段の増幅器等の回路を介さずにＦＤアンプのばらつき、リセット電圧によるばらつきを取ることが可能であるのに対し、ノイズを１回で除去した場合にはノイズ信号も増幅器等の回路を介すためノイズ成分が多くなってしまうためである。
【００６０】
しかしながら、ノイズの除去率は悪くなるが、回路構成が簡略になるとともに、駆動が簡略化され読み出しスピードが速くなるというメリットもある。
【００６１】
（実施の形態２）
本発明の実施の形態２では、動画を撮像するモードと静止画を撮像するモードとが存在する。実施の形態２における撮像素子の構成は図１に示す実施の形態１における撮像素子の構成と同一である。実施の形態２は、実施の形態１と用途及び動作が異なる。
【００６２】
実施の形態２では動画を撮像するモードが選択された場合には、実施の形態１と同一の動作を行い、静止画を撮像するモードが選択された場合には、以下に述べる動作で静止画を撮像する。
【００６３】
まず、全画素のＦＤ部１０２がリセットされるとともに、全画素のＰＤ部１０１がリセットされる。リセットの終了後に、全画素のＰＤ部１０１の入射光による電荷（光電変換信号）の蓄積動作が開始される。所定時間の電荷の蓄積は、後に記載するＣＰＵ６２による制御によりメカシャッターを閉じることで制御される。ここでいうメカシャッターを閉じるというのは、後に記述する図１２の絞り２０３を調整することにより実現できる。そして、この絞り２０３は、後述する図１２のＣＰＵ６２によって調整される。メカシャッターが開いている場合には、ＦＤ部１０２で読み出しを待っている待機期間中に、ＰＤ部１０１に入射する光の一定の割合が隣接するＦＤ部１０２に漏れ込みノイズが発生するが、このメカシャッターを閉じるという動作により、前記漏れ込みノイズを発生しない。よって、ノイズの少ない画質の良い静止画を得ることができる。
【００６４】
メカシャッターを閉じた後の動作を、図１を使って説明する。まず、図１における第１ラインのＳＥＬ１０６をＯＮにし、その後、前記第１ラインの画素のＦＤ部１０２がリセットされ、ＦＤ部からリセット信号はコンデンサ１０８に読み出される。前記第一ラインのＳＥＬ１０６がＯＮにされたまま前記第一ラインのＴＸ１０３がＯＮにされると、ＰＤ部１０１に蓄積された光電変換信号がＦＤアンプへ転送され、同時にコンデンサ１０９への読み出しが行われる。差動アンプ１２３によって、コンデンサ１０８に読み出された信号と、コンデンサ１０９に読み出された信号の差をとると、ＦＤアンプのばらつきとリセット信号のばらつきによるノイズ成分が取り除かれたＳ／Ｎの良い出力（光電変換信号）を得ることができる。前記第１ラインの読み出しが終了したら、第２ライン、第３ラインと全画素のラインが終了するまで第１のラインと同様に読み出し及び光電変換信号のノイズ除去を行う。
【００６５】
そして、図４の演算処理回路に入力された後は、実施の形態１で説明したような差分処理は行わずに、次の処理がなされる。
【００６６】
動画を撮像するモードと静止画を撮像するモードの制御は、後に記載する制御手段であるＣＰＵ６２により行う。
【００６７】
以上のように静止画モードでは、メカシャッターを使用できるため、ＰＤ部の光電変換信号を一ライン単位でＦＤ部に転送することにしたことにより、最初にＦＤ部をリセットしたことによる信号を読み出し、その後、ＦＤ部をリセットすることなく、光電変換信号を読み出すＦＤ部に読み出すことが可能となる。そのため、最初に読み出された信号と、次に読み出された信号に含まれるリセット電圧成分は同じであるため、リセット電圧によるばらつきを動画モードと比較して、高精度に除去することが可能となる。
【００６８】
つまり、静止画モードの場合には、動画モードと同じ駆動で行うのではなく、上記のような駆動にすることにより、高精度の静止画像を得ることが可能となる。
【００６９】
以上のように、動画を撮像するモードと静止画を撮像するモードを設けたことにより、動画を撮像する時にはノイズを完全に除去することはできないけれども、ひずみのない画像を得ることができ、静止画を撮像する時にはノイズを完全に除去した高精度の静止画像を得ることができる。つまり、用途に応じて、最適な信号の読み出しを行っている。
【００７０】
なお、動画を撮像するモード、静止画を撮像するモードは、後述するタイミング発生部に含まれる撮像制御手段である撮像制御回路によって発生される。また、動画を撮像するモードと静止画を撮像するモードの切り換えは、後述するＣＰＵ６２に含まれる選択手段である選択回路ブロックからの制御信号によってなされる。
【００７１】
（実施の形態３）
図１の各々の画素部では、はじめに読み出された蓄積時間の差によるノイズ信号と読み出された光電変換信号に含まれる蓄積時間の差によるノイズ信号との間には、時間にずれが生じているため、正確には完全に蓄積時間の差によるノイズを取り除くことはできない。
【００７２】
しかし、図６に示すようにコンデンサおよび垂直出力線を２個ずつ設けることにより、完全に蓄積時間の差によるノイズ信号を取り除くことができる。なお、図１とはSELの位置が異なるが、機能は同一である。
【００７３】
この動作を図６を使って説明する。
【００７４】
まず、ＲＳ、ＲＳ３、ＴＸ、ＴＸ２にＨＩＧＨパルスが印加され、全画素のＦＤ部、ＦＤ２部が同時にリセットされるとともに、全画素のＰＤ部が同時にリセットされる。リセットの終了後に、全画素のＰＤ部の入射光による電荷（光電変換信号）の蓄積動作が開始する。光電変換信号を所定時間蓄積した後、再びＲＳにＨＩＧＨパルスが印可され、全画素のＦＤ部が同時にリセットされると同時に、ＴＸ２にＨＩＧＨパルスが印加され、全画素のＰＤ部で蓄積された電荷がＦＤ２部に転送される。このＨＩＧＨパルスがＬＯＷになった後には、ＦＤ部に転送された電荷は保持される。ＳＥＬとＳＥＬ２にＨＩＧＨパルスが印加され、ＦＤ部、ＦＤ２部から信号が同時に垂直出力線に読み出される。以上、図６のように各画素の回路を構成することにより、読み出し待機時間に発生するノイズをリアルタイムで出力することができるので、蓄積時間の差によるノイズ信号を完全に取り除くことが可能になる。
【００７５】
（実施の形態４）
実施の形態４では、図１の撮像素子を用い、実施の形態１で説明したように、ＰＤ部で発生した光電変換信号を一括してＦＤ部に転送し、その後行毎に順次読み出し、その後、所定の演算式を用いて、読み出し待機時間に発生するノイズを補正するものである。図１４を使って説明したように、ＰＤ部に入射する光の一定の割合が隣接するＦＤ部に漏れ込む。そのため、撮像素子から読み出された画像信号は、画面の上から下に向けて行ごとに、本来の蓄積時間（ＰＤ部での蓄積時間）のみで取得される信号量よりも多くなっている。
【００７６】
ＰＤ部に対するＦＤ部の入射した光を光電変換する割合を感度比係数Ｋ、ＰＤ部での光電変換信号の蓄積時間をＴｉｎｔ、ＦＤ部での光電変換信号の待機時間をＴｗａｉｔ、単位時間あたりのＦＤでの光電荷の発生量をｑとすると、ある行の撮像素子から読み出された画像信号は、略ｑ（Ｔｉｎｔ＋Ｋ＊Ｔｗａｉｔ）である。ただし、蓄積および待機時間が十分短いので、ＰＤ部で光電変換信号を蓄積している時間に各画素に入射する光と、ＦＤ部で光電変換信号が読み出されるのを待機している時間に各画素に入射する光は、略同一であるとする。
【００７７】
ここで、ｑ＊Ｋ＊Ｔｗａｉｔは、ノイズ成分となる読み出し待機時間に発生するノイズであるため、撮像素子から読み出された画像信号に、ＰＤ部とＦＤ部とで発生した光電荷と、ＰＤのみで発生した光電荷との比率であるＴｉｎｔ／（Ｔｉｎｔ＋Ｋ＊Ｔｗａｉｔ）を掛け合わすことにより、ｑ＊Ｋ＊Ｔｗａｉｔの成分が抑制された略ＰＤのみで発生した光電荷ｑＴｉｎｔが得られる。
【００７８】
ＰＤ部に対するＦＤ部の感度比係数Ｋは、例えば、光束に影響されるので、レンズの瞳距離情報、レンズの絞り値情報、撮像素子内の画素の位置等の入射する光の状況を元にしたテーブルで表現できる。
【００７９】
ここで、レンズの瞳距離情報はレンズの瞳距離が小さくなると、像端に行くに従って光線入射角が大きくなり、光が垂直に入射しなくなり、ＦＤ部に漏れ込む光の量が多くなるという関係がある。さらに、レンズの絞り値情報は、レンズの絞り値が小さくなると瞳（画素側から見た絞りまたは絞りの虚像）の大きさが大きくなり、光線入射角が大きくなり光が垂直に入射しなくなりＦＤ部に漏れこむ光の量が多くなるという関係がある。
【００８０】
また、光束は撮像素子の位置によってばらつかないように一般には像高（光軸から画素までの距離）に応じてマイクロレンズをずらして対処するが、それでもばらつきが大きいときは撮像素子内の画素のｘ、ｙ座標に応じたテーブルでＫを表現する。
【００８１】
なお、テーブルはカメラの出荷前に、レンズの瞳距離がｄ１・レンズの絞り値がＦ１・画素のｘｙ座標が（ｘ１，ｙ１）のとき、感度比係数はＫ１であり、レンズの瞳距離がｄ２・レンズの絞り値がＦ２・画素のｘｙ座標が（ｘ２，ｙ２）のとき、感度比係数はＫ２であるということを求めておきカメラに記憶させておく。
【００８２】
ここで、感度比係数は、レンズの瞳距離が小さくなり、撮像素子の端部になるに従い、大きくなり、また、感度比係数は、レンズの絞り値が大きくなるに従い、小さくなるように設定されている。
【００８３】
実際の撮影時には、このテーブルを用いてノイズ成分の少ない画像信号を得ることができる。
【００８４】
感度比係数Ｋのテーブルは、カメラ製造の際、レンズの瞳距離情報・レンズの絞り値情報・各画素の位置情報によって作成するが、レンズの瞳距離情報・各画素の位置のみ（レンズが固定）によって作成してもよいし、レンズの絞り値情報・各画素の位置のみ（絞りが固定）によって作成してよいし、各画素の位置のみ（レンズおよび絞りが固定）によって作成してもよい。また、感度比係数Ｋのテーブルを光の入射角度を考慮しない一定の値として予め設定しておいてもよい。
【００８５】
実施の形態４における撮像素子の構成は図１に示す実施の形態１における撮像素子の構成と同一である。実際に撮影する際の動作を図１，３を用いて説明する。時刻Ｔ２１において、端子１９と端子２１にＨＩＧＨパルスが印加され、全画素のＦＤ部１０２が同時にリセットされるとともに、全画素のＰＤ部１０１が同時にリセットされる。リセットの終了後に、全画素のＰＤ部１０１の入射光による電荷（光電変換信号）の蓄積動作が開始する。光電変換信号を所定時間蓄積した後の時刻Ｔ２２において、再び端子２１にＨＩＧＨパルスが印可され、全画素のＦＤ部１０２が同時にリセットされた後、時刻Ｔ２３において再び端子１９にＨＩＧＨパルスが印加され、全画素のＰＤ部１０１で蓄積された電荷が同時にＦＤ部１０２に転送される。このＨＩＧＨパルスがＬＯＷになった後には、ＦＤ部１０２に転送された電荷は保持される。時刻Ｔ２４において、端子２に垂直走査スタートパルスが入力され、端子３に垂直走査パルスが入力されることにより第１行が選択され、信号２０ａがＨＩＧＨになる（不図示）。また、時刻Ｔ２４において、端子１１、１２、１３にＨＩＧＨパルスが印加され、コンデンサ１０８、１０９がリセットされる。時刻Ｔ２５において、端子１０と端子１２にＨＩＧＨパルスが印加され、ＦＤ部１０２から（光電変換信号電圧＋蓄積時間の差によるノイズ信号電圧＋リセット電圧）に対応する信号がコンデンサ１０８に読み出される。時刻Ｔ２６において、端子８、１１にＨＩＧＨパルスが印加され、ＦＤ部１０２、コンデンサ１０９がリセットされる。時刻Ｔ２７において、端子１０と端子１３にＨＩＧＨパルスが印加され、ＦＤ部１０２のリセット電圧に対応する信号がコンデンサ１０９に読み出される。時刻Ｔ２８において、端子１４の電圧がＨＩＧＨからＬＯＷに変化し、水平出力線１１９、１２０がリセットされる。同時に、端子５に水平走査スタートパルスが入力され、端子６に水平走査パルスが入力され、各列のコンデンサよりなるラインメモリからの信号の読み出しが開始する。端子１４への入力信号レベルを水平走査パルスと逆相で動かすのは、各列のコンデンサの干渉を防止するためである。両出力の差を差動アンプ１２３でとることにより、画素間でばらつくＦＤアンプのばらつきやリセット電圧のばらつきが取り除かれた信号電圧を得ることができる。従って、ＦＤアンプのばらつきやリセット電圧のばらつきによるノイズ成分が取り除かれたＳ／Ｎの良い出力を得ることができる。時刻Ｔ２４から時刻Ｔ３１の間の期間における第１ラインについての動作は、時刻Ｔ３１以降も順次第２ライン以降について全行の読み出しが終了するまで行われる。
【００８６】
上記の動作により、全画素のＦＤ部を同時にリセットした後に、ＰＤ部から光電変換信号を同時にＦＤ部に転送し、その後、ライン毎に順次信号を読み出しているため、下ラインの画素から読み出される信号ほど蓄積時間の差によるノイズ信号電圧の成分が大きく含まれている。
【００８７】
つまり、ライン毎の信号レベルが異なる蓄積時間の差によるノイズ信号電圧（図５に示すような読み出し時間に発生する信号５７）とＰＤ部で発生した光電変換信号に対応する電圧（図５に示すような光電変換信号５６）が、出力される。
【００８８】
上記で説明した図３のタイミングパルスは、後述するタイミング発生部（図１２）に含まれる撮像制御手段である撮像制御回路によって発生される。撮像素子から出力された信号は後述する補正手段であるＣＰＵ（図１２）によってソフトウエア処理によって補正処理される。
【００８９】
ＣＰＵで実行される本発明の実施の形態４での画像信号補正のフローを図７に示す。これはソフトウエアで構成されている。
【００９０】
１７０は行カウンタを先頭行にセットする。１７１はＣＰＵで実際に演算される処理である。本件では行走査なので行ナンバーをｎとすると、元の画像データＡＤｉｎ（ｎ）に補正信号としてＰＤ部で蓄積された信号量と、ＰＤ部で蓄積された信号量とＦＤ部で蓄積された信号量との割合である
Ｔｉｎｔ／（Ｔｉｎｔ＋Ｋ＊Ｔｗａｉｔ（ｎ））
を掛けることで補正が可能である。
ここで、Ｔｗａｉｔ（ｎ）は、ｎ行目の画素におけるＦＤ部での光電変換信号の待機時間である。
【００９１】
１７２は行カウンターを次の行に進める。１７３は全行終了するまで１７１と１７２を繰り返す。全行終了すると１７４で終わりとなる。
【００９２】
このように、ノイズ信号を直接計測しなくても、ノイズの入った蓄積信号から純粋な蓄積信号を取り出すことができるので、読み出し時間を短縮することだできるだけでなく、装置の構成も簡単にすることができる。
【００９３】
（実施の形態５）
実施の形態５における撮像素子の構成および信号を撮像素子から読み出す動作は実施の形態４におけるものと同一である。本発明の実施の形態５での演算処理回路のフローを図８に示す。これはハードウエアで構成されている。６０は主たる計算モジュールである。撮像素子から出力された信号は、図８の補正手段である演算処理回路で補正処理される。１６１はＴｗａｉｔ０という係数で、一行分の水平走査時間を意味する。つまりある行から次の行に選択が移行するまでの時間差分を意味する。１６２は行カウンタｎであるので、両者を１６３の乗算器で乗算することにより各行の待機時間Ｔｗａｉｔ（ｎ）が求められ、６０のモジュールに送られる。１６４は感度比係数Ｋで１６５は蓄積時間レジスタＴｉｎｔである。Ｋは一般には拘束に影響されるので１６６のレンズの瞳距離情報、１６７のレンズの絞り値情報、を元にしたテーブルなどで表現できる。光束は撮像素子の位置によってばらつかないように一般には像高（光軸から画素までの距離）に応じてマイクロレンズをずらして対処するが、それでもばらつきが大きいときは１６８の画素のｘ、ｙ座標に応じたテーブルでＫを表現する。
【００９４】
つまり、実施の形態４で説明したような、例えばレンズの瞳距離情報、レンズの絞り値情報、画素の位置等の入射する光の状況に応じたテ−ブルを持っている。
【００９５】
画素から出力された信号（入力データＡＤｉｎ）は、補正信号である
Ｔｉｎｔ／（Ｔｉｎｔ＋Ｋ＊Ｔｗａｉｔ（ｎ））
を掛けることで補正変換されＡＤｏｕｔが得られる。
ＡＤｏｕｔは補正処理が行われた結果、画面のどの位置でも一様な出力レベルが確保される。
【００９６】
（実施の形態６）
本発明の実施の形態６を図９のシーケンスを表す図を使って説明する。
【００９７】
これまでの説明では光漏れ成分のみに着目し、ゲイン補正を行ってきたが、前述したＳ−ｎ回路ではとりきれない固定パターンノイズが現実には存在しうる。
【００９８】
これはほとんどの場合、「ＦＤアンプのばらつきのキャンセル残り」と「各画素のＰＤの暗電流」と「ＦＤ部の暗電流ばらつき」によることが多い。ただ、動画の場合は蓄積時間も短いのでＰＤの暗電流はあまり大きな要因にはならない。それに対して、「ＦＤ部の暗電流」は読み出しまでの待機時間は画面内の場所によって異なり、その時間も長いものでは１０ｍｓを超えることもありうる。また、ＰＤ部が埋め込みフォトダイオードで暗電流を抑える対策ができるのに対して、ＦＤ部はチップの表面に出てきてしまうのでその暗電流はけた違いに多い。したがってＦＤ部の暗電流に着目したダーク補正（いわゆる黒引き）が極めて有効になってくる。
【００９９】
図９の１８４は撮影前後の境目を指す。これより前は撮像素子の前のメカシャッターは閉じており、これ以降はシャッターは開放され動画撮影が連続的に行われる。
【０１００】
１８０はメカシャッターが閉じているときの蓄積で、ＰＤでの蓄積時間はほぼゼロ、ＦＤからの読み出しは通常の電子シャッター動画モードと同じシーケンスと時間をかけている。この結果、１８０で得られた画像には前述した「ＦＤアンプのばらつきのキャンセル残り」が含まれているとともに「ＦＤ部の暗電流ばらつき」についても各行の待機時間に応じた値が含まれている。これを『暗時画像』と呼ぶ。
【０１０１】
タイミング１８４以降、メカシャッターが開くと１８１，１８２，１８３というように動画読み出しが始まるが、１８１から１８３のそれぞれの画像から１８０で得られた『暗時画像』を減算することでこれらの動画像に含まれている固定パターンノイズは大概キャンセルできる。
【０１０２】
その上で、本発明の実施の形態１および２に示すゲイン補正を行うことでレベルもゲインもしっかり補正され、被写体に忠実な動画像が再現できる。
【０１０３】
また、この方式では、『暗時画像』は動画撮影前に１回採っておけば、その後に続く動画撮影ではそれほど温度が変わることも無いので暗電流が増加することも無く、一連の間は使いまわしができる。そのため１８１〜１８３のように前の駒の読み出しが終わったら、すぐに次の駒の蓄積に移行でき、無駄な時間が無い。また『暗時画像』の減算は読み出し動作に並行して行うこともできるし、場合によっては次の駒の蓄積中に処理することもできる。
【０１０４】
これは本件提案の光漏れ対策のゲイン補正も同様で動画撮影という連続処理に適した補正システムといえよう。
【０１０５】
以上のように、実施の形態４〜６では、レンズの瞳距離情報値、レンズの絞り値情報、画素の位置等の入射する光の状況に応じて補正信号を変更して、その補正信号によって、画素内に保持される待機時間が異なる画像信号に含まれる、画素内に保持される待機時間が異なることによって生じるノイズ成分を補正する補正手段であるＣＰＵを備えたことにより、画面のどの位置でも一様な出力レベルが確保される。
【０１０６】
（実施の形態７）
本発明の実施の形態７を、図１０、１１を使って説明する。
【０１０７】
図１の各々の画素部では４Ｔｒ（トランジスタ）タイプの説明をした。図１ではＰＤ部１０１をリセットするためにはＴＸ１０３とＲＳ１０４を同時オンにして行うため、ＰＤ部１０１をリセットしようとすると、ＦＤ部１０２もいっしょにリセットされてしまう。
【０１０８】
つまり、全画素のＦＤ部を同時にリセットした後、ＦＤ部のリセット後の信号を各ライン毎に順次ＦＤアンプから読み出している間、ＰＤでは光電変換動作をし続けなければならない。
【０１０９】
言い換えると、ＰＤ部での蓄積時間を任意に設定することができない。
【０１１０】
そのため、実施の形態１、２では図５のように、ＰＤ部での蓄積時間をＦＤ部１０２だけの読み出し時間とは別に設けていた。しかし、図１１のようにＰＤ部１０１の蓄積期間中にＦＤ部１０２だけの読み出しをすれば、フレームレートを高くすることができる。
【０１１１】
図１１の７４は撮影前後の境目を指す。これより前は撮像素子の前のメカシャッターは閉じており、これ以降はメカシャッターは開放され動画撮影が連続的に行われる。
【０１１２】
７０は、ＰＤ部１０１からの転送なしに、全画素のＦＤ部１０２をリセットした後のリセット電圧に対応する信号をＦＤアンプから各ライン毎に順次読み出しを行っていることをあらわすものであり、読み出し時間は通常の電子シャッター動画モードと同じシーケンスと時間をかけている。この結果、７０で得られた信号にはＦＤ部１０２のもつ光電変換感度により各行の待機時間に応じて光電変換されたノイズ信号が含まれている。
【０１１３】
タイミング７４以降、メカシャッターが開くと７１，７２，７３というように動画読み出しと７０、７５、７６いうＦＤ部１０２のもつ光電変換感度だけの動画読み出しが始まるが、７１から７３のそれぞれの画像から７０、７４，７５で得られた各々の直前のＦＤ部のもつ光電変換感度だけの画像を減算することで、実施の形態１、２と同様にこれらの動画像に含まれているＦＤ部のもつ光電変換感度による成分や固定パターンノイズは大概キャンセルできる。
【０１１４】
ただし、このままでは蓄積時間はＦＤ部１０２の読み出し時間より短くできない。そこで、図１０に示すようにＰＤ部１０１をＦＤ部１０２とは独立してリセットできるように、１２４のリセット手段であるリセットゲートＲＳ２をリセットゲート１０４と別に設ける。なお、図１とはSELの位置が異なるが、機能は同一である。
【０１１５】
このように、ＦＤ部をリセットするリセットゲートとＰＤ部をリセットするリセットゲートとを別々に設けたことにより、全画素のＦＤ部を同時にリセットした後、ＦＤ部のリセット後の信号を各ライン毎に順次ＦＤアンプから読み出している間、ＰＤ部のリセットをすることが可能となった。
【０１１６】
このようなケースではシャッターの先幕に相当するものとして１２４のＲＳ２、後幕に相当するものとしてＴＸ１０３を使うことができるため、ＦＤ部１０２だけの読み出し待機中も同時並行してＰＤ部１０１蓄積が可能となる。つまり、各ラインのＦＤ部から順次動画のフレームレートは読み出し時間の２倍で決まり、高フレームレートの動画撮影システムが提供できる。
【０１１７】
本実施の形態でも、実施の形態１で説明したように差動アンプでの差分処理と演算処理回路での差分処理とを２回を行う構成であってもよいし、図２におけるＴ０４、Ｔ０５、Ｔ２６、Ｔ２７の動作を行わず、さらに、そのＴ０４、Ｔ０５、Ｔ２６、Ｔ２７の動作により読み出されるリセット信号を読み出す経路（１１１、１０９、１１６、１２０、１１８、１１４、）及び差分アンプ１２３のない構成であってもよい。
【０１１８】
また、上記の実施の形態１、２では、画素を２次元状に配列し、一ライン毎に順次読み出す構成を説明したが、画素が一ライン配列されたラインセンサで１画素毎に順次読み出す構成であってもよい。
【０１１９】
なお、実施の形態１、２において、ノイズ信号の検出の時刻が、画素内に保持される時間が異なる信号と画素内に保持される時間が異なる光電変換信号を含む信号とで異なるが、前記画素内に保持される時間が異なる信号が光電変換信号に比べて微小なので、十分にノイズを補正することができる。
【０１２０】
上記の実施の形態１、２では、画素内に保持される時間が異なることによって発生するノイズ信号を画素から読み出していたが、前記画素内に保持される時間が異なることによって発生するノイズ信号に対応する信号を、あらかじめ第１の記憶手段に記憶させておいてもよい。
【０１２１】
また、後に記載する実施の形態４〜６においても、各々の画素に図１０のようにＲＳ２を設ければＰＤ部とＦＤ部は独立してリセットできるようになるため、読み出し待機中も同時並行して次の蓄積が可能となる。また、この場合、ＰＤ蓄積の最大時間を読み出し時間に限定すると、ＰＤ蓄積は読み出しの裏で行えるので、動画のフレームレートは読み出し時間だけで決まり、高フレームレートの動画撮影システムが提供できる。
【０１２２】
以上のように、実施の形態１〜７では、保持手段であるＦＤ部での待機時間に応じて補正信号を変更して、その補正信号によって、画素内に保持される待機時間が異なる画像信号に含まれる、画素内に保持される待機時間が異なることによって生じるノイズ成分を補正する補正手段を備えたことにより、画面のどの位置でも一様な出力レベルが確保される。
【０１２３】
具体的には、実施の形態１〜３では、ＦＤ部における待機時間に応じた補正信号であるノイズ信号を撮像素子から読み出し、その後、画像信号を撮像素子から読み出し、ライン毎に異なるノイズ信号との差分処理を行うことを補正手段であるタイミングジェネレータ及び演算処理回路で行っている。
【０１２４】
また、実施の形態４〜６では、ＦＤ部における待機時間（Ｔｗａｉｔ（ｎ））に応じて、補正信号であるＴｉｎｔ／（Ｔｉｎｔ＋Ｋ＊Ｔｗａｉｔ（ｎ））を変更して、その補正信号を撮像素子からの画像信号に掛け合わせることを補正手段であるＣＰＵによって行っている。
【０１２５】
（実施の形態８）
図１２に基づいて、上記で説明した実施形態１〜７で説明した撮像素子と、実施の形態１〜７で説明した撮像装置の動作について説明する。
【０１２６】
図１２において、２０１はレンズのプロテクトとメインスイッチを兼ねるバリア、２０２は被写体の光学像を撮像素子２０４に結像させるレンズ、２０３はレンズ２０２を通った光量を可変するための絞り、２０４はレンズ２０２で結像された被写体を撮像信号として取り込むための撮像素子、２０５は、撮像素子２０４から出力される撮像信号を増幅するゲイン可変アンプ部及びゲイン値を補正するためのゲイン補正回路部等を含む撮像信号処理回路、２０６は撮像素子２０４より出力される撮像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、６０はＡ／Ｄ変換器２０６より出力された画像データに各種の補正を行ったりデータを圧縮する演算処理回路、２０８は撮像素子２０４、撮像信号処理回路２０５、Ａ／Ｄ変換器２０６、演算処理回路６０に、各種タイミング信号を出力し、撮像制御および補正制御をするタイミング発生部、６２は各種演算と撮像装置全体を制御するＣＰＵ、６１は画像データを一時的に記憶する為の第１の記憶手段であるメモリ部、２１１は記録媒体に記録または読み出しを行うためのインターフェース部、２１２は画像データの記録または読み出しを行う為の半導体メモリ等の第２の記憶手段である着脱可能な記録媒体、２１３は外部コンピュータ等と通信する為のインターフェース部である。
【０１２７】
まず、前述の構成における静止画撮影時の撮像装置の動作について説明する。バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器２０６などの撮像系回路の電源がオンされる。
【０１２８】
それから、露光量を制御する為に、全体制御・演算部９は絞り３を開放にし、撮像素子４から出力された信号はＡ／Ｄ変換器６で変換された後、信号処理部７に入力される。
【０１２９】
そのデータを基に露出の演算を全体制御・演算部９で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞りを制御する。
【０１３０】
次に、撮像素子４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
【０１３１】
そして、合焦が確認された後に本露光が始まる。実施の形態２で説明した動作により静止画の撮像をし、その後、メモリ部６１に蓄積されたデータは、ＣＰＵ６２の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体２１２に記録される。また、外部Ｉ／Ｆ部２１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【０１３２】
次に、前述の構成における動画撮影時の撮像装置の動作について説明する。
バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器２０６などの撮像系回路の電源がオンされる。
【０１３３】
動画撮影時の補正された光電変換信号の出力の仕方は次の２通りがある。
【０１３４】
まず、一つ目の出力の仕方は、ＣＰＵ６２は絞り２０３を開放にし、光電変換信号を読み出す時と同一の時間をかけてＦＤ部から読み出す、ＦＤ部での待機時間が各画素ごとに異なるノイズ信号が、撮像素子２０４から出力される。前記出力されたノイズ信号は、Ａ／Ｄ変換器２０６で変換された後、ＣＰＵ６２によりメモリ部６１に書き込まれる。その後、ＰＤ部に蓄積されＦＤ部に転送されたＦＤ部での待機時間が各画素ごとに異なる光電変換信号が、撮像素子２０４から出力される。前記出力された光電変換信号は、Ａ／Ｄ変換器２０６で変換され、演算処理回路６０に入力される。並行して、前記ノイズ信号が、演算処理回路６０に入力される。演算処理回路６０において、前記光電変換信号から、前記ノイズ信号が、差分されることにより、前記光電変換信号の補正が行われる。その後、前記補正された光電変換信号はＣＰＵ６２によりメモリ部６１に書き込まれる。
【０１３５】
また、二つ目の出力の仕方では、ＣＰＵ６２は絞り２０３を開放にし、ＰＤ部に蓄積されＦＤ部に転送されたＦＤ部での待機時間が各画素ごとに異なる光電変換信号が、撮像素子２０４から出力される。前記出力された光電変換信号は、Ａ／Ｄ変換器２０６で変換され、演算処理回路６０に入力される。演算処理回路６０において、実施の形態４、５で示した前記補正信号により補正されることにより、前記光電変換信号の補正が行われる。その後、前記補正された光電変換信号はＣＰＵ６２によりメモリ部６１に書き込まれる。
【０１３６】
この２つの出力の仕方のいずれか一方で出力され、メモリに書き込まれた前記補正された光電変換信号のデータを基に露出の演算をＣＰＵ６２で行う。前記データを基に露出の演算を行った結果により明るさを判断し、その結果に応じてＣＰＵ６２は次の画面を撮像する際の露光量を制御する。並行して、撮像素子２０４から出力された信号をもとに、高周波成分を取り出し、被写体までの距離の演算をＣＰＵ６２で行い、その結果に応じてＣＰＵ６２は次の画面を撮像する際のレンズの駆動を制御する。
【０１３７】
また、メモリ部６１に蓄積されたデータは、ＣＰＵ６２の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体２１２に記録される。そして、合焦が確認された後に再び次の画面の露光が始まる。
【０１３８】
そして、補正された光電変換信号を前記２つの出力の仕方のいずれか一方で出力され、その後、前記補正された信号がＣＰＵ６２によりメモリ部６１に書き込まれる。
【０１３９】
そのデータを基に次の画面の絞り制御のための露出の演算およびレンズ駆動のための測距をＣＰＵ６２で行う。その後、メモリ部６１に蓄積されたデータは、ＣＰＵ６２の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体２１２に記録される。また、外部Ｉ／Ｆ部２１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。このように、動画の撮影を行う際は、前画面の信号を基に、露光およびレンズ駆動の調整を行う。以上の動作を繰り返し行う。よって、図１２のように撮像装置を構成することにより、画質の良い画像を撮像することができる。
【０１４０】
なお、実施の形態１で記載したように、撮像素子内でノイズ除去を行って読み出した後に本実施の形態で説明したノイズ除去を行うように制御してもよい。なお、本実施の形態では静止画を撮像する場合と動画を撮像する場合について説明したが、動画だけの撮影を行う撮像装置であっても良い。
【０１４１】
【発明の効果】
本発明によれば、画素内に保持される時間が異なる信号と、画素内に保持される時間が異なる光電変換信号を含む信号を出力することができる。そのため、その後、画素内に保持される時間が異なる信号を用いて、画素内に保持される時間が異なる光電変換信号を含む信号を補正することによって画質の良い画像を得られるという効果がある。
【０１４２】
さらに、本発明によれば、画素内に保持される時間が異なる信号に相当する補正信号を用いて、画素内に保持される時間が異なる光電変換信号を含む信号を補正することによって画質の良い画像を得られるという効果がある。
【図面の簡単な説明】
【図１】従来例及び本発明の実施の形態で実施されるセンサーの回路図である。
【図２】本発明の実施の形態の動画撮影を表すタイミング図である。
【図３】本発明の実施の形態の動画撮影を表すタイミング図である。
【図４】本発明の実施の形態の電子シャッター画像のハード補正モジュールを表す図である。
【図５】本発明の実施の形態１、２のシーケンスを表す図である。
【図６】ＦＤ部および出力線が２つずつある回路を表す図である。
【図７】本発明の実施の形態１の画像のソフト補正フローを表す図である。
【図８】本発明の実施の形態２の画像のハード補正モジュールを表す図である。
【図９】本発明の実施の形態３のダーク補正（黒引き）を表す図である。
【図１０】５Ｔｒタイプのセンサーでの本発明適応を示す図である。
【図１１】本発明の実施の形態３のシーケンスを表す図である。
【図１２】撮像装置を表す図である。
【図１３】従来例で実施される動画撮影時のタイミング図を表す図である。
【図１４】従来例及び本発明の実施の形態で実施されるセンサーのフォトダイオード付近の縦断面を表す図である。
【符号の説明】
１０１ ＰＤ部
１０２ ＦＤ部
１０３ ＴＸ
１０４ ＲＳ
１０５ ＦＤアンプ
１０６ ＳＥＬ
１０７ アンプ
１０８ コンデンサ
１０９ コンデンサ
１１０ スイッチ用トランジスタ
１１１ スイッチ用トランジスタ
１１２ コンデンサ放電用トランジスタ
１１３ バッファ
１１４ バッファ
１１５ スイッチ用トランジスタ
１１６ スイッチ用トランジスタ
１１７ リセット用トランジスタ
１１８ リセット用トランジスタ
１１９ 水平出力線
１２０ 水平出力線
１２１ 垂直走査回路
１２２ 水平走査回路
１２３ 差動アンプ
１２４ ＲＳ２
１２５ 垂直出力線
６０ 演算処理回路
６１ メモリ
６２ ＣＰＵ
２０１ バリア
２０２ レンズ
２０３ 絞り
２０４ 撮像素子
２０５ 撮像信号処理回路
２０６ Ａ／Ｄ変換器
２０８ タイミング発生部
２１１ 記録媒体制御１／Ｆ部
２１２ 記録媒体
２１３ 外部１／Ｆ部
３０１ ＦＤ２部
３０２ ＴＸ２
３０３ ＲＳ３
３０４ ＦＤアンプ２
３０５ ＳＥＬ２
１６２ 行カウンタ
１６３ 乗算器
１６４ 感度比係数
１６５ 蓄積時間レジスタ
１６６ レンズの瞳距離情報
１６７ レンズの絞り値情報
１６８ 画素のｘｙ座標
２２０ フォトダイオード
２２１ Ｐ＋層
２２２ Ｎ層
２２３ Ｐウエル層
２２４ Ｎ基板
２２５ Ｎ＋のＦＤ部
２２６ 転送ゲート
２２７ アルミ配線
２２８ カラーフィルタ
２２９ マイクロレンズ
２３０ 光線
２３１ 電荷
Claims (9)
- 各々が、光電変換部と、前記光電変換部の信号が転送される半導体領域と、前記光電変換部の信号を前記半導体領域に転送する転送スイッチと、前記半導体領域の信号を出力線に出力する出力部とを備えた、第１、第２の画素を有する撮像手段と、
前記半導体領域に保持される時間が異なることによって生じるノイズを、前記第１、第２の画素の半導体領域それぞれから第１の信号として出力させる第１の駆動手段と、
前記光電変換部において所定時間蓄積した信号と前記半導体領域に保持される時間が異なることによって生じるノイズとを、前記第１、第２の画素の半導体領域それぞれから第２の信号として出力させる第２の駆動手段と
を有することを特徴とする撮像装置。 - 前記第１、第２の画素それぞれが、前記半導体領域をリセットするリセットスイッチをさらに備え、
前記第１の駆動手段において、前記第１、第２の画素の半導体領域を同時にリセットした後、前記リセットされてから順次読み出されるまでの時間に応じて生じるノイズを、前記第１、第２の画素の半導体領域それぞれから、前記第１の信号として出力させること、および、
前記第２の駆動手段において、前記第１、第２の画素の半導体領域を同時にリセットした後、前記光電変換部において所定時間蓄積した信号と前記前記リセットされてから順次読み出されるまでの時間に応じて生じるノイズとを、前記第１、第２の画素の半導体領域それぞれから、前記第２の信号として出力させること
を特徴とする請求項１に記載の撮像装置。 - 前記撮像装置が、前記第１の信号を用いて前記第２の信号を補正する補正手段をさらに有する
ことを特徴とする請求項１または２のいずれかに記載の撮像装置。 - 前記第１の駆動手段において、
前記第１の画素が前記第１の信号を出力後、前記第１の画素の半導体領域をリセットし、リセット後の前記半導体領域の信号レベルを前記第１の画素の第３の信号として出力させ、
前記第２の画素が前記第１の信号を出力後、前記第２の画素の半導体領域をリセットし、リセット後の前記半導体領域の信号レベルを前記第２の画素の第３の信号として出力させること、
前記第２の駆動手段において、
前記第１の画素が前記第２の信号を出力後、前記第１の画素の半導体領域をリセットし、リセット後の前記半導体領域の信号レベルを前記第１の画素の第４の信号として出力させ、
前記第２の画素が前記第２の信号を出力後、前記第２の画素の半導体領域をリセットし、リセット後の前記半導体領域の信号レベルを前記第２の画素の第４の信号として出力させること、および、
前記補正手段において、
前記第３の信号を用いて前記第１の信号を補正し、前記第４の信号を用いて前記第２の信号を補正すること
を特徴とする請求項３に記載の撮像装置。 - 前記撮像装置が、
前記第１、第２の画素の半導体領域を同時にリセットした後、所定時間光電変換を行い、その後、前記第１の画素の半導体領域をリセットし、リセット後の前記半導体領域の信号レベルを前記第１の画素の第５の信号として出力し、その後、前記転送スイッチにより転送された前記光電変換部の信号を前記第１の画素の第６の信号として出力する第１の動作と、
前記第１の動作後に、前記第２の画素の半導体領域をリセットし、リセット後の前記半導体領域の信号レベルを前記第２の画素の第５の信号として出力し、その後、前記転送ス イッチにより転送された前記光電変換部の信号を前記第２の画素の第６の信号として出力する第２の動作とを行わせる第３の駆動手段をさらに備え、
前記第５の信号を用いて前記第６の信号を補正すること
を特徴とする請求項２から４のいずれかに記載の撮像装置。 - 前記撮像装置において、
前記第１、第２の画素それぞれが、前記光電変換部をリセットする光電変換部リセットスイッチを備え、
前記第１、第２の画素の半導体領域を同時にリセットするリセットタイミングの後、前記リセットされてから順次読み出されるまでの時間に応じて生じるノイズを、前記第１、第２の画素の半導体領域それぞれから、前記第１の信号として出力させる第１の動作と、
前記リセットタイミングの後に前記光電変換部をリセットすることで光電変換を開始し、前記光電変換部において所定時間蓄積した信号と前記前記リセットされてから順次読み出されるまでの時間に応じて生じるノイズとを、前記第１、第２の画素の半導体領域それぞれから、前記第２の信号として出力させる第２の動作とを行わせる第４の駆動手段をさらに有し、
前記光電変換部のリセットを前記第１の信号の出力期間中に行うこと
を特徴とする請求項２から５のいずれかに記載の撮像装置。 - 各々が、光電変換部と、前記光電変換部の信号が転送される半導体領域と、前記光電変換部の信号を前記半導体領域に転送する転送スイッチと、前記半導体領域の信号を出力線に出力する出力部とを備えた、第１、第２の画素を有する撮像手段と、
前記光電変換部において所定時間蓄積した信号と前記半導体領域に保持される時間が異なることによって生じるノイズとを、前記第１、第２の画素の半導体領域それぞれから出力信号として出力させる駆動手段と、
前記半導体領域に保持された待機時間に応じた補正信号を選択して、前記第１、第２の画素の半導体領域それぞれから出力された出力信号を補正する補正手段と
を有することを特徴とする撮像装置。 - 前記補正信号が、さらに撮像手段における画素の座標に応じて選択されること
を特徴とする請求項６に記載の撮像装置。 - 前記撮像手段に像を結像する撮影レンズと、
前記撮像手段からの信号をＡ／Ｄ変換して補正手段に転送するＡ／Ｄ変換器と、
前記補正手段から出力された信号を記録する記憶手段と、
前記記憶手段を制御する記憶制御手段と
を有することを特徴とする請求項３または７のいずれかに記載の撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184940A JP4266726B2 (ja) | 2003-05-30 | 2003-06-27 | 撮像装置 |
| US10/841,661 US7349015B2 (en) | 2003-05-30 | 2004-05-06 | Image capture apparatus for correcting noise components contained in image signals output from pixels |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003154909 | 2003-05-30 | ||
| JP2003184940A JP4266726B2 (ja) | 2003-05-30 | 2003-06-27 | 撮像装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005051282A JP2005051282A (ja) | 2005-02-24 |
| JP2005051282A5 JP2005051282A5 (ja) | 2006-08-10 |
| JP4266726B2 true JP4266726B2 (ja) | 2009-05-20 |
Family
ID=33455582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003184940A Expired - Lifetime JP4266726B2 (ja) | 2003-05-30 | 2003-06-27 | 撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7349015B2 (ja) |
| JP (1) | JP4266726B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4481758B2 (ja) * | 2004-07-28 | 2010-06-16 | 株式会社東芝 | 信号処理装置及びデータ処理装置 |
| JP4745735B2 (ja) | 2005-06-30 | 2011-08-10 | キヤノン株式会社 | 画像入力装置及びその制御方法 |
| JP2007300368A (ja) * | 2006-04-28 | 2007-11-15 | Fujifilm Corp | 固体撮像装置 |
| WO2008023806A1 (fr) * | 2006-08-25 | 2008-02-28 | Kyocera Corporation | Procédé de correction de sensibilité et dispositif imageur |
| JP2008072188A (ja) * | 2006-09-12 | 2008-03-27 | Olympus Corp | 固体撮像装置 |
| JP5013811B2 (ja) * | 2006-10-26 | 2012-08-29 | キヤノン株式会社 | 撮像装置及び補正方法 |
| JP5331573B2 (ja) * | 2009-05-26 | 2013-10-30 | 本田技研工業株式会社 | 撮像装置、撮像方法 |
| US8742308B2 (en) | 2010-12-15 | 2014-06-03 | Teledyne Scientific & Imaging, Llc | Imaging array device structure with separate charge storage capacitor layer |
| JP2012134756A (ja) * | 2010-12-21 | 2012-07-12 | Olympus Corp | 撮像装置 |
| JP2012175259A (ja) * | 2011-02-18 | 2012-09-10 | Olympus Corp | 固体撮像装置 |
| JP6257245B2 (ja) * | 2013-09-27 | 2018-01-10 | キヤノン株式会社 | 撮像装置及びその制御方法 |
| JP6539015B2 (ja) | 2013-12-05 | 2019-07-03 | キヤノン株式会社 | 撮像装置及びその制御方法 |
| CN110099229B (zh) * | 2018-01-30 | 2023-04-28 | 松下知识产权经营株式会社 | 摄像装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4556851A (en) * | 1983-08-22 | 1985-12-03 | Rca Corporation | Reduction of noise in signal from charge transfer devices |
| JP3287056B2 (ja) * | 1993-03-24 | 2002-05-27 | ソニー株式会社 | 固体撮像装置 |
| US6025875A (en) * | 1995-10-23 | 2000-02-15 | National Semiconductor Corporation | Analog signal sampler for imaging systems |
| US6320616B1 (en) * | 1997-06-02 | 2001-11-20 | Sarnoff Corporation | CMOS image sensor with reduced fixed pattern noise |
| JP3792894B2 (ja) | 1998-05-27 | 2006-07-05 | キヤノン株式会社 | 固体撮像素子及び固体撮像装置 |
-
2003
- 2003-06-27 JP JP2003184940A patent/JP4266726B2/ja not_active Expired - Lifetime
-
2004
- 2004-05-06 US US10/841,661 patent/US7349015B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7349015B2 (en) | 2008-03-25 |
| JP2005051282A (ja) | 2005-02-24 |
| US20040239781A1 (en) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5226552B2 (ja) | 撮像装置 | |
| US8174590B2 (en) | Image pickup apparatus and image pickup method | |
| JP6039165B2 (ja) | 撮像素子及び撮像装置 | |
| JP5821315B2 (ja) | 電子機器、電子機器の駆動方法 | |
| US9071781B2 (en) | Image capturing apparatus and defective pixel detection method | |
| EP1681856A2 (en) | Image pickup device, its control method, and camera | |
| JP2006352843A (ja) | 撮像装置及び制御方法 | |
| JP5630991B2 (ja) | 撮像装置 | |
| JP3814609B2 (ja) | 撮像装置、及び撮像装置の駆動方法 | |
| JP4266726B2 (ja) | 撮像装置 | |
| JP4745735B2 (ja) | 画像入力装置及びその制御方法 | |
| JP2004320346A (ja) | 固体撮像装置 | |
| JP2007243731A (ja) | シフトレジスタ、固体撮像素子及び制御方法 | |
| JP2006108889A (ja) | 固体撮像装置 | |
| JP5058840B2 (ja) | 撮像装置 | |
| JP4336508B2 (ja) | 撮像装置 | |
| JP2006222762A (ja) | 撮像装置 | |
| JP5106056B2 (ja) | 撮像装置及びそのフリッカ検出方法 | |
| JP2007295429A (ja) | ディジタル・スチル・カメラおよびその制御方法 | |
| JP4840992B2 (ja) | 光電変換装置及びその制御方法並びに撮像装置 | |
| JP7346090B2 (ja) | 撮像装置およびその制御方法 | |
| JP2006093815A (ja) | 撮像装置 | |
| JP2020136965A (ja) | 撮像装置およびその制御方法 | |
| JP4558596B2 (ja) | 固体撮像素子 | |
| JP2015005880A (ja) | 撮像素子および撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060627 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4266726 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |