JP4254023B2 - 電流駆動素子用基板、及びその製造方法 - Google Patents
電流駆動素子用基板、及びその製造方法 Download PDFInfo
- Publication number
- JP4254023B2 JP4254023B2 JP2000207389A JP2000207389A JP4254023B2 JP 4254023 B2 JP4254023 B2 JP 4254023B2 JP 2000207389 A JP2000207389 A JP 2000207389A JP 2000207389 A JP2000207389 A JP 2000207389A JP 4254023 B2 JP4254023 B2 JP 4254023B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- recess
- power supply
- wiring pattern
- supply wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 claims description 22
- 239000002094 self assembled monolayer Substances 0.000 claims description 11
- 239000013545 self-assembled monolayer Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 5
- 238000007772 electroless plating Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 125000003277 amino group Chemical group 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002120 nanofilm Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電流駆動素子用基板、及びその製造方法に関し、特にディスプレイ装置に用いる有機ＥＬ等の電流駆動素子用の基板、及びその製造方法に関する。
【０００２】
【従来の技術】
有機エレクトロルミネッセント（ＥＬ）素子は、有機発光ダイオードとも呼ばれる発光素子である。このＥＬ素子は直流低電圧駆動素子であり、高輝度、高効率等の特徴があるので、次世代のフラットパネルディスプレイ用の素子として期待されている。
【０００３】
【発明が解決しようとする課題】
有機ＥＬ素子によって表示パネルを作成する場合、基板を数十マイクロメートルから数百マイクロメートル程度に分割したブロック（単位ブロック）を用意し、予め窪み（凹部）等の加工を施した別の基板に配列させる手法が考えられる。この手法は、不良ブロックを予め取除くことができるので、表示パネルの作成に適している。この手法を採用する場合、各単位ブロックには、有機ＥＬ素子を駆動するための駆動用素子であるトランジスタ等を予め形成しておくことになる。
【０００４】
図５には、上記手法を採用して有機ＥＬ用基板を製造する方法が示されている。同図を参照すると、まず、基板表面に単位ブロック嵌め込み用の凹部を形成する（ステップＳ５１）。次に、この形成した凹部に、単位ブロックを嵌め込む（ステップＳ５２）。この単位ブロックを嵌め込んだ後、信号配線及びその他の配線パターンを形成する（ステップＳ５３）。
【０００５】
以上の製造方法においては、基板に単位ブロックを配列した後、必要な信号配線を設けている。そして、この設けた配線等によって、各単位ブロックを基板の凹部に固定することができるのである。
上述したように有機ＥＬは電流駆動素子なので、充分な電源電圧を確保する必要がある。したがって、有機ＥＬ素子を用いて大きな表示体を作成する場合、電圧降下や電力不足を防ぐためにも、太い電源配線が必要になる。素子基板上には限られたスペースしかないため、膜厚の厚い配線が必要になる。特に、１辺の長さが５０ｃｍを越えるような大面積の有機ＥＬ素子表示パネルを実現する場合には、その電源配線は非常に厚い膜厚を必要とする。
【０００６】
しかしながら、単位ブロックと基板とを接続するために設ける配線は、その膜厚に限界がある。すなわち、信号配線の形成に周知のインクジェット法を用いる場合、微細な信号配線を形成するのは容易であるが、より厚い配線を形成するのは困難である。インクジェット法で配線材料をパターンニングする場合、インクジェット吐出を可能とするためには固形分濃度をあまり高くできない。従って、一回の吐出で塗布可能な膜厚は１０００Å以下である。厚さ数μｍの配線をインクジェット法で形成するためには、乾燥時間を含めて、多数回のインクジェット吐出が必要であり、実用的な時間で形成するのが困難である。
【０００７】
また、信号配線の形成に周知のフォトリソグラフィ方式は、基板全面に非常に厚い膜厚の金属層を形成した後に、レジストパターンをマスクとしてエッチングを行う必要がある。厚い膜厚の電源配線パターンを形成するためには、長時間のプロセスが必要となり、実用的な製造方法としてフォトリソグラフィ方式は望ましくない。
【０００８】
したがって、インクジェット法、フォトリソグラフィ方式のいずれを用いても、単位ブロックを嵌め込む前に、有機ＥＬに充分な電源電圧を供給できるような太さの電源配線を設けることが困難であるという欠点がある。
さらに、単位ブロックを基板上に配列した後は、基板上に配線を任意に設けることができなくなる。したがって、このことからも充分な電源電圧を供給するための配線を設けることが困難である。
【０００９】
本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的は電流駆動素子に充分な電源電圧を供給できる電流駆動素子用基板、及びその製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明による電流駆動素子用基板は、電流駆動素子を駆動するための駆動用素子を有するブロック基板が嵌め込まれる第１の凹部と、前記ブロック基板が前記第１の凹部に嵌め込まれる前に形成される、前記駆動用素子に電力を供給するための電源配線パターンを形成するための第２の凹部と、前記第２の凹部の表面に設けられて前記電源配線パターンの材料を吸着する自己組織化単分子膜と、前記自己組織化単分子膜が形成された前記第２の凹部に設けられ、前記駆動用素子に電力を供給するための電源配線パターンと、を含むことを特徴とする。前記第２の凹部に形成された前記電源配線パターンは、そのパターン表面と前記第２の凹部が形成されている一主面とが同一面になるように、前記第２の凹部に形成しても良い。
【００１３】
本発明による電流駆動素子用基板の製造方法は、電流駆動素子を駆動するための駆動用素子を有するブロック基板が嵌め込まれる第１の凹部を有する基板の製造方法であって、前記駆動用素子に電力を供給するための電源配線パターンを前記基板に形成するための第２の凹部を形成するステップと、前記第２の凹部の表面に前記電源配線パターンの材料を吸着する自己組織化単分子膜を形成するステップと、前記自己組織化単分子膜が形成された前記第２の凹部に前記電源配線パターンを形成するステップと、前記電源配線パターンの形成後に前記第１の凹部に前記ブロック基板を嵌め込むステップと、を含み、前記ブロック基板が嵌め込まれた後に前記電源配線パターン以外の配線パターンを形成するようにしたことを特徴とする。前記電源配線パターンは、そのパターン表面と前記凹部が形成されている一主面とが同一面になるように、前記第２の凹部に形成しても良い。なお、前記第１の凹部と前記第２の凹部とを同時に形成しても良い。
【００１４】
要するに、前もって電源ラインを形成した基板を最初に用意し、その後に単位ブロックを嵌め込む工程に移行しているのである。すなわち、単位ブロックを嵌め込む前に電源配線パターンを基板に形成するようにしたので、電源配線パターンを太くすることができ、電流駆動素子に充分な電源電圧を供給できる。
【００１５】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態について説明する。なお、以下の説明において参照する各図では、他の図と同等部分は同一符号によって示されている。
図１は本発明による電流駆動素子用基板の実施の一形態を示す概略構成図である。基板の平面図である図１（ａ）を参照すると、基板３に設けられている凹部に単位ブロック１が嵌め込まれている。この単位ブロック１は、その内部領域に、ＥＬ素子等の電流駆動素子を駆動するためのトランジスタを有している。また、基板３には電源配線パターン２が設けられており、この電源配線パターン２は配線パターン１０によって単位ブロック１内のトランジスタ１１と電気的に接続されている。
【００１６】
同図（ａ）のＡ−Ａ部の断面図である同図（ｂ）を参照すると、基板３には、凹部１ａが形成されており、この凹部１ａに単位ブロック１が嵌め込まれている。また、同図に示されているように、電源配線パターン２も基板３に形成された他の凹部２ａ内に設けられている。この場合、電源配線パターン２は、そのパターン表面と凹部２ａが形成されている基板３の一主面とが同一面になるように、凹部２ａ内に形成されている。もっとも、充分な電源供給がなされていれば、電源配線パターン表面と基板３の一主面とは、必ずしも同一面になっていなくても良い。
【００１７】
ここで、同図に示されている基板の製造方法について、図２を参照して説明する。同図に示されているように、まず上述した凹部１ａ及び２ａを設け（ステップＳ２１）、凹部２ａに上述した電源配線パターン２を形成する（ステップＳ２２）。以上のように電源配線パターンを予め形成した後は、従来の基板と同様に、単位ブロック用の凹部１ａに、単位ブロックを嵌め込む（ステップＳ２３）。この単位ブロックを嵌め込んだ後、電気配線以外の配線（信号配線等）の配線パターンを形成する（ステップＳ２４）。なお、電源配線パターン形成用の凹部２ａと単位ブロック用の凹部１ａとは、別々の工程で作成しても良い。ただし、これらを同一工程で同時に形成すれば、工程数が少なくなるので製造コストを抑えることができる。
【００１８】
次に、以上の製造方法に従って形成される基板の断面について図３を参照して説明する。なお、同図においては、単位ブロック用の凹部１ａ及び電源配線用の凹部２ａを１つずつ形成する場合が示されている。
まず、同図（ａ）に示されているように、上部に紫外線硬化樹脂３１が形成された基板３０を用意する。次に、凹部１ａ及び２ａの形状に対応する凸部を有する、同図（ｂ）に示されているようなスタンパを用意する。このスタンパを、同図（ｃ）に示されているように、樹脂３１に押しつけた状態で、矢印のように紫外線を照射する。これにより、樹脂３１を硬化させる。これにより、同図（ｄ）に示されているように、単位ブロック用の凹部１ａ及び電源配線パターン用の凹部２ａが形成される。
【００１９】
次に、形成した凹部１ａ及び凹部２ａを含む表面に、同図（ｅ）に示されているように、ＳＡＭ（自己組織化単分子膜）膜３３を形成する。ここで用いたＳＡＭ膜は、分子鎖の末端にアミノ基を有するものである。アミノ基があることにより、無電解めっき形成の核が吸着することが知られている。形成されたＳＡＭ膜３３のうち、凹部２ａ部分以外の部分を除去し、同図（ｆ）に示されている状態にする。最後に、このＳＡＭ膜３３が残された凹部２ａに、無電解めっき膜３４を形成し、同図（ｇ）に示されている状態にする。こうすることにより、凹部２ａに電源配線パターンを形成でき、電源電圧供給のために充分な太さの配線を実現することができるのである。しかも、この電源配線パターンは、そのパターン表面と基板の表面とが同一面になるように、形成される。無電解めっき膜の膜厚は、めっき液への浸積時間で制御可能であり、数μｍの膜厚を形成するためには、数分程度の処理時間で行うことができる。
【００２０】
以上はＥＬ素子が設けられている側の基板面に電源配線パターンを設ける場合について説明したが、反対側の基板面にも電源配線パターンを設けても良い。すなわち、基板の断面図である図４に示されているように、ＥＬ素子等の電流駆動素子が設けられている基板面側の上配線２１の他に反対面側に裏打ち配線２２を設け、これらを貫通孔２３で接続すれば良い。このように、基板の裏側にも電源配線を設ければ、電源の電圧降下を防ぎ、広い基板全体にわたって均一に電源電圧を供給することができる。裏打ち配線２２を、基板裏側面全体に形成するいわゆるベタ配線にすれば、より均一に電源を供給することができる。このように、全面にわたって電源配線パターンを形成できるのは、液晶の場合と異なり、ＥＬ素子自身が発光するのでバックライトを設ける必要がないからである。
【００２１】
なお、電源配線パターンの形成を表示体の工程において行うと、タクトタイムが長くなり、ラインの律速になってしまうので、表示体の製造コストが高くなる。これに対し、本発明のように、別工程で形成すれば、太い電源配線パターンを安価に形成できるのである。
ところで、単位ブロックを凹部に嵌め込む場合、基板を数十マイクロメートルから数百マイクロメートル程度に分割したブロック基板（単位ブロック）を液体中に分散させ、液体をフローしながら上述した凹部に嵌合させて配列しても良い。
【００２２】
なお、以上は電流駆動素子が有機ＥＬ素子である場合について説明したが、これ以外の電流駆動素子について本発明が広く適用できることは明白である。
請求項の記載に関し、本発明は更に以下の態様を採り得る。
（１）前記第１の凹部が設けられている基板面とは反対の面に設けられ、前記電源配線パターンに電源電圧を供給する他のパターンを更に含むことを特徴とする請求項１〜４のいずれかに記載の基板。
【００２３】
（２）前記他のパターンは、前記基板面とは反対の面全面に設けられていることを特徴とする（１）記載の基板。
【００２４】
【発明の効果】
以上説明したように本発明は、単位ブロックを嵌め込む前に電源配線パターンを基板に形成するようにしたので、電源配線パターンを太くすることができ、有機ＥＬ素子等の電流駆動素子に充分な電源電圧を供給できるという効果がある。
【図面の簡単な説明】
【図１】本発明による電流駆動素子用基板の概略構成図であり、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ部の断面図である。
【図２】本発明による電流駆動素子用基板の製造方法を示すフローチャートである。
【図３】本発明による電流駆動素子用基板の製造方法による製造工程を示す図である。
【図４】電源配線パターンを追加した基板の断面図である。
【図５】電流駆動素子用基板の一般的な製造方法を示すフローチャートである。
【符号の説明】
１ 単位ブロック
１ａ，２ａ 凹部
２ 電源配線パターン
３，３０ 基板
１０ 配線パターン
１１ トランジスタ
２１ 上配線
２２ 裏打ち配線
２３ 貫通孔
３１ 紫外線硬化樹脂
３３ ＳＡＭ膜
３４ 無電解めっき膜
【発明の属する技術分野】
本発明は電流駆動素子用基板、及びその製造方法に関し、特にディスプレイ装置に用いる有機ＥＬ等の電流駆動素子用の基板、及びその製造方法に関する。
【０００２】
【従来の技術】
有機エレクトロルミネッセント（ＥＬ）素子は、有機発光ダイオードとも呼ばれる発光素子である。このＥＬ素子は直流低電圧駆動素子であり、高輝度、高効率等の特徴があるので、次世代のフラットパネルディスプレイ用の素子として期待されている。
【０００３】
【発明が解決しようとする課題】
有機ＥＬ素子によって表示パネルを作成する場合、基板を数十マイクロメートルから数百マイクロメートル程度に分割したブロック（単位ブロック）を用意し、予め窪み（凹部）等の加工を施した別の基板に配列させる手法が考えられる。この手法は、不良ブロックを予め取除くことができるので、表示パネルの作成に適している。この手法を採用する場合、各単位ブロックには、有機ＥＬ素子を駆動するための駆動用素子であるトランジスタ等を予め形成しておくことになる。
【０００４】
図５には、上記手法を採用して有機ＥＬ用基板を製造する方法が示されている。同図を参照すると、まず、基板表面に単位ブロック嵌め込み用の凹部を形成する（ステップＳ５１）。次に、この形成した凹部に、単位ブロックを嵌め込む（ステップＳ５２）。この単位ブロックを嵌め込んだ後、信号配線及びその他の配線パターンを形成する（ステップＳ５３）。
【０００５】
以上の製造方法においては、基板に単位ブロックを配列した後、必要な信号配線を設けている。そして、この設けた配線等によって、各単位ブロックを基板の凹部に固定することができるのである。
上述したように有機ＥＬは電流駆動素子なので、充分な電源電圧を確保する必要がある。したがって、有機ＥＬ素子を用いて大きな表示体を作成する場合、電圧降下や電力不足を防ぐためにも、太い電源配線が必要になる。素子基板上には限られたスペースしかないため、膜厚の厚い配線が必要になる。特に、１辺の長さが５０ｃｍを越えるような大面積の有機ＥＬ素子表示パネルを実現する場合には、その電源配線は非常に厚い膜厚を必要とする。
【０００６】
しかしながら、単位ブロックと基板とを接続するために設ける配線は、その膜厚に限界がある。すなわち、信号配線の形成に周知のインクジェット法を用いる場合、微細な信号配線を形成するのは容易であるが、より厚い配線を形成するのは困難である。インクジェット法で配線材料をパターンニングする場合、インクジェット吐出を可能とするためには固形分濃度をあまり高くできない。従って、一回の吐出で塗布可能な膜厚は１０００Å以下である。厚さ数μｍの配線をインクジェット法で形成するためには、乾燥時間を含めて、多数回のインクジェット吐出が必要であり、実用的な時間で形成するのが困難である。
【０００７】
また、信号配線の形成に周知のフォトリソグラフィ方式は、基板全面に非常に厚い膜厚の金属層を形成した後に、レジストパターンをマスクとしてエッチングを行う必要がある。厚い膜厚の電源配線パターンを形成するためには、長時間のプロセスが必要となり、実用的な製造方法としてフォトリソグラフィ方式は望ましくない。
【０００８】
したがって、インクジェット法、フォトリソグラフィ方式のいずれを用いても、単位ブロックを嵌め込む前に、有機ＥＬに充分な電源電圧を供給できるような太さの電源配線を設けることが困難であるという欠点がある。
さらに、単位ブロックを基板上に配列した後は、基板上に配線を任意に設けることができなくなる。したがって、このことからも充分な電源電圧を供給するための配線を設けることが困難である。
【０００９】
本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的は電流駆動素子に充分な電源電圧を供給できる電流駆動素子用基板、及びその製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明による電流駆動素子用基板は、電流駆動素子を駆動するための駆動用素子を有するブロック基板が嵌め込まれる第１の凹部と、前記ブロック基板が前記第１の凹部に嵌め込まれる前に形成される、前記駆動用素子に電力を供給するための電源配線パターンを形成するための第２の凹部と、前記第２の凹部の表面に設けられて前記電源配線パターンの材料を吸着する自己組織化単分子膜と、前記自己組織化単分子膜が形成された前記第２の凹部に設けられ、前記駆動用素子に電力を供給するための電源配線パターンと、を含むことを特徴とする。前記第２の凹部に形成された前記電源配線パターンは、そのパターン表面と前記第２の凹部が形成されている一主面とが同一面になるように、前記第２の凹部に形成しても良い。
【００１３】
本発明による電流駆動素子用基板の製造方法は、電流駆動素子を駆動するための駆動用素子を有するブロック基板が嵌め込まれる第１の凹部を有する基板の製造方法であって、前記駆動用素子に電力を供給するための電源配線パターンを前記基板に形成するための第２の凹部を形成するステップと、前記第２の凹部の表面に前記電源配線パターンの材料を吸着する自己組織化単分子膜を形成するステップと、前記自己組織化単分子膜が形成された前記第２の凹部に前記電源配線パターンを形成するステップと、前記電源配線パターンの形成後に前記第１の凹部に前記ブロック基板を嵌め込むステップと、を含み、前記ブロック基板が嵌め込まれた後に前記電源配線パターン以外の配線パターンを形成するようにしたことを特徴とする。前記電源配線パターンは、そのパターン表面と前記凹部が形成されている一主面とが同一面になるように、前記第２の凹部に形成しても良い。なお、前記第１の凹部と前記第２の凹部とを同時に形成しても良い。
【００１４】
要するに、前もって電源ラインを形成した基板を最初に用意し、その後に単位ブロックを嵌め込む工程に移行しているのである。すなわち、単位ブロックを嵌め込む前に電源配線パターンを基板に形成するようにしたので、電源配線パターンを太くすることができ、電流駆動素子に充分な電源電圧を供給できる。
【００１５】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態について説明する。なお、以下の説明において参照する各図では、他の図と同等部分は同一符号によって示されている。
図１は本発明による電流駆動素子用基板の実施の一形態を示す概略構成図である。基板の平面図である図１（ａ）を参照すると、基板３に設けられている凹部に単位ブロック１が嵌め込まれている。この単位ブロック１は、その内部領域に、ＥＬ素子等の電流駆動素子を駆動するためのトランジスタを有している。また、基板３には電源配線パターン２が設けられており、この電源配線パターン２は配線パターン１０によって単位ブロック１内のトランジスタ１１と電気的に接続されている。
【００１６】
同図（ａ）のＡ−Ａ部の断面図である同図（ｂ）を参照すると、基板３には、凹部１ａが形成されており、この凹部１ａに単位ブロック１が嵌め込まれている。また、同図に示されているように、電源配線パターン２も基板３に形成された他の凹部２ａ内に設けられている。この場合、電源配線パターン２は、そのパターン表面と凹部２ａが形成されている基板３の一主面とが同一面になるように、凹部２ａ内に形成されている。もっとも、充分な電源供給がなされていれば、電源配線パターン表面と基板３の一主面とは、必ずしも同一面になっていなくても良い。
【００１７】
ここで、同図に示されている基板の製造方法について、図２を参照して説明する。同図に示されているように、まず上述した凹部１ａ及び２ａを設け（ステップＳ２１）、凹部２ａに上述した電源配線パターン２を形成する（ステップＳ２２）。以上のように電源配線パターンを予め形成した後は、従来の基板と同様に、単位ブロック用の凹部１ａに、単位ブロックを嵌め込む（ステップＳ２３）。この単位ブロックを嵌め込んだ後、電気配線以外の配線（信号配線等）の配線パターンを形成する（ステップＳ２４）。なお、電源配線パターン形成用の凹部２ａと単位ブロック用の凹部１ａとは、別々の工程で作成しても良い。ただし、これらを同一工程で同時に形成すれば、工程数が少なくなるので製造コストを抑えることができる。
【００１８】
次に、以上の製造方法に従って形成される基板の断面について図３を参照して説明する。なお、同図においては、単位ブロック用の凹部１ａ及び電源配線用の凹部２ａを１つずつ形成する場合が示されている。
まず、同図（ａ）に示されているように、上部に紫外線硬化樹脂３１が形成された基板３０を用意する。次に、凹部１ａ及び２ａの形状に対応する凸部を有する、同図（ｂ）に示されているようなスタンパを用意する。このスタンパを、同図（ｃ）に示されているように、樹脂３１に押しつけた状態で、矢印のように紫外線を照射する。これにより、樹脂３１を硬化させる。これにより、同図（ｄ）に示されているように、単位ブロック用の凹部１ａ及び電源配線パターン用の凹部２ａが形成される。
【００１９】
次に、形成した凹部１ａ及び凹部２ａを含む表面に、同図（ｅ）に示されているように、ＳＡＭ（自己組織化単分子膜）膜３３を形成する。ここで用いたＳＡＭ膜は、分子鎖の末端にアミノ基を有するものである。アミノ基があることにより、無電解めっき形成の核が吸着することが知られている。形成されたＳＡＭ膜３３のうち、凹部２ａ部分以外の部分を除去し、同図（ｆ）に示されている状態にする。最後に、このＳＡＭ膜３３が残された凹部２ａに、無電解めっき膜３４を形成し、同図（ｇ）に示されている状態にする。こうすることにより、凹部２ａに電源配線パターンを形成でき、電源電圧供給のために充分な太さの配線を実現することができるのである。しかも、この電源配線パターンは、そのパターン表面と基板の表面とが同一面になるように、形成される。無電解めっき膜の膜厚は、めっき液への浸積時間で制御可能であり、数μｍの膜厚を形成するためには、数分程度の処理時間で行うことができる。
【００２０】
以上はＥＬ素子が設けられている側の基板面に電源配線パターンを設ける場合について説明したが、反対側の基板面にも電源配線パターンを設けても良い。すなわち、基板の断面図である図４に示されているように、ＥＬ素子等の電流駆動素子が設けられている基板面側の上配線２１の他に反対面側に裏打ち配線２２を設け、これらを貫通孔２３で接続すれば良い。このように、基板の裏側にも電源配線を設ければ、電源の電圧降下を防ぎ、広い基板全体にわたって均一に電源電圧を供給することができる。裏打ち配線２２を、基板裏側面全体に形成するいわゆるベタ配線にすれば、より均一に電源を供給することができる。このように、全面にわたって電源配線パターンを形成できるのは、液晶の場合と異なり、ＥＬ素子自身が発光するのでバックライトを設ける必要がないからである。
【００２１】
なお、電源配線パターンの形成を表示体の工程において行うと、タクトタイムが長くなり、ラインの律速になってしまうので、表示体の製造コストが高くなる。これに対し、本発明のように、別工程で形成すれば、太い電源配線パターンを安価に形成できるのである。
ところで、単位ブロックを凹部に嵌め込む場合、基板を数十マイクロメートルから数百マイクロメートル程度に分割したブロック基板（単位ブロック）を液体中に分散させ、液体をフローしながら上述した凹部に嵌合させて配列しても良い。
【００２２】
なお、以上は電流駆動素子が有機ＥＬ素子である場合について説明したが、これ以外の電流駆動素子について本発明が広く適用できることは明白である。
請求項の記載に関し、本発明は更に以下の態様を採り得る。
（１）前記第１の凹部が設けられている基板面とは反対の面に設けられ、前記電源配線パターンに電源電圧を供給する他のパターンを更に含むことを特徴とする請求項１〜４のいずれかに記載の基板。
【００２３】
（２）前記他のパターンは、前記基板面とは反対の面全面に設けられていることを特徴とする（１）記載の基板。
【００２４】
【発明の効果】
以上説明したように本発明は、単位ブロックを嵌め込む前に電源配線パターンを基板に形成するようにしたので、電源配線パターンを太くすることができ、有機ＥＬ素子等の電流駆動素子に充分な電源電圧を供給できるという効果がある。
【図面の簡単な説明】
【図１】本発明による電流駆動素子用基板の概略構成図であり、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ部の断面図である。
【図２】本発明による電流駆動素子用基板の製造方法を示すフローチャートである。
【図３】本発明による電流駆動素子用基板の製造方法による製造工程を示す図である。
【図４】電源配線パターンを追加した基板の断面図である。
【図５】電流駆動素子用基板の一般的な製造方法を示すフローチャートである。
【符号の説明】
１ 単位ブロック
１ａ，２ａ 凹部
２ 電源配線パターン
３，３０ 基板
１０ 配線パターン
１１ トランジスタ
２１ 上配線
２２ 裏打ち配線
２３ 貫通孔
３１ 紫外線硬化樹脂
３３ ＳＡＭ膜
３４ 無電解めっき膜
Claims (5)
- 電流駆動素子を駆動するための駆動用素子を有するブロック基板が嵌め込まれる第１の凹部と、
前記ブロック基板が前記第１の凹部に嵌め込まれる前に形成される、前記駆動用素子に電力を供給するための電源配線パターンを形成するための第２の凹部と、
前記第２の凹部の表面に設けられて前記電源配線パターンの材料を吸着する自己組織化単分子膜と、
前記自己組織化単分子膜が形成された前記第２の凹部に設けられ、前記駆動用素子に電力を供給するための電源配線パターンと、
を含むことを特徴とする電流駆動素子用基板。 - 前記電源配線パターンは、そのパターン表面と前記凹部が形成されている一主面とが同一面になるように、前記第２の凹部に形成されていることを特徴とする請求項１記載の電流駆動素子用基板。
- 電流駆動素子を駆動するための駆動用素子を有するブロック基板が嵌め込まれる第１の凹部を有する基板の製造方法であって、
前記駆動用素子に電力を供給するための電源配線パターンを前記基板に形成するための第２の凹部を形成するステップと、
前記第２の凹部の表面に前記電源配線パターンの材料を吸着する自己組織化単分子膜を形成するステップと、
前記自己組織化単分子膜が形成された前記第２の凹部に前記電源配線パターンを形成するステップと、
前記電源配線パターンの形成後に前記第１の凹部に前記ブロック基板を嵌め込むステップと、を含み、
前記ブロック基板が嵌め込まれた後に前記電源配線パターン以外の配線パターンを形成するようにしたことを特徴とする基板の製造方法。 - 前記電源配線パターンを、そのパターン表面と前記第２の凹部が形成されている一主面とが同一面になるように、前記第２の凹部に形成することを特徴とする請求項３記載の基板の製造方法。
- 前記第１の凹部と前記第２の凹部とを同時に形成するようにしたことを特徴とする請求項３又は４記載の基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207389A JP4254023B2 (ja) | 2000-07-07 | 2000-07-07 | 電流駆動素子用基板、及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207389A JP4254023B2 (ja) | 2000-07-07 | 2000-07-07 | 電流駆動素子用基板、及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026473A JP2002026473A (ja) | 2002-01-25 |
| JP4254023B2 true JP4254023B2 (ja) | 2009-04-15 |
Family
ID=18704154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000207389A Expired - Fee Related JP4254023B2 (ja) | 2000-07-07 | 2000-07-07 | 電流駆動素子用基板、及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4254023B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9615411B2 (en) | 2013-07-16 | 2017-04-04 | Samsung Display Co., Ltd. | Backlight unit including a power transmitting wire |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3791616B2 (ja) | 2003-02-06 | 2006-06-28 | セイコーエプソン株式会社 | 配線基板、電気光学装置及びその製造方法並びに電子機器 |
| JP4470385B2 (ja) * | 2003-03-31 | 2010-06-02 | セイコーエプソン株式会社 | 電気光学装置、及び電気光学装置の製造方法、並びに電子機器 |
| JP4367346B2 (ja) | 2005-01-20 | 2009-11-18 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
| KR101872925B1 (ko) * | 2010-12-24 | 2018-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 조명 장치 |
-
2000
- 2000-07-07 JP JP2000207389A patent/JP4254023B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9615411B2 (en) | 2013-07-16 | 2017-04-04 | Samsung Display Co., Ltd. | Backlight unit including a power transmitting wire |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002026473A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100357842B1 (ko) | 미세 구조체 제조 방법 및 미세 구조체 제조용 주형 | |
| US7737631B2 (en) | Flat panel display with repellant and border areas and method of manufacturing the same | |
| US7956530B2 (en) | Organic electroluminescent display device and method of fabricating the same | |
| KR20070110200A (ko) | 표시장치 및 그 제조방법 | |
| JP2006507692A5 (ja) | ||
| CN107253394B (zh) | 转印装置以及基板处理装置 | |
| CN1225944C (zh) | 电发光器件制造方法 | |
| JP2007243192A (ja) | 電子装置の製造方法及びエンボス加工具 | |
| TWI342077B (ja) | ||
| TW200402567A (en) | Wiring structure, display apparatus, and active device substrate | |
| JP4506605B2 (ja) | 半導体装置の製造方法 | |
| JP2004535053A (ja) | 有機、カラー、エレクトロルミネセンスディスプレイおよびその製造 | |
| JP2006179899A (ja) | 高解像度および低解像度にパターニングされた膜特徴部分をもつ大面積電子装置 | |
| JP4254023B2 (ja) | 電流駆動素子用基板、及びその製造方法 | |
| JP2005100982A (ja) | インクジェットプリント用基板及びその製造方法 | |
| US20040214039A1 (en) | Opoelectronic devices and a method for producing the same | |
| JP3951162B2 (ja) | 微細構造体の製造方法、有機ｅｌ装置の製造方法、および電子デバイスの製造方法 | |
| CN110687727B (zh) | 显示面板的制备方法 | |
| JP2005158584A (ja) | パターン形成方法及び表示装置の製造方法 | |
| US20220231002A1 (en) | Method for transferring micro led | |
| EP1728120A1 (en) | Applying colour elements and busbars to a display substrate | |
| KR20220085688A (ko) | 마이크로 led 디스플레이 제조방법 | |
| EP1727219B1 (en) | Organic thin film transistor and method for producing the same | |
| JP2004048032A (ja) | 配線構造、表示装置および能動素子基板 | |
| JP2005183847A (ja) | 配線基板の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |