JP4251792B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4251792B2 JP4251792B2 JP2001201590A JP2001201590A JP4251792B2 JP 4251792 B2 JP4251792 B2 JP 4251792B2 JP 2001201590 A JP2001201590 A JP 2001201590A JP 2001201590 A JP2001201590 A JP 2001201590A JP 4251792 B2 JP4251792 B2 JP 4251792B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bonding material
- semiconductor chip
- gap
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、一般に半導体装置に関するものであり、より特定的には、半導体チップと基材を接合し、封止してなる半導体装置に関する。
【０００２】
【従来の技術】
図６は、従来の半導体装置の構成を示す断面図である。
【０００３】
図６を参照して、半導体チップ１はケイ素からなる。半導体チップ１はダイパッド３に接合材４２によって固着されている。接合材４２は、たとえばＳｎ−Ｐｂ合金であるはんだ（Ｓｎ−９５Ｐｂはんだ）である。リードフレーム２は銅からなる。ダイパッド３は、リードフレーム２の中央に配置されている。これらは封止樹脂５によって封止され、保護されている。
【０００４】
このような半導体装置は、たとえば、三菱電機株式会社半導体営業企画部刊「９３三菱半導体データブックＩＣパッケージ編」（１９９３年８月発行）に記載されている。
【０００５】
【発明が解決しようとする課題】
従来の半導体装置は以上のように構成されており、たとえば電子回路基板上に、融点が１８３℃のＳｎ−Ｐｂ共晶はんだを用いて実装されることを想定して、通常のはんだ付け温度である２５０℃に加熱されても、不具合が生じることのないように、半導体チップ１をダイパッド３に固着させるはんだ４２には、たとえば約３１０℃の融点を持つＳｎ−９５Ｐｂはんだ合金が採用されている。
【０００６】
ところが、廃棄された電子機器から流出するＰｂが水質汚染の原因となることが明らかになったため、環境保存の見地から社会的な要請として、Ｐｂを含まない半導体装置が求められるようになっている。
【０００７】
しかし、９５Ｐｂ−５Ｓｎはんだ合金のように３００℃以上の融点を持ち、応力緩和効果など半導体チップ１の固着に適した機械的特性を持つ適当な合金は簡単には入手できない。そのため、２２０℃前後の融点を持つＳｎ基合金をはんだ材４２の代わりとして用いざるを得ない。
【０００８】
図７に、従来の半導体装置において、接合材としてＰｂを含まない合金を採用した場合の断面図を示す。
【０００９】
図において、接合材４は、たとえばＰｂを含まないＳｎ−３．０Ａｇ−０．５Ｃｕはんだ合金である。参照番号９は、加熱によって樹脂５に生じた亀裂を表わしている。電子回路基板への実装はんだ付け時には、半導体装置全体が２５０℃に曝されるために、はんだ材４が溶融してしまう。Ｓｎ基合金は溶融すると約３％の体積膨張を起こし、接合材の体積増加分４３が、半導体装置を保護するための封止樹脂５を内部から押し広げ、最終的には、樹脂５に亀裂９が生じて、半導体装置を保護できなくなる問題があった。
【００１０】
この発明は、以上のような問題を解決するためになされたもので、半導体チップをダイパッドに固定している接合材が溶融しても封止樹脂に亀裂を生じることがなく、高い耐熱性を持つ半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明の第１の局面に従う半導体装置は、半導体チップが空隙を持つ接合材によって基材に固着されており、接合材内の空隙が、線状に配置されてなるものである。
【００１６】
この発明の第２の局面に従う半導体装置は、上記第１の局面に従う半導体装置の半導体チップ面に対して鉛直方向から投影した場合に、線状空隙が半導体チップの中央から放射状に配置されてなるものである。
【００１７】
この発明の第３の局面に従う半導体装置は、上記第１の局面に従う半導体装置の線状空隙が半導体チップの外周部近傍において周状に配置されてなるものである。
【００２２】
この発明の第４の局面に従う半導体装置は、上記第１の局面に従う半導体装置の空隙に隣接した半導体チップの接合面または基材の接合面のいずれかまたは両方に接合材と反応を起こさない表面処理がなされてなるものである。
【００２３】
この発明の第５の局面に従う半導体装置は、上記第４の局面に従う半導体装置の接合材と反応を起こさない表面処理が金属の酸化膜または窒化膜あるいは硫化膜または樹脂膜であるものである。
【００２４】
【発明の実施の形態】
以下、この発明の実施の形態を図について説明する。
【００２５】
実施の形態１
図１は、実施の形態１に係る半導体装置の断面図である。（ａ）は、はんだ付け加熱前の図であり、（ｂ）は、はんだ付け加熱時の図である。
【００２６】
リードフレーム２の中央に、ダイパッド３が配置されている。ダイパッド３に、接合材４により、半導体チップ１が固着されている。接合材４内には空隙６が設けられている。これらを封止樹脂５が封止している。
【００２７】
空隙６は、接合材４が溶融したときに生じる体積膨張分を超える容積を持つように設定されている。
【００２８】
実施の形態１に係る半導体装置を、たとえば電子回路基板上にはんだ付けするときに、たとえば２５０℃まで加熱すると、Ｓｎ−３．０Ａｇ−０．５Ｃｕはんだ合金である接合材４は、約２１９℃に達した時点で溶融し、約３％の体積膨張を起こす。しかし、接合材４の内部に空隙６が存在するために、体積膨張分４１が封止樹脂５に対して損傷を与える前に、空隙６内に接合材４の体積膨張分４１が流れ込み、空隙６内に存在する気体の圧力は高まるものの、樹脂５に亀裂を発生させることがなくなる。
【００２９】
実施の形態２
図２は、実施の形態２に係る半導体装置の透視図であり、半導体装置を半導体チップ１のチップ面に対して鉛直方向から見たものである。（ａ）ははんだ付け加熱前の図であり、（ｂ）ははんだ付け加熱時の図である。
【００３０】
図において、参照符号６１で示すものは接合材４内にある線状の空隙であり、たとえば四角形の辺様の形状に配置されている。参照符号７で示す部分は、半導体チップ１における主な発熱箇所である。半導体チップ１は作動すると熱を発するが、線状空隙６１は半導体チップ１における主な発熱箇所７の直下には配置されないように考慮されている。その他は、実施の形態１と同様であるので、同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００３１】
実施の形態１の場合と同様に、実施の形態２に係る半導体装置を２５０℃まで加熱すると、溶融した接合材４の体積膨張分４１は四角形状に配された線状空隙６１内に流れ込み、封止樹脂５に亀裂が発生するのを防止する。さらに、半導体装置の電子回路基板へのはんだ付け工程が終了し、半導体装置の温度が室温まで下がると、接合材４は凝固し、空隙６１内に流れ込んでいた体積膨張分４１は接合材４内に吸収されて、空隙６１は元の形状に復帰する。その後、半導体装置が使用されている間は、いつでも線状空隙６１が存在することになるが、半導体チップ１の主な発熱箇所７を避けて配置されているため、半導体チップ１からダイパッド３への熱流を妨げることがなく、半導体装置の作動に問題を起こすことはない。
【００３２】
本実施の形態では、空隙６１が四角形の場合について述べたが、この形状に限るものでないことは言うまでもなく、円形でもよいし、あるいはいくつかの部分に分散している線状空隙でも同様の効果が得られる。
【００３３】
実施の形態３
図３は、実施の形態３に係る半導体装置の透視図であり、（ａ）ははんだ付け加熱前の図であり、（ｂ）ははんだ付け加熱時の図である。いずれも、半導体装置を半導体チップ１のチップ面に対して鉛直方向から見たものである。これらの図を参照して、接合材４内に、空隙６２が設けられている。空隙６２は、４箇所に分散して半導体チップ１の主な発熱箇所７の直下には配置されないように考慮されている。その他は、実施の形態２と同様であるので、同一または相当する部分には、同一の参照番号を付し、その説明を繰返さない。
【００３４】
実施の形態１または２の場合と同様に、本発明に係る半導体装置を２５０℃まで加熱すると、溶融した接合材４の体積膨張分４１は４箇所に配された空隙６２内に流れ込み、封止樹脂５に亀裂が発生するのを防止する。さらに、半導体装置の電子回路基板へのはんだ付け工程が終了し、半導体装置の温度が室温まで下がると、接合材４は凝固し、空隙６２内に流れ込んでいた体積膨張分４１は、接合材４内に吸収されて空隙６２は元の形状に復帰する。その後、半導体装置が使用されている間はいつでも、線状空隙６２が存在することになるが、半導体チップ１の主な発熱箇所７を避けて配置されているため、半導体チップ１からダイパッド３への熱流を妨げることがなく、半導体装置の作動に問題を起こすことはない。
【００３５】
本実施の形態では、空隙６２が４箇所に分散している場合について述べたが、４箇所に限るわけでないことは言うまでもなく、それ以上の多数でも同様の効果があり、さらに多数に分割されていると接合材４が溶融する瞬間に封止樹脂５に作用する応力を一層低減できる効果がある。
【００３６】
また、本実施の形態では空隙６２の形状として円形の場合について述べているが、この形状に限るものでないことは言うまでもない。
【００３７】
実施の形態４
実施の形態３に示した半導体装置において、半導体チップ１の面に対して鉛直方向から投影した場合、４箇所に分散配置された空隙６２の１個の面積が、半導体チップ１の面積の１％であるように構成したとき、半導体チップ１が作動して発熱しても、半導体チップ１の表面の温度上昇は１℃未満であり、放熱特性にはほとんど影響しなかった。
【００３８】
実施の形態５
図４は、本実施の形態５による半導体装置を表わす透視図であり、半導体装置を半導体チップ１のチップ面に対して鉛直方向から見たものである。（ａ）は、はんだ付け加熱前の図であり、（ｂ）は、はんだ付け加熱時の図である。
【００３９】
これらの図を参照して、接合材４内に空隙６３が設けられている。空隙６３は、たとえば４箇所に分散して半導体チップ１の主な発熱箇所７の直下には配置されないように考慮され、放射状に配置されている。その他は、実施の形態３と同様であるので、同一または相当する部分には、同一の参照番号を付し、その説明を繰返さない。
【００４０】
実施の形態１または２あるいは３の場合と同様に、本発明に係る半導体装置を２５０℃まで加熱すると、溶融した接合材４の体積膨張分４１は４箇所に配された空隙６３内に流れ込み、封止樹脂５に亀裂が発生するのを防止する。さらに、半導体装置の電子回路基板へのはんだ付け工程が終了し、半導体装置の温度が室温まで下がると、接合材４は凝固し、空隙６３内に流れ込んでいた体積膨張分４１は接合材４内に吸収されて、空隙６３は元の形状に復帰する。その後、半導体装置が使用されている間は、いつでも線状空隙６３が存在することになるが、半導体チップ１の主な発熱箇所７を避けて配置されているため、半導体チップ１からダイパッド３への熱流を妨げることがなく、半導体装置の作動に問題を起こすことはない。
【００４１】
本実施の形態では、空隙６３が４箇所に分散している場合について述べたが、４箇所に限るわけでないことは言うまでもなく、それ以上の多数でも同様の効果があり、さらに多数に分割されていると接合材４が溶融する瞬間に封止樹脂５に作用する応力を一層低減できる効果がある。
【００４２】
実施の形態６
実施の形態１に示した半導体装置において、空隙６の体積が接合材４の溶融による体積膨張分４１の体積の１．１倍になるように設定すると、接合材４が溶融して空隙６内に流入しても体積膨張分４１の１０％に相当する空間が残され、接合材４が流入する前に空隙６内に存在していた気体の圧力は約１０倍に高まるにとどまる。この圧力は、封止樹脂５が破断に至る圧力の約１／１０であり、十分に小さいため、封止樹脂５に亀裂が発生するのを防止できる。
【００４３】
実施の形態７
実施の形態１に示した半導体装置において、接合材４が、たとえばＳｎ−１．０Ａｇ−０．５Ｃｕはんだ合金である場合、融点は液相線温度が約２２７℃で固相線温度が約２１７℃となり、約１０℃の固液共存領域が存在する。このように構成された半導体装置では、たとえば電子回路基板上にはんだ付けするときに、たとえば２５０℃まで加熱すると、接合材４は約２１７℃に達した時点で溶融し始めるが、全体が同時に溶融するわけではなく、液相と固相とが共存しながら徐々に温度が高まり、２２７℃に達した時点で接合材４のすべてが液相になる。このような溶融形態であるため、徐々に体積膨張しながら体積膨張分４１が空隙６内に流入するため、樹脂５に対する損傷の可能性を一層低く抑えることができる。
【００４４】
この実施の形態では、接合材４としてＳｎ−１．０Ａｇ−０．５Ｃｕはんだ合金である場合について述べたが、固液共存領域を持つ金属であればこれに限るものでなく、同様の効果が得られる。
【００４５】
実施の形態８
図５は、実施の形態８に係る半導体装置の断面図である。
【００４６】
ダイパッド３あるいは半導体チップ１の接合面に、接合材４と合金化反応を起こさない、たとえばエポキシ樹脂からなるソルダーレジスト８が設けられている。その他の構成は、実施の形態１と同様であるので、同一または相当する部分には同一の参照番号を付し、その説明を繰返さない。
【００４７】
本発明に係る半導体装置を組立てる場合、ダイパッド３上に接合材４であるたとえばはんだ合金を供給し、しかる後に、半導体チップ１を重ね合わせ、はんだ合金４が、ダイパッド３と半導体チップ１の接合面と合金化することによって接合が達成される。このとき、ダイパッド３または半導体チップ１の両方あるいは片方の面の一部に意図的にソルダーレジスト８が塗布されているため、はんだ合金４はソルダーレジスト８と反応することがなく、ソルダーレジスト８の塗布部分に空隙６を安定に形成できる。
【００４８】
本実施の形態では、接合材４と合金化反応を起こさない表面処理として、エポキシ樹脂のソルダーレジストを用いたが、ポリイミド樹脂やフェノール樹脂、シリコン樹脂などその他の樹脂でも同様の効果が得られる。あるいは、金属表面を酸化処理してもよいし、窒化処理や硫化処理でも同様の効果が得られる。
【００４９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５０】
【発明の効果】
以上のように、この発明によれば、半導体チップが空隙を持つ接合材によって基材に固着されているため、加熱などによって接合材が膨張しても外部に膨らむことがないという効果を奏する。
【００５１】
また、この発明によれば、半導体チップが空隙を持つ接合材によって基材に固着された後、樹脂封止されているため、加熱などによって接合材が膨張しても、外部に膨らむことがなく、封止樹脂への亀裂の発生を防止できるという効果を奏する。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置の断面図である。
【図２】 実施の形態２に係る半導体装置の上面透視図である。
【図３】 実施の形態３に係る半導体装置の上面透視図である。
【図４】 実施の形態５に係る半導体装置の上面透視図である。
【図５】 実施の形態８に係る半導体装置の断面図である。
【図６】 従来の半導体装置の断面図である。
【図７】 従来の半導体装置において発生する不具合を説明するための断面図である。
【符号の説明】
１ 半導体チップ、２ リードフレーム、３ ダイパッド、４ 接合材（Ｓｎ−３．０Ａｇ−０．５Ｃｕはんだ）、４１ 接合材の体積膨張分、５ 封止樹脂、６ 空隙。
【発明の属する技術分野】
この発明は、一般に半導体装置に関するものであり、より特定的には、半導体チップと基材を接合し、封止してなる半導体装置に関する。
【０００２】
【従来の技術】
図６は、従来の半導体装置の構成を示す断面図である。
【０００３】
図６を参照して、半導体チップ１はケイ素からなる。半導体チップ１はダイパッド３に接合材４２によって固着されている。接合材４２は、たとえばＳｎ−Ｐｂ合金であるはんだ（Ｓｎ−９５Ｐｂはんだ）である。リードフレーム２は銅からなる。ダイパッド３は、リードフレーム２の中央に配置されている。これらは封止樹脂５によって封止され、保護されている。
【０００４】
このような半導体装置は、たとえば、三菱電機株式会社半導体営業企画部刊「９３三菱半導体データブックＩＣパッケージ編」（１９９３年８月発行）に記載されている。
【０００５】
【発明が解決しようとする課題】
従来の半導体装置は以上のように構成されており、たとえば電子回路基板上に、融点が１８３℃のＳｎ−Ｐｂ共晶はんだを用いて実装されることを想定して、通常のはんだ付け温度である２５０℃に加熱されても、不具合が生じることのないように、半導体チップ１をダイパッド３に固着させるはんだ４２には、たとえば約３１０℃の融点を持つＳｎ−９５Ｐｂはんだ合金が採用されている。
【０００６】
ところが、廃棄された電子機器から流出するＰｂが水質汚染の原因となることが明らかになったため、環境保存の見地から社会的な要請として、Ｐｂを含まない半導体装置が求められるようになっている。
【０００７】
しかし、９５Ｐｂ−５Ｓｎはんだ合金のように３００℃以上の融点を持ち、応力緩和効果など半導体チップ１の固着に適した機械的特性を持つ適当な合金は簡単には入手できない。そのため、２２０℃前後の融点を持つＳｎ基合金をはんだ材４２の代わりとして用いざるを得ない。
【０００８】
図７に、従来の半導体装置において、接合材としてＰｂを含まない合金を採用した場合の断面図を示す。
【０００９】
図において、接合材４は、たとえばＰｂを含まないＳｎ−３．０Ａｇ−０．５Ｃｕはんだ合金である。参照番号９は、加熱によって樹脂５に生じた亀裂を表わしている。電子回路基板への実装はんだ付け時には、半導体装置全体が２５０℃に曝されるために、はんだ材４が溶融してしまう。Ｓｎ基合金は溶融すると約３％の体積膨張を起こし、接合材の体積増加分４３が、半導体装置を保護するための封止樹脂５を内部から押し広げ、最終的には、樹脂５に亀裂９が生じて、半導体装置を保護できなくなる問題があった。
【００１０】
この発明は、以上のような問題を解決するためになされたもので、半導体チップをダイパッドに固定している接合材が溶融しても封止樹脂に亀裂を生じることがなく、高い耐熱性を持つ半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明の第１の局面に従う半導体装置は、半導体チップが空隙を持つ接合材によって基材に固着されており、接合材内の空隙が、線状に配置されてなるものである。
【００１６】
この発明の第２の局面に従う半導体装置は、上記第１の局面に従う半導体装置の半導体チップ面に対して鉛直方向から投影した場合に、線状空隙が半導体チップの中央から放射状に配置されてなるものである。
【００１７】
この発明の第３の局面に従う半導体装置は、上記第１の局面に従う半導体装置の線状空隙が半導体チップの外周部近傍において周状に配置されてなるものである。
【００２２】
この発明の第４の局面に従う半導体装置は、上記第１の局面に従う半導体装置の空隙に隣接した半導体チップの接合面または基材の接合面のいずれかまたは両方に接合材と反応を起こさない表面処理がなされてなるものである。
【００２３】
この発明の第５の局面に従う半導体装置は、上記第４の局面に従う半導体装置の接合材と反応を起こさない表面処理が金属の酸化膜または窒化膜あるいは硫化膜または樹脂膜であるものである。
【００２４】
【発明の実施の形態】
以下、この発明の実施の形態を図について説明する。
【００２５】
実施の形態１
図１は、実施の形態１に係る半導体装置の断面図である。（ａ）は、はんだ付け加熱前の図であり、（ｂ）は、はんだ付け加熱時の図である。
【００２６】
リードフレーム２の中央に、ダイパッド３が配置されている。ダイパッド３に、接合材４により、半導体チップ１が固着されている。接合材４内には空隙６が設けられている。これらを封止樹脂５が封止している。
【００２７】
空隙６は、接合材４が溶融したときに生じる体積膨張分を超える容積を持つように設定されている。
【００２８】
実施の形態１に係る半導体装置を、たとえば電子回路基板上にはんだ付けするときに、たとえば２５０℃まで加熱すると、Ｓｎ−３．０Ａｇ−０．５Ｃｕはんだ合金である接合材４は、約２１９℃に達した時点で溶融し、約３％の体積膨張を起こす。しかし、接合材４の内部に空隙６が存在するために、体積膨張分４１が封止樹脂５に対して損傷を与える前に、空隙６内に接合材４の体積膨張分４１が流れ込み、空隙６内に存在する気体の圧力は高まるものの、樹脂５に亀裂を発生させることがなくなる。
【００２９】
実施の形態２
図２は、実施の形態２に係る半導体装置の透視図であり、半導体装置を半導体チップ１のチップ面に対して鉛直方向から見たものである。（ａ）ははんだ付け加熱前の図であり、（ｂ）ははんだ付け加熱時の図である。
【００３０】
図において、参照符号６１で示すものは接合材４内にある線状の空隙であり、たとえば四角形の辺様の形状に配置されている。参照符号７で示す部分は、半導体チップ１における主な発熱箇所である。半導体チップ１は作動すると熱を発するが、線状空隙６１は半導体チップ１における主な発熱箇所７の直下には配置されないように考慮されている。その他は、実施の形態１と同様であるので、同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００３１】
実施の形態１の場合と同様に、実施の形態２に係る半導体装置を２５０℃まで加熱すると、溶融した接合材４の体積膨張分４１は四角形状に配された線状空隙６１内に流れ込み、封止樹脂５に亀裂が発生するのを防止する。さらに、半導体装置の電子回路基板へのはんだ付け工程が終了し、半導体装置の温度が室温まで下がると、接合材４は凝固し、空隙６１内に流れ込んでいた体積膨張分４１は接合材４内に吸収されて、空隙６１は元の形状に復帰する。その後、半導体装置が使用されている間は、いつでも線状空隙６１が存在することになるが、半導体チップ１の主な発熱箇所７を避けて配置されているため、半導体チップ１からダイパッド３への熱流を妨げることがなく、半導体装置の作動に問題を起こすことはない。
【００３２】
本実施の形態では、空隙６１が四角形の場合について述べたが、この形状に限るものでないことは言うまでもなく、円形でもよいし、あるいはいくつかの部分に分散している線状空隙でも同様の効果が得られる。
【００３３】
実施の形態３
図３は、実施の形態３に係る半導体装置の透視図であり、（ａ）ははんだ付け加熱前の図であり、（ｂ）ははんだ付け加熱時の図である。いずれも、半導体装置を半導体チップ１のチップ面に対して鉛直方向から見たものである。これらの図を参照して、接合材４内に、空隙６２が設けられている。空隙６２は、４箇所に分散して半導体チップ１の主な発熱箇所７の直下には配置されないように考慮されている。その他は、実施の形態２と同様であるので、同一または相当する部分には、同一の参照番号を付し、その説明を繰返さない。
【００３４】
実施の形態１または２の場合と同様に、本発明に係る半導体装置を２５０℃まで加熱すると、溶融した接合材４の体積膨張分４１は４箇所に配された空隙６２内に流れ込み、封止樹脂５に亀裂が発生するのを防止する。さらに、半導体装置の電子回路基板へのはんだ付け工程が終了し、半導体装置の温度が室温まで下がると、接合材４は凝固し、空隙６２内に流れ込んでいた体積膨張分４１は、接合材４内に吸収されて空隙６２は元の形状に復帰する。その後、半導体装置が使用されている間はいつでも、線状空隙６２が存在することになるが、半導体チップ１の主な発熱箇所７を避けて配置されているため、半導体チップ１からダイパッド３への熱流を妨げることがなく、半導体装置の作動に問題を起こすことはない。
【００３５】
本実施の形態では、空隙６２が４箇所に分散している場合について述べたが、４箇所に限るわけでないことは言うまでもなく、それ以上の多数でも同様の効果があり、さらに多数に分割されていると接合材４が溶融する瞬間に封止樹脂５に作用する応力を一層低減できる効果がある。
【００３６】
また、本実施の形態では空隙６２の形状として円形の場合について述べているが、この形状に限るものでないことは言うまでもない。
【００３７】
実施の形態４
実施の形態３に示した半導体装置において、半導体チップ１の面に対して鉛直方向から投影した場合、４箇所に分散配置された空隙６２の１個の面積が、半導体チップ１の面積の１％であるように構成したとき、半導体チップ１が作動して発熱しても、半導体チップ１の表面の温度上昇は１℃未満であり、放熱特性にはほとんど影響しなかった。
【００３８】
実施の形態５
図４は、本実施の形態５による半導体装置を表わす透視図であり、半導体装置を半導体チップ１のチップ面に対して鉛直方向から見たものである。（ａ）は、はんだ付け加熱前の図であり、（ｂ）は、はんだ付け加熱時の図である。
【００３９】
これらの図を参照して、接合材４内に空隙６３が設けられている。空隙６３は、たとえば４箇所に分散して半導体チップ１の主な発熱箇所７の直下には配置されないように考慮され、放射状に配置されている。その他は、実施の形態３と同様であるので、同一または相当する部分には、同一の参照番号を付し、その説明を繰返さない。
【００４０】
実施の形態１または２あるいは３の場合と同様に、本発明に係る半導体装置を２５０℃まで加熱すると、溶融した接合材４の体積膨張分４１は４箇所に配された空隙６３内に流れ込み、封止樹脂５に亀裂が発生するのを防止する。さらに、半導体装置の電子回路基板へのはんだ付け工程が終了し、半導体装置の温度が室温まで下がると、接合材４は凝固し、空隙６３内に流れ込んでいた体積膨張分４１は接合材４内に吸収されて、空隙６３は元の形状に復帰する。その後、半導体装置が使用されている間は、いつでも線状空隙６３が存在することになるが、半導体チップ１の主な発熱箇所７を避けて配置されているため、半導体チップ１からダイパッド３への熱流を妨げることがなく、半導体装置の作動に問題を起こすことはない。
【００４１】
本実施の形態では、空隙６３が４箇所に分散している場合について述べたが、４箇所に限るわけでないことは言うまでもなく、それ以上の多数でも同様の効果があり、さらに多数に分割されていると接合材４が溶融する瞬間に封止樹脂５に作用する応力を一層低減できる効果がある。
【００４２】
実施の形態６
実施の形態１に示した半導体装置において、空隙６の体積が接合材４の溶融による体積膨張分４１の体積の１．１倍になるように設定すると、接合材４が溶融して空隙６内に流入しても体積膨張分４１の１０％に相当する空間が残され、接合材４が流入する前に空隙６内に存在していた気体の圧力は約１０倍に高まるにとどまる。この圧力は、封止樹脂５が破断に至る圧力の約１／１０であり、十分に小さいため、封止樹脂５に亀裂が発生するのを防止できる。
【００４３】
実施の形態７
実施の形態１に示した半導体装置において、接合材４が、たとえばＳｎ−１．０Ａｇ−０．５Ｃｕはんだ合金である場合、融点は液相線温度が約２２７℃で固相線温度が約２１７℃となり、約１０℃の固液共存領域が存在する。このように構成された半導体装置では、たとえば電子回路基板上にはんだ付けするときに、たとえば２５０℃まで加熱すると、接合材４は約２１７℃に達した時点で溶融し始めるが、全体が同時に溶融するわけではなく、液相と固相とが共存しながら徐々に温度が高まり、２２７℃に達した時点で接合材４のすべてが液相になる。このような溶融形態であるため、徐々に体積膨張しながら体積膨張分４１が空隙６内に流入するため、樹脂５に対する損傷の可能性を一層低く抑えることができる。
【００４４】
この実施の形態では、接合材４としてＳｎ−１．０Ａｇ−０．５Ｃｕはんだ合金である場合について述べたが、固液共存領域を持つ金属であればこれに限るものでなく、同様の効果が得られる。
【００４５】
実施の形態８
図５は、実施の形態８に係る半導体装置の断面図である。
【００４６】
ダイパッド３あるいは半導体チップ１の接合面に、接合材４と合金化反応を起こさない、たとえばエポキシ樹脂からなるソルダーレジスト８が設けられている。その他の構成は、実施の形態１と同様であるので、同一または相当する部分には同一の参照番号を付し、その説明を繰返さない。
【００４７】
本発明に係る半導体装置を組立てる場合、ダイパッド３上に接合材４であるたとえばはんだ合金を供給し、しかる後に、半導体チップ１を重ね合わせ、はんだ合金４が、ダイパッド３と半導体チップ１の接合面と合金化することによって接合が達成される。このとき、ダイパッド３または半導体チップ１の両方あるいは片方の面の一部に意図的にソルダーレジスト８が塗布されているため、はんだ合金４はソルダーレジスト８と反応することがなく、ソルダーレジスト８の塗布部分に空隙６を安定に形成できる。
【００４８】
本実施の形態では、接合材４と合金化反応を起こさない表面処理として、エポキシ樹脂のソルダーレジストを用いたが、ポリイミド樹脂やフェノール樹脂、シリコン樹脂などその他の樹脂でも同様の効果が得られる。あるいは、金属表面を酸化処理してもよいし、窒化処理や硫化処理でも同様の効果が得られる。
【００４９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５０】
【発明の効果】
以上のように、この発明によれば、半導体チップが空隙を持つ接合材によって基材に固着されているため、加熱などによって接合材が膨張しても外部に膨らむことがないという効果を奏する。
【００５１】
また、この発明によれば、半導体チップが空隙を持つ接合材によって基材に固着された後、樹脂封止されているため、加熱などによって接合材が膨張しても、外部に膨らむことがなく、封止樹脂への亀裂の発生を防止できるという効果を奏する。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置の断面図である。
【図２】 実施の形態２に係る半導体装置の上面透視図である。
【図３】 実施の形態３に係る半導体装置の上面透視図である。
【図４】 実施の形態５に係る半導体装置の上面透視図である。
【図５】 実施の形態８に係る半導体装置の断面図である。
【図６】 従来の半導体装置の断面図である。
【図７】 従来の半導体装置において発生する不具合を説明するための断面図である。
【符号の説明】
１ 半導体チップ、２ リードフレーム、３ ダイパッド、４ 接合材（Ｓｎ−３．０Ａｇ−０．５Ｃｕはんだ）、４１ 接合材の体積膨張分、５ 封止樹脂、６ 空隙。
Claims (5)
- 半導体チップが空隙を持つ接合材によって基材に固着されており、前記接合材内の空隙が、線状に配置されてなる、半導体装置。
- 前記半導体チップ面に対して鉛直方向から投影した場合に、線状空隙が半導体チップの中央から放射状に配置されている、請求項１に記載の半導体装置。
- 線状空隙が前記半導体チップの外周部近傍において周状に配置されている、請求項１に記載の半導体装置。
- 空隙に隣接した前記半導体チップの接合面または基材の接合面のいずれかまたは両方に、接合材と反応を起こさない表面処理がなされていることを特徴とする、請求項１に記載の半導体装置。
- 前記接合材と反応を起こさない表面処理が、金属の酸化膜または窒化膜あるいは硫化膜または樹脂膜であることを特徴とする、請求項４に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001201590A JP4251792B2 (ja) | 2001-07-03 | 2001-07-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001201590A JP4251792B2 (ja) | 2001-07-03 | 2001-07-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017511A JP2003017511A (ja) | 2003-01-17 |
| JP4251792B2 true JP4251792B2 (ja) | 2009-04-08 |
Family
ID=19038517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001201590A Expired - Lifetime JP4251792B2 (ja) | 2001-07-03 | 2001-07-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4251792B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7400293B2 (ja) * | 2019-06-21 | 2023-12-19 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2001
- 2001-07-03 JP JP2001201590A patent/JP4251792B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003017511A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5044810B2 (ja) | パッケージング構造 | |
| KR101007958B1 (ko) | 반도체 장치 | |
| US6998532B2 (en) | Electronic component-built-in module | |
| JP4809606B2 (ja) | ヒートシンクおよびヒート・スプレッダ・アセンブリ | |
| JPH07147466A (ja) | 電子部品ユニット及びその製造方法 | |
| JPH0454381B2 (ja) | ||
| JP2005095977A (ja) | 回路装置 | |
| JP4791742B2 (ja) | 電子部品のはんだ接合方法 | |
| JP5343334B2 (ja) | 溶接構造体およびその製造方法 | |
| JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
| JP4757880B2 (ja) | 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法 | |
| JP2008235531A (ja) | 気密封止用パッケージおよび接続構造 | |
| JP4251792B2 (ja) | 半導体装置 | |
| JP4812429B2 (ja) | 回路装置の製造方法 | |
| JP5363361B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008034514A (ja) | 半導体装置 | |
| JP2009158725A (ja) | 半導体装置およびダイボンド材 | |
| JP2007012725A (ja) | 半導体装置 | |
| JPH11168276A (ja) | 部品実装方法 | |
| KR20080077587A (ko) | 칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름 | |
| JP2006041363A (ja) | 樹脂封止型半導体装置 | |
| WO2016132453A1 (ja) | 半導体装置 | |
| JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP4161359B2 (ja) | 電子回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090120 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4251792 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |