JP4240822B2

JP4240822B2 - 光ピックアップ装置

Info

Publication number: JP4240822B2
Application number: JP2001013957A
Authority: JP
Inventors: 武司土居; 健二麻殖生; 茂治木村; 洋一玉置
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-01-23
Filing date: 2001-01-23
Publication date: 2009-03-18
Anticipated expiration: 2021-01-23
Also published as: JP2002216384A

Description

【０００１】
【発明の属する技術分野】
本発明は、受光素子及びアンプ回路を同一半導体基板に集積し、更にレーザを搭載した光ピックアップ装置に関する。
【０００２】
【従来の技術】
光ディスク装置を構成するレーザ、光学系、受光素子等の部品は、当初は別々の部品で構成されていた。その後、ノートＰＣ等に搭載する薄型光ディスクドライブを対象としたコンパクトなピックアップモジュールとして、受光素子を集積したSi基板にレーザ光立ち上げのためのミラーやプリズムを搭載した構造が登場した。特開平10-302296（レーザを光軸に対して傾けて搭載することで偏向を補正）、特開平11-296894（レーザとプリズムを透明基板に搭載したモジュールを受光素子基板に搭載することで、製造簡略化）には受光素子を集積したSi基板にレーザ光立ち上げのためのミラーやプリズムを搭載した光ピックアップが記載されている。このような光ピックアップでは、レーザ、ミラー又はプリズム、受光素子の３つの部品の光学的位置合わせが必要である。また、基板上にマイクロミラーを作成する構成も検討されている。マイクロミラーは、半導体基板の一部を数１０ミクロンの深さにエッチングするなどの方法で作製する。このようにしてエッチングした凹部の側面をレーザ光立ち上げのための反射ミラーとして用いる。この光ピックアップでは、受光素子と反射ミラーはフォトリソグラフィにより作成されるため、両者の相対位置は十分な精度に保たれる。このため、位置合わせが必要な部品は、基板とレーザの２つである。基板上に搭載するのはレーザのみであるため、ピックアップのサイズも小さくできる。上記光ピックアップの断面図の一例を図５に示す。図中、１０１は基板のベース層、１０２は基板のデバイス層、１３０は絶縁膜、１３１はレーザダイオード下部電極取り出し及びミラー、１０５マイクロミラー、７はレーザダイオードである。ミラーを形成するため、側面を45度にエッチングするために、結晶軸を主方位面から略9度傾斜させた半導体基板が使用される。基板上にエッチングによりミラーを形成した構造としては、特開平１１−１３４７０３（１回のエッチングで多重段差を持つ凹部を形成）等が有る。
【０００３】
以上のように、光ピックアップは、発光素子、ミラー又はプリズムなどの光学素子、受光素子を集積あるいは搭載することで、小型化が進んでいる。しかし、このような光ピックアップに、受光素子で検出した光電流を電圧信号に変換するアンプ回路を集積する場合、受光素子のみを集積する場合に比べ、作成プロセスが大幅に複雑になる等の理由で、あまり検討されていなかった。今後は、光ピックアップに、アンプ回路を集積するための技術が重要になる。
【０００４】
【発明が解決しようとする課題】
上記のように、半導体基板凹部側面にミラーを作成する光ピックアップでは、側面を45度にエッチングするために結晶軸が略9度オフのシリコン基板が使用される。一方、従来のトランジスタ等を集積するIC用基板では、結晶軸の傾斜角度は通常4度オフ前後である。
【０００５】
前記の光ピックアップを作成する基板上にアンプ回路を集積した場合、この結晶軸の傾き角度の違いにより、イオン打ち込み時の不純物濃度分布等が変わり、回路を構成するデバイスの特性にも影響する。図７に結晶軸の傾き角度と、イオン打ち込み後の不純物濃度分布の関係のグラフを示す（柳井久義、永田穣：改訂集積回路工学（１）,p.116,コロナ社,1987）。特にアンプ回路のようなアナログ回路では、回路を構成する一つ一つのデバイスの特性が重要である。
【０００６】
ICのプロセス変更にはかなりのリスクを伴う。従来使用されている４度オフ程度の結晶軸傾きを持つ半導体基板については過去に蓄積されたデータが存在する。しかしこれまで用いられたことのない９度オフの基板については、過去のデータがないため新たなプロセスを立ち上げる必要がある。このプロセスの試作・評価結果によっては従来の４度オフ基板のプロセス、デザインルール等を大幅に変更する必要がある。これらの変更には、かなりの人手と時間がかかり、小型光ピックアップ実現の妨げとなることが予想される。
【０００７】
【課題を解決するための手段】
上述のように、図５のような従来の半導体基板上に凹部を作成し側面にマイクロミラーを形成した光ピックアップにおいて、アンプ回路を同一半導体基板に集積する場合、基板結晶軸の傾きが従来ICを作成する基板と異なるため、従来のプロセスでは安定な特性のデバイスを作成することが困難である。
【０００８】
そこで、受光素子とアンプ回路を集積する半導体基板として、基板表面に基板と結晶軸傾き角度の異なる層を有する半導体基板を用いることでこの課題を解決できる。具体的には、表面の数ミクロン〜数10ミクロンの深さまでの回路デバイスを作成する層は結晶軸が４度オフの層、デバイス層の下のベース層は、結晶軸が略９度オフの層とする。この基板に作成された反射ミラーは、回路デバイスを作成する層では４５度と異なる傾きを持つが、ベース層では、４５度のミラー面が得られる。凹溝深さを数１０ミクロンとすると、レーザ光はベース層に形成されている４５度のミラーで反射される。デバイス層の異なる角度のミラーは光軸から外れるため、光学系には影響しない。また、回路デバイスを作成する層は、従来のICを作成する半導体基板と同じ面方位であるので、安定した特性を持つデバイスが作成できる。
【０００９】
上記の光ピックアップを作製した半導体基板において、凹部側面に配線を形成し、この配線を基板表面まで導引することで、受光素子の基板側の電極を低抵抗で基板表面に取り出すことが可能である。
【００１０】
また、デバイス層とベース層の間に絶縁層を持つSOI基板について、例えば絶縁層の上のデバイス層全体を略４度オフ程度の層、絶縁層の下のベース層を略９度オフの傾きを持つ層とした基板を用いることでも上記手段を解決できる。
【００１１】
上記の光ピックアップを作製したSOI構造の半導体基板において、凹部側面に配線を接触させ、この配線を基板表面まで導引することで、受光素子の基板側の電極を低抵抗で基板表面に取り出すことが可能である。
【００１２】
更に、上記SOI基板の絶縁層の上面、又は下面、或いは絶縁層中に金属等の反射膜の層を挿入することで、入射光を受光感度を有する層内に閉じ込め、受光素子の入射感度を向上できる。
【００１３】
【発明の実施の形態】
本発明の光ピックアップを用いた光ディスク装置の一例を図１０に示す。1は光ピックアップ、2は光ディスク、3はスピンドルモータ、4はフォーカスサーボ・トラックサーボ、5はコントローラである。光ピックアップは、フォーカスサーボ・トラックサーボにより、光ディスクの半径方向、法線方向に移動できる。これにより、光ピックアップに搭載されたレーザは、レーザ光を光ディスク上の任意の位置に照射できる。ディスク上で反射された光は光ヘッドで検出され、コントローラで演算され、オートフォーカス用の信号とトラッキング位置検出用の信号をフォーカスサーボ・トラックサーボに送信する。フォーカスサーボはフォーカス信号を基に、光ピックアップを光ディスクの法線方向に移動させ、レーザ光の焦点を光ディスク上に合わせる。トラックサーボはトラッキング信号を基に光ピックアップを光ディスクの半径方向に移動させ、レーザ光のスポットを所望のトラック位置に合わせる。光ディスク層は、これらの動作を繰り返しながら、光ディスクのデータの読み書きを行う。読み取り時のデータ信号は、トラック信号から生成される。光ピックアップ上には、レーザが搭載されている。
【００１４】
光ピックアップ装置の一例を図９に示す。１００は受光素子とアンプ回路を集積したOEICチップ（Si基板）、１０５は反射ミラー、７はOEIC上に搭載したレーザダイオード、８はレーザ光を光ディスク上に結像する光学系である。１９は受光素子を配置する領域、１８はアンプ回路の領域で、受光素子と同一の基板上の空きスペースに集積する。
（実施例１）
本発明の第一の実施例について述べる。基板表面に基板と結晶軸の傾き角度の異なる層を有する半導体基板を用いて、レーザ光の反射ミラーとアンプ回路を集積した光ピックアップの例を図1に示す。７は端面発光型のレーザダイオード、１０１はベース基板、１０２はデバイス層、１１０は受光素子、１２０はトランジスタ、１０５はマイクロミラーで、１０５aはベース層に形成されたマイクロミラー、１０５bはデバイス層に形成されたマイクロミラー、１３０は絶縁膜、１３１はアルミニウム等の金属の膜、１３３はレーザダイオードを張り付けるためのハンダ等の導電性接着剤である。受光素子部では、基板表面にイオン打ち込みにより浅いp型の層が形成されている。このp層とｎ型のデバイス層１０２でｐｎ接合フォトダイオード１１０が形成されている。ベース基板１０１は、結晶軸が主方位面から略９度傾いた面方位、デバイス層１０２は基板と異なる、例えば４度オフの面方位を持つ。レーザダイオード７は半導体基板凹部に搭載する。ミラー部には、反射率を上げるため金属の膜をコーティングする。この金属膜はレーザダイオードの下部電極を兼ねている。ミラー１０５aは略９度オフのベース基板に形成されるため、底面に対して４５度の面が得られる。レーザダイオード7の発光点は基板表面から例えば５０μmの位置にあり、レーザダイオードから出射されたレーザ光は、４５度面が形成されているミラー１０５aにより反射される。デバイス層に形成されたミラー１０５bは略４度オフのデバイス層に形成されるため、４５度と異なる角度になるが、レーザ光の光軸とは離れているため、光学系には影響しない。トランジスタ等のデバイスは、結晶軸４度オフのデバイス層に形成されるため、イオン打ち込みの際のチャネリングの影響が従来通りの好適な条件であり、従来のプロセスが使用でき、安定な特性のデバイスが得られる。レーザダイオードの下部電極１３１は、絶縁膜１３０により、デバイス層１０２と電気的に分離することで、リーク電流、レーザ駆動系と受信系とのクロストークノイズを抑えている。
（実施例２）
本発明の第２の実施例について述べる。ｐｎ接合フォトダイオードのｎ側の電極を基板表面に取り出した光ピックアップの例を図２に示す。１３２はｎ側の電極取り出し用の金属配線であり、基板凹部のベース層が露出した側面と基板表面の電極とを接続する。この金属配線１３２によって、ｎ側の電位は、デバイス層１０２よりも抵抗率の低いベース基板１０１を介して基板表面に取り出される。従来は図６に示すように、基板表面からコンタクトホールを開け電極を取り出している。しかし、コンタクトホールを開けられる深さには限界があり、デバイス層１０２が厚くなるとベース基板まで届かない。通常、フォトダイオードではｎ層の不純物濃度を低くし、膜厚を厚くすることで、空乏層を広げ、フォトダイオードの周波数特性及び感度を向上させている。このため、コンタクトホールがベース層まで届かない場合、フォトダイオードの寄生抵抗が大きくなる問題があった。しかし、本方法によればコンタクトホールを用いずに電極を取り出すことができる。なお、この例ではレーザを搭載する凹部とは別の凹部から電極を取り出しているが、レーザと同じ凹部から取り出すことも当然可能である。
（実施例３）
本発明の第３の実施例について述べる。結晶軸の傾きが異なるSOI基板を用いて、レーザ光の反射ミラーとアンプ回路を集積した光ピックアップの例を図３に示す。１０３はSOIの絶縁層である。レーザダイオードの下部電極１３１は、SOIのベース基板と接触しているため、レーザ発光により発生する熱をベース基板を介して効率よく放熱することができる。また、ベース層１０１は絶縁層１０３により、デバイス層１０２と電気的に分離されているため、リーク電流、レーザ駆動系と受信系とのクロストークノイズも発生しない。
（実施例４）
本発明の第４の実施例について述べる。SOI基板においてｐｎ接合フォトダイオードのｎ側の電極を基板表面に取り出した光ピックアップの例を図４に示す。１０２ａはSOI基板の絶縁膜上シリコン層、１０２ｂはSOI基板上にエピタキシャル成長により堆積したシリコン層である。ｎ側の電極取り出し用の金属配線１３２は、絶縁膜上シリコン層１０２ａと基板表面の電極とを接続している。この金属配線１３２によって、ｎ側の電位は、絶縁膜上シリコン層１０２ａよりも抵抗率の低いエピタキシャル層１０２ｂを介して基板表面に取り出される。本方法によればコンタクトホールを用いずに電極を取り出すことができる。なお、この例ではレーザを搭載する凹部とは別の凹部から電極を取り出しているが、レーザと同じ凹部から取り出すことも当然可能である。
（実施例５）
本発明の第５の実施例について述べる。第３又は第４の実施例において、SOI基板絶縁膜層中に金属等の反射膜層を設ける。従来、SOI基板上に作製した受光素子では受光感度を持つ領域が基板表面から絶縁膜層の間までであるため、例えば入射光の波長が７８０ｎｍ、基板表面−絶縁膜層間が３μｍの場合、入射光パワーの３０％程度しか光電流に寄与せず、受光感度が約３０％に下がるという問題があった。しかし、本方法によれば、従来、絶縁層を透過してベース基板に放射されていたレーザ光が絶縁層で反射され、光電流に寄与するため、受光感度を約５０％程度に改善できる。
【００１５】
本光ピックアップに用いる基板の作成法の例として、実施例４で用いる結晶軸の傾きの異なるSOI基板の作成法の一例を図８に示す。デバイス層となる４度オフ前後のシリコン基板の表面を熱酸化し、その上にベース基板となるとなる略９度オフのシリコン基板を張り合わせ、デバイス層側を研磨する。このとき、デバイス層は低抵抗率の基板を用いるか、イオン打ち込みにより抵抗率を下げる。その上に高抵抗率のシリコンの層をエピタキシャル成長させる。ここではデバイス層となる基板を熱酸化した例を示したが、ベース側を熱酸化、或いは両方を熱酸化したあとに張り合わせる方法もある。他の実施例で用いる基板についても、同様の方法で作製可能である。
【００１６】
【発明の効果】
本方式により、レーザ、受光素子、マイクロミラー、アンプ回路を集積した光ピックアップ装置において、従来の半導体プロセスで、安定なデバイスが容易に作成でき、開発時間が大幅に短縮できる。
【図面の簡単な説明】
【図１】本発明の光ピックアップ用OEICの第１の実施例を示す図である。
【図２】本発明の光ピックアップ用OEICの第２の実施例を示す図である。
【図３】本発明の光ピックアップ用OEICの第３の実施例を示す図である。
【図４】本発明の光ピックアップ用OEICの第４の実施例を示す図である。
【図５】従来の光ピックアップの一例を示す図である。
【図６】従来の受光素子の電極取り出しの一例を示す図である。
【図７】結晶軸の傾き角度とイオン打ち込み後の不純物濃度分布の関係を示す図である。
【図８】表面に基板と面方位の異なる層を有する半導体基板の作成法を説明する図である。
【図９】光ピックアップの一例を示す図である。
【図１０】光ディスク装置の一例を示す図である。
【符号の説明】
１光ピックアップ、２光ディスク、３モータ、４フォーカスサーボ・トラックサーボ、5 コントローラ、
7 レーザダイオード、18 アンプ回路領域、19 受光素子領域、
100 半導体基板、
101 基板のベース層、102 基板のデバイス層、103 SOI基板の絶縁層、
102a SOI基板の絶縁層上シリコン層、102b SOI基板上に堆積したシリコン層
105 マイクロミラー、
105a ベース層に形成されたマイクロミラー、105b デバイス層に形成されたマイクロミラー、
110 受光素子、
120 トランジスタ等回路デバイス領域、
130 絶縁膜、131 レーザダイオード下部電極取り出し及びミラー、132 受光素子電極取り出し、
133 導電性接着剤、140 ベース層コンタクト

Claims

半導体基板と、
前記半導体基板上に形成された第一の層と、
前記半導体基板に形成された凹部と、
前記凹部に置かれたレーザ素子と、
前記凹部側面に形成されたミラーと、第一の層に集積された受光素子とアンプ回路を有し、
前記半導体基板は結晶軸が主方位面から略９度傾いた面方位を持ち、第１の層は前記半導体基板と異なる第２の面方位を持ち、
前記受光素子の少なくとも一方の電極を、前記凹部の側壁から取り出したことを特徴とする光ピックアップ装置。
請求項１に記載の光ピックアップ装置において、
前記半導体基板と第一の層との間に絶縁層を有することを特徴とする光ピックアップ装置。
請求項２に記載の光ピックアップ装置において、
前記受光素子の少なくとも一方の電極を、前記凹部の側壁から取り出したことを特徴とする光ピックアップ装置。
請求項２或いは請求項３に記載の光ピックアップ装置において、
前記絶縁層が金属等の反射膜層を有することを特徴とする光ピックアップ装置。